DE102004021232A1 - Stromspiegelanordnung - Google Patents

Stromspiegelanordnung Download PDF

Info

Publication number
DE102004021232A1
DE102004021232A1 DE102004021232A DE102004021232A DE102004021232A1 DE 102004021232 A1 DE102004021232 A1 DE 102004021232A1 DE 102004021232 A DE102004021232 A DE 102004021232A DE 102004021232 A DE102004021232 A DE 102004021232A DE 102004021232 A1 DE102004021232 A1 DE 102004021232A1
Authority
DE
Germany
Prior art keywords
transistor
current mirror
current
mirror arrangement
controlled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102004021232A
Other languages
English (en)
Inventor
Jakob Jongsma
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams AG
Original Assignee
Austriamicrosystems AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems AG filed Critical Austriamicrosystems AG
Priority to DE102004021232A priority Critical patent/DE102004021232A1/de
Priority to PCT/EP2005/004038 priority patent/WO2005109144A1/de
Priority to EP10184332.4A priority patent/EP2282249B1/de
Priority to JP2007509920A priority patent/JP2007535744A/ja
Priority to EP05742902A priority patent/EP1741016B1/de
Priority to US11/579,023 priority patent/US7872463B2/en
Publication of DE102004021232A1 publication Critical patent/DE102004021232A1/de
Ceased legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26Current mirrors
    • G05F3/262Current mirrors using field-effect transistors only

Abstract

Es ist eine Stromspiegelanordnung angegeben, die zwei Transistoren (11, 12) umfasst, die von unterschiedlichem Leitfähigkeitstyp und je zur Abgabe eines Bias-Stroms (PBIAS, NBIAS) geeignet sind. Eine gesteuerte Stromquelle (13, 13') ist zwischen die beiden Transistoren (11, 12) geschaltet und bildet den Ausgab eines Stromspiegels (18, 13'). Mit dem vorgeschlagenen Prinzip ist sichergestellt, dass die abgegebenen Bias-Signale (PBIAS, NBIAS) hochgenau miteinander übereinstimmen. Die vorgeschlagene Stromspiegelanordnung ist bevorzugt in CMOS-Schaltungstechnik integrierbar.

Description

  • Die vorliegende Erfindung betrifft eine Stromspiegelanordnung.
  • Stromspiegel sind als Grundschaltungen mit Transistoren bekannt und beispielsweise in U. Tietze, Ch. Schenk: "Halbleiter-Schaltungstechnik", 10. Auflage 1993, S. 62 bis 63, beschrieben.
  • Stromspiegel können in unterschiedlichen Schaltungstechniken oder Integrationstechniken, beispielsweise in MOS, Metal Oxide Semiconductor, -Schaltungstechnik angewandt werden.
  • 1 zeigt einen beispielhaften, bekannten Stromspiegel, der zwei gegen einen Bezugspotenzialanschluss 1 geschaltete Transistoren 2, 3 aufweist. Die Transistoren 2, 3 des Stromspiegels sind jeweils vom n-Leitfähigkeitstyp und an ihren Steueranschlüssen unmittelbar miteinander verbunden. Der eingangsseitige Transistor 2 des Stromspiegels hat eine gesteuerte Strecke, die mit einem ersten Anschluss mit dem Gate-Anschluss des Transistors 2 und mit einem weiteren Anschluss mit dem Bezugspotenzialanschluss 1 verbunden ist. Der mit dem Gate-Anschluss des Transistors 2 verbundene Anschluss der gesteuerten Strecke des Transistors 2 ist weiterhin über eine Stromquelle 4 an einen Versorgungspotenzialanschluss 5 geschaltet.
  • Auch der Transistor 3 von 1 hat eine gesteuerte Strecke, die einerseits mit dem Bezugspotenzialanschluss 1 und andererseits mit einem Anschluss eines weiteren Transistors 6 verbunden ist. Der weitere Transistor 6 ist mit einem weiteren Anschluss seiner gesteuerten Strecke mit dem Versorgungspotenzialanschluss 5 verbunden und vom p-Leitfähigkeitstyp. Der Steueranschluss des Transistors 6 ist mit demjenigen Anschluss seiner gesteuerten Strecke verbunden, der mit dem Transistor 3 verbunden ist.
  • Die Schaltung gemäß 1 dient zur Erzeugung zweier Bias-Signale, nämlich einerseits eines Bias-Signals NBIAS für n-MOS-Bauteile und andererseits eines Bias-Signals PBIAS für p-MOS-Bauteile. Das Bias-Signal NBIAS ist an den Steueranschlüssen der n-Kanal-Transistoren 2, 3 an einem Ausgangsanschluss 7 abgreifbar. Ein weiterer Ausgangsanschluss 8, der mit dem Steueranschluss des Transistors 6 verbunden ist, dient als Ausgang zum Abgreifen des PBIAS-Signals.
  • 2 zeigt eine Weiterbildung der Schaltung von 1, die dieser in den verwendeten Bauteilen und deren Funktionsweise weitgehend entspricht, jedoch um eine Kaskode-Stufe 9, 10 ergänzt ist. Die Kaskode-Stufe 9, 10 umfasst zwei Transistoren, von denen je einer in die Strompfade zwischen Stromquelle 4 und Transistor 2 sowie zwischen Diode 6 und Transistor 3 geschaltet sind. Dabei bilden die Transistoren 9, 10 der Kaskode-Stufe, von denen Transistor 9 als Diode verschaltet ist, selbst wiederum gemeinsam einen Stromspiegel.
  • Gegenüber der Schaltung von 1 hat die Stromspiegelanordnung von 2 mit Kaskode eine verbesserte Übereinstimmung der Signale NBIAS und PBIAS miteinander. Gleichwohl ist auch bei der Schaltung gemäß 2 keine exakte Übereinstimmung der Bias-Signale für Bauteile vom entgegengesetzten, das heißt komplementären, Leitfähigkeitstyp gewährleistet.
  • Vielmehr können auch die Bias-Signale bei der Schaltung von 2 bemerkenswert voneinander abweichen.
  • Es ist jedoch in vielen Anwendungen wünschenswert, eine exakte Übereinstimmung zwischen NBIAS- und PBIAS-Signal zu erzielen, um beispielsweise Transistoren von komplementärem Leitfähigkeitstyp in je übereinstimmenden Arbeitspunkten zu betreiben und/oder Schaltungen mit hoher Symmetrie und gutem Matching zu schaffen.
  • Aufgabe der vorliegenden Erfindung ist es, eine Stromspiegelanordnung anzugeben, die es ermöglicht, zwei Bias-Ströme abzugeben, die sehr genau miteinander übereinstimmen und zur Ansteuerung von integrierten Bauteilen unterschiedlichen Leitfähigkeitstyps geeignet sind.
  • Erfindungsgemäß wird die Aufgabe durch eine Stromspiegelanordnung gelöst, aufweisend:
    • – einen ersten Transistor, der von einem ersten Leitfähigkeitstyp ist, ausgelegt zur Abgabe eines ersten Stroms,
    • – einen zweiten Transistor, der von einem zweiten Leitfähigkeitstyp ist, ausgelegt zur Abgabe eines zweiten Stroms,
    • – eine gesteuerte Stromquelle, die zwischen den ersten Transistor und den zweiten Transistor geschaltet ist und die den Ausgang eines Stromspiegels bildet.
  • Es entspricht dem vorgeschlagenen Prinzip, zwei Transistoren vorzusehen, die von unterschiedlichem Leitfähigkeitstyp sind und je zur Abgabe eines Stroms dienen, der als Bias-Signal geeignet ist. Der erste und der zweite Transistor werden dabei so angesteuert, dass sie nicht selbst der jeweilige Ausgangstransistor eines Stromspiegels sind. Vielmehr ist erfindungsgemäß vorgesehen, dass der Ausgangstransistor eines Stromspiegels als gesteuerte Stromquelle ausgeführt ist, die zwischen den ersten und den zweiten Transistor geschaltet ist.
  • Aufgrund der Verschaltung der vorgeschlagenen Stromspiegelanordnung ist es möglich, an dem ersten Transistor und dem zweiten Transistor exakt miteinander übereinstimmende Ströme zu generieren, die die jeweilige Ansteuerung komplementärer Bauteile in hochpräziser Weise ermöglichen. Dabei ist mit zusätzlichem Vorteil der Schaltungsaufwand gegenüber einer herkömmlichen Stromspiegelanordnung zur Bereitstellung von komplementären Bias-Signalen gering. Dadurch kann das vorgeschlagene Prinzip mit verhältnismäßig geringer Chipfläche und somit kostengünstig integriert werden.
  • Die gesteuerte Stromquelle, die den Ausgang des den ersten und zweiten Transistor ansteuernden Stromspiegels bildet, ist bevorzugt als so genannte floatende Stromquelle, also zum Betrieb mit schwebendem Potenzial, ausgelegt. Ein schwebendes Potenzial wird gelegentlich auch als schwimmendes Potenzial bezeichnet.
  • Der erste Transistor, die gesteuerte Stromquelle und der zweite Transistor sind bevorzugt in einem gemeinsamen Strompfad angeordnet. Dabei stellt die in der Mitte zwischen den beiden Transistoren angeordnete, gesteuerte Stromquelle, die selbst floatendes Potenzial hat, sicher, dass die Ströme durch ersten und zweiten Transistor identisch groß sind und somit eine noch weiter verbesserte Übereinstimmung zwischen den beiden abgegebenen Bias-Strömen der Stromspiegelanordnung vorliegt.
  • Bei den beiden Leitfähigkeitstypen der Transistoren handelt es sich bevorzugt um einen p-Leitfähigkeitstyp und einen n-Leitfähigkeitstyp. Das bedeutet, dass der erste Transistor bevorzugt ein p-Kanal-Transistor und der zweite Transistor ein dazu komplementärer n-Kanal-Transistor ist.
  • Der erste Transistor und der zweite Transistor sind bevorzugt je als Diode verschaltet.
  • In einer vorteilhaften Weiterbildung wird der erste Strom und der zweite Strom jeweils an dem mit der gesteuerten Stromquelle verbundenen Lastanschluss des ersten bzw. zweiten Transistors abgegriffen.
  • Mit diesem Abgriffsknoten ist jeweils weiter bevorzugt der Steueranschluss des jeweiligen Transistors zur Bildung einer Diode verbunden.
  • Der gemeinsame Strompfad, der die Serienschaltung von erstem Transistor, gesteuerter Stromquelle und zweitem Transistor umfasst, ist bevorzugt zwischen einen Versorgungspotenzialanschluss und einen Bezugspotenzialanschluss geschaltet.
  • Die gesteuerte Stromquelle selbst ist bevorzugt ebenfalls als Transistor, nämlich als Stromquellentransistor, ausgebildet, dessen gesteuerte Strecke mit den gesteuerten Strecken des ersten und zweiten Transistors eine Serienschaltung bildet.
  • Die gesteuerte Stromquelle bildet bevorzugt mit einem als Diode verschalteten Transistor den Stromspiegel, wobei der als Diode verschaltete Transistor weiter bevorzugt in einem weiteren Strompfad angeordnet ist, der von einer eingangsseiti gen Stromquelle gespeist wird. Die Stromquelle in dem weiteren Strompfad dient dabei als Referenzstromquelle.
  • Der weitere Strompfad umfasst aus Symmetriegründen weiter bevorzugt eine weitere Diode, die zwischen den eingangsseitigen Transistor des Stromspiegels und Bezugspotenzial- oder Versorgungspotenzialanschluss geschaltet wird.
  • Anstelle der weiteren Diode im weiteren Strompfad kann in einer alternativen Ausführungsform ein weiterer Transistor vorgesehen sein, der gemeinsam mit dem zweiten Transistor einen Rückkopplungs-Stromspiegel bildet, wobei der zweite Transistor als Diode verschaltet ist. Die beiden Stromspiegel dieser weitergebildeten Stromspiegelanordnung bilden miteinander einen so genannten Wilson-Stromspiegel.
  • Die Stromspiegel-Anordnung ist bevorzugt in integrierter Schaltungsbauweise hergestellt.
  • Insbesondere ist die Stromspiegelanordnung bevorzugt in unipolarer Schaltungstechnik integriert, beispielsweise einer Metall-Isolator-Halbleiter-Struktur.
  • Die Stromspiegelanordnung ist bevorzugt in komplementärer MOS-Schaltungstechnik aufgebaut.
  • Die vorgeschlagene Stromspiegelanordnung funktioniert alternativ auch in der komplementären Schaltungsvariante, das bedeutet, dass alle MOS-Transistoren vom n-Kanal-Leitfähigkeitstyp durch Bauteile mit p-Kanal ersetzt werden und umgekehrt.
  • Die Erfindung wird nachfolgend anhand von mehreren Ausführungsbeispielen in Zusammenhang mit den Figuren näher erläutert.
  • Es zeigen dabei:
  • 1 eine Stromspiegelanordnung gemäß Stand der Technik,
  • 2 eine Stromspiegelanordnung gemäß Stand der Technik mit Kaskode-Stufe,
  • 3 das Grundprinzip der vorgeschlagenen Stromspiegelanordnung anhand eines Schaltplans,
  • 4 eine Weiterbildung der Schaltung von 3 anhand eines Schaltplans und
  • 5 eine Weiterbildung der Schaltung von 3 mit Wilson-Stromspiegel.
  • 1 und 2 wurden bereits in der Beschreibungseinleitung erläutert. Deren Beschreibung soll daher an dieser Stelle nicht noch einmal wiederholt werden.
  • 3 zeigt eine Stromspiegelanordnung gemäß dem vorgeschlagenen Prinzip mit einem ersten Transistor 11, der von einem p-Leitfähigkeitstyp ist, und mit einem zweiten Transistor 12, der von einem n-Leitfähigkeitstyp ist. Der erste und der zweite Transistor 11, 12 haben je einen Steueranschluss und je eine gesteuerte Strecke. Zwischen je einen Anschluss der gesteuerten Strecken der Transistoren 11, 12 ist eine Stromquelle 13 geschaltet. Der freie Anschluss der gesteuerten Strecke des Transistors 11 ist mit einem Versorgungspo tenzialanschluss 14 und der freie Anschluss der gesteuerten Strecke des zweiten Transistors 12 mit einem Bezugspotenzialanschluss 15 verschaltet. Die mit der Stromquelle 13 verbundenen Anschlüsse der gesteuerten Strecken der Transistoren 11, 12 sind mit dem jeweiligen Steueranschluss des zugehörigen Transistors 11, 12 zur Bildung einer Diode verbunden und bilden zugleich Ausgänge 16, 17 der Stromspiegelanordnung. Der erste Ausgang 16 ist ausgelegt zur Abgabe eines ersten Stroms PBIAS, während der zweite Ausgang 17 zur Abgabe eines zweiten, zum ersten komplementären Stroms NBIAS ausgelegt ist. Erster und zweiter Strom dienen als komplementäre BIAS-Signale. Gemäß 1 ist die Stromquelle 13 als floatende Stromquelle, also mit schwebendem Potenzial, ausgeführt.
  • Zusätzlich zu dem Strompfad 11, 13, 12 ist ein weiterer Strompfad vorgesehen, der dazu ausgelegt ist, von einem Referenzstrom IREF durchflossen zu werden. Zur Kopplung dieser beiden Strompfade ist ein in 3 nicht explizit eingezeichneter Stromspiegel vorgesehen, was dadurch angedeutet ist, dass die gesteuerte Stromquelle 13 von dem n-fachen Referenzstrom IREF des ersten Strompfades durchflossen ist. Der Buchstabe n repräsentiert dabei das Spiegelverhältnis des Stromspiegels.
  • Durch die Verschaltung gemäß 3 ist sichergestellt, dass die Ströme in dem p-Kanal-Transistor 11 und in dem n-Kanal-Transistor 12 identisch groß sind und damit auch die von den Transistoren bereitgestellten und an den Ausgängen 16, 17 abgreifbaren, komplementären Bias-Signale PBIAS, NBIAS exakt identisch groß sind. Die vorgeschlagene Schaltung hat dabei einen geringen Bauteilaufwand und ist mit geringer Chipfläche und daher kostengünstig integrierbar.
  • Eine Weiterbildung der Schaltung von 3 zur Erzeugung identischer n-MOS- und p-MOS-Ströme mittels einer Stromspiegelanordnung zeigt 4. Die Schaltung von 4 stimmt in den verwendeten Bauteilen, deren vorteilhafter Zusammenschaltung und Funktionsweise weitgehend mit derjenigen von 3 überein und wird insoweit an dieser Stelle nicht noch einmal wiederholt.
  • Die floatend betriebene, gesteuerte Stromquelle 13 ist bei 4 als Transistor 13' ausgebildet, der mit einem Eingangstransistor 18 den Stromspiegel 18, 13' bildet. Der Eingangstransistor 18 ist als Diode verschaltet. Ebenso wie der Transistor 13', der als Stromquelle arbeitet, ist der Transistor 18 vom n-Kanal-Typ. Zur Bereitstellung des Referenzstroms IREF ist eine Stromquelle 19 vorgesehen, die einen Versorgungspotenzialanschluss 14 mit einem Anschluss der gesteuerten Strecke des Diodentransistors 18 verbindet, der auch mit dessen Gate-Anschluss verbunden ist. Eine weitere Transistordiode 20, ebenfalls vom n-Leitfähigkeitstyp, verbindet den Transistor 18 mit dem Bezugspotenzialanschluss 15. Somit bilden die Referenzstromquelle 19, der Transistor 18 und die Diode 20 miteinander eine Serienschaltung.
  • Man erkennt, dass ausgehend von einer Stromspiegelanordnung mit Kaskode-Stufe, wie in 2 gezeigt, nur geringfügige Modifikationen und keinerlei zusätzliche Bauteile erforderliche sind, um gleichwohl mit Vorteil Bias-Ströme, die exakt miteinander übereinstimmen und zum Betrieb komplementärer Bauteile geeignet sind, gemäß der Schaltung von 4 zu erzeugen.
  • 5 zeigt ein weiteres Ausführungsbeispiel einer Weiterbildung einer Stromspiegelanordnung gemäß vorgeschlagenem Prinzip. Die Schaltung von 5 stimmt in den verwendeten Bauteilen, deren Verschaltung miteinander sowie ihrer vorteilhaften Funktionsweise weitgehend mit der von 4 überein und wird insoweit an dieser Stelle nicht noch einmal beschrieben.
  • Anstelle des als Diode verschalteten Transistors 20 ist bei 5 der Steueranschluss des dort mit Bezugszeichen 20' versehenen Transistors mit dem Gate-Anschluss des zweiten Transistors 12 verbunden. Dadurch bilden die Transistoren 12, 20' miteinander einen Feedback-Stromspiegel, der zusammen mit dem Stromspiegel 18, 13', der in Vorwärtsrichtung arbeitet, einen Wilson-Stromspiegel bildet. Der Wilson-Stromspiegel 18, 13'; 12, 20' bildet einen geschlossenen Regelkreis.
  • Auch für das Ausführungsbeispiel gemäß 5 gilt, dass die an den Ausgängen 16, 17 abgreifbaren Bias-Signale PBIAS, NBI-AS exakt miteinander übereinstimmen.
  • Im Rahmen der Erfindung können alle gezeigten Ausführungsbeispiele auch in komplementärer Ausführung realisiert sein, das bedeutet, dass alle Transistoren vom n-Leitfähigkeitstyp durch p-MOS-Bauteile und umgekehrt ersetzt werden.
  • Selbstverständlich dienen die gezeigten Ausführungsbeispiele nicht zur Beschränkung der Erfindung, sondern lediglich zu illustrativen Zwecken.
  • 1
    Bezugspotenzialanschluss
    2
    Transistor
    3
    Transistor
    4
    Stromquelle
    5
    Versorgungspotenzialanschluss
    6
    Transistor
    7
    Ausgang
    8
    Ausgang
    9
    Diode
    10
    Transistor
    11
    Transistor
    12
    Transistor
    13
    gesteuerte Stromquelle
    13'
    Transistor
    14
    Versorgungspotenzialanschluss
    15
    Bezugspotenzialanschluss
    16
    Ausgang
    17
    Ausgang
    18
    Diode
    19
    Referenzstromquelle
    20'
    Transistor

Claims (13)

  1. Stromspiegelanordnung, aufweisend – einen ersten Transistor (11), der von einem ersten Leitfähigkeitstyp ist, ausgelegt zur Abgabe eines ersten Stroms (PBIAS), – einen zweiten Transistor (12), der von einem zweiten Leitfähigkeitstyp ist, ausgelegt zur Abgabe eines zweiten Stroms (NBIAS), – eine gesteuerte Stromquelle (13), die zwischen den ersten Transistor (11) und den zweiten Transistor (12) geschaltet ist und die den Ausgang eines Stromspiegels bildet.
  2. Stromspiegelanordnung nach Anspruch 1, dadurch gekennzeichnet, dass die gesteuerte Stromquelle (13) zum Betrieb mit schwebendem Potenzial ausgelegt ist.
  3. Stromspiegelanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der erste Transistor (11), die gesteuerte Stromquelle (13) und der zweite Transistor (12) in einem gemeinsamen Strompfad angeordnet sind, der zwischen einen Versorgungs- und einen Bezugspotentialanschluss (14, 15) geschaltet ist.
  4. Stromspiegelanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der erste Leitfähigkeitstyp und der zweite Leitfähigkeitstyp zueinander komplementär sind.
  5. Stromspiegelanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der erste Transistor (11) und der zweite Transistor (12) je als Diode verschaltet sind.
  6. Stromspiegelanordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass der erste Transistor (11) einen Steueranschluss aufweist, der mit einem Anschluss der gesteuerten Strecke des ersten Transistors (11) sowie mit einem Anschluss der gesteuerten Stromquelle (13) verbunden ist und an dem ein Ausgang (16) zur Abgabe des ersten Stroms (PBIAS) gebildet ist, und dass der zweite Transistor (12) einen Steueranschluss aufweist, der mit einem Anschluss der gesteuerten Strecke des zweiten Transistors (12) sowie mit einem weiteren Anschluss der gesteuerten Stromquelle (13) verbunden ist und an dem ein Ausgang (17) zur Abgabe des zweiten Stroms (NBIAS) gebildet ist.
  7. Stromspiegelanordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die gesteuerte Stromquelle ein Stromquellentransistor (13') ist, dessen gesteuerte Strecke mit den gesteuerten Strecken des ersten und des zweiten Transistors (11, 12) eine Serienschaltung bildet.
  8. Stromspiegelanordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die gesteuerte Stromquelle (13') gemeinsam mit einem als Diode verschalteten Transistor (18) den Stromspiegel bildet.
  9. Stromspiegelanordnung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass der als Diode verschaltete Transistor (18) des Stromspiegels gemeinsam mit einer Referenzstromquelle (19) in einem weiteren Strompfad angeordnet ist.
  10. Stromspiegelanordnung nach Anspruch 9, dadurch gekennzeichnet, dass der weitere Strompfad (19, 18) eine weitere Diode (20) umfasst.
  11. Stromspiegelanordnung nach Anspruch 9, dadurch gekennzeichnet, dass der weitere Strompfad (19, 18) einen Transistor (20') umfasst, der gemeinsam mit dem zweiten Transistor (12) einen Rückkopplungs-Stromspiegel (12, 20') bildet, wobei der zweite Transistor (12) als Diode verschaltet ist.
  12. Stromspiegelanordnung nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass die Stromspiegelanordnung in integrierter Schaltungsbauweise hergestellt ist.
  13. Stromspiegelanordnung nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass die Stromspiegelanordnung in Complementary Metal Oxide Semiconductor-Schaltungstechnik integriert ist.
DE102004021232A 2004-04-30 2004-04-30 Stromspiegelanordnung Ceased DE102004021232A1 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE102004021232A DE102004021232A1 (de) 2004-04-30 2004-04-30 Stromspiegelanordnung
PCT/EP2005/004038 WO2005109144A1 (de) 2004-04-30 2005-04-15 Stromspiegelanordnung
EP10184332.4A EP2282249B1 (de) 2004-04-30 2005-04-15 Stromspiegelanordnung
JP2007509920A JP2007535744A (ja) 2004-04-30 2005-04-15 カレントミラー回路
EP05742902A EP1741016B1 (de) 2004-04-30 2005-04-15 Stromspiegelanordnung
US11/579,023 US7872463B2 (en) 2004-04-30 2005-04-15 Current balance arrangement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004021232A DE102004021232A1 (de) 2004-04-30 2004-04-30 Stromspiegelanordnung

Publications (1)

Publication Number Publication Date
DE102004021232A1 true DE102004021232A1 (de) 2005-11-17

Family

ID=34967876

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004021232A Ceased DE102004021232A1 (de) 2004-04-30 2004-04-30 Stromspiegelanordnung

Country Status (5)

Country Link
US (1) US7872463B2 (de)
EP (2) EP1741016B1 (de)
JP (1) JP2007535744A (de)
DE (1) DE102004021232A1 (de)
WO (1) WO2005109144A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8878511B2 (en) * 2010-02-04 2014-11-04 Semiconductor Components Industries, Llc Current-mode programmable reference circuits and methods therefor
US8680840B2 (en) * 2010-02-11 2014-03-25 Semiconductor Components Industries, Llc Circuits and methods of producing a reference current or voltage
JP5500108B2 (ja) * 2011-03-16 2014-05-21 富士通セミコンダクター株式会社 カレントミラー回路及びそれを有する増幅回路
US9563222B2 (en) * 2014-05-08 2017-02-07 Varian Medical Systems, Inc. Differential reference signal distribution method and system
CN209248374U (zh) * 2018-12-05 2019-08-13 北京矽成半导体有限公司 不受温度电压影响的固定延迟电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4325019A (en) * 1979-10-03 1982-04-13 Tokyo Shibaura Denki Kabushiki Kaisha Current stabilizer
EP0596653A1 (de) * 1992-11-06 1994-05-11 Sgs-Thomson Microelectronics Pte Ltd. Niederspannungs-Referenzstromgeneratorschaltung
US5341087A (en) * 1991-11-25 1994-08-23 U.S. Philips Corporation Reference current loop
US6232831B1 (en) * 1999-12-02 2001-05-15 National Instruments Corporation Electrical power supply with floating current source suitable for providing bias voltage and current to an amplified transducer
US20030122626A1 (en) * 2002-01-03 2003-07-03 Alcatel Load pump with an extremely wide output voltage

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5034626A (en) 1990-09-17 1991-07-23 Motorola, Inc. BIMOS current bias with low temperature coefficient
JP3436971B2 (ja) * 1994-06-03 2003-08-18 三菱電機株式会社 電圧制御型電流源およびそれを用いたバイアス発生回路
FR2724025B1 (fr) * 1994-08-31 1997-01-03 Sgs Thomson Microelectronics Circuit integre avec fonction de demarrage rapide de sources de tension ou courant de reference
US5640122A (en) * 1994-12-16 1997-06-17 Sgs-Thomson Microelectronics, Inc. Circuit for providing a bias voltage compensated for p-channel transistor variations
US5694073A (en) * 1995-11-21 1997-12-02 Texas Instruments Incorporated Temperature and supply-voltage sensing circuit
US5680038A (en) * 1996-06-20 1997-10-21 Lsi Logic Corporation High-swing cascode current mirror
JP3853911B2 (ja) * 1997-06-25 2006-12-06 沖電気工業株式会社 定電流回路及びそれを用いた差動増幅回路
US6133749A (en) * 1999-01-04 2000-10-17 International Business Machines Corporation Variable impedance output driver circuit using analog biases to match driver output impedance to load input impedance
US6515538B2 (en) * 2000-04-19 2003-02-04 Nec Compound Semiconductor Devices, Ltd. Active bias circuit having wilson and widlar configurations
ITTO20020816A1 (it) * 2002-09-19 2004-03-20 Atmel Corp Specchio di corrente a bassa tensione a dinamica rapida con
JP2004274207A (ja) * 2003-03-06 2004-09-30 Renesas Technology Corp バイアス電圧発生回路および差動増幅器
DE102004042354B4 (de) 2004-09-01 2008-06-19 Austriamicrosystems Ag Stromspiegelanordnung
DE102007007579B4 (de) 2007-02-15 2015-05-21 Infineon Technologies Ag Senderschaltung
US20090066498A1 (en) 2007-09-07 2009-03-12 Infineon Technologies Ag Tire localization systems and methods
US8077025B2 (en) 2007-09-18 2011-12-13 Infineon Technologies, Ag Intelligent tire systems and methods

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4325019A (en) * 1979-10-03 1982-04-13 Tokyo Shibaura Denki Kabushiki Kaisha Current stabilizer
US5341087A (en) * 1991-11-25 1994-08-23 U.S. Philips Corporation Reference current loop
EP0596653A1 (de) * 1992-11-06 1994-05-11 Sgs-Thomson Microelectronics Pte Ltd. Niederspannungs-Referenzstromgeneratorschaltung
US6232831B1 (en) * 1999-12-02 2001-05-15 National Instruments Corporation Electrical power supply with floating current source suitable for providing bias voltage and current to an amplified transducer
US20030122626A1 (en) * 2002-01-03 2003-07-03 Alcatel Load pump with an extremely wide output voltage

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Tietze, Schenk: Halbleiterschaltungstechnik, 10. Aufl. 1993, S.62-63 *

Also Published As

Publication number Publication date
EP1741016B1 (de) 2012-09-19
EP1741016A1 (de) 2007-01-10
US7872463B2 (en) 2011-01-18
EP2282249A1 (de) 2011-02-09
WO2005109144A1 (de) 2005-11-17
US20080018320A1 (en) 2008-01-24
JP2007535744A (ja) 2007-12-06
EP2282249B1 (de) 2015-10-07

Similar Documents

Publication Publication Date Title
EP1086531B1 (de) Logikgatter
DE102005054216B4 (de) Ausgangsstufe, Verstärkerregelschleife und Verwendung der Ausgangsstufe
DE3736380C2 (de) Verstärker
DE10142707A1 (de) Mehrstufiger Differenzverstärker mit CMFB-Schaltkreis
DE10154170A1 (de) Differentialverstärker konstanter Transkonduktanz
EP1741016B1 (de) Stromspiegelanordnung
DE102013221025A1 (de) Stromerzeugungsschaltung
DE10207802A1 (de) CMOS-Differenzverstärker
DE60209482T2 (de) Gepufferte strom-gegengekoppelte stromversorgung und anwendungen hiervon
EP1784701A1 (de) Stromspiegelanordnung
WO2005104370A1 (de) Ausgangsstufenanordnung
DE19533768C1 (de) Stromtreiberschaltung mit Querstromregelung
EP1523703B1 (de) Bandabstands-referenzschaltung
DE102005055415B4 (de) Schaltungsanordnung mit einer Gatetreiberschaltung für einen Leistungstransistor
DE4209858C2 (de) Transferleitwert-Verstärker
DE3734631C2 (de) Differenzverstärker unter Verwendung von MOS-Transistoren einer Einkanal-Polarität
DE10211891A1 (de) Intgrierte Halbleiterschaltung
DE3824504A1 (de) Cmos-exklusiv-oder-schaltung
DE10114935A1 (de) Monolithisch integrierter Hochspannungsverstärker
DE10060842A1 (de) Stromspiegelschaltung
EP0719474B1 (de) BiCMOS-OPERATIONSVERSTÄRKER FÜR SCHALTER-KONDENSATOR-SCHALTUNGEN
DE10049774C2 (de) Gegentaktendstufe für digitale Signale mit geregelten Ausgangspegeln
DE102010031575B4 (de) Verstärkerschaltung und Verfahren
DE10054971A1 (de) Pufferschaltung und Halteschaltung
DE10353340A1 (de) Schaltungsanordnung zur Bereitstellung einer Vorspannung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final

Effective date: 20131205

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20131101