DE4209858C2

DE4209858C2 - Transferleitwert-Verstärker

Info

Publication number: DE4209858C2
Application number: DE4209858A
Authority: DE
Inventors: Cheong Worl Kim
Original assignee: Goldstar Electron Co Ltd
Current assignee: SK Hynix Inc
Priority date: 1991-03-30
Filing date: 1992-03-26
Publication date: 1994-08-11
Anticipated expiration: 2012-03-27
Also published as: DE4209858A1; US5184087A

Description

Bereich der Erfindung

Die vorliegende Erfindung bezieht sich im allgemeinen auf einen Transferleitwert-(Transkonduktanz-)Verstärker, der einen Ausgangsstrom liefert, der proportional zu der Signalspannung ist, und insbesondere auf einen Transferleitwert-Verstär ker, der eine Konstantspannungsquelle verkörpert.

Beschreibung des Standes der Technik

Unter Bezugnahme auf Fig. 1 ist ein Schaltkreis einer grund sätzlichen Anordnung eines üblichen Transferleitwert-Verstär kers dargestellt, um die fundamentalen Prinzipien des Verstär kers zu erklären. Der dargestellte Transferleitwert-Verstär ker umfaßt ein aktives Belastungselement und ein Paar NMOS- Transistoren, NM1 und NM2, deren Gateanschlüsse an den positiven Eingangssignalanschluß Vin⁺ bzw. negativen Eingangs signalanschluß Vin⁻ angeschlossen sind, deren Sourceanschlüs se an die Kathodenanschlüsse der Vorspannungsquellen V_B′ bzw. V_B angeschlossen sind, deren Anodenanschlüsse zwischen dem negativen Eingangssignalanschluß Vin ⁻ und dem Gate des NMOS- Transistors, NM2, bzw. zwischen dem positiven Eingangssignal anschluß Vin⁺ und dem Gate des NMOS-Transistors NM1 angeschlos sen sind, und deren Drainanschlüsse mit dem aktiven Belastungs element 1 verbunden sind. Weiterhin ist ein Stromausgangsan schluß Iout zwischen dem aktiven Belastungselement und dem Drainanschluß des NMOS-Transistors NM2 angeschlossen.

Im folgenden wird der Betrieb des üblichen Transferleitwert Verstärkers der oben genannten, grundsätzlichen Bauweise beschrieben.

Wenn die Drainströme der NMOS-Transistoren NM1 und NM2 als I_D1 bzw. I_D2 bezeichnet werden, können diese ausgedrückt werden als:

I_D1 = K1 (V_B + Vin/2 - V_T)² (1)

I_D2 = K2 (V_B - Vin/w - V_T)² (2),

worin K1 und K2 Transferleitwert-Konstanten der NMOS-Transisto ren NM1 und NM2 sind und V_T eine Schwellenspannung ist.

Unter der Annahme, daß die NMOS-Transistoren NM1 und NM2 die gleiche Größe aufweisen, ist die Beziehung zwischen deren Transferleitwert-Konstanten als K1 = K2 = K gegeben, woraus die folgende Gleichung (3) erhalten wird:

Iout = I_D1 - I_D2 = K (V_D - V_T) Vin (3),

worin V_D eine Drainspannung der NMOS-Transistoren NM1 und NM2 ist.

Deswegen kann ein Schaltkreis, welcher der obigen Gleichung (3) genügt, die grundsätzliche Bauweise des Transferleitwert- Verstärkers verkörpern.

In Fig. 2 ist ein Schaltkreis einer Ausführungsform des üblichen Transferleitwert-Verstärkers dargestellt. Gemäß dieser Zeichnung umfaßt der übliche Transferleitwert-Verstär ker ein aktives Belastungselement 1, einen Verstärkungsteil 2 und ein Vorspannungsteil 3.

Der Verstärkungsteil 2 ist mit einem Paar NMOS-Transistoren NM1 und NM2 ausgestattet, deren Gateanschlüsse an einen posi tiven Eingangssignalanschluß Vin⁺ bzw. negativen Eingangssig nalanschluß Vin⁻ angeschlossen sind, deren Drainanschlüsse mit dem aktiven Belastungswiderstand 1 verbunden sind und deren Sourceanschlüsse mit Vorspannung liefernden Anschlüssen des Vorspannungsteils 3 verbunden sind. Außerdem ist ein Stromausgangsanschluß Iout zwischen dem aktiven Belastungswi derstand 1 und dem Drainanschluß des NMOS-Transistors NM2 angeschlossen.

Andererseits ist der Vorspannungsteil 3 mit einem Paar NMOS- Transistoren NM3 und NM4 ausgestattet, deren Gateanschlüsse mit dem positiven Eingangssignalanschluß Vin⁺ bzw. negativen Eingangssignalanschluß Vin⁻ verbunden sind, deren Drainan schlüsse mit einem Spannungsquellenanschluß V_DD verbunden sind und deren Sourceanschlüsse mit den Sourceanschlüssen der NMOS-Transistoren NM2 bzw. NM1 in dem Verstärkungsteil 2 verbunden sind. Weiterhin sind die Stromquellen Is1 und Is2 zwischen dem Sourceanschluß des NMOS-Transistors NM3 und einem Masseanschluß bzw. zwischen dem Sourceanschluß des NMOS-Transistors NM4 und dem Masseanschluß angeschlossen.

In Fig. 3 ist ein Schaltkreis einer alternativen Ausführungs form des üblichen Transferleitwertverstärkers gezeigt. In dieser Zeichnung umfaßt der übliche Transferleitwert-Verstär ker einen Verstärkungsteil 2′, einen Vorspannungsteil 3′ und einen Ausgangsstromteil 4.

Der Verstärkungsteil 2′ ist mit einem Paar NMOS-Transistoren NM1 und NM2 ausgestattet, deren Gateanschlüsse mit einem positiven Eingangssignalanschluß Vin⁺ bzw. negativen Eingangs signalanschluß Vin⁻ verbunden sind und deren Sourceanschlüsse mit Anschlüssen des Vorspannungsteils 3′ verbunden sind, die jeweils eine Vorspannung liefern.

Weiterhin ist der Vorspannungsteil 3′ mit einem Paar NMOS- Transistoren NM3 und NM4 ausgerüstet, deren Gateanschlüsse mit dem positiven Eingangssignalanschluß Vin⁺ bzw. negativen Eingangssignalanschluß Vin⁻ verbunden sind, sowie mit PMOS- Transistoren PM1, PM2, PM3 und PM4, deren Sourceanschlüsse mit dem Spannungsquellenanschluß V_DD verbunden sind, sowie mit NMOS-Transistoren NM5, NM6, NM7 und NM8, deren Sourcean schlüsse mit einem Masseanschluß verbunden sind. Drainanschlüs se der NMOS-Transistoren NM3 und NM4 sind mit dem gemeinsamen Gateanschlüssen der PMOS-Transistoren PM1 und PM2 bzw. mit den gemeinsamen Gateanschlüssen der PMOS-Transistoren PM3 und PM4 sowie mit einem der Drainanschlüsse der PMOS-Transistoren PM2 bzw. PM3 verbunden. Sourceanschlüsse der NMOS-Transistoren NM3 und NM4 sind mit den Sourceanschlüssen der NMOS-Transisto ren NM2 bzw. NM1 in dem Verstärkungsteil 2′ sowie mit einem der Drainanschlüsse der NMOS-Transistoren NM6 bzw. NM7 verbun den. Außerdem sind die Stromquellen Is1 und Is2 zwischen dem Sourceanschluß des NMOS-Transistors NM3 und dem Masseanschluß bzw. zwischen dem Sourceanschluß des NMOS-Transistors NM4 und dem Masseanschluß angeschlossen. Andererseits sind die Drain anschlüsse der PMOS-Transistoren PM1 und PM4 mit Drainanschlüs sen der NMOS-Transistoren NM5 und NM8 sowie mit gemeinsamen Gateanschlüssen der NMOS-Transistoren NM5 und NM6 bzw. gemein samen Gateanschlüssen der NMOS-Transistoren NM7 und NM8 verbunden.

Andererseits ist der Ausgangsstromteil 4 mit einem PMOS- Transistor PM5 ausgestattet, dessen Gateanschluß mit den gemeinsamen Gateanschlüssen der PMOS-Transistoren PM3 und PM4 in dem Vorspannungsteil 3′ verbunden ist und dessen Sourcean schluß mit dem Spannungsquellenanschluß V_DD verbunden ist, und mit einem NMOS-Transistor NM9, dessen Gateanschluß mit den gemeinsamen Gateanschlüssen der NMOS-Transistoren NM5 und NM6 in dem Vorspannungsteil 3′ verbunden ist, dessen Sourcean schluß mit dem Masseanschluß verbunden ist und dessen Drain anschluß mit dem Drainanschluß des PMOS-Transistors PM5 verbunden ist. Weiter ist ein Ausgangsstromanschluß Iout mit den gemeinsamen Drainanschlüssen der PMOS-Transistoren PM5 und dem NMOS-Transistor NM9 verbunden.

Die Arbeitsweise des üblichen Transferleitwertverstärkers gemäß der Bauweise nach Fig. 2 ist im wesentlichen die gleiche wie diejenige der Grundausführung, die im Hinblick auf Fig. 1 beschrieben wurde, mit der Ausnahme, daß die NMOS-Transisto ren NM3 und NM4 in dem Vorspannungsteil 3 groß sind und deren Strom aus den Stromquellen (Is1 = Is2) eine hohe Größe hat, um den Vorspannungsquellen V_B und V_B′ das Liefern der Vorspan nungen zwischen den Gateterminals der NMOS-Transistoren NM1 bzw. NM2 und den Sourceanschlüssen der NMOS-Transistoren NM2 bzw. NM1 zu ermöglichen - wie Fig. 1 gezeigt hat.

Andererseits sind in der alternativen Ausführungsform des üblichen Transferleitwert-Verstärkers, der unter Bezugnahme auf Fig. 3 beschrieben ist, Rückkopplungskreise der Stromspie gelanordnungen verwendet, um die Ströme zu kompensieren, die zwischen den Drainanschlüssen und den Sourceanschlüssen der NMOS-Transistoren NM3 und NM4 in dem Vorspannungsteil 3′ fließen. Im einzelnen bilden die MOS-Transistoren PM1, PM2, NM5 und NM6 sowie die MOS-Transistoren PM3, PM4, NM7 und NM8 in dem Vorspannungsteil 3′ entsprechende Stromspiegel, die durch die NMOS-Transistoren NM3 und NM4 gesteuert sind. Im Ergebnis sind die Drainströme der NMOS-Transistoren NM3 und NM4 zu den Sourceanschlüssen rückgekoppelt, um die Vorspannun gen an die Sourceanschlüsse der NMOS-Transistoren NM2 bzw. NM1 in dem Verstärkungsteil 2′ zu liefern. Im Ergebnis arbei ten die NMOS-Transistoren NM3 und NM4 als Konstant-Spannungs quellen für die NMOS-Transistoren NM3 und NM1. In dem Ausgangs stromteil 4 wird eine Spiegelstromdifferenz von dem Ausgangs stromanschluß Iout abgegeben, die auf den positiven/negativen Eingangssignalen Vin⁺ und Vin⁻ beruht und die durch den Vorspannungsteil 3′ fließt, wegen der Verbindungen der Gates der MOS-Transistoren PM5 bzw. NM9 mit den gemeinsamen Gates der Stromspiegel-MOS-Transistoren PM3, PM4, NM5 und NM6 in dem Vorspannungsteil 3′.

Jedoch hat der übliche Transferleitwert-Verstärker einen Nachteil, der darin besteht, daß der Chip eine begrenzte Größe hat, da die NMOS-Transistoren NM3 und NM4 in dem Vor spannungsteil 3 groß sein müssen und da der Strom von den Stromquellen (Is1 = Is2) eine hohe Größe aufweisen muß, wie unter Bezugnahme auf Fig. 2 beschrieben. Die Begrenzung der Größe des Chips hat einen negativen Effekt auf die hohe Integration des Chips. Weiterhin hat der übliche Transferleit wert-Verstärker einen anderen Nachteil, der darin besteht, daß eine Vielzahl von Anordnungen verwendet wird, welche die Stromspiegelschaltkreise darstellen, durch welche die Vorspan nungen als Konstantspannungen geliefert werden, wie unter Bezugnahme auf Fig. 3 beschrieben. Das bedeutet, daß die Verwendung der Vielzahl der Anordnungen einen hohen Aufwand und eine Abnahme der Präzision, d. h. eine Verschlechterung der elektrischen Eigenschaften sowie eine Herabsetzung der Zuverlässigkeit hervorrufen.

Zusammenfassung der Erfindung

Deswegen ist es eine Aufgabe, welche der vorliegenden Erfin dung zugrunde liegt, einen Transferleitwert-Verstärker zu schaffen, der dessen Konstantspannungsquellen beinhaltet, wobei parasitäre bipolare Transistoren verwendet werden, die bei der Herstellung deren CMOS-Anordnungen vorliegen, so daß die Anzahl der Komponenten, welche den Schaltkreis bilden, herabgesetzt werden kann und die elektrischen Eigenschaften verbessert werden können.

Entsprechend der vorliegenden Erfindung wird die voranstehende Aufgabenstellung mit einem Transferleitwert-Verstärker gelöst welcher die in dem Anspruch 1 angegebenen Merkmale aufweist.

Kurzbeschreibung der Zeichnungen

Die oben genannten Aufgabenstellungen, Merkmale und Vorteile der vorliegenden Erfindung werden in der nachfolgenden Be schreibung in Verbindung mit den Zeichnungen näher erläutert, in denen darstellen:

Fig. 1 Schaltbild eines Grundaufbaus eines üblichen Transferleitwert-Verstärkers zur Erläuterung der Grundsätze des Verstärkers;

Fig. 2 Schaltbild einer Ausführungsform eines üblichen Transferleitwertverstärkers;

Fig. 3 Schaltbild einer alternativen Ausführungsform des bekannten Transferleitwert-Verstärkers;

Fig. 4 Schaltbild einer Ausführungsform eines Transferleitwert-Verstärkers gemäß der vorliegenden Erfindung;

Fig. 5 Schaltbild einer alternativen Ausführungsform des Transferleitwert-Verstärkers gemäß der vorliegenden Erfindung und

Fig. 6 Schaltbild einer anderen Ausführungsform des Transferleitwert-Verstärkers gemäß der vorliegenden Erfindung.

Detail-Beschreibung der bevorzugten Ausführungsform

In Fig. 4 ist ein Schaltbild einer Ausführungsform eines Transferleitwert-Verstärkers gemäß der vorliegenden Erfindung dargestellt. Wie in der Zeichnung gezeigt, umfaßt der erfin dungsgemäße Transferleitwert-Verstärker ein aktives Belastungs element 11 (Wirklast), einen Verstärkungsteil 12 und einen Vorspannungsteil 13.

Der Verstärkungsteil 12 ist mit einem Paar NMOS-Transistoren NM11 und NM12 ausgestattet. Der Gateanschluß des NMOS-Tran sitors NM11 ist mit einem positivem Eingangssignalanschluß Vin⁺ verbunden und der Gateanschluß des NMOS-Transistors NM12 mit dem negativen Eingangssignalanschluß Vin^-. Die Drainan schlüsse dieser beiden NMOS-Transistoren sind mit jeweils einem Konstant-Spannungsanschluß des Vorspannungsteils ver bunden. Weiterhin ist ein Stromausgangsanschluß Iout zwischen dem aktiven Belastungselement 11 und dem Drainanschluß des NMOS-Transistors NM12 gezeigt.

Andererseits ist der Vorspannungsteil 13 mit einem Paar NMOS- Transistoren NM13 und NM14 ausgestattet. Der Gateanschluß des NMOS-Transistors NM13 ist mit dem positiven Eingangssig nalanschluß Vin⁺ verbunden und der Gateanschluß des NMOS- Transistors NM14 mit dem negativen Eingangssignalanschluß Vin^-. Die Drainanschlüsse der NMOS-Transistoren NM13 und NM14 sind mit einem Spannungsquellenanschluß V_DD verbunden. Das Vorspannungsteil 13 umfaßt weiterhin ein Paar NMOS-Transisto ren NM15 undd NM16, deren Gateanschlüsse gemeinsam mit dem Vorspannungsquellenanschluß V_B verbunden sind, deren Sourceanschlüsse mit einem Masseanschluß verbunden sind. Der Drainanschluß des NMOS-Transistors NM15 ist mit einem Sourceanschluß des NMOS-Transistors NM13 verbunden und der Drainanschluß des NMOS-Transistors NM16 mit einem Source anschluß des NMOS-Transistors NM14. Das Vorspannungsteil um faßt ein Paar parasitärer bipolarer Transistoren Q1 und Q2. Der Basisanschluß des Transistors Q1 ist mit dem Sourcean schluß des NMOS-Transistors NM13 und der Basisanschluß des Transistors Q2 mit dem Sourceanschluß des Transistors NM14 verbunden. Die Kollektoranschlüsse der Transistoren Q1 und Q2 sind mit dem Spannungsquellenanschluß V_DD verbunden. Der Emitteranschluß des Transistors Q1 ist mit dem Sourceanschluß des NMOS-Transistors NM12 verbunden und der Emitteranschluß des Transistors Q2 mit dem NMOS-Transistor NM11 in dem Ver stärkungsteil 12. Weiterhin ist die Stromquelle Is1 bzw. Is2 zwischen dem Emitteranschluß des parasitären bipolaren Transistors Q1 und dem Masseanschluß angeschlossen und die Stromquelle Is2 zwischen dem Emitteranschluß des parasitä ren bipolaren Transistors Q2 und dem Massenanschluß.

Hierbei sind die parasitären bipolaren Transistoren Q1 und Q2 durch die Herstellung der CMOS-Anordnungen gegeben. Im einzel nen können die parasitären bipolaren Transistoren Q1 und Q2 beispielsweise bipolare Transistoren des vertikalen Typs sein, bei dem Wannen als Basen benutzt werden, Substrate als Kollektoren benutzt werden und Sources (Quellen) oder Drains (Senken) der MOS-Transistoren als Emitter benutzt werden. Auch können die parasitären bipolaren Transistoren Q1 und Q2 bipolare Transistoren des horizontalen Typs sein, bei denen Mantel als Wannen benutzt werden, Sources (Quellen) der MOS- Transistoren als Emitter benutzt werden und Drains (Senken) der MOS-Transistoren als Kollektoren benutzt werden.

Unter Bezugnahme auf Fig. 5 ist ein Schaltbild einer anderen Ausführungsform des Transferleitwert-Verstärkers gemäß der vorliegenden Erfindung dargestellt. Der Aufbau der Transfer leitwert-Verstärkers in dieser Zeichnung ist im wesentlichen dergleiche wie er bezüglich Fig. 4 beschrieben wurde, mit der Ausnahme, daß zweistufige parasitäre bipolare Transistoren in einem Vorspannungsteil 13′ vorliegen, im Unterschied zu dem Vorspannungsteil 13 in Fig. 4, der einstufige parasitäre bipolare Transisttoren aufweist. Das bedeutet, daß der Vorspan nungsteil 13′ in Fig. 5 mit weiteren parasitären bipolaren Transistoren Q3 und Q4 zusätzlich zu den parasitären bipola ren Transistoren Q1 und Q2 sowie den NMOS Transistoren NM13, NM14, NM15 und NM16 in Fig. 4 ausgestattet ist. Ein Basisan schluß des parasitären bipolaren Transistors Q3 ist mit einem Verbindungspunkt des Sourceanschlusses des NMOS-Transistors NM13 mit dem Drainanschluß des NMOS-Transistors NM15 verbun den. Ein Basisanschluß des parasitären bipolaren Transistors Q4 ist mit einem Verbindungspunkt des Sourceanschlusses des NMOS-Transistors NM14 mit dem Drainanschluß des NMOS-Tran sistors NM16 verbunden. Die Kollektoranschlüsse der parasitär ren bipolaren Transistoren Q3 und Q4 sind mit dem Spannungs quellenanschluß V_DD verbunden. Der Emitteranschluß des Trans sistors Q3 ist mit dem Basisanschluß des parasitären bipola ren Transistors Q1 verbunden und der Emitteranschluß des Transistors Q4 mit dem Basisanschluß des parasitären Transi stors Q2. Hierbei sind gleiche Teile mit übereinstimmenden Bezugszeichen versehen.

In Fig. 6 ist ein Schaltbild einer anderen Ausführungsform des Transferleitwert-Verstärkers gemäß der vorliegenden Erfindung dargestellt. Der Aufbau des Transferleitwertverstär kers in dieser Zeichnung ist im wesentlichen derselbe wie er in Verbindung mit Fig. 4 beschrieben wurde, mit der Ausnahme, daß die Kollektoranschlüsse der parasitären bipolaren Tran sistoren Q1 und Q2 in dem Vorspannungsteil 13′′ mit dem aktiven Belastungselement 11 verbunden sind, die Drainanschlüs se der NMOS-Transistoren NM11 und NM12 in einem Verstärkungs teil 12′ mit dem Spannungsquellenanschluß V_DD verbunden sind und der Stromausgangsanschluß Iout mit einem Verbindungs punkt des Kollektoranschlusses des parasitären bipolaren Transistors Q2 mit dem aktiven Belastungselement 11 verbunden ist. Dabei sind gleiche Teile mit übereinstimmenden Bezugs zeichen versehen.

Im folgenden wird die Wirkungsweise der Transferleitwert- Verstärker des oben beschriebenen Aufbaus gemäß der vorliegen den Erfindung im einzelnen beschrieben.

Zunächst wird, wenn die Gleichspannungsquellen an den Gleich spannungsanschluß V_DD angelegt ist, die Eingangsspannung Vin an die positiven/negativen Eingangssignalanschlüsse Vin⁺ und Vin⁻ angelegt, und ein konstanter Pegel wird an den Vorspan nungsquellenanschluß V_B angelegt. Die Sättigung der NMOS- Transistoren NM11 und NM12 in dem Verstärkungsabschnitt 12 und der NMOS-Transistoren NM13 und NM14 in dem Vorspannungs abschnitt 13 werden durch die Eingangsspannung Vin gesteuert. Demzufolge werden die entsprechenden Beträge der durch sie hindurchfließenden Ströme bestimmt. Zu dieser Zeit werden, da alle NMOS-Transistoren NM11 bis NM16 in Sättigungsberei- chen arbeiten, Gate-Source-Spannungen V_GS.NM15 und V_GS.NM16 der NMOS-Transistoren NM14 und NM16 zu der Vorspannung V_B. Demzufolge erscheinen die Gate-Source-Spannungen V_GS.NM15 und V_GS.NM16 der NMOS-Transistoren NM15 und NM16 als Gate- Source-Spannungen V_GS.NM13 und V_GS.NM14 der NMOS-Transisto ren NM13 und NM14.

Das heißt:

V_GS.NM13 = V_GS.NM15 = V_B

V_GS.NM14 = V_GS.NM16 = V_B (4)

Deswegen sind die Beträge der Ströme, die durch die NMOS- Transistoren NM11 und NM12 fließen, durch die Eingangsspan nung Vin bestimmt. Die Restströme, die durch den Abzug von Strömen durch die NMOS-Transistoren NM12 bzw. NM11 von den Beträgen der Ströme von den Stromquellen IS1 und IS2 gebildet werden, fließen durch die parasitären bipolaren Transistoren Q1 und Q2. Die Ströme, die durch die NMOS-Transistoren NM11 und NM12 fließen, erscheinen als Ausgangsstrom Iout an dem aktiven Belastungselement 11, welches die Stromspiegel auf weist. Der Ausgangsstrom Iout ist definiert als:

Iout = I_D11 - I_D12,

wobei I_D11 und I_D12 Drainströme der NMOS-Transistoren NM11 und NM12 sind.

Andererseits können die parasitären bipolaren Transitoren Q1 und Q2 bipolare Transistoren des vertikalen Typs oder bipolare Transitoren des horizontalen Typs sein, wie sie bei der Herstellung von CMOS-Anordnungen auftreten. Die Basis- Emitterspannung V_BE des parasitären bipolaren Transistors ist wie folgt definiert:

V_BE = V_T · 1n(Ic/Is) (5),

wobei V_T eine Schwellenspannung ist, Ic ein Kollektorstrom ist und Is ein Umkehr-Sättigungsstrom ist.

Die Basis-Emitterspannung V_BE des parasitären bipolaren Transistors ändert sich logarithmisch in Abhängigkeit von dem Kollektorstrom Ic, während die Gate-Source-Spannung V_GS des MOS-Transistors wie folgt definiert ist:

wobei I_D ein Drainstrom ist, K eine Transferleitwert- Konstante ist und V_T eine Schwellenspannung ist.

Aus der Gleichung (6) kann entnommen werden, daß die Gate- Source-Spannung V_GS des MOS-Transistors exponentiell in Abhängigkeit von dem Drainstrom I_D variiert. Deswegen kann aus den Gleichungen (5) und (6) ersehen werden, daß die Änderung der Basis-Emitter-Spannung V_BE des parasitären bipolaren Transistors in Abhängigkeit von der Änderung des Kollektorstroms Ic vernachlässigt werden kann im Vergleich zu der Änderung der Gate-Source-Spannung V_GS des MOS-Transistors abhängig von dem Drainstrom I_D. Mit anderen Worten, die Benutzung des bipolaren Transistors als Konstant- Spannungsquelle gestattet es, den Schaltkreis stabiler bezüglich der Änderung der Sourcespannung V_DD zu betreiben als bei Verwendung des MOS-Transistors.

Demgemäß können die Gate-Source-Spannungen V_GS·NM11 und V_GS·NM12 der NMOS-Transistoren NM11 und NM12 durch folgende Gleichungen ausgedrückt werden:

V_GS.NM11 = V_GS.NM14 + V_BE.Q2 = V_B + V_BE = Konstant- (7)

V_GS.NM12 = V_GS.NM15 + V_BE-Q1 = V_B + V_BE = Konstant- (8),

wobei vorausgesetzt ist, daß für V_BE gilt:

V_BE.Q1 = V_BE.Q2 = V_BE.

Weiterhin ist der Drainstrom I_D des MOS-Transistors wie folgt definiert:

I_D = K(V_GS - V_T)² (9).

Bei Verwendung der Gleichung (9) kann für die Drainströme I_D11 und I_D12 der NMOS-Transistoren NM11 und NM12 erhalten werden:

I_D11 = K11 (V_B + V_BE - V_T + Vin/2)² (10)

I_D12 = K12 (V_B + V_BE - V_T + Vin/2)² (11).

Bei gleicher Ausbildung (Bemessung) der NMOS-Transistoren NM11 und NM12 und Benutzung der aktiven Last 11, die mit Stromspiegeln ausgestattet ist, kann der Ausgangsstrom Iout wie folgt erhalten werden:

Iout = I_D11 - I_D12.

Aus den Gleichungen (10) und (11) folgt:

Iout = K(V_B + V_BE - V_T)Vin (12),

wobei, da die NMOS-Transistoren NM11 und NM12 untereinander gleich ausgebildet sind, angenommen werden kann, daß die Transferleitwert-Konstanten wie folgt sind:

K11 = K12 = K.

Als Ergebnis wird der Ausgangsstrom Iout proportional zu der Eingangsspannung Vin und mit der Proportionalitätskonstanten K(V_B + V_BE - V_t) bestimmt. Eine Veränderung der Vorspannung V_B, die an die Gates der NMOS-Transistoren NM15 und NM16 angelegt wird, erlaubt die Änderung der Proportionalitätskon stanten K(V_B+V_BE-V_T) des Transferleitwert-Verstärkers, wodurch der Transferleitwert-Verstärker als spannungsgesteuer ter Transferleitwert-Verstärker verwendet werden kann.

In einer anderen Ausführungsform des Transferleitwert-Verstär kers gemäß der vorliegenden Erfindung, die in Fig. 5 darge stellt ist, enthält der Vorspannungsteil 13′ weitere parasi täre bipolare Transistoren Q3 und Q4, zusätzlich zu den parasitären bipolaren Transistoren Q1 und Q2 in Fig. 5. Der Zweck der parasitären bipolaren Transistoren Q3 und Q4 besteht darin, den Einfluß der Basisströme der parasitären bipolaren Transistoren Q1 und Q2 herabzusetzen, wenn Stromverstärkungen der bipolaren Transistoren Q1 und Q2 niedrig sind oder wenn deren Kollektorströme stark variieren.

In einer anderen Ausführungsform der Transferleitwert-Verstär ker gemäß der vorliegenden Erfindung, die zu Fig. 6 beschrie ben wird, sind die Kollektoren der parasitären bipolaren Transistoren Q1 und Q2 an das aktive Belastungselement 11 angeschlossen, sodaß der Kollektorstrom des bipolaren Transi stors Q2 als Ausgangsstrom Iout abgegeben wird. Der Zweck dieser Ausbildung besteht darin, den Bereich der Eingangsspan nung Vin zu erweitern.

Wie voranstehend beschrieben, wird gemäß der vorliegenden Erfindung der Transferleitwert-Verstärker so ausgebildet, daß dessen Konstant-Spannungsquelle parasitäre bipolare Transisto ren verwendet, die bei der Herstellung der CMOS-Anordnungen entstehen, sodaß die den Schaltkreis bildenden Komponenten zahlenmäßig herabgesetzt werden können und die Stabilität des Schaltkreises höher als diejenige des üblichen Schaltkreises ist, der nur MOS-Transistoren aufweist. Im allgemeinen wird der Transferleitwert-Verstärker hauptsächlich in dem Fall benutzt, in dem ein aktives Filter auf dem Chip enthalten ist, wobei in diesem Fall eine externe Steuerung zu einer Änderung des Chip-Herstellungsprozesses notwendig ist. Des wegen kann die vorliegende Erfindung einen spannungsgesteuer ten Transferleitwert-Verstärker durch externe Steuerung der Vorspannung verwirklichen, wobei der Verstärker in dem Fall angewendet werden kann, in dem ein Präzisions-Hochfrequenzfil ter in dem Chip enthalten ist.

Obwohl die bevorzugten Ausführungsbeispiele gemäß der vorlie genden Erfindung zu Veranschaulichungszwecken offenbart sind, können Fachleute verschiedene Änderungen, Zusätze und Ersatz maßnahmen vorsehen, ohne den beanspruchten Schutzumfang und den Kern der Erfindung zu verlassen.

Claims

1. Transferleitwert-(Transkonduktanz-)Verstärker, umfassend:
ein aktives Belastungselement mit Stromspiegeln, Verstär kungsmittel mit einem Paar erster und zweiter NMOS-Tran sistoren (NM11, NM12), wobei der Gateanschluß des ersten NMOS- Transistors (NM11) an einen positiven Eingangssignalan schluß angeschlossen ist und der Gateanschluß des zweiten NMOS-Transistors (NM12) an einen negativen Eingangssignal anschluß angeschlossen ist, wobei die Drainanschlüsse der beiden NMOS-Transistoren (NM11, NM12) an das aktive Be lastungselement (11) angeschlossen sind und wobei der Drainanschluß des zweiten NMOS-Transistors (NM12) an einen Stromausgangsanschluß angeschlossen ist, und Vorspannungs mittel (13), welche mit einem Paar dritter und vierter NMOS-Transistoren (NM13, NM14) versehen sind, wobei der Gateanschluß des dritten NMOS-Transistors (NM13) mit dem positiven Eingangssignalanschluß verbunden ist und der Gateanschluß des vierten NMOS-Transistors mit dem negati ven Eingangssignalanschluß verbunden ist und wobei die Drainanschlüsse der dritten und vierten NMOS-Transistoren (NM13, NM14) mit einem Spannungsquellenanschluß (V_DD) ver bunden sind, einem Paar fünfter und sechster NMOS-Transi storen (NM15, NM16), deren Gateanschlüsse gemeinsam mit einem Vorspannungsquellenanschluß (V_B) verbunden sind, deren Sourceanschlüsse mit einem Masseanschluß verbunden sind und wobei der Drainanschluß des fünften NMOS-Transi stors (NM15) mit dem Sourceanschluß des dritten NMOS-Tran sistors (NM13) verbunden ist und der Drainanschluß des sechsten NMOS-Transistors (NM16) mit dem Sourceanschluß des vierten NMOS-Transistors (NM14) verbunden ist, sowie einem Paar erster und zweiter parasitärer bipolarer Tran sistoren (Q1, Q2), wobei der Basis, wobei der Basisanschluß des ersten bipolaren Transistors (Q1) mit dem Sourceanschluß des dritten NMOS-Transistors (NM13) verbunden ist und der Basisanschluß des zweiten bipolaren Transistors (Q2) mit dem Sourceanschluß des vierten NMOS-Transistors (NM14) verbunden ist, und wobei die Kollektoranschlüsse der ersten und zweiten bipolaren Transistoren (Q1, Q2) mit dem Spannungsquellenanschluß (V_DD) verbunden sind, wobei der Emitteranschluß des ersten bipolaren Transistors (Q1) mit dem Sourceanschluß des zweiten NMOS-Transistors (NM12) in den Verstärkungsmitteln sowie mit dem Masseanschluß über eine erste Stromquelle (I_S1) verbunden ist und der Emitteranschluß des zweiten bipolaren Transistors (Q2) mit dem Sourceanschluß des ersten NMOS-Transistors (NM11) in den Verstärkungsmitteln sowie mit dem Masseanschluß über eine zweite Stromquelle (I_S2) verbunden ist.

2. Transferleitwert-Verstärker nach Anspruch 1, dadurch gekennzeichnet, daß die ersten und zweiten parasitären bipolaren Transistoren (Q1, Q2) solche Transistoren verti kalen Typs sind, die bei der Herstellung von CMOS-Anord nungen vorliegen, bei denen Wannen als Basen verwendet werden, Substrate als Kollektoren verwendet werden und Source (Quellen) oder Drains (Senken) der MOS-Transisto ren (NM13-NM16) als Emitter verwendet werden.

3. Transferleitwert-Verstärker nach Anspruch 1, dadurch gekennzeichnet, daß die ersten und zweiten parasitären bipolaren Transistoren (Q1, Q2) solche des horizontalen Typs sind, die bei der Herstellung von CMOS-Anordnungen vorliegen, bei denen Wannen als Basen benutzt werden, Sources (Quellen) der MOS-Transistoren (NM13-NM16) als Emitter verwendet werden und Drains (Senken) als Kollek toren verwendet werden.

4. Transferleitwert-Verstärker nach Anspruch 1, dadurch gekennzeichnet, daß die Vorspannungsmittel weiterhin umfassen:
dritte und vierte parasitäre bipolare Transistoren (Q3, Q4), wobei der Basisanschluß des dritten parasitären bipolaren Transistors (Q3) an einen Verbindungspunkt des Sourcean schlusses des dritten NMOS-Transistors (NM13) mit dem Drainanschluß des fünften NMOS-Transistors (NM15) ange schlossen ist und der Basisanschluß des vierten para sitären bipolaren Transistors (Q4) an einen Verbindungs punkt des Sourceanschlusses des vierten NMOS-Transistors (NM14) mit dem Drainanschluß des sechsten NMOS-Transistors (NM16) angeschlossen ist, wobei die Kollektoranschlüsse der parasitären bipolaren Transistoren (Q3, Q4) mit dem Spannungsquellenanschluß verbunden sind und wobei der Emit teranschluß des dritten parasitären bipolaren Transistors (Q3) an den Basisanschluß des ersten parasitären bipolaren Transistors (Q1) angeschlossen ist und der Emitteranschluß des vierten parasitären bipolaren Transistors (Q4) an den Basisanschluß des zweiten parasitären bipolaren Tran sistors (Q2) angeschlossen ist.

5. Transferleitwert-Verstärker nach Anspruch 1, dadurch gekennzeichnet, daß die Verstärkungsmittel (12, 12′) an den Spannungsquellenanschluß (V_DD) angeschlossen sind und die Kollektoranschlüsse des ersten und zweiten parasitären Transistors (Q1, Q2) in den Vorspannungsmitteln (13, 13′, 13′′) an das aktive Belastungselement (11) angeschlossen sind und daß der Kollektoranschluß des zweiten parasitären bi polaren Transitors (Q2) außerdem an den Stromausgangs anschluß angeschlossen ist.