CN113271068B - 一种双电源电压跨导校准低功耗的低噪声放大器 - Google Patents

一种双电源电压跨导校准低功耗的低噪声放大器 Download PDF

Info

Publication number
CN113271068B
CN113271068B CN202110363502.0A CN202110363502A CN113271068B CN 113271068 B CN113271068 B CN 113271068B CN 202110363502 A CN202110363502 A CN 202110363502A CN 113271068 B CN113271068 B CN 113271068B
Authority
CN
China
Prior art keywords
tube
electrode
nmos
pmos
pmos tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110363502.0A
Other languages
English (en)
Other versions
CN113271068A (zh
Inventor
刘帘曦
孙刘昭宇
廖栩锋
马健
朱樟明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202110363502.0A priority Critical patent/CN113271068B/zh
Publication of CN113271068A publication Critical patent/CN113271068A/zh
Application granted granted Critical
Publication of CN113271068B publication Critical patent/CN113271068B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种双电源电压跨导校准低功耗的低噪声放大器，其特征在于，所述低噪声放大器包括PTAT电流产生电路模块(1)、偏置调节电路模块(2)和低噪声放大器核心电路模块(3)，所述PTAT电流产生电路模块(1)、所述偏置调节电路模块(2)和所述低噪声放大器核心电路模块(3)依次连接。本发明中的共栅级放大器偏置于亚阈值区，以节省功耗。同时，为了解决亚阈值区晶体管的性能容易受到温度工艺的影响，本发明提出跨导校准技术，稳定了晶体管的跨导。此外为了降低本发明的低噪声放大器核心电路模块的电源电压从而降低功耗，本发明采用了无源负载技术和片上巴伦前馈技术。

Description

一种双电源电压跨导校准低功耗的低噪声放大器
技术领域
本发明属于微电子技术领域，具体涉及一种双电源电压跨导校准低功耗的低噪声放大器。
背景技术
低噪声放大器(LNA，Low Noise Amplifier)作为接收机中的第一级有源器件，其作用为放大从天线中接收到的微弱的信号。其后续电路的性能会被LNA的增益所改变，这也使得LNA其自身的性能尤为关键。
常用的单级LNA为共栅级LNA，其输入阻抗主要有晶体管跨导提供，但为了满足天线所需要得50欧姆匹配，其需要较大的跨导，因此会产生较大的功耗。此外，共栅级的阻抗就是共栅管跨导的倒数，而天线的阻抗RS为定值。为了阻抗匹配，共栅管的跨导被定死。
因此，提供一种能够以小的功耗得到大的跨导的低噪声放大器成为了亟待解决的问题。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种双电源电压跨导校准低功耗的低噪声放大器。本发明要解决的技术问题通过以下技术方案实现：
一种双电源电压跨导校准低功耗的低噪声放大器，所述低噪声放大器包括PTAT电流产生电路模块、偏置调节电路模块和低噪声放大器核心电路模块，所述PTAT电流产生电路模块、所述偏置调节电路模块和所述低噪声放大器核心电路模块依次连接，其中，
所述PTAT电流产生电路模块，用于产生PTAT电流；
所述偏置调节电路模块，用于根据复制的低噪声放大器核心电路模块中的共栅组态放大器的电流ILNA和所述PTAT电流调节低噪声放大器的偏置电压VBIAS，以对所述低噪声放大器进行偏置，使所述低噪声放大器的跨导为常数；
所述低噪声放大器核心电路模块，用于在所述低噪声放大器的跨导为常数后，采用片内巴伦结构将输入信号转为差分输入信号，并提供增益以增加所述低噪声放大器的输入阻抗。
在本发明的一个实施例中，所述PTAT电流产生电路模块包括PTAT核心电路和箝位运放，其中，
所述PTAT核心电路连接所述偏置调节电路模块，所述PTAT核心电路用于产生PTAT电流；
所述箝位运放连接所述PTAT核心电路，所述箝位运放用于使所述PTAT核心电路的节点A和节点B的电压相等。
在本发明的一个实施例中，所述PTAT核心电路包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管和第一电阻，其中，
所述第一PMOS管的漏极连接所述第三PMOS管的源极，所述第一PMOS管的栅极连接所述第二PMOS管的栅极、所述第三PMOS管的栅极和所述第四PMOS管的栅极，所述第一PMOS管的源极连接电源；
所述第二PMOS管的漏极连接所述第四PMOS管的源极，所述第二PMOS管的源极连接电源；
所述第三PMOS管的漏极连接所述第一电阻的第一端，所述第三PMOS管的漏极和所述第一电阻之间的连接节点为节点A；
所述第四PMOS管的漏极连接所述第二NMOS管的漏极，所述第四PMOS管的漏极和所述第二NMOS管的漏极之间的连接节点为节点B；
所述第三PMOS管的栅极、所述第四PMOS管的栅极还连接所述箝位运放；
所述第一电阻的第二端连接所述第一NMOS管的漏极；
所述第一NMOS管的漏极还连接所述第三NMOS管的栅极，所述第一NMOS管的栅极连接所述第二NMOS管的栅极、所述第二NMOS管的漏极、所述第四NMOS管的栅极和所述偏置调节电路模块，所述第一NMOS管的源极连接所述第三NMOS管的漏极；
所述第二NMOS管的源极连接所述第四NMOS管的漏极和所述偏置调节电路模块；
所述第三NMOS管的源极和所述第四NMOS管的源极连接接地端。
在本发明的一个实施例中，所述箝位运放包括第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第五NMOS管、第六NMOS管、第七NMOS管和第八NMOS管，其中，
所述第五PMOS管的漏极连接所述第七PMOS管的源极，所述第五PMOS管的栅极连接所述第六PMOS管的栅极、所述第七PMOS管的栅极、所述第八PMOS管的栅极、所述第七PMOS管的漏极和所述第五NMOS管的漏极；
所述第六PMOS管的漏极连接所述第八PMOS管的源极，所述第六PMOS管的源极连接电源；
所述第八PMOS管的漏极连接所述第六NMOS管的漏极、所述第一PMOS管的栅极、所述第二PMOS管的栅极、所述第三PMOS管的栅极、所述第四PMOS管的栅极；
所述第五NMOS管的栅极连接所述第三PMOS管的漏极和所述第一电阻之间的节点A和所述第七NMOS管的栅极，所述第五NMOS管的源极连接所述第七NMOS管的漏极；
所述第六NMOS管的栅极连接所述第八NMOS管的栅极、所述第四PMOS管的漏极和所述第二NMOS管的漏极之间的节点B，所述第六NMOS管的源极连接所述第八NMOS管的漏极；
所述第七NMOS管(NM7)的源极、所述第八NMOS管的源极连接所述接地端。
在本发明的一个实施例中，所述偏置调节电路模块包括偏置调节核心电路、伪共源共栅电流镜和电流复制电路，其中，
所述电流复制电路连接所述PTAT核心电路和所述共栅组态放大器，所述电流复制电路用于复制所述电流ILNA与所述PTAT电流；
所述伪共源共栅电流镜连接所述电流复制电路，所述伪共源共栅电流镜用于将所述电流ILNA箝位到与所述PTAT电流相等，调节所述偏置调节核心电路产生的偏置电压VBIAS，以偏置所述共栅组态放大器，使所述低噪声放大器的跨导为常数；
所述偏置调节核心电路连接所述伪共源共栅电流镜和所述共栅组态放大器，所述偏置调节核心电路用于将复制的所述共栅组态放大器的电流ILNA和所述PTAT电流进行处理产生偏置电压VBIAS，以对所述共栅组态放大器进行偏置。
在本发明的一个实施例中，所述电流复制电路包括第一运算放大器、第二运算放大器、第九NMOS管、第十NMOS管、第十一NMOS管和第十二NMOS管，其中，
所述第一运算放大器的同相输入端连接所述第四NMOS管的漏极，所述第一运算放大器的反相输入端连接所述第九NMOS管的源极和所述第十一NMOS管的漏极，所述第一运算放大器的输出端连接所述第九NMOS管的栅极；
所述第二运算放大器的同相输入端连接所述低噪声放大器核心电路模块的电源，所述第二运算放大器的反相输入端连接所述第十NMOS管的源极和所述第十二NMOS管的漏极，所述第二运算放大器的输出端连接所述第十NMOS管的栅极；
所述第九NMOS管的漏极和所述第十NMOS管的漏极连接所述伪共源共栅电流镜；
所述第十一NMOS管的栅极连接所述第二NMOS晶体管的漏极，所述第十一NMOS管的源极连接所述接地端；
所述第十二NMOS管的栅极连接所述共栅组态放大器，所述第十二NMOS管的源极连接所述接地端。
在本发明的一个实施例中，所述伪共源共栅电流镜包括第九PMOS管、第十PMOS管、第十一PMOS管和第十二PMOS管，其中，
所述第九PMOS管的漏极连接所述第十一PMOS管的漏极，所述第九PMOS管的栅极连接所述第十PMOS管的栅极、所述第十一PMOS管的栅极、所述第十二PMOS管的栅极、所述第十二PMOS管的漏极和所述第十NMOS管的漏极，所述第九PMOS管的源极连接电源；
所述第十PMOS管的漏极连接所述第十二PMOS管的源极，所述第十PMOS管的源极连接电源；
所述第十一PMOS管的漏极连接所述第九NMOS管的漏极和所述偏置调节核心电路。
在本发明的一个实施例中，所述偏置调节核心电路包括第十三NMOS管、第十三PMOS管、偏置电容和偏置电阻，其中，
所述第十三NMOS管的漏极连接所述第十三PMOS管的漏极、所述第十三NMOS管的栅极、所述偏置电容的第一端和所述偏置电阻的第一端，所述第十三NMOS管的源极连接接地端；
所述第十三PMOS管的栅极连接所述第九NMOS管的漏极和所述第十一PMOS管的漏极，所述第十三PMOS管的源极连接电源；
所述偏置电容的第二端连接接地端，所述偏置电阻的第二端连接所述第十二NMOS管的栅极和所述共栅组态放大器。
在本发明的一个实施例中，所述低噪声放大器核心电路模块包括巴伦变压器、共栅组态放大器和无源负载，其中，
所述巴伦变压器，用于采用所述片内巴伦结构将所述输入信号转为差分输入信号，并提供增益；
所述共栅组态放大器连接所述巴伦变压器的次级线圈，所述共栅组态放大器用于将所述差分输入信号进行放大；
所述无源负载连接所述共栅组态放大器，所述无源负载用于作为所述低噪声放大器的负载，通过谐振提供阻抗，同时减小所述低噪声放大器核心电路模块的压降。
在本发明的一个实施例中，所述巴伦变压器包括输入电阻、巴伦变压器初级线圈、第一巴伦变压器次级线圈和第二巴伦变压器次级线圈，其中，
所述输入电阻和所述巴伦变压器初级线圈串接在输入信号和接地端之间；
所述第一巴伦变压器次级线圈串接在所述共栅组态放大器的第十四NMOS管的源极与所述接地端之间；
所述第二巴伦变压器次级线圈串接在所述共栅组态放大器的第十五NMOS管的源极与所述接地端之间。
本发明的有益效果：
本发明的双电源电压跨导校准低功耗的低噪声放大器，低噪声放大器核心电路模块将单端输入信号转为差分输入信号，采用差分结构降低了噪声，并进行前馈放大减小了阻抗匹配所需要的功耗。
本发明的低噪声放大器核心电路模块中使用无源负载并将共栅级放大器偏置在亚阈值区，从而使得其所需的电源电压下降，而其他部分的电源由高压提供，从而进一步降低了功耗。
为了稳定偏置在亚阈值区共栅级放大器的跨导，本发明还设计了电流复制电路、偏置调节电路模块以及PTAT电流产生电路模块。电流复制电路通过OTA的箝位功能减小了电流复制过程中沟长调制效应带来的偏差，保证了电流复制的精确性。偏置调节电路模块通过箝位PTAT电流产生电路模块产生的PTAT电流和低噪声放大器核心电路模块中的电流到相等值，并产生偏置电压VBIAS对低噪声放大器中共栅级放大器进行偏置，整体形成一个负反馈环路，使其跨导为与温度和工艺近似无关的常数。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的一种双电源电压跨导校准低功耗的低噪声放大器的结构示意图；
图2是本发明实施例提供的一种双电源电压跨导校准低功耗的低噪声放大器的电路示意图；
图3是本发明实施例提供的一种巴伦变压器的小信号示意图；
图4是本发明实施例提供的一种双电源电压跨导校准低功耗的低噪声放大器噪声系数的仿真图；
图5是本发明实施例提供的一种双电源电压跨导校准低功耗的低噪声放大器S参数的仿真图；
图6是本发明实施例提供的一种双电源电压跨导校准低功耗的低噪声放大器增益的仿真图；
图7是本发明实施例提供的一种双电源电压跨导校准低功耗的低噪声放大器1dB压缩点的仿真图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
本实施例的双电源电压跨导校准低功耗的低噪声放大器，应用于无线传感节点网络的射频收发芯片对从天线中接收到的微弱的信号进行放大。
请参见图1，图1是本发明实施例提供的一种双电源电压跨导校准低功耗的低噪声放大器的结构示意图。本实施例提供一种双电源电压跨导校准低功耗的低噪声放大器，该低噪声放大器包括PTAT(Proportional To Absolute Temperature，与绝对温度成正比)电流产生电路模块1、偏置调节电路模块2和低噪声放大器核心电路模块3，PTAT电流产生电路模块1、偏置调节电路模块2和低噪声放大器核心电路模块3依次连接，其中：
PTAT电流产生电路模块1，用于产生PTAT电流，该PTAT电流为偏置调节电路模块2所需要的；
偏置调节电路模块2，用于根据复制的低噪声放大器核心电路模块3中的共栅组态放大器302的电流ILNA和PTAT电流调节低噪声放大器的偏置电压VBIAS，以对低噪声放大器进行偏置，使低噪声放大器的跨导为常数，跨导为常数时则与工艺和温度近似无关，由此可以提高低噪声放大器的可靠性和稳定性；
低噪声放大器核心电路模块3，用于在低噪声放大器的跨导为常数后，采用片内巴伦结构将输入信号VIN转为差分输入信号VIN，以降低噪声，并提供增益以增加低噪声放大器的输入阻抗，从而降低阻抗匹配所需的功耗，此外还采用无源负载谐振产生大的阻抗，使低噪声放大器核心电路模块3工作于低电源电压下，进一步降低功耗。
在一个具体实施例中，PTAT电流产生电路模块1包括PTAT核心电路101和箝位运放102，其中：
PTAT核心电路101连接偏置调节电路模块2，PTAT核心电路101用于产生PTAT电流；
箝位运放102连接PTAT核心电路101，箝位运放102用于使PTAT核心电路101的节点A和节点B的电压相等。
进一步地，请参见图2，PTAT核心电路101包括第一PMOS管PM1、第二PMOS管PM2、第三PMOS管PM3、第四PMOS管PM4、第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3、第四NMOS管NM4和第一电阻R0，其中：
第一PMOS管PM1的漏极连接第三PMOS管PM3的源极，第一PMOS管PM1的栅极连接第二PMOS管PM2的栅极、第三PMOS管PM3的栅极和第四PMOS管PM4的栅极，第一PMOS管PM1的源极连接电源VDD3；
第二PMOS管PM2的漏极连接第四PMOS管PM4的源极，第二PMOS管PM2的源极连接电源VDD3；
第三PMOS管PM3的漏极连接第一电阻R0的第一端，第三PMOS管PM3的漏极和第一电阻R0之间的连接节点为节点A；
第四PMOS管PM4的漏极连接第二NMOS管NM2的漏极，第四PMOS管PM4的漏极和第二NMOS管NM2的漏极之间的连接节点为节点B；
第三PMOS管PM3的栅极、第四PMOS管PM4的栅极还连接箝位运放102；
第一电阻R0的第二端连接第一NMOS管NM1的漏极；
第一NMOS管NM1的漏极还连接第三NMOS管NM3的栅极，第一NMOS管NM1的栅极连接第二NMOS管NM2的栅极、第二NMOS管NM2的漏极、第四NMOS管NM4的栅极和偏置调节电路模块2，第一NMOS管NM1的源极连接第三NMOS管NM3的漏极；
第二NMOS管NM2的源极连接第四NMOS管NM4的漏极和偏置调节电路模块2；
第三NMOS管NM3的源极和第四NMOS管NM4的源极连接接地端GND。
进一步地，请参见图2，箝位运放102包括第五PMOS管PM5、第六PMOS管PM6、第七PMOS管PM7、第八PMOS管PM8、第五NMOS管NM5、第六NMOS管NM6、第七NMOS管NM7和第八NMOS管NM8，其中：
第五PMOS管PM5的漏极连接第七PMOS管PM7的源极，第五PMOS管PM5的栅极连接第六PMOS管PM6的栅极、第七PMOS管PM7的栅极、第八PMOS管PM8的栅极、第七PMOS管PM7的漏极和第五NMOS管NM5的漏极；
第六PMOS管PM6的漏极连接第八PMOS管PM8的源极，第六PMOS管PM6的源极连接电源VDD3；
第八PMOS管PM8的漏极连接第六NMOS管NM6的漏极、第一PMOS管PM1的栅极、第二PMOS管PM2的栅极、第三PMOS管PM3的栅极、第四PMOS管PM4的栅极；
第五NMOS管NM5的栅极连接第三PMOS管PM3的漏极和第一电阻R0之间的节点A和第七NMOS管NM7的栅极，第五NMOS管NM5的源极连接第七NMOS管NM7的漏极；
第六NMOS管NM6的栅极连接第八NMOS管NM8的栅极、第四PMOS管PM4的漏极和第二NMOS管NM2的漏极之间的节点B，第六NMOS管NM6的源极连接第八NMOS管NM8的漏极；
第七NMOS管NM7的源极、第八NMOS管NM8的源极连接接地端GND。
在一个具体实施例中，偏置调节电路模块2包括偏置调节核心电路201、伪共源共栅电流镜202和电流复制电路203，其中：
电流复制电路203连接PTAT核心电路101和共栅组态放大器302，电流复制电路203用于复制共栅组态放大器302的电流ILNA与PTAT核心电路101的PTAT电流；
伪共源共栅电流镜202连接电流复制电路203，伪共源共栅电流镜202用于将电流ILNA箝位到与PTAT电流相等，调节偏置调节核心电路201产生的偏置电压VBIAS，以偏置共栅组态放大器302，使低噪声放大器的跨导为常数；
偏置调节核心电路201连接伪共源共栅电流镜202和共栅组态放大器302，偏置调节核心电路201用于将复制的共栅组态放大器302的电流ILNA和PTAT电流进行处理产生偏置电压VBIAS，以对共栅组态放大器302进行偏置。
进一步地，请参见图2，电流复制电路203包括第一运算放大器OTA1、第二运算放大器OTA2、第九NMOS管NM9、第十NMOS管NM10、第十一NMOS管NM11和第十二NMOS管NM12，其中：
第一运算放大器OTA1的同相输入端连接第四NMOS管NM4的漏极，第一运算放大器OTA1的反相输入端连接第九NMOS管NM9的源极和第十一NMOS管NM11的漏极，第一运算放大器OTA1的输出端连接第九NMOS管NM9的栅极；
第二运算放大器OTA2的同相输入端连接电源VDD1，第二运算放大器OTA2的反相输入端连接第十NMOS管NM10的源极和第十二NMOS管NM12的漏极，第二运算放大器OTA2的输出端连接第十NMOS管NM10的栅极；
第九NMOS管NM9的漏极和第十NMOS管NM10的漏极连接伪共源共栅电流镜202；
第十一NMOS管NM11的栅极连接第二NMOS晶体管NM2的漏极，第十一NMOS管NM11的源极连接接地端GND；
第十二NMOS管NM12的栅极连接共栅组态放大器302，第十二NMOS管NM12的源极连接接地端GND。
进一步地，请参见图2，所述伪共源共栅电流镜202包括第九PMOS管PM9、第十PMOS管PM10、第十一PMOS管PM11和第十二PMOS管PM12，其中：
第九PMOS管PM9的漏极连接第十一PMOS管PM11的漏极，第九PMOS管PM9的栅极连接第十PMOS管PM10的栅极、第十一PMOS管PM11的栅极、第十二PMOS管PM12的栅极、第十二PMOS管PM12的漏极和第十NMOS管NM10的漏极，第九PMOS管PM9的源极连接电源VDD3；
第十PMOS管PM10的漏极连接第十二PMOS管PM12的源极，第十PMOS管PM10的源极连接电源VDD3；
第十一PMOS管PM11的漏极连接第九NMOS管NM9的漏极和偏置调节核心电路201。
进一步地，请参见图2，偏置调节核心电路201包括第十三NMOS管NM13、第十三PMOS管PM13、偏置电容CBIAS和偏置电阻RBIAS，其中：
第十三NMOS管NM13的漏极连接第十三PMOS管PM13的漏极、第十三NMOS管NM13的栅极、偏置电容CBIAS的第一端和偏置电阻RBIAS的第一端，第十三NMOS管NM13的源极连接接地端GND；
第十三PMOS管PM13的栅极连接第九NMOS管NM9的漏极和第十一PMOS管PM11的漏极，第十三PMOS管PM13的源极连接电源VDD3；
偏置电容CBIAS的第二端连接接地端GND，偏置电阻RBIAS的第二端连接第十二NMOS管NM12的栅极和共栅组态放大器302。
在一个具体实施例中，低噪声放大器核心电路模块3包括巴伦变压器301、共栅组态放大器302和无源负载303，其中：
巴伦变压器301，用于采用片内巴伦结构将输入信号VIN转为差分输入信号VIN，并提供增益；
共栅组态放大器302连接巴伦变压器301的次级线圈，共栅组态放大器302用于将差分输入信号VIN进行放大；
无源负载303连接共栅组态放大器302，无源负载303用于作为低噪声放大器的负载，通过谐振提供阻抗，同时减小低噪声放大器核心电路模块3的压降。
进一步地，请参见图2，巴伦变压器301包括输入电阻RS、巴伦变压器初级线圈port1、第一巴伦变压器次级线圈port2和第二巴伦变压器次级线圈port3，其中：
输入电阻RS和巴伦变压器初级线圈port1串接在输入信号VIN和接地端GND之间；
第一巴伦变压器次级线port2串接在共栅组态放大器302的第十四NMOS管NM14的源极与接地端GND之间；
第二巴伦变压器次级线圈port3串接在共栅组态放大器302的第十五NMOS管NM15的源极与接地端GND之间。
进一步地，请参见图2，共栅组态放大器302包括第十四NMOS管NM14、第十五NMOS管NM15、第一栅极电阻RG1和第二栅极电阻RG2，其中：
第十四NMOS管NM14的漏极连接无源负载303，第十四NMOS管NM14的栅极连接第一栅极电阻RG1的第一端，第十四NMOS管NM14的源极连接第一巴伦变压器次级线圈port2；
第十五NMOS管NM15的漏极连接无源负载303，第十五NMOS管NM15的栅极连接第二栅极电阻RG2的第一端，第十五NMOS管NM15的源极连接第二巴伦变压器次级线圈port3；
第一栅极电阻RG1的第二端连接第二栅极电阻RG2的第二端。
进一步地，请参见图2，无源负载303包括第一负载电感LL1、第一负载电容CL1、第二负载电感LL2和第二负载电容CL2，其中：
第一负载电感LL1与第一负载电容CL1并接后串接于第十四NMOS管NM14的漏极与电源VDD1之间；
第二负载电感LL2与第二负载电容CL2并接后串接于第十五NMOS管NM15的漏极与低噪声放大器核心电路电源VDD1之间。
在本实施例中，在双电源电压跨导校准低功耗的低噪声放大器中，低噪声放大器核心电路模块3的电流较大，而其他电路模块功耗较小。为了降低整个电路的功耗，采用了双电源供电的方法。低噪声放大器核心电路模块3中的第十四NMOS管NM14和第十五NMOS管NM15的漏极直接从低噪声放大器核心电路的电源VDD1抽取电流，电源VDD1可以最低在0.2V电压下保证电源工作。此外，电源VDD1不经过后续的BOOST(即BOOST型DC-DC变换器)和LDO(low dropout regulator，低压差线性稳压器)的转换，节省了由于转换带来的能量损耗。而偏置调节电路模块2和其他电路功耗较小，则由高压供电。
为了在低压下工作，低噪声放大器核心电路模块3中的负载使用了LC谐振负载的形式。在2.4G的频率附近，电感LL1和电容CC1谐振，电感LL2和电容CC2谐振，相当于电阻。为低噪声放大器提供足够大的负载。由于电感和电容是无源器件，在上面几乎不会浪费电压降，满足了低压应用。由于本发明的接收机是用于窄带应用，这种无源负载也可以满足窄带的需要。
此外，为了进一步降低功耗，本实施例使用了一个差分1:3(或者说是单端2:2:3)的电感巴伦为低噪声放大器核心电路模块3提供差分信号的同时提供一定量的增益。如图3所示，巴伦由初级和次级构成。巴伦变压器初级线圈port1的匝数为2。次级也是由一个线圈构成，其总匝数为6，但是在线圈中间进行了抽头，得到了两个port，即第一巴伦变压器次级线圈port2和第二巴伦变压器次级线圈port3。巴伦变压器初级线圈port1，第一巴伦变压器次级线圈port2和第二巴伦变压器次级线圈port3之间都存在互感。那么巴伦可以看成三个变压器，巴伦变压器初级线圈port1和第一巴伦变压器次级线圈port2的变压比是1:1.5，第一巴伦变压器次级线圈port2为同相端口。巴伦变压器初级线圈port1和第二巴伦变压器次级线圈port3的变压比也是1:1.5，第二巴伦变压器次级线圈port3为反相端口。由于巴伦提供了差分1:3的增益，也就是说，可以把50欧姆的阻抗匹配电阻变为50×32＝450欧姆的差分电阻。对于原来需要和50欧姆匹配有：
Figure BDA0003006485170000161
假设晶体管偏置在亚阈值区，式子中，gm为跨导，η为亚阈值斜率因子，大约为1.5。VT为热电压，约为26mV，ID为漏极电流。那么和50欧姆匹配的电流为：
Figure BDA0003006485170000162
使用了巴伦后，那么单端需要的电阻为450/2＝225欧姆。则每个单端低噪声放大器需要的电流为：
Figure BDA0003006485170000163
由于本发明中使用了差分结构，双端的功耗为：
Figure BDA0003006485170000171
可以看出使用了巴伦后可以比原来节省55.6％的功耗。
在本实施例中，偏置调节电路模块2可以看成一个电流嵌位运算放大器。其原理是，通过反馈实现K1×ILNA＝K2×IPTAT(K1和K2是电流复制比例系数，是常数)，IPTAT为PTAT电流。当温度变大时，IPTAT变大，开始低噪声放大器的电流ILNA不变，那么V1节点电压下降，VBIAS上升，ILNA上升直到K1×ILNA＝K2×IPTAT，从而回到稳定状态。
由于偏置调节电路的存在，那么有：
Figure BDA0003006485170000172
其中，gmst为处于强反型区(约为200mV≤VGS-VTH≤500mV)晶体管的跨导.
如果IPTAT的表达式为：
IPTAT＝K3×ηVT
式中，K3是常数。那么LNA晶体管的跨导为：
Figure BDA0003006485170000173
也就是说，晶体管的跨导是一个常数，受到温度和工艺影响被削弱。
在本实施例中，PTAT电流产生电路模块1包括PTAT核心电路101和箝位运放102，箝位运放102的作用是保证节点A和节点B的电压相等。第三NMOS管NM3和第四NMOS管NM4尺寸较大，处于亚阈值区，那么其电流为：
Figure BDA0003006485170000181
式中，μ是电子迁移率，COX是单位面积的栅氧化物电容，W和L分别是晶体管宽度和长度。VGS是晶体管的栅源电压，VTH是晶体管的阈值电压。
第一NMOS管NM1和第二NMOS管NM2是共源共栅管，是相同的管子，忽略其作用。对于第三NMOS管NM3和第四NMOS管NM4有：
Figure BDA0003006485170000182
其中，W4和L4分别是第四NMOS管NM4宽度和长度，I4是第四NMOS管NM4的电流。VGS4是第四NMOS管NM4的栅源电压，VTH4是第四NMOS管NM4的阈值电压。
Figure BDA0003006485170000183
其中，W3和L3分别是第三NMOS管NM3的宽度和长度，I3是第三NMOS管NM3的电流。+-*/+654GS3是第三NMOS管NM3的栅源电压，VTH3第三NMOS管NM3的阈值电压。第三NMOS管NM3和第四NMOS管NM4的尺寸比为8：1，且VTH3和VTH4几乎相等。由于箝位运放102的作用，节点A和节点B的电压相等，由于第一PMOS管PM1和第二PMOS管PM2的尺寸相等，那么有I1＝I2，那么落在第一电阻R0上的电压差为：
ΔVGS＝VGS4-VGS3＝ηVT ln(8)≈2.07×ηVT
电流IPTAT为：
Figure BDA0003006485170000191
即产生了偏置调节电路模块2所需要的PTAT电流，从而实现了使双电源电压跨导校准低功耗的低噪声大器的跨导为与工艺和温度近似无关的常数。
本实施例的双电源电压跨导校准低功耗的低噪声放大器可以在工艺和温度变化时保证跨导的稳定从而保证阻抗匹配。还采用巴伦和无源负载以及双电源供电技术进一步降低了低噪声放大器的功耗，在保证低功耗的同时提高了低噪声放大器的噪声性能和阻抗匹配。
请参见图4-图7，图4-图7分别是本发明实施例提供的在不同条件下低噪声放大器的噪声系数仿真图、S21参数仿真图、增益仿真图和1dB压缩点的仿真图。图4为本发明实施例的噪声因子仿真图，从图中可以看出在1.5-3.5GHz频段内，最低噪声系数NF仅有2.86dB。图5为本发明实施例提供的在tt(25℃)、ff(25℃)、ss(25℃)、fs(25℃)、sf(25℃)、ff(-20℃)、ff(110℃)、ss(-20℃)、ss(110℃)、fs(-20℃)、fs(110℃)、sf(-20℃)和sf(110℃)下所测的S21系数曲线簇，可以看出曲线簇整体集中，S21参数随温度和工艺角变化较小。图6为本发明实施例提供的在2-3G频段的增益曲线，增益峰值为18.6dB。图7为本发明实施例提供的1dB压缩点的仿真图，其中三阶交调点等于1dB压缩点加9.6dB，大约为15.9dB，从图7中可以看出本发明实施例的双电源电压跨导校准低功耗的低噪声放大器具有较高的线性度，本发明的LNA核心部分功耗为0.2V×1.32mA×2＝528μW，其他部分功耗为26μA×0.6V＝15.6μW，总功耗为543.6μW。
在本发明的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特数据点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特数据点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (8)

1.一种双电源电压跨导校准低功耗的低噪声放大器，其特征在于，所述低噪声放大器包括PTAT电流产生电路模块(1)、偏置调节电路模块(2)和低噪声放大器核心电路模块(3)，所述PTAT电流产生电路模块(1)、所述偏置调节电路模块(2)和所述低噪声放大器核心电路模块(3)依次连接，其中，
所述PTAT电流产生电路模块(1)，用于产生PTAT电流；
所述偏置调节电路模块(2)，用于根据复制的低噪声放大器核心电路模块(3)中的共栅组态放大器(302)的电流ILNA和所述PTAT电流调节低噪声放大器的偏置电压VBIAS，以对所述低噪声放大器进行偏置，使所述低噪声放大器的跨导为常数；
所述低噪声放大器核心电路模块(3)，用于在所述低噪声放大器的跨导为常数后，采用片内巴伦结构将输入信号(VIN)转为差分输入信号(VIN)，并提供增益以增加所述低噪声放大器的输入阻抗；
所述PTAT电流产生电路模块(1)包括PTAT核心电路(101)和箝位运放(102)，其中，
所述PTAT核心电路(101)连接所述偏置调节电路模块(2)，所述PTAT核心电路(101)用于产生PTAT电流；
所述箝位运放(102)连接所述PTAT核心电路(101)，所述箝位运放(102)用于使所述PTAT核心电路(101)的节点A和节点B的电压相等，所述节点A和节点B分别为所述PTAT核心电路(101)中用于提供偏置电流的第三PMOS管(PM3)、第四PMOS管(PM4)的漏端电压的位置；
所述偏置调节电路模块(2)包括偏置调节核心电路(201)、伪共源共栅电流镜(202)和电流复制电路(203)，其中，
所述电流复制电路(203)连接所述PTAT核心电路(101)和所述共栅组态放大器(302)，所述电流复制电路(203)用于复制所述电流ILNA与所述PTAT电流；
所述伪共源共栅电流镜(202)连接所述电流复制电路(203)，所述伪共源共栅电流镜(202)用于将所述电流ILNA箝位到与所述PTAT电流相等，调节所述偏置调节核心电路(201)产生的偏置电压VBIAS，以偏置所述共栅组态放大器(302)，使所述低噪声放大器的跨导为常数；
所述偏置调节核心电路(201)连接所述伪共源共栅电流镜(202)和所述共栅组态放大器(302)，所述偏置调节核心电路(201)用于将复制的所述共栅组态放大器(302)的电流ILNA和所述PTAT电流进行处理产生偏置电压VBIAS，以对所述共栅组态放大器(302)进行偏置。
2.根据权利要求1所述的双电源电压跨导校准低功耗的低噪声放大器，其特征在于，所述PTAT核心电路(101)包括第一PMOS管(PM1)、第二PMOS管(PM2)、第三PMOS管(PM3)、第四PMOS管(PM4)、第一NMOS管(NM1)、第二NMOS管(NM2)、第三NMOS管(NM3)、第四NMOS管(NM4)和第一电阻(R0)，其中，
所述第一PMOS管(PM1)的漏极连接所述第三PMOS管(PM3)的源极，所述第一PMOS管(PM1)的栅极连接所述第二PMOS管(PM2)的栅极、所述第三PMOS管(PM3)的栅极和所述第四PMOS管(PM4)的栅极，所述第一PMOS管(PM1)的源极连接电源VDD3；
所述第二PMOS管(PM2)的漏极连接所述第四PMOS管(PM4)的源极，所述第二PMOS管(PM2)的源极连接电源VDD3；
所述第三PMOS管(PM3)的漏极连接所述第一电阻(R0)的第一端，所述第三PMOS管(PM3)的漏极和所述第一电阻(R0)之间的连接节点为节点A；
所述第四PMOS管(PM4)的漏极连接所述第二NMOS管(NM2)的漏极，所述第四PMOS管(PM4)的漏极和所述第二NMOS管(NM2)的漏极之间的连接节点为节点B；
所述第三PMOS管(PM3)的栅极、所述第四PMOS管(PM4)的栅极还连接所述箝位运放(102)；
所述第一电阻(R0)的第二端连接所述第一NMOS管(NM1)的漏极；
所述第一NMOS管(NM1)的漏极还连接所述第三NMOS管(NM3)的栅极，所述第一NMOS管(NM1)的栅极连接所述第二NMOS管(NM2)的栅极、所述第二NMOS管(NM2)的漏极、所述第四NMOS管(NM4)的栅极和所述偏置调节电路模块(2)，所述第一NMOS管(NM1)的源极连接所述第三NMOS管(NM3)的漏极；
所述第二NMOS管(NM2)的源极连接所述第四NMOS管(NM4)的漏极和所述偏置调节电路模块(2)；
所述第三NMOS管(NM3)的源极和所述第四NMOS管(NM4)的源极连接接地端(GND)。
3.根据权利要求2所述的双电源电压跨导校准低功耗的低噪声放大器，其特征在于，所述箝位运放(102)包括第五PMOS管(PM5)、第六PMOS管(PM6)、第七PMOS管(PM7)、第八PMOS管(PM8)、第五NMOS管(NM5)、第六NMOS管(NM6)、第七NMOS管(NM7)和第八NMOS管(NM8)，其中，
所述第五PMOS管(PM5)的漏极连接所述第七PMOS管(PM7)的源极，所述第五PMOS管(PM5)的栅极连接所述第六PMOS管(PM6)的栅极、所述第七PMOS管(PM7)的栅极、所述第八PMOS管(PM8)的栅极、所述第七PMOS管(PM7)的漏极和所述第五NMOS管(NM5)的漏极；
所述第六PMOS管(PM6)的漏极连接所述第八PMOS管(PM8)的源极，所述第六PMOS管(PM6)的源极连接电源VDD3；
所述第八PMOS管(PM8)的漏极连接所述第六NMOS管(NM6)的漏极、所述第一PMOS管(PM1)的栅极、所述第二PMOS管(PM2)的栅极、所述第三PMOS管(PM3)的栅极、所述第四PMOS管(PM4)的栅极；
所述第五NMOS管(NM5)的栅极连接所述第三PMOS管(PM3)的漏极和所述第一电阻(R0)之间的节点A和所述第七NMOS管(NM7)的栅极，所述第五NMOS管(NM5)的源极连接所述第七NMOS管(NM7)的漏极；
所述第六NMOS管(NM6)的栅极连接所述第八NMOS管(NM8)的栅极、所述第四PMOS管(PM4)的漏极和所述第二NMOS管(NM2)的漏极之间的节点B，所述第六NMOS管(NM6)的源极连接所述第八NMOS管(NM8)的漏极；
所述第七NMOS管(NM7)的源极、所述第八NMOS管(NM8)的源极连接所述接地端(GND)。
4.根据权利要求2所述的双电源电压跨导校准低功耗的低噪声放大器，其特征在于，所述电流复制电路(203)包括第一运算放大器(OTA1)、第二运算放大器(OTA2)、第九NMOS管(NM9)、第十NMOS管(NM10)、第十一NMOS管(NM11)和第十二NMOS管(NM12)，其中，
所述第一运算放大器(OTA1)的同相输入端连接所述第四NMOS管(NM4)的漏极，所述第一运算放大器(OTA1)的反相输入端连接所述第九NMOS管(NM9)的源极和所述第十一NMOS管(NM11)的漏极，所述第一运算放大器(OTA1)的输出端连接所述第九NMOS管(NM9)的栅极；
所述第二运算放大器(OTA2)的同相输入端连接所述低噪声放大器核心电路模块(3)的电源VDD1，所述第二运算放大器(OTA2)的反相输入端连接所述第十NMOS管(NM10)的源极和所述第十二NMOS管(NM12)的漏极，所述第二运算放大器(OTA2)的输出端连接所述第十NMOS管(NM10)的栅极；
所述第九NMOS管(NM9)的漏极和所述第十NMOS管(NM10)的漏极连接所述伪共源共栅电流镜(202)；
所述第十一NMOS管(NM11)的栅极连接所述第二NMOS管(NM2)的漏极，所述第十一NMOS管(NM11)的源极连接所述接地端(GND)；
所述第十二NMOS管(NM12)的栅极连接所述共栅组态放大器(302)，所述第十二NMOS管(NM12)的源极连接所述接地端(GND)。
5.根据权利要求4所述的双电源电压跨导校准低功耗的低噪声放大器，其特征在于，所述伪共源共栅电流镜(202)包括第九PMOS管(PM9)、第十PMOS管(PM10)、第十一PMOS管(PM11)和第十二PMOS管(PM12)，其中，
所述第九PMOS管(PM9)的漏极连接所述第十一PMOS管(PM11)的源极，所述第九PMOS管(PM9)的栅极连接所述第十PMOS管(PM10)的栅极、所述第十一PMOS管(PM11)的栅极、所述第十二PMOS管(PM12)的栅极、所述第十二PMOS管(PM12)的漏极和所述第十NMOS管(NM10)的漏极，所述第九PMOS管(PM9)的源极连接电源VDD3；
所述第十PMOS管(PM10)的漏极连接所述第十二PMOS管(PM12)的源极，所述第十PMOS管(PM10)的源极连接电源VDD3；
所述第十一PMOS管(PM11)的漏极连接所述第九NMOS管(NM9)的漏极和所述偏置调节核心电路(201)。
6.根据权利要求5所述的双电源电压跨导校准低功耗的低噪声放大器，其特征在于，所述偏置调节核心电路(201)包括第十三NMOS管(NM13)、第十三PMOS管(PM13)、偏置电容(CBIAS)和偏置电阻(RBIAS)，其中，
所述第十三NMOS管(NM13)的漏极连接所述第十三PMOS管(PM13)的漏极、所述第十三NMOS管(NM13)的栅极、所述偏置电容(CBIAS)的第一端和所述偏置电阻(RBIAS)的第一端，所述第十三NMOS管(NM13)的源极连接接地端(GND)；
所述第十三PMOS管(PM13)的栅极连接所述第九NMOS管(NM9)的漏极和所述第十一PMOS管(PM11)的漏极，所述第十三PMOS管(PM13)的源极连接电源VDD3；
所述偏置电容(CBIAS)的第二端连接接地端(GND)，所述偏置电阻(RBIAS)的第二端连接所述第十二NMOS管(NM12)的栅极和所述共栅组态放大器(302)。
7.根据权利要求6所述的双电源电压跨导校准低功耗的低噪声放大器，其特征在于，所述低噪声放大器核心电路模块(3)包括巴伦变压器(301)、共栅组态放大器(302)和无源负载(303)，其中，
所述巴伦变压器(301)，用于采用所述片内巴伦结构将所述输入信号(VIN)转为差分输入信号(VIN)，并提供增益；
所述共栅组态放大器(302)连接所述巴伦变压器(301)的次级线圈，所述共栅组态放大器(302)用于将所述差分输入信号(VIN)进行放大；
所述无源负载(303)连接所述共栅组态放大器(302)，所述无源负载(303)用于作为所述低噪声放大器的负载，通过谐振提供阻抗，同时减小所述低噪声放大器核心电路模块(3)的压降。
8.根据权利要求7所述的双电源电压跨导校准低功耗的低噪声放大器，其特征在于，所述巴伦变压器(301)包括输入电阻(RS)、巴伦变压器初级线圈(port1)、第一巴伦变压器次级线圈(port2)和第二巴伦变压器次级线圈(port3)，其中，
所述输入电阻(RS)和所述巴伦变压器初级线圈(port1)串接在输入信号(VIN)和接地端(GND)之间；
所述第一巴伦变压器次级线圈(port2)串接在所述共栅组态放大器(302)的第十四NMOS管(NM14)的源极与所述接地端(GND)之间；
所述第二巴伦变压器次级线圈(port3)串接在所述共栅组态放大器(302)的第十五NMOS管(NM15)的源极与所述接地端(GND)之间。
CN202110363502.0A 2021-04-02 2021-04-02 一种双电源电压跨导校准低功耗的低噪声放大器 Active CN113271068B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110363502.0A CN113271068B (zh) 2021-04-02 2021-04-02 一种双电源电压跨导校准低功耗的低噪声放大器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110363502.0A CN113271068B (zh) 2021-04-02 2021-04-02 一种双电源电压跨导校准低功耗的低噪声放大器

Publications (2)

Publication Number Publication Date
CN113271068A CN113271068A (zh) 2021-08-17
CN113271068B true CN113271068B (zh) 2023-03-14

Family

ID=77228573

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110363502.0A Active CN113271068B (zh) 2021-04-02 2021-04-02 一种双电源电压跨导校准低功耗的低噪声放大器

Country Status (1)

Country Link
CN (1) CN113271068B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113515160B (zh) * 2021-08-24 2022-06-07 上海安路信息科技股份有限公司 校准电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7236048B1 (en) * 2005-11-22 2007-06-26 National Semiconductor Corporation Self-regulating process-error trimmable PTAT current source
CN101641862A (zh) * 2007-03-19 2010-02-03 高通股份有限公司 用于射频通信的线性跨导器
CN102064773A (zh) * 2009-11-16 2011-05-18 杭州士兰微电子股份有限公司 可调增益低噪声放大器
CN106416059A (zh) * 2014-01-17 2017-02-15 高通股份有限公司 取决于温度的放大器偏置
CN112511111A (zh) * 2020-10-23 2021-03-16 上海磐启微电子有限公司 一种采用噪声消除技术的增益可调低噪声放大器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5184087A (en) * 1991-03-30 1993-02-02 Goldstar Electron Co., Ltd. Transconductance amplifier using parasitic bipolar transistors to embody a constant voltage source
CN104702219B (zh) * 2015-03-18 2017-11-07 东南大学 一种单端输入双平衡无源混频器
US10230332B2 (en) * 2016-08-18 2019-03-12 Skyworks Solutions, Inc. Apparatus and methods for biasing low noise amplifiers

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7236048B1 (en) * 2005-11-22 2007-06-26 National Semiconductor Corporation Self-regulating process-error trimmable PTAT current source
CN101641862A (zh) * 2007-03-19 2010-02-03 高通股份有限公司 用于射频通信的线性跨导器
CN102064773A (zh) * 2009-11-16 2011-05-18 杭州士兰微电子股份有限公司 可调增益低噪声放大器
CN106416059A (zh) * 2014-01-17 2017-02-15 高通股份有限公司 取决于温度的放大器偏置
CN112511111A (zh) * 2020-10-23 2021-03-16 上海磐启微电子有限公司 一种采用噪声消除技术的增益可调低噪声放大器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A 5.5-GHz low noise amplifier in SiGe BiCMOS;H.A. Ainspan;《Proceedings of the 24th European Solid-State Circuits Conference》;20050801;全文 *
用于GPS接收机的130 nm PD-SOI低噪声放大器;王志鹏;《微电子学》;20191031;全文 *

Also Published As

Publication number Publication date
CN113271068A (zh) 2021-08-17

Similar Documents

Publication Publication Date Title
CN107070425B (zh) 应用于无线传感器网络的宽带低功耗低噪声放大器
CN103036509B (zh) 适用于低噪声放大器的偏置电路
CN101561689B (zh) 一种低压cmos电流源
CN111190456B (zh) 一种高输入电压双环路稳定的线性稳压器
US10637418B2 (en) Stacked power amplifiers using core devices
CN101471632A (zh) 环路增益可控的自偏置低压运算跨导放大器电路
CN112702029B (zh) 片上集成检波功能的cmos功率放大器芯片
CN211878488U (zh) 宽输入低压差线性稳压电路
CN113271068B (zh) 一种双电源电压跨导校准低功耗的低噪声放大器
CN110212866A (zh) 一种可驱动大负载电容的低功耗三级运算放大器
CN116094468A (zh) 一种低噪声放大器以及一种超宽带接收机
CN112332786B (zh) 芯片级全集成低增益温漂射频放大器
CN112953416B (zh) 一种宽工作电压的cmos射频放大器
CN210693865U (zh) 低噪声全差分高压运算放大器
CN114598273A (zh) 一种具有温度稳定性的全SiC CMOS运算放大器
CN110212870B (zh) 一种电流复用型gm-boost低噪声放大器的集成电路
Singh et al. A common-gate cascaded with cascoded self-bias common source approach for 3.1–10.6 GHz UWB low noise amplifier
CN104348430B (zh) 低噪声放大器和芯片
CN105915181B (zh) 低噪声放大器
WO2009087482A2 (en) Low noise amplifier
Ximenes et al. A wideband noise canceling low-noise amplifier for 50MHz–5GHz wireless receivers in CMOS technology
Zhang et al. A 1GHz, 56.7 dB linear-in-dB CMOS wideband variable gain amplifier
CN111030608A (zh) 低噪声全差分高压运算放大器
US20240088850A1 (en) Transmission circuit
Du et al. A single-chip highly efficient CMOS class-e power amplifier for WLAN applications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant