JPH11154835A - 差動増幅器 - Google Patents
差動増幅器Info
- Publication number
- JPH11154835A JPH11154835A JP9321657A JP32165797A JPH11154835A JP H11154835 A JPH11154835 A JP H11154835A JP 9321657 A JP9321657 A JP 9321657A JP 32165797 A JP32165797 A JP 32165797A JP H11154835 A JPH11154835 A JP H11154835A
- Authority
- JP
- Japan
- Prior art keywords
- differential amplifier
- input
- input offset
- cmos
- offset voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 12
- 238000009966 trimming Methods 0.000 abstract description 6
- 230000003321 amplification Effects 0.000 abstract description 5
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 11
- 239000000758 substrate Substances 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/735—Lateral transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45674—Indexing scheme relating to differential amplifiers the LC comprising one current mirror
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 ＣＭＯＳモノリシックＩＣ化された差動増幅
器の入力オフセット電圧は、バイポーラ素子で構成した
場合よりも悪くなってしまう。 【解決手段】 ＣＭＯＳ型差動増幅器の最も入力オフセ
ット電圧に影響のある差動増幅段に、通常のＣＭＯＳプ
ロセスで構成したバイポーラ素子を使用して、入力オフ
セット電圧の小さい差動増幅器を得る。
器の入力オフセット電圧は、バイポーラ素子で構成した
場合よりも悪くなってしまう。 【解決手段】 ＣＭＯＳ型差動増幅器の最も入力オフセ
ット電圧に影響のある差動増幅段に、通常のＣＭＯＳプ
ロセスで構成したバイポーラ素子を使用して、入力オフ
セット電圧の小さい差動増幅器を得る。
Description
【０００１】
【発明の属する技術分野】この発明はＣＭＯＳモノリシ
ックＩＣ化された差動増幅器とＣＭＯＳモノリシックＩ
Ｃ化された差動増幅器を用いた装置に関する。
ックＩＣ化された差動増幅器とＣＭＯＳモノリシックＩ
Ｃ化された差動増幅器を用いた装置に関する。
【０００２】
【従来の技術】従来のＣＭＯＳ型差動増幅器の一例を図
２に示す。差動増幅段１０１の出力は出力トランジスタ
５のゲートに接続されており出力トランジスタ５を直接
駆動する。反転入力トランジスタ１のゲート電圧よりも
非反転入力トランジスタ２のゲート電圧が高いとき、差
動増幅器の出力である出力トランジスタ５のドレインは
高い電圧値となり、反転入力トランジスタ１のゲート電
圧よりも非反転入力トランジスタ２のゲート電圧が低い
とき、差動増幅器の出力である出力トランジスタ５のド
レインは低い電圧値となる。
２に示す。差動増幅段１０１の出力は出力トランジスタ
５のゲートに接続されており出力トランジスタ５を直接
駆動する。反転入力トランジスタ１のゲート電圧よりも
非反転入力トランジスタ２のゲート電圧が高いとき、差
動増幅器の出力である出力トランジスタ５のドレインは
高い電圧値となり、反転入力トランジスタ１のゲート電
圧よりも非反転入力トランジスタ２のゲート電圧が低い
とき、差動増幅器の出力である出力トランジスタ５のド
レインは低い電圧値となる。
【０００３】
【発明が解決しようとする課題】ＣＭＯＳ素子で構成し
た差動増幅器の入力オフセット電圧は、一般的に最大±
１０ｍV程度であるが、バイポーラ素子で構成した差動
増幅器の入力オフセット電圧は、一般的に最大±５ｍV
程度であり、バイポーラ素子で構成した場合よりもＣＭ
ＯＳ素子で構成した場合、差動増幅器の入力オフセット
電圧は悪くなってしまう。
た差動増幅器の入力オフセット電圧は、一般的に最大±
１０ｍV程度であるが、バイポーラ素子で構成した差動
増幅器の入力オフセット電圧は、一般的に最大±５ｍV
程度であり、バイポーラ素子で構成した場合よりもＣＭ
ＯＳ素子で構成した場合、差動増幅器の入力オフセット
電圧は悪くなってしまう。
【０００４】ＣＭＯＳ素子でも差動増幅器の入力オフセ
ット電圧を改善するには、図２の抵抗８，９やその他の
素子を、チップ上でレーザー等を用いトリミングするこ
とで達成できるが、そのためのチップ占有部が必要であ
り、チップサイズの増大を招いてしまう。これらトリミ
ング工程の追加，チップサイズの増大はどちらもコスト
アップの要因となってしまうという問題点があった。
ット電圧を改善するには、図２の抵抗８，９やその他の
素子を、チップ上でレーザー等を用いトリミングするこ
とで達成できるが、そのためのチップ占有部が必要であ
り、チップサイズの増大を招いてしまう。これらトリミ
ング工程の追加，チップサイズの増大はどちらもコスト
アップの要因となってしまうという問題点があった。
【０００５】また、このトリミングを利用し入力オフセ
ット電圧を改善されたＣＭＯＳ型差動増幅器は、チップ
サイズが大きいため、パッケージも大きくなり、携帯機
器等の小型機器への搭載には不向きであった。
ット電圧を改善されたＣＭＯＳ型差動増幅器は、チップ
サイズが大きいため、パッケージも大きくなり、携帯機
器等の小型機器への搭載には不向きであった。
【０００６】
【課題を解決するための手段】通常のＣＭＯＳプロセス
でバイポーラ素子を構成、ＣＭＯＳ型差動増幅器の入力
オフセット電圧に影響する素子をバイポーラ素子に置き
換える。
でバイポーラ素子を構成、ＣＭＯＳ型差動増幅器の入力
オフセット電圧に影響する素子をバイポーラ素子に置き
換える。
【０００７】
【発明の実施の形態】ＣＭＯＳ型差動増幅器の最も入力
オフセット電圧に影響のある差動増幅段に、通常のＣＭ
ＯＳプロセスで構成したバイポーラ素子を使用する。こ
れによりトリミング工程の追加，チップサイズの増大を
伴わずに、安価で小型機器に搭載可能な入力オフセット
電圧の小さいＣＭＯＳプロセスでの差動増幅器を得る。
オフセット電圧に影響のある差動増幅段に、通常のＣＭ
ＯＳプロセスで構成したバイポーラ素子を使用する。こ
れによりトリミング工程の追加，チップサイズの増大を
伴わずに、安価で小型機器に搭載可能な入力オフセット
電圧の小さいＣＭＯＳプロセスでの差動増幅器を得る。
【０００８】
【実施例】この発明の実施例を図面にもとづいて説明す
る。図１は本発明の第一実施例の詳細な回路図である。
本発明の差動増幅器の差動増幅段に使用するバイポーラ
素子の構成を図３に示す。１１，１２はＰチャネルＭＯ
ＳＦＥＴのドレイン，ソース領域である。１３はＮウェ
ル領域で、１４はウェルコンタクトである。また１５は
Ｐ基盤領域，１６はアルミ配線となっている。
る。図１は本発明の第一実施例の詳細な回路図である。
本発明の差動増幅器の差動増幅段に使用するバイポーラ
素子の構成を図３に示す。１１，１２はＰチャネルＭＯ
ＳＦＥＴのドレイン，ソース領域である。１３はＮウェ
ル領域で、１４はウェルコンタクトである。また１５は
Ｐ基盤領域，１６はアルミ配線となっている。
【０００９】これら１１をコレクタ領域，１２をエミッ
タ領域，１３をベース領域として、図３のようにエミッ
タ領域１２を中心にベース領域１３を挟みコレクタ領域
１１で円形で囲む形でレイアウトすることにより横形Ｐ
ＮＰトランジスタとして機能させる。本発明の詳細な回
路図の一例を図１に示す。 差動増幅段１０２の反転入
力２１と非反転入力２２の素子を、ＰチャネルＭＯＳＦ
ＥＴの代わりに、図３で示したPNPトランジスタで置き
換えている。差動増幅器の入力オフセットは入力素子２
１，２２の影響が大きく、この素子をバイポーラトラン
ジスタに置き換えることにより入力オフセットを改善し
ている。
タ領域，１３をベース領域として、図３のようにエミッ
タ領域１２を中心にベース領域１３を挟みコレクタ領域
１１で円形で囲む形でレイアウトすることにより横形Ｐ
ＮＰトランジスタとして機能させる。本発明の詳細な回
路図の一例を図１に示す。 差動増幅段１０２の反転入
力２１と非反転入力２２の素子を、ＰチャネルＭＯＳＦ
ＥＴの代わりに、図３で示したPNPトランジスタで置き
換えている。差動増幅器の入力オフセットは入力素子２
１，２２の影響が大きく、この素子をバイポーラトラン
ジスタに置き換えることにより入力オフセットを改善し
ている。
【００１０】図４は差動増幅段１０３の反転入力３１と
非反転入力３２の素子を、ＮチャネルＭＯＳＦＥＴの代
わりに、ＮＰＮトランジスタで置き換えている。この場
合も入力オフセットが改善されるのは、前記Ｐチャネル
ＭＯＳＦＥＴをＰＮＰトランジスタに置き換えた場合同
様、明白である。この場合のＮＰＮトランジスタは図５
のような構造で、ＰＮＰトランジスタ同様ＣＭＯＳプロ
セスにて構成できる。
非反転入力３２の素子を、ＮチャネルＭＯＳＦＥＴの代
わりに、ＮＰＮトランジスタで置き換えている。この場
合も入力オフセットが改善されるのは、前記Ｐチャネル
ＭＯＳＦＥＴをＰＮＰトランジスタに置き換えた場合同
様、明白である。この場合のＮＰＮトランジスタは図５
のような構造で、ＰＮＰトランジスタ同様ＣＭＯＳプロ
セスにて構成できる。
【００１１】図６は差動増幅段１０４のカレントミラー
回路部の素子６３，６４を、ＮチャネルＭＯＳＦＥＴか
らＮＰＮトランジスタに置き換えた例で、この場合も入
力オフセットを改善できる。図７は差動増幅段１０５の
カレントミラー回路部の素子７３，７４を、Ｐチャネル
ＭＯＳＦＥＴからＰＮＰトランジスタに置き換えた例
で、この場合も入力オフセットが改善できるのは明白で
ある。
回路部の素子６３，６４を、ＮチャネルＭＯＳＦＥＴか
らＮＰＮトランジスタに置き換えた例で、この場合も入
力オフセットを改善できる。図７は差動増幅段１０５の
カレントミラー回路部の素子７３，７４を、Ｐチャネル
ＭＯＳＦＥＴからＰＮＰトランジスタに置き換えた例
で、この場合も入力オフセットが改善できるのは明白で
ある。
【００１２】本発明は、既存のＣＭＯＳプロセスにてバ
イポーラトランジスタを構成し、差動増幅器のオフセッ
トを改善するために利用すれば、その目的を達成できる
ものであり、この実施例と同じ回路形式である必要はな
い。
イポーラトランジスタを構成し、差動増幅器のオフセッ
トを改善するために利用すれば、その目的を達成できる
ものであり、この実施例と同じ回路形式である必要はな
い。
【００１３】
【発明の効果】通常のＣＭＯＳプロセスでバイポーラ素
子を構成、ＣＭＯＳ差動増幅器の入力オフセット電圧に
影響する素子にバイポーラ素子を使用することにより、
トリミング工程の追加，チップサイズの増大を伴わず
に、安価で小型機器に搭載可能な入力オフセット電圧の
小さいＣＭＯＳプロセスでの差動増幅器を得ることがで
きる。
子を構成、ＣＭＯＳ差動増幅器の入力オフセット電圧に
影響する素子にバイポーラ素子を使用することにより、
トリミング工程の追加，チップサイズの増大を伴わず
に、安価で小型機器に搭載可能な入力オフセット電圧の
小さいＣＭＯＳプロセスでの差動増幅器を得ることがで
きる。
【図１】本発明の第１実施例の詳細な回路図である。
【図２】従来のＣＭＯＳ型演算増幅器のブロック図の一
例である。
例である。
【図３】本発明の第１実施例の差動増幅器の差動増幅段
に使用するバイポーラ素子の構成図の１例のレイアウト
図である。
に使用するバイポーラ素子の構成図の１例のレイアウト
図である。
【図４】本発明の第２実施例の詳細な回路図である。
【図５】本発明の第２差動増幅器の差動増幅段に使用す
るバイポーラ素子の構成図の他の１例のレイアウト図で
ある。
るバイポーラ素子の構成図の他の１例のレイアウト図で
ある。
【図６】本発明の第３実施例の詳細な回路図である。
【図７】本発明の第４実施例の詳細な回路図である。
【符号の説明】 １０１〜１０５ 差動増幅器の差動増幅段 ８，９ 抵抗 １，２，２１，２２，３１，３２，６１，６２，７１，
７２差動増幅段の入力素子 ３，４，２３，２４，３３，３４，６３，６４，７３，
７４差動増幅段のカレントミラー回路部の素子 ５，２５，３５，６５，７５出力トランジスタ ６，７，２６，２７，３６，３７，６６，６７，７６，
７７定電流源 １１，５１ ドレイン（コレクタ）領域 １２，５２ ソース（エミッタ）領域 １３ Ｎウェル（ベース）領域 ５３ Ｐウェル（ベース）領域 １４，５４ Ｗウェルコンタクト １５ Ｐ基盤 ５５ Ｎ基盤
７２差動増幅段の入力素子 ３，４，２３，２４，３３，３４，６３，６４，７３，
７４差動増幅段のカレントミラー回路部の素子 ５，２５，３５，６５，７５出力トランジスタ ６，７，２６，２７，３６，３７，６６，６７，７６，
７７定電流源 １１，５１ ドレイン（コレクタ）領域 １２，５２ ソース（エミッタ）領域 １３ Ｎウェル（ベース）領域 ５３ Ｐウェル（ベース）領域 １４，５４ Ｗウェルコンタクト １５ Ｐ基盤 ５５ Ｎ基盤
Claims (1)
- 【請求項１】異なったレベルの電圧の差を増幅するＣＭ
ＯＳ型差動増幅器において、入力オフセット電圧に影響
する素子を、ＣＭＯＳプロセスで構成したバイポーラ素
子に置き換え、入力オフセット電圧を改善させたことを
特徴とする差動増幅器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9321657A JPH11154835A (ja) | 1997-11-21 | 1997-11-21 | 差動増幅器 |
| TW087119207A TW493141B (en) | 1997-11-21 | 1998-11-19 | Dieferential amplifier |
| US09/196,700 US6181202B1 (en) | 1997-11-21 | 1998-11-20 | Differential amplifier |
| KR1019980050062A KR19990045478A (ko) | 1997-11-21 | 1998-11-21 | 차동증폭기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9321657A JPH11154835A (ja) | 1997-11-21 | 1997-11-21 | 差動増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11154835A true JPH11154835A (ja) | 1999-06-08 |
Family
ID=18134963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9321657A Pending JPH11154835A (ja) | 1997-11-21 | 1997-11-21 | 差動増幅器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6181202B1 (ja) |
| JP (1) | JPH11154835A (ja) |
| KR (1) | KR19990045478A (ja) |
| TW (1) | TW493141B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69902889D1 (de) * | 1999-06-15 | 2002-10-17 | St Microelectronics Srl | Spannungsgesteuerte Treiberstufe mit geregeltem Strom |
| US6614284B1 (en) * | 2001-11-08 | 2003-09-02 | National Semiconductor Corporation | PNP multiplier |
| KR100821470B1 (ko) * | 2002-03-29 | 2008-04-10 | 매그나칩 반도체 유한회사 | 선형성을 향상시킨 상호 컨덕턴스 연산 증폭 장치 |
| US8339197B2 (en) * | 2010-12-02 | 2012-12-25 | National Semiconductor Corporation | Circuitry including matched transistor pairs |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1236879B (it) * | 1989-11-22 | 1993-04-26 | Sgs Thomson Microelectronics | Circuito elettronico comparatore |
| IT1239899B (it) * | 1990-03-22 | 1993-11-23 | Sgs Thomson Microelectronics | Amplificatore a basso rumore e alta impedenza d'ingresso, particolarmente per microfoni |
| US5184087A (en) * | 1991-03-30 | 1993-02-02 | Goldstar Electron Co., Ltd. | Transconductance amplifier using parasitic bipolar transistors to embody a constant voltage source |
| US5304869A (en) * | 1992-04-17 | 1994-04-19 | Intel Corporation | BiCMOS digital amplifier |
-
1997
- 1997-11-21 JP JP9321657A patent/JPH11154835A/ja active Pending
-
1998
- 1998-11-19 TW TW087119207A patent/TW493141B/zh not_active IP Right Cessation
- 1998-11-20 US US09/196,700 patent/US6181202B1/en not_active Expired - Lifetime
- 1998-11-21 KR KR1019980050062A patent/KR19990045478A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| US6181202B1 (en) | 2001-01-30 |
| TW493141B (en) | 2002-07-01 |
| KR19990045478A (ko) | 1999-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5191233A (en) | Flip-flop type level-shift circuit | |
| JPS63208324A (ja) | 半導体集積回路装置 | |
| JP2724872B2 (ja) | 半導体集積回路用入力回路 | |
| JP2715642B2 (ja) | 半導体集積回路 | |
| JP4117780B2 (ja) | 基準電圧回路および電子機器 | |
| KR950012707A (ko) | 반도체 장치 | |
| JPH0833438B2 (ja) | テスト・モ−ド始動回路 | |
| JPH11154835A (ja) | 差動増幅器 | |
| JP4285792B2 (ja) | 半導体集積回路装置における静電破壊保護回路 | |
| JPH038357A (ja) | 半導体集積回路装置 | |
| JP3165751B2 (ja) | 半導体集積回路装置 | |
| US5872484A (en) | High performance current output amplifier for CCD image sensors | |
| JPH0532908B2 (ja) | ||
| JPH05248962A (ja) | 半導体温度センサ | |
| JPS63176015A (ja) | 集積回路 | |
| JP3945412B2 (ja) | レベルシフト回路 | |
| JP2565116B2 (ja) | 電源電位供給回路 | |
| JP2002033454A (ja) | 半導体集積回路 | |
| JP2626538B2 (ja) | 半導体装置 | |
| JP3776586B2 (ja) | 熱保護回路 | |
| JPH11149464A (ja) | マイクロコンピュータ | |
| JPH066148A (ja) | 差動増幅回路 | |
| JPS6281053A (ja) | 半導体集積回路装置 | |
| JP2787867B2 (ja) | 定電流回路 | |
| JPH1032484A (ja) | 出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040302 |