DE10211891A1

DE10211891A1 - Intgrierte Halbleiterschaltung

Info

Publication number: DE10211891A1
Application number: DE10211891A
Authority: DE
Inventors: Hideki Uchiki; Harufusa Kondoh
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2001-04-18
Filing date: 2002-03-18
Publication date: 2002-12-05
Also published as: CN1381947A; KR100453424B1; KR20020081058A; US6646486B2; JP2002314399A; CN1174546C; US20020153944A1

Abstract

Eine integrierte Halbleiterschaltung (10) beinhaltet einen ersten Transistor (MP2), der einen Strom von einer Quelle mit einer hohen Spannung bzw. einer Hochspannungsquelle (VDD) zu einem ersten Knoten (N1) leitet, einen zweiten Transistor (MN2), der einen Strom von dem ersten Knoten (N1) zu einer Niedrigspannungsquelle (GND) leitet. Ferner empfängt ein erster Wandler (IN1) ein Eingangssignal (A) und steuert den ersten Knoten (N1) auf der Grundlage des Eingangssignals (A) an und steuert ein zweiter Wandler (N3) einen zweiten Knoten (N2) auf der Grundlage einer Spannung des ersten Knotens (N1) an.

Description

Die Erfindung betrifft eine integrierte Halbleiterschaltung zur Verstärkung von Eingangssignalen.

Fig. 1 zeigt einen wohlbekannten Differenzverstärker. Der Differenzverstärker entspricht einem Verstärkertyp, der einen aus PMOS-Transistoren TP1 und TP2 als Last bestehenden Stromspiegel verwendet. Der Differenzverstärker empfängt jeweils Eingangssignale A und B von Gateelektroden von NMOS-Transistoren TN1 und TN2, verstärkt eine Differenzspannung der Eingangssignale und gibt das verstärkte Signal von dem Knoten N zwischen dem PMOS- Transistor TP2 und dem NMOS-Transistor TN2 aus. Eine feste Vorspannung wird einer Gateelektrode eines NMOS-Transistors TN3 als einer Konstantstromquelle angelegt.

Der Differenzverstärker wird ebenso als Eingangspuffer verwendet. Gemäß der Darstellung von Fig. 2 sind der Eingangspuffer 4 an einem Halbleiterchip 3 und der Ausgangspuffer 2 an einem separaten Halbleiterchip 1 ausgebildet. Der Ausgangspuffer 2 gibt das Signal A und das dem inversen Signal des Signals A entsprechende Signal B jeweils über die Übertragungswege 5 und 6 aus. Der Eingangspuffer 4 beinhaltet den Differenzverstärker gemäß der Darstellung von Fig. 1. Der Eingangspuffer 4 führt Ausgangssignale einer in dem gleichem Halbleiterchip 3 ausgebildeten Hauptschaltung zu. Die Signale A und B werden jeweils den Gateelektroden der MOS-Transistoren TN1 und TN2 des Eingangspuffers 4 zugeführt.

Wird der bekannte Differenzverstärker auf den Eingangspuffer 4 gemäß der Darstellung von Fig. 2 angewendet, unterscheidet sich ein gemeinsamer Pegel eines Eingangssignals, das der Eingangspuffer 4 empfängt, in Abhängigkeit von dem gegenüberliegenden Ausgangspuffer 2. Der gemeinsame Pegel entspricht einem mittleren Pegel Vc zwischen einer maximalen Spannung VH0 und einer minimalen Spannung VL0 einer Amplitude des Eingangssignals (Vc = (VH0 + VL0)/2). Wird der gemeinsame Pegel für das Eingangssignal der gleichen Amplitude gering, übersteigt die Spannung an dem Gateanschluss in Bezug auf die Spannung an dem Sourceanschluss von einem jeden der MOS-Transistoren TN1 und TN2 nicht leicht die eigene Schwellenspannung. Daher bricht der Ausgangssignalverlauf zusammen und ändert sich beispielsweise das Einschaltmaß bzw. die Einschaltdauer des Ausgangssignals im Vergleich zu dem Einschaltmaß bzw. der Einschaltdauer des Eingangssignals. Hat sich ferner der gemeinsame Pegel auf ein Maß verringert, dass die Spannung an dem Gateanschluss in Bezug auf die Spannung an dem Sourceanschluss eines jeden der MOS-Transistoren TN1 und TN2 vollständig nicht die eigene Schwellenspannung übersteigt, arbeitet der Differenzverstärker nicht.

Aufgabe der Erfindung ist die Bereitstellung einer integrierten Halbleiterschaltung, die ein Signal ausgeben kann, dessen Pegel sich als Reaktion auf ein Eingangssignal ändert, selbst wenn der gemeinsame Pegel des Eingangssignals sich geändert hat.

Die integrierte Halbleiterschaltung gemäß einer Ausgestaltung der Erfindung beinhaltet ein Element für das Fließen eines Stroms von einer mit einer ersten Spannung beaufschlagten Spannungsleitung zu einem ersten Knoten und ein zweites Element für das Fließen eines Stroms von dem ersten Knoten zu einer mit einer zweiten Spannung beaufschlagten zweiten Spannungsleitung, wodurch eine vorbestimmte Vorspannung eingestellt wird.

Die integrierte Halbleiterschaltung ist ferner mit einem ersten Wandler, dessen Ausgang mit dem ersten Knoten verbunden ist, zur Wandlung einer Spannung des ersten Knotens in einer zu einer Richtung einer Spannungsänderung des Eingangssignals entgegengesetzten Richtung als Reaktion auf die Spannungsänderung des Eingangssignals ausgestattet, wodurch eine in einer Richtung einer Vorspannung vorgespannte Spannung mit einem gemeinsamen Pegel des dem ersten Knoten zugeführten Eingangssignal erzeugt wird.

Die integrierte Halbleiterschaltung ist ferner mit einem zweiten Wandler, dessen Ausgang mit dem zweiten Knoten verbunden ist, zur Änderung einer Spannung des zweiten Knotens in einer zu einer Richtung einer Spannungsänderung des ersten Knotens entgegengesetzten Richtung als Reaktion auf die Spannungsänderung des ersten Knotens ausgestattet, wodurch ein Signal mit einer Amplitude auf dem vorgespannten gemeinsamen Pegel verstärkt wird. Selbst wenn bei dieser Anordnung der gemeinsame Pegel des Eingangssignals sich geändert hat, ist es möglich, ein Signal auszugeben, dessen Signalpegel sich als Reaktion auf das Eingangssignal ändert.

Gemäß einer weiteren Ausgestaltung der Erfindung wird eine integrierte Halbleiterschaltung der vorstehenden Ausgestaltung bereitgestellt, wobei der erste Wandler ein drittes Element, das zwischen einer mit der ersten Spannung beaufschlagten dritten Spannungsleitung und dem ersten Knoten angeschlossen ist, für das Fließen eines Stroms von der dritten Spannungsleitung zu dem ersten Knoten und ein viertes Element, das zwischen einer mit der zweiten Spannung beaufschlagten vierten Spannungsleitung und dem ersten Knoten angeschlossen ist, für das Fließen eines Stroms von dem ersten Knoten zu der vierten Spannungsleitung aufweist. Fließt in dem ersten und dem zweiten Element dabei immer ein Strom und sind die durch das erste und das zweite Element fließenden Ströme größer als die jeweils durch das dritte und das vierte Element fließenden Ströme eingestellt, wird ein variabler Bereich des gemeinsamen Pegels des Eingangssignals größer.

Ferner wird gemäß einer weiteren Ausgestaltung der Erfindung eine integrierte Halbleiterschaltung der vorstehenden Ausgestaltung bereitgestellt, wobei die integrierte Halbleiterschaltung ferner einen dritten Wandler zur Änderung einer Spannung des zweiten Knotens in einer zu einer Richtung einer Spannungsänderung eines weiteren Eingangssignals entgegengesetzten Richtung als Reaktion auf die Spannungsänderung des weiteren Eingangssignals beinhaltet. Ist das weitere Eingangssignal logisch invers zu dem Eingangssignal, wirkt der dritte Inverter zur Erhöhung der Spannungsänderung des ersten Knotens.

Der zweite Wandler beinhaltet einen MOS-Transistor, dessen Drainanschluss mit dem zweiten Knoten verbunden ist und dessen Gateanschluss mit dem ersten Knoten N1 verbunden ist. Der dritte Wandler beinhaltet einen MOS-Transistor, dessen Drainanschluss mit dem zweiten Knoten verbunden ist und dessen Gateanschluss zum Empfang des weiteren Eingangssignals dient. Ist die Ansteuerkapazität bzw. Ansteuerfähigkeit des MOS-Transistors des dritten Wandler geringer als die des zweiten Wandlers, wird ein variabler Bereich des gemeinsamen Pegels des Eingangssignals größer.

Gemäß einer weiteren Ausgestaltung der Erfindung wird eine integrierte Halbleiterschaltung der vorstehenden Ausgestaltung bereitgestellt, wobei die integrierte Halbleiterschaltung ferner ein zwischen einer Energieversorgungsleitung zum Empfang einer Energieversorgungsspannung und der ersten Spannungsleitung angeschlossenes drittes Element für das Fließen eines Stroms von der Energieversorgungsleistung zu der ersten Spannungsleitung beinhaltet. Die erste Spannungsleitung ist gemeinsam mit dem ersten und dem zweiten Wandler verbunden. Es ist möglich, den Energieverbrauch durch Einstellung der Größe des durch das dritte Element fließenden Stroms zu verringern. In gleichartiger Weise beinhaltet die integrierte Halbleiterschaltung ferner ein zwischen einer Masseleitung zum Empfang einer Massespannung und der zweiten Spannungsleitung angeschlossenes viertes Element für das Fließen eines Stroms von der zweiten Spannungsleitung zu der Masseleitung. Die zweite Spannungsleitung ist gemeinsam mit dem ersten und dem zweiten Wandler verbunden. Es ist möglich, den Energieverbrauch durch Einstellen der Größe des durch das vierte Element fließenden Stroms zu verringern.

Der erste Wandler beinhaltet beispielsweise einen ersten P- Kanal-Transistor mit einem Sourceanschluss zum Empfang einer ersten Spannung, einem mit dem ersten Knoten verbundenen Drainanschluss und einem Gateanschluss zum Empfang eines Eingangssignals und einen zweiten N-Kanal- Transistor mit einem Sourceanschluss zum Empfang der zweiten Spannung, einem mit dem ersten Knoten verbundenen Drainanschluss und einem Gateanschluss zum Empfang eines Eingangssignals. Ferner beinhaltet der zweite Wandler beispielsweise einen dritten P-Kanal-MOS-Transistor mit einem Sourceanschluss zum Empfang der ersten Spannung, einem mit dem zweiten Knoten verbundenen Drainanschluss und einem mit dem ersten Knoten verbundenen Gateanschluss und einen vierten N-Kanal-MOS-Transistor mit einem Sourceanschluss zum Empfang der zweiten Spannung, einem dem zweiten Knoten verbundenen Drainanschluss und einem mit dem ersten Knoten verbundenen Gateanschluss.

Der dritte Wandler beinhaltet beispielsweise einen fünften P-Kanal-MOS-Transistor mit einem Sourceanschluss zum Empfang der ersten Spannung, einem mit dem zweiten Knoten verbundenen Drainanschluss und einem Gateanschluss zum Empfang eines weiteren Eingangssignals und einen sechsten N-Kanal-MOS-Transistor mit einem Sourceanschluss zum Empfang der zweiten Spannung, einem mit dem zweiten Knoten verbundenen Drainanschluss und einem Gateanschluss zum Empfang des weiteren Eingangssignals.

Da hier eine geringe Zahl von in Serie verbundenen Elementen zwischen den zwei mit der ersten und der zweiten Spannung beaufschlagten Spannungsleitungen vorhanden sind, ist es möglich, die Spannung zu verringern.

Das erste Element beinhaltet einen zwischen der ersten Spannungsleitung und dem ersten Knoten angeschlossenen siebten MOS-Transistor und das zweite Element beinhaltet einen zwischen dem ersten Knoten und der zweiten Spannungsleitung angeschlossenen achten MOS-Transistor. Der erste und der zweite MOS-Transistor haben eine Ansteuerkapazität bzw. Ansteuerfähigkeit, die jeweils geringer als die des siebten und des achten MOS-Transistors ist. Ist der dritte Wandler bereitgestellt, weisen der fünfte und der sechste MOS-Transistor eine Ansteuerfähigkeit auf, die jeweils geringer als die des dritten und des vierten MOS-Transistors ist. Mit dieser Anordnung wird ein variabler Bereich des gemeinsamen Pegels des Eingangssignals größer.

Sind dabei die Ansteuerfähigkeiten des dritten und des vierten MOS-Transistors jeweils gleich zu denen des siebten und des achten MOS-Transistors eingestellt, verstärkt der zweite Wandler die vorgespannte Spannung des ersten Knotens stark.

Entsprechen der siebte und der achte MOS-Transistor jeweils dem P-Kanal-MOS-Transistor und dem N-Kanal-MOS-Transistor, wird die Zahl der P-Kanal-MOS-Transistoren gleich zu der Zahl der N-Kanal-MOS-Transistoren.

Vorzugsweise ist der Drainanschluss jeweils des siebten und des achten MOS-Transistors mit dem Gateanschluss verbunden.

Gemäß einer weiteren Ausgestaltung der Erfindung beinhaltet die integrierte Halbleiterschaltung ein zwischen einer Energieversorgungsleitung zum Empfang einer Energieversorgungsspannung und der ersten Spannungsleitung angeschlossenes drittes Element für das Fließen eines Stroms von der Energieversorgungsleitung zu der ersten Spannungsleitung und/oder ein zwischen einer Masseleitung zum Empfang einer Massespannung und der zweiten Spannungsleitung angeschlossenes viertes Element für das Fließen eines Stroms von der zweiten Spannungsleitung zu der Masseleitung. Die erste Spannungsleitung ist gemeinsam mit zumindest den Sourceanschlüssen des ersten und des dritten MOS-Transistors verbunden. Die zweite Spannungsleitung ist gemeinsam mit zumindest den Sourceanschlüssen des zweiten und des vierten MOS- Transistors verbunden.

Die erste und die zweite Spannungsleitung können jeweils mit den Sourceanschlüssen des fünften und des sechsten MOS- Transistors verbunden sein.

Weitere Ziele und Merkmale der Erfindung werden aus der nachstehenden Beschreibung unter Bezugnahme auf die angefügte Zeichnung ersichtlich.

Es zeigen

Fig. 1 eine Schaltungsstrukturdarstellung eines Differenzverstärkers gemäß einer bekannten Technik,

Fig. 2 eine Strukturdarstellung zur Veranschaulichung einer Struktur zur Übertragung von Signalen von einer von zwei LSI-Einheiten zu der weiteren LSI-Einheit gemäß einer bekannten Technik,

Fig. 3 ein Schaltbild einer integrierten Halbleiterschaltung (Eigenvorspannungsdifferenzverstärker) gemäß einem ersten Ausführungsbeispiel der Erfindung,

Fig. 4 ein Schaltbild zur Veranschaulichung einer äquivalenten Schaltung der integrierten Halbleiterschaltung gemäß Fig. 3,

Fig. 5 ein Schaltbild zur Veranschaulichung von Abschnitten von Transistoren MP2 und MN2 der integrierten Halbleiterschaltung gemäß Fig. 4,

Fig. 6A eine Darstellung zur Veranschaulichung einer Spannungscharakteristik eines Knotens N1 in Bezug auf eine Spannung eines Eingangssignals A gemäß Fig. 3 und Fig. 6B eine Darstellung zur Veranschaulichung einer Charakteristik einer Ausgangsspannung in Bezug auf eine Eingangsspannung eines Wandlers IN3 gemäß Fig. 3,

Fig. 7 eine Signalverlaufsdarstellung zur Veranschaulichung von Signalverläufen der Knoten N1 und N2 in Bezug auf Signalverläufe der Eingangssignale A und B gemäß der Darstellung von Fig. 3,

Fig. 8A eine Darstellung zur Veranschaulichung einer Spannungscharakteristik eines Knotens N1 in Bezug auf eine Spannung eines Eingangssignals A gemäß Fig. 3, Fig. 8B eine Darstellung zur Veranschaulichung einer Charakteristik eines Ausgangssignals in Bezug auf eine Eingangsspannung eines Wandler IN3 gemäß Fig. 3,

Fig. 9A eine Darstellung zur Veranschaulichung einer Charakteristik einer Spannung eines Knotens N1 mit Bezug auf eine Spannung eines Eingangssignals A gemäß Fig. 3,

Fig. 9B eine Darstellung zur Veranschaulichung einer Charakteristik eines Ausgangssignals in Bezug auf eine Eingangsspannung eines Wandlers IN3 gemäß Fig. 3,

Fig. 10 ein Schaltbild einer integrierten Halbleiterschaltung (Eigenvorspannungsdifferenzverstärker) gemäß einem zweiten Ausführungsbeispiel der Erfindung,

Fig. 11 ein Schaltbild einer integrierten Halbleiterschaltung (Eigenvorspannungsdifferenzverstärker) gemäß einem dritten Ausführungsbeispiel der Erfindung, und

Fig. 12A bis 12C Schaltbilder zur Veranschaulichung eines weiteren Beispiels einer Schaltung zur Erzeugung einer Vorspannung Vb gemäß einem vierten Ausführungsbeispiel der Erfindung.

Ausführungsbeispiele der Erfindung werden nachstehend unter Bezugnahme auf die angefügte Zeichnung erläutert. Die gleichen Bezugszeichen und Symbole werden in der Zeichnung als Bezug auf identische oder entsprechende Abschnitte verwendet.

Fig. 3 zeigt eine Struktur einer integrierten Halbleiterschaltung 10 gemäß einem ersten Ausführungsbeispiel der Erfindung. Die integrierte Halbleiterschaltung 10 entspricht einer selbstvorgespannten Differenzverstärkerschaltung bzw. einer Eigenvorspannungsdifferenzverstärkerschaltung mit einer Variable-Vorspannungs-Erzeugungsschaltung 12, die ein Signal mit einem nahe einer vorbestimmten Vorspannung vorgespannten Eingangssignal A erzeugt, und einer Verstärkerschaltung 14, die ein von der Variable- Vorspannungs-Erzeugungsschaltung 12 ausgegebenes Signal durch Bezug ein Eingangssignal B, dessen Logik in Bezug auf die Logik des Eingangssignals A invertiert worden ist, verstärkt und das verstärkte Signal ausgibt.

Die Variable-Vorspannungs-Erzeugungsschaltung 12 beinhaltet p-Kanal-MOS-Transistoren MP1 und MP2 und n-Kanal-MOS- Transistoren MN1 und MN2. Der Sourceanschluss des PMOS- Transistors MP1 ist mit der Energieversorgungsspannung VDD verbunden, sein Drainanschluss ist mit dem Knoten N1 verbunden und sein Gateanschluss empfängt das Eingangssignal A. Der Sourceanschluss des NMOS-Transistors MN1 ist mit der Massespannung GND (= 0 V) verbunden, die geringer als die Energieversorgungsspannung VDD ist, sein Drainanschluss ist mit dem Knoten N1 verbunden und sein Gateanschluss empfängt das Eingangssignal A. Der Sourceanschluss des PMOS-Transistors MP2 ist mit der Energieversorgungsspannung VDD verbunden und sein Drainanschluss und sein Gateanschluss sind gemeinsam mit dem Knoten N1 verbunden. Der Sourceanschluss des NMOS- Transistors MN2 ist mit der Massespannung GND verbunden und sein Drainanschluss und sein Gateanschluss sind gemeinsam mit dem Knoten N1 verbunden.

Die Verstärkerschaltung 14 beinhaltet p-Kanal-MOS- Transistoren MP3 und MP4 und n-Kanal-MOS-Transistoren MN3 und MN4.

Der Soureanschluss des PMOS-Transistors MP3 ist mit der Energieversorgungsspannung VDD verbunden, sein Drainanschluss ist dem Knoten N2 verbunden und sein Gateanschluss ist mit dem Knoten N1 verbunden. Der Sourceanschluss des n-MOS-Transistors MN3 ist mit der Massespannung GND, sein Drainanschluss ist mit dem Knoten N2 verbunden und sein Gateanschluss ist mit dem Knoten N1 verbunden. Der Sourceanschluss des PMOS-Transistors MP4 ist mit der Energieversorgungsspannung VDD verbunden, sein Drainanschluss ist mit dem Knoten N2 verbunden und sein Gateanschluss empfängt das Eingangssignal B. Der Sourceanschluss des NMOS-Transistors MN4 ist mit der Massespannung GND verbunden, sein Drainanschluss ist mit dem Knoten N2 verbunden und sein Gateanschluss empfängt das Eingangssignal B.

Die Transistoren MP1 und MN1 bilden einen CMOS-Wandler IN1 zum Empfang des Eingangssignals A, wobei sein Ausgang mit dem Knoten N1 verbunden ist. Die Transistoren MP2 und MN2 bilden einen CMOS-Wandler IN2, dessen Eingang und Ausgang gemeinsam mit dem Knoten N1 verbunden ist. Die Transistoren MP3 und MN3 bilden einen CMOS-Wandler IN3, dessen Eingang mit dem Knoten N1 verbunden ist und dessen Ausgang mit dem Knoten N2 verbunden ist. Die Transistoren MP4 und MN4 bilden einen CMOS-Wandler IN4 zum Empfang des Eingangssignals B, wobei dessen Ausgang mit dem Knoten N2 verbunden ist. Daher ist die integrierte Halbleiterschaltung 10 äquivalent zu einer Schaltung gemäß der Darstellung von Fig. 4.

Die integrierte Halbleiterschaltung 10 wird auf einen Eingangspuffer 4 gemäß der Darstellung von Fig. 2 wie in dem bekannten Fall angewendet und die Signale A und B gemäß der Darstellung von Fig. 2 werden jeweils den Wandlern IN1 und TN4 angelegt.

Der Drainanschluss und der Gateanschluss jeweils der MOS- Transistoren MP2 und MN2 sind diodenartig verbunden. Gemäß der Darstellung von Fig. 5 ist der Transistor MP2 äquivalent zu einem Diodenelement D1, wobei die mit der Energieversorgungsspannung VDD beaufschlagte Energieversorgungsleitung mit dem Knoten N1 in einer Richtung verbunden wird, um eine in Durchlassrichtung gerichtete Vorspannung zu bilden. Der Transistor MN2 ist äquivalent zu einem Diodenelement D2, wobei der Knoten N1 mit der mit der Massespannung GND beaufschlagten Masseleitung in einer Richtung verbunden wird, um eine in Durchlassrichtung gerichtete Vorspannung zu bilden. Solange daher die Spannung des Knotens N1 um eine Schwellenspannung des MOS-Transistors MP2 geringer als die Energieversorgungsspannung VDD ist, wird der MOS-Transistor MP1 zu einem Element, das einen Strom von der Energieversorgungsspannung VDD zu dem Knoten N1 leitet. Solange andererseits eine Spannung des Knotens N1 um die Schwellenspannung des MOS-Transistors MN2 höher als die Massespannung GND ist, wird der MOS-Transistor MN1 zu einem Element, das einen Strom von dem Knoten N1 zu der Massespannung GND leitet.

Sind die MOS-Transistoren MP1 und MN1 nicht mit dem Knoten N1 verbunden und sind nur die MOS-Transistoren MP2 und MN2 mit dem Knoten N1 verbunden, ist der Knoten N1 auf eine bestimmte Spannung zwischen der Energieversorgungsspannung und der Massespannung fixiert. Die feste Spannung wird als Vorspannung Vb bezeichnet. Die Transistoren MP2 und MN2 sind so aufgebaut, dass die Vorspannung Vb der Hälfte der Energieversorgungsspannung VDD entspricht.

Der durch die MOS-Transistoren MP1 und MN1 aufgebaute Wandler IN1 führt als Reaktion auf eine Spannungsänderung eines Eingangssignals einen Strom zu dem Knoten N1 und ändert die Spannung des Knotens N1 in einer zu einer Richtung der Spannungsänderung des Eingangssignals entgegengesetzten Richtung. Fig. 6A zeigt eine Darstellung zur Veranschaulichung einer Spannungscharakteristik des Knotens N1 in Bezug auf das Eingangssignal A.

Die MOS-Transistoren MP1 und MN1 haben Ansteuerkapazitäten bzw. -fähigkeiten, die jeweils geringer als die der MOS- Transistoren MP2 und MP1 sind. Eine große und eine kleine Ansteuerfähigkeit wird durch einen großen und einen kleinen Einschaltwiderstand ausgedrückt, der erlangt wird, wenn eine Spannung über den Gateanschluss und den Sourceanschluss angelegt werden, die gleich zu der einem Vergleichs-MOS-Transistor angelegten Spannung ist. Je größer der Einschaltwiderstand ist, desto geringer ist die Ansteuerfähigkeit. Je größer die Transistorgröße (Gatebreite/Gatelänge) eines MOS-Transistors ist, desto geringer ist der Einschaltwiderstand. Daher werden die Transistorgrößen der Transistoren MP1 und MN1 jeweils kleiner ausgeführt als die Transistorgrößen der Transistoren MP2 und MN2.

Die MOS-Transistoren MP2 und MN2 leiten immer einen Strom. Diese Ströme sind in ausreichender Weise größer als die jeweils durch die MOS-Transistoren MP1 und MN2 fließenden Ströme. Daher steuert der Wandler IN1 den Knoten N1 so an, dass er die Spannung des Knotens N1 geringfügig von der Vorspannung Vb gemäß dem Eingangssignal vorspannt bzw. beeinflußt. Gemäß der Darstellung von Fig. 6A ändert sich die Spannung des Knotens N1 mit einer geringen Rate in Bezug auf eine Änderung der Spannung des Eingangssignals A. Diese Änderungsrate wird geringer, wenn die Ansteuerfähigkeiten der MOS-Transistoren MP1 und MN1 jeweils geringer als die Ansteuerfähigkeiten der MOS- Transistoren MP2 und MN2 werden. Wird die Spannung des Eingangssignals A gleich zu der Vorspannung Vb, ist die Spannung des Knotens N1 ebenso gleich zu der Vorspannung Vb.

Der durch die MOS-Transistoren MP3 und MN3 aufgebaute Wandler IN3 führt einen Strom zu dem Knoten N2 als Reaktion auf eine Spannungsänderung des Knotens N1 und ändert die Spannung des Knotens N2 in einer zu einer Richtung der Spannungsänderung des Knotens N1 entgegengesetzten Richtung. Fig. 6B zeigt eine Darstellung zur Veranschaulichung der Spannungscharakteristik der Eingangsspannung in Bezug auf die Ausgangsspannung des durch die Transistoren MP3 und MN3 aufgebauten Wandlers IN3.

Die MOS-Transistoren MP3 und MN3 haben jeweils die gleichen Transistorgrößen wie die Transistorgrößen der MOS- Transistoren MP2 und MN2 und haben somit die gleichen Ansteuerfähigkeiten. Hat daher der Wandler IN3 eine zu der Vorspannung Vb äquivalente Eingangsspannung empfangen, gibt der Wandler IN3 eine der Vorspannung Vb gleiche Spannung aus. Gemäß einer durchgezogenen Linie K2 weist der Wandler IN3 einen hohen Verstärkungsfaktor (Änderungsrate einer Ausgangsspannung in Bezug auf eine Eingangsspannung) nahe der Vorspannung Vb auf. Die Ausgangsspannung verringert sich in starker Weise, selbst wenn die Eingangsspannung geringfügig höher als die Vorspannung Vb ist und die Ausgangsspannung steigt stark an, selbst wenn die Eingangsspannung geringfügig geringer als die Vorspannung Vb ist.

Wiederum unter Bezugnahme auf Fig. 6A zeigt der Knoten N1 eine Spannung VL, wenn die Spannung des Eingangssignals A gleich der Energieversorgungsspannung VDD ist und zeigt der Knoten N1 eine Spannung VH, wenn die Spannung des Eingangssignals A gleich der Massespannung GND ist (VL < Vb < VH). Beginnt die Ausgangsspannung sich dabei zu verringern, nachdem die Eingangsspannung des Wandlers IN3 von 0 V allmählich angestiegen ist, wird gemäß Fig. 6B die Eingangsspannung zu dem Zeitpunkt des Beginns des Abfalls der Ausgangsspannung als VA ausgedrückt. Beginnt im Gegensatz dazu die Ausgangsspannung sich zu erhöhen, nachdem die Eingangsspannung des Wandlers IN3 von VDD sich allmählich verringert hat, wird die Eingangsspannung zu dem Zeitpunkt des Beginns des Anstiegs der Ausgangsspannung als VB ausgedrückt.

Die Ansteuerfähigkeiten der MOS-Transistoren MP1 und MN1 sind jeweils um die Größe geringer als die Ansteuerfähigkeiten der MOS-Transistoren MP2 und MN2, so daß die Spannungen VL und VH auf Werte festgelegt sind, die näher der Vorspannung Vb als die Spannungen VA und VB sind. Ist die Spannung des Knotens N1 jeweils VH und VL, zeigt der Knoten N2 jeweils eine Spannung VLx und eine Spannung VHx (VLx < Vb < VHx) und ist eine Differenz (VHx - VLx) ausreichend größer als eine Differenz (VH - VL). Der Wandler IN3 verstärkt eine Spannung des Signals an dem Knoten N1 mit einer Amplitude nahe der Vorspannung Vb.

Fig. 7 zeigt eine Verlaufsdarstellung zur Veranschaulichung von Spannungsänderungen jeweils der Eingangssignale A und B und der N1 und N2.

Die integrierte Halbleiterschaltung 10 empfängt die Eingangssignale A und B mit einem gemeinsamen Eingangspegel Ac, der geringer als die Vorspannung Vb ist, einer maximalen Hochpegelspannung VH1 und einer minimalen Niedrigpegelspannung VL1. Die maximale Spannung VH1 ist größer als die Vorspannung Vb. Die minimale Spannung VL ist geringer als die Vorspannung Vb. Der gemeinsame Eingangspegel Vc1 ist geringer als die Vorspannung Vb. Es wird dabei angenommen, dass die Amplitude (VH1 - VL1) des Eingangsignals geringer als die Energieversorgungsspannung VDD ist. Beispielsweise ist diese Amplitude etwa ein Fünftel der Energieversorgungsspannung VDD.

Die Fig. 8A und 8B sind jeweils gleichartig zu den Fig. 6A und 6B. Nimmt in Fig. 8A das Eingangssignal A die maximale Spannung VH1 und die minimale Spannung VL1 an, nimmt der Knoten N1 jeweils die Spannungen VL2 und Vh2 an. Nimmt der Knoten N1 die Spannung VH2 und VL2 gemäß Fig. 8B an, nimmt der Knoten N2 jeweils Spannungen VL3 und VH3 an.

Ändert sich das Eingangssignal A von dem hohen Pegel auf den niedrigen bzw. geringen Pegel, steigt am Knoten N1 der niedrige Pegel der Spannung VL2 auf den hohen Pegel der Spannung VH2 an. Ändert sich im Gegensatz dazu das Eingangssignal A von dem geringen Pegel auf den hohen Pegel, fällt der hohe Pegel der Spannung VH2 an dem Knoten N1 auf den geringen Pegel der Spannung VL2. Die Amplitude (VH2-VL2) des Knotens N1 wird geringer als (VH1 - VL1). Der gemeinsame Pegel Vc2 (= (VH2 + VL2)/2) des Knotens N1 gelangt jedoch näher an die Vorspannung Vb als der gemeinsame Pegel Vc des Eingangssignals A. Ändert sich der Knoten N1 von dem geringen Pegel auf den hohen Pegel verringert sich der hohe Pegel der Spannung VH3 an dem Knoten N2 auf den geringen Pegel der Spannung VL3. Ändert sich an dem Knoten N1 der hohe Pegel zu dem geringen Pegel, steigt an dem Knoten N2 der geringe Pegel auf den hohen Pegel an.

Der durch die MOS-Transistoren MP4 und MN4 aufgebaute Wandler IN4 führt einen Strom von dem Knoten N2 als Reaktion auf eine Spannungsänderung des Eingangssignals B und ändert eine Spannung des Eingangssignals B in einer zu einer Richtung der Spannungsänderung des Eingangssignals B entgegengesetzten Richtung. Da der Wandler IN4 zur Verbesserung des Verstärkungsfaktors des Wandlers IN3 dient, ändert der Wandler IN4 die Spannung des Knotens N3 mit einer hohen Geschwindigkeit.

Gemäß Fig. 6A und Fig. 6B sind die Spannungen VH und VL auf Werte eingestellt, die in dem Bereich der Spannung VA bis zu der Spannung VB näher an der Vorspannung Vb liegen. Selbst wenn daher jeweils die gemeinsamen Eingangspegel Vc1 der Eingangssignale A und B sich viel näher zu der Massespannung GND als in dem in Fig. 7 gezeigten Fall hin geändert haben, oder wenn der gemeinsame Pegel Vc1 sich über die Vorspannung Vb hinweg näher zu der Energieversorgungsspannung VDD hin geändert haben, kann die integrierte Halbleiterschaltung von dem Knoten N2 ein Signal ausgeben, dessen Spannung sich als Reaktion auf das Eingangssignal A ändert.

Fig. 9A und Fig. 9B sind jeweils gleichartig zu der Fig. 6A und der Fig. 6B. Sind gemäß diesen Figuren die Hochpegelspannung VH1 und die Niedrigpegelspannung VL1 des Eingangssignals A jeweils geringer als die Vorspannung Vb, weist die Spannung des Knotens N1 jeweils eine Amplitude zwischen der Spannung VL2 und der VH2 auf, die höher als die Vorspannung Vb ist. Der gemeinsame Pegel Vc2 weist jedoch im Vergleich zu dem gemeinsamen Pegel Vc1 des Eingangssignals A eine näher an die Vorspannung Vb heranreichende Vorspannung auf. Da der Wandler IN3 das Signal mit einer Amplitude nahe der Vorspannung Vb verstärken kann, hat die Spannung des Knotens N2 eine Amplitude zwischen der Spannung VH3 und der Spannung VL3, die geringer als die Vorspannung Vb sind.

Hat sich der gemeinsame Pegel des Eingangssignals wesentlich geändert, interferiert der Wandler IN4 mit dem Wandler IN3 bei der Verstärkung des Signals. Um diese Schwierigkeit zu überwinden, weisen die MOS-Transistoren MP4 und MN4 Ansteuerfähigkeiten (d. h. Transistorgrößen) auf, die jeweils geringer als die Ansteuerfähigkeiten der MOS-Transistoren MP2 und MN3 sind. Somit ist die Ansteuerfähigkeit des Wandlers IN4 geringer als die Ansteuerfähigkeit des Wandlers IN3 ausgeführt. Folglich wird ein Signal von dem Knoten N2 erlangt, das eine im Wesentlichen zu der Spannung VH3 gleiche Hochpegelspannung und eine im Wesentlichen zu der Spannung VL3 gleiche Niedrigpegelspannung aufweist.

Sind ferner die gemeinsamen Pegel Vc1 der Eingangssignale A und B jeweils gleich der Massespannung GND oder geringer als die Massespannung GND geworden oder gleich der Energieversorgungsspannung VDD oder höher als die Energieversorgungsspannung VDD geworden, wird ein Signal von dem Knoten N2 ausgegeben, dessen Spannung sich als Reaktion auf das Eingangssignal A ändert.

Es wird bevorzugt, dass die in den Wandlern IN1 und IN4 verwendeten vier MOS-Transistoren zu MOS-Transistoren mit einer höheren Stehspannung bzw. Spannungsfestigkeit geändert werden, um sie für einen Fall vorzubereiten, in dem die Spannungen der Eingangssignale A und B geringer als die Massespannung GND oder höher als die Energieversorgungsspannung VDD werden.

Wie vorstehend erläutert wandeln die MOS-Transistoren MP2 und MN2 gemäß dem ersten Ausführungsbeispiel den gemeinsamen Pegel des Eingangssignals A zu einem Signal, das eine Vorspannung nahe der Vorspannung Vb an dem Knoten N1 aufweist. Danach verstärkt der Wandler IN3 die Spannung des Knotens N1. Selbst wenn daher der gemeinsame Pegel des Eingangssignals A sich geändert hat, ist es möglich, ein Signal von dem Knoten N2 als Reaktion auf das Eingangssignal A auszugeben.

Da ferner die MOS-Transistoren MP3 und MN3 Ansteuerfähigkeiten haben, die jeweils im Wesentlichen gleich zu den Ansteuerfähigkeiten der MOS-Transistoren MP2 und MN2 sind, ist der Wandler IN3 so eingestellt, dass er einen großen Verstärkungsgrad nahe der Vorspannung Vb hat. Folglich ist es möglich, die Spannung an dem Knoten N1 mit hoher Geschwindigkeit zu verstärken.

Da ferner die Ansteuerfähigkeiten der MOS-Transistoren MP1 und MN1 jeweils geringer als die Ansteuerfähigkeiten der MOS-Transistoren MP2 und MN2 eingestellt sind, ist es möglich, einen großen Änderungsbereich des gemeinsamen Pegels des Eingangssignals A zu erlangen.

Ferner sind in der bekannten Schaltung gemäß Fig. 1 drei MOS-Transistoren in Serie zwischen den mit zwei Ansteuerspannungen (der Energieversorgungsspannung VDD und der Massespannung GND) beaufschlagten Spannungsleitungen angeschlossen. Insbesondere ist der MOS-Transistor TP1 diodenartig angeschlossen und erfordert die über den Sourceanschluss und den Drainanschluss des MOS-Transistors TP1 angelegte Spannung zumindest eine Schwellenspannung. Da andererseits gemäß dem ersten Ausführungsbeispiel nur zwei MOS-Transistoren verbunden sind, ist die Struktur für eine Niedrigspannungsenergieversorgung geeignet.

Darüber hinaus ist bei der bekannten Schaltung ein Mechanismus zur Erzeugung einer der Konstantstromquelle TN3 anzulegenden Vorspannung erforderlich. Daher erfordert diese Struktur einen Energieverbrauch. Da andererseits gemäß dem ersten Ausführungsbeispiel die Vorspannung nicht notwendig ist, ist es möglich, den Energieverbrauch zu verringern.

Gemäß Fig. 2 gibt der Ausgangspuffer 2 die zwei Signale A und B mit gegenseitig entgegengesetzten Phasen aus. Zur Ausgabe eines einzigen Signals ist der Eingangspuffer 4 jedoch durch eine Verstärkerschaltung mit einem Anschluss aufgebaut. Fig. 10 zeigt eine Strukturdarstellung zur Veranschaulichung einer integrierten Halbleiterschaltung 20 gemäß einem zweiten Ausführungsbeispiel der Erfindung. Die integrierte Halbleiterschaltung 20 entspricht einer Verstärkerschaltung mit einem Anschluss zur Verstärkung eines einzigen Eingangssignals A. Die Schaltung hat eine Struktur, die exakt äquivalent zu der Struktur von Fig. 3 ist, nachdem der Wandler IN4 entfernt worden ist.

Wie aus der vorstehenden Erläuterung ersichtlich, kann nur ein Wandler IN3 einen Knoten N3 in ausreichender Weise ansteuert, da die Ansteuerfähigkeit des Wandlers IN4 ausreichend geringer als die des Wandlers IN3 ist. Ein Eingangssignals A eines Knotens N1 und eine Spannungsänderung eines Ausgangssignals sind praktisch identisch zu den in Fig. 7 dargestellten Verläufen.

Eine Verstärkerschaltung mit einem Anschluss kann durch Anlegen einer festen Bezugsspannung Vref an den Transistor TN2 anstelle des Signals B beispielsweise nach der in Fig. 1 dargestellten bekannten Technik verwirklicht werden. Die Verstärkerschaltung arbeitet jedoch nicht, wenn als Ergebnis einer Änderung des eingegebenen gemeinsamen Pegels des Eingangssignals A der hohe Pegel des Signals A gleich oder geringer als die Bezugsspannung Vref wird oder der niedrige Pegel des Signals A gleich oder höher als die Bezugsspannung Vref wird. Andererseits wird gemäß dem zweiten Ausführungsbeispiel ein Signal, dessen Spannung sich als Reaktion auf das Eingangssignal A ändert, unabhängig von dem eingegebenen gemeinsamen Pegel des einzelnen Eingangssignal A ausgegeben.

Da ferner die Bezugsspannung Vref nicht erforderlich ist, ist eine Struktur zur Erzeugung der Bezugsspannung Vref nicht notwendig. Folglich kann der Energieverbrauch verringert werden.

Fig. 11 zeigt eine Strukturdarstellung zur Veranschaulichung einer integrierten Halbleiterschaltung 30 gemäß einem dritten Ausführungsbeispiel der Erfindung. Die integrierte Halbleiterschaltung 30 beinhaltet eine jeweils gemeinsam mit Sourceanschlüssen von Transistoren MP1 bis MP4 verbundene Spannungsleitung 36, eine jeweils gemeinsam mit Sourceanschlüssen von Transistoren MN1 bis MN4 verbundene Spannungsleitung 38, eine mit einer Energieversorgungsspannung VDD beaufschlagte Energieversorgungsleitung 37, ein zwischen der Energieversorgungsleitung 37 und der Spannungsleitung 36 angeschlossenes Element C für den Fluss eines Stroms von der Energieversorgungsleitung 37 zu der Spannungsleitung 36, eine mit einer Massespannung GND beaufschlagte Masseleitung 39 und ein zwischen der Masseleitung 39 und Spannungsleitung 38 angeschlossenes Element D für den Fluss eines Strom von der Spannungsleitung 38 zu der Masseleitung 39. Die weiteren Strukturen sind identisch zu den in Fig. 1 gezeigten Strukturen. Die Struktur mit den Elementen C und D kann ebenso auf die integrierte Halbleiterschaltung des zweiten Ausführungsbeispiels angewendet werden. Mit anderen Worten kann in Fig. 11 der Wandler IN4 eliminiert sein.

Das Element C beinhaltet einen PMOS-Transistor MP5, dessen Sourceanschluss mit der Energieversorgungsspannung VDD verbunden ist, dessen Drainanschluss mit der Energieversorgungsleitung 36 verbunden ist und dessen Gateanschluss mit der Masseleitung GND verbunden ist und somit immer leitfähig ist. Das Element D beinhaltet einen NMOS-Transistor MN5 dessen Sourceanschluss mit der Masseleitung GND verbunden ist, dessen Drainanschluss mit der Energieversorgungsleitung 38 verbunden ist und dessen Gateanschluss mit der Energieversorgungsleitung VDD verbunden ist und immer leitfähig ist.

Die Funktion der Elemente C und D besteht in der Verringerung des Energieverbrauchs der Schaltung durch Integration der Energiequellen zur Zufuhr von Leistung zu den Wandler IN1 bis IN4.

Die Elemente C und D können den Wandlern IN1 bis IN4 zugeführte Ströme einstellen, wodurch sie zur Verringerung des Energieverbrauchs in dem Bereich zur Sicherstellung des Schaltungsbetriebs eingerichtet sind. Im Einzelnen können durch Einstellung der Transistorgrößen der Transistoren MP5 und MN5 die Werte der erzeugten Ströme eingestellt werden.

In der Energieversorgungsleitung 37 und der Masseleitung 39 erzeugtes Rauschen bzw. erzeugte Störsignale werden jeweils durch die Elemente C und D gedämpft und jeweils zu den Spannungsleitungen 36 und 38 weitergeleitet. Somit ist auch eine Wirkung hinsichtlich der Verringerung von Rauschen bzw. Störsignalen vorhanden.

Die MOS-Transistoren MP5 und MN5 können durch einen Betrieb im gesättigten Bereich als Konstantstromquellen arbeiten oder können als Widerstände durch Betrieb im linearen Bereich wirken. Ferner können die Elemente C und D einfache Widerstandselemente anstelle der MOS-Transistoren beinhalten.

Zur Verringerung der Energieversorgungsspannung VDD kann darüber hinaus eine Anordnung vorgesehen sein, dass das Element C oder D mit der Energieversorgungsleitung 36 oder der Masseleitung 38 verbunden ist und die Energieversorgungsspannung VDD oder die Massespannung GND direkt dem anderen zugeführt wird.

In dem ersten bis dritten Ausführungsbeispiel kann der die Vorspannung Vb erzeugende Wandler IN2 durch eine Struktur mit den MOS-Transistoren MN5 und MN6 des gleichen Leitungstyps (n-Kanal-Typ gemäß der Zeichnung) gemäß Fig. 12A ersetzt werden. Der MOS-Transistor MN6 hat einen Drainanschluss zum gewöhnlichen Empfang einer Energieversorgungsspannung VDD und einen mit einem Knoten N1 verbundenen Sourceanschluss. Der MOS-Transistor MN5 ist identisch zu dem MOS-Transistor MN1.

Ferner können gemäß Fig. 12B zwei Dioden D1 und D2 verwendet werden, die einen einfachen PN-Übergang aufweisen. Die Diode D1 weist eine Verbindung von einer Energieversorgungsspannung VDD zu einem Knoten N1 in Durchlassrichtung auf. Die Diode D2 weist eine Verbindung von dem Knoten N1 zu einer Massespannung GND in einer Durchlassrichtung auf.

Ferner kann der Wandler IN2 durch eine Struktur gemäß Fig. 12C ersetzt sein, die einen zwischen der Energieversorgungsleitung zum Empfang der Energieversorgungsspannung VDD und dem Knoten N1 angeschlossenen Widerstand R1 und einen zwischen dem Knoten N1 und der Masseleitung zum Empfang der Massespannung GND angeschlossenen Widerstand R2 aufweist.

Ist eine der in Fig. 12A bis Fig. 12C gezeigte Struktur anstelle des Wandlers IN2 verwendet, legen das erste Element für das Fließen eines Stroms von der Energieversorgungsspannung VDD zu dem Knoten N1 und das zweite Element für das Fließen eines Stroms von dem Knoten N1 zu der Massespannung GND den Einschaltwiderstand kleiner als den Einschaltwiderstand der zwei Elemente MP1 und MN1 fest, die jeweils den Wandler IN1 bilden. Folglich leiten das erste und das zweite Element größere Ströme als die jeweils durch die Elemente MP1 und MN1 fließenden Ströme.

Selbst wenn der gemeinsame Pegel des Eingangssignals sich geändert hat, ist es gemäß der integrierten Halbleiterschaltung der Erfindung nach vorstehender Erläuterung möglich, ein Signal auszugeben, dessen Signalpegel sich als Reaktion auf das Eingangssignal ändert.

Obwohl die Erfindung unter Bezugnahme auf ein bestimmtes Ausführungsbeispiel für eine komplette und klare Offenbarung beschrieben worden ist, sind die angefügten Ansprüche nicht darauf beschränkt, sondern so ausgebildet, dass sie alle Modifikationen und alternative Konstruktionen beinhalten, die einem Fachmann zugänglich sind und sicherlich in die hier grundlegende Lehre fallen.

Die integrierte Halbleiterschaltung (10) beinhaltet einen ersten Transistor (MP2), der einen Strom von einer Quelle mit einer hohen Spannung bzw. einer Hochspannungsquelle (VDD) zu einem ersten Knoten (N1) leitet, einen zweiten Transistor (MN2), der einen Strom von dem ersten Knoten (N1) zu einer Niedrigspannungsquelle (GND) leitet. Ferner empfängt ein erster Wandler (IN1) ein Eingangssignal (A) und steuert den ersten Knoten (N1) auf der Grundlage des Eingangssignals (A) an und steuert ein zweiter Wandler (N3) einen zweiten Knoten (N2) auf der Grundlage einer Spannung des ersten Knotens (N1) an.

Claims

1. Integrierte Halbleiterschaltung mit
einem zwischen einem ersten Knoten (N1) und einer mit einer ersten Spannung beaufschlagten ersten Spannungsleitung verbundenen ersten Element (MP2) zum Leiten eines Stroms von der ersten Spannungsleitung zu dem ersten Knoten (N1),
einem zweiten Element (MN2), das zwischen dem ersten Knoten N1 und einer mit einer zweiten Spannung beaufschlagten zweiten Spannungsleitung angeschlossen ist, die geringer als die erste Spannung ist, zum Leiten eines Stroms von dem ersten Knoten (N1) zu der zweiten Spannungsleitung,
einem ersten Wandler (IN1), dessen Ausgang mit dem ersten Knoten (N1) verbunden ist, zur Änderung einer Spannung des ersten Knotens (N1) in einer zu einer Richtung einer Spannungsänderung eines Eingangssignals (A) entgegengesetzten Richtung als Reaktion auf die Spannungsänderung des Eingangssignals (A) und
einem zweiten Wandler (IN3), dessen Ausgang mit dem zweiten Knoten (N2) verbunden ist, zur Änderung einer Spannung des zweiten Knotens (N2) in einer zu einer Richtung einer Spannungsänderung des ersten Knotens (N1) entgegengesetzten Richtung als Reaktion auf die Spannungsänderung des ersten Knotens (N1).

2. Integrierte Halbleiterschaltung nach Anspruch 1, ferner mit einem dritten Wandler (IN4) zur Änderung einer Spannung des zweiten Knotens (N2) in einer zu einer Richtung einer Spannungsänderung eines weiteren Eingangssignals (B) entgegengesetzten Richtung als Reaktion auf die Spannungsänderung des weiteren Eingangssignals (B).

3. Integrierte Halbleiterschaltung nach Anspruch 1, wobei
der erste Wandler (IN1) ein zwischen einer dritten Spannungsleitung und dem ersten Knoten (N1) angeschlossenes drittes Element (MP1) aufweist, wobei die dritte Spannungsleitung mit der ersten Spannung beaufschlagt ist und ein Strom von der dritten Spannungsleitung zu dem ersten Knoten (N1) fließt, und ein viertes Element (MN1) aufweist, das zwischen einer vierten Spannungsleitung und dem ersten Knoten (N1) angeschlossen ist, wobei die vierte Spannungsleitung mit der zweiten Spannung beaufschlagt ist und ein Strom von dem ersten Knoten (N1) zu der vierten Spannungsleitung fließt, und
das erste und das zweite Element (MP2, MN2) immer einen Strom leiten und die durch das erste und das zweite Element (MP2, MN2) fließenden Ströme jeweils größer als die durch das dritte und das vierte Element (MP1, MN1) fließenden Ströme eingestellt sind.

4. Integrierte Halbleiterschaltung nach Anspruch 3, ferner mit
einem dritten Wandler (IN4) zur Änderung einer Spannung des zweiten Knotens (N2) in einer zu einer Richtung einer Spannungsänderung eines weiteren Eingangssignals (B) entgegengesetzten Richtung als Reaktion auf die Spannungsänderung des weiteren Eingangssignals (B), wobei
der zweite Wandler (IN3) einen MOS-Transistor beinhaltet, dessen Drainanschluss mit dem zweiten Knoten (N2) verbunden ist und dessen Gateanschluss mit dem ersten Knoten (N1) verbunden ist, und
der dritte Wandler (IN4) einen MOS-Transistor mit einem mit dem zweiten Knoten (N2) verbundenen Drainanschluss und einem Gateanschluss zum Empfang des weiteren Eingangssignals (B) beinhaltet, wobei der dritte MOS-Transistor eine Ansteuerfähigkeit aufweist, die geringer als die des zweiten MOS-Transistors ist.

5. Integrierte Halbleiterschaltung nach Anspruch 1, ferner mit
einem zwischen einer Energieversorgungsleitung zum Empfang einer Energieversorgungsspannung und der ersten Spannungsleitung (36) angeschlossenen dritten Element (c) zum Leiten eines Stroms von der Energieversorgungsleitung zu der ersten Spannungsleitung,
wobei die erste Spannungsleitung (36) gemeinsam mit dem ersten und dem zweiten Wandler (IN1, IN3) verbunden ist.

6. Integrierte Halbleiterschaltung nach Anspruch 1 oder 5, ferner mit
einem zwischen einer Masseleitung zum Empfang einer Massespannung und der zweiten Spannungsleitung (38) angeschlossenen vierten Element (D) zum Leiten eines Stroms von der zweiten Spannungsleitung zu der Masseleitung,
wobei die zweite Spannungsleitung (38) gemeinsam mit dem ersten und dem zweiten Wandler (IN1, IN3) verbunden ist.

7. Integrierte Halbleiterschaltung mit
einem zwischen einem ersten Knoten (N1) und einer mit einer ersten Spannung beaufschlagten ersten Spannungsleitung angeschlossenen ersten Element (MP2) zum Leiten eines ersten Stroms von der ersten Spannungsleitung zu dem ersten Knoten (N1),
einem zweiten Element (MN2), das zwischen dem ersten Knoten (N1) und einer zweiten Spannungsleitung angeschlossen ist, die mit einer zweiten Spannung beaufschlagt ist, die geringer als die erste Spannung ist, zum Leiten eines zweiten Stroms von dem ersten Knoten (N1) zu der zweiten Spannungsleitung,
einem ersten p-Kanal-MOS-Transistor (MP1) mit einem Sourceanschluss zum Empfang der ersten Spannung, einem mit dem ersten Knoten (N1) verbundenen Drainanschluss und einem Gateanschluss zum Empfang eines Eingangssignals (A),
einem zweiten n-Kanal-MOS-Transistor (MN1) mit einem Sourceanschluss zum Empfang der zweiten Spannung, einem mit dem ersten Knoten (N1) verbundenen Drainanschluss und einem Gateanschluss zum Empfang eines Eingangssignals (A),
einem dritten p-Kanal-MOS-Transistor (MP3) mit einem Sourceanschluss zum Empfang der ersten Spannung, einem mit dem zweiten Knoten (N2) verbundenen Drainanschluss und einem mit dem ersten Knoten (N1) verbundenen Gateanschluss und
einem vierten n-Kanal-MOS-Transistor (MN3) mit einem Sourceanschluss zum Empfang der zweiten Spannung, einem mit dem zweiten Knoten (N2) verbundenen Drainanschluss und einem mit dem ersten Knoten (N1) verbundenen Gateanschluss.

8. Integrierte Halbleiterschaltung nach Anspruch 7, ferner mit
einem fünften p-Kanal-MOS-Transistor (MP4) mit einem Sourceanschluss zum Empfang der ersten Spannung, einem mit dem zweiten Knoten (N2) verbundenen Drainanschluss und einem Gateanschluss zum Empfang eines weiteren Eingangssignals (B) und
einem sechsten n-Kanal-MOS-Transistor (MN4) mit einem Sourceanschluss zum Empfang der zweiten Spannung, einem mit dem zweiten Knoten (N2) verbundenen Drainanschluss und einem Gateanschluss zum Empfang des weiteren Eingangssignals (B).

9. Integrierte Halbleiterschaltung nach Anspruch 8, wobei
das erste Element (MP2) einen zwischen der ersten Spannungsleitung und dem ersten Knoten (N1) angeschlossenen siebten MOS-Transistor beinhaltet,
das zweite Element (MN2) einen zwischen dem ersten Knoten (N1) und der zweiten Spannungsleitung angeschlossenen achten MOS-Transistor beinhaltet,
der erste und der zweite MOS-Transistor (MP1, MN1) Ansteuerfähigkeiten aufweisen, die jeweils geringer als die des siebten und des achten MOS-Transistors sind, und
der fünfte und der sechste MOS-Transistor (MP4, MN4) Ansteuerfähigkeiten aufweisen, die jeweils geringer als die des dritten und des vierten MOS-Transistors (MP3, MN3) sind.

10. Integrierte Halbleiterschaltung nach Anspruch 7, wobei
das erste Element (MP2) einen zwischen der ersten Spannungsleitung und dem ersten Knoten (N1) angeschlossenen siebten MOS-Transistor beinhaltet,
das zweite Element (MN2) einen zwischen dem ersten Knoten (N1) und der zweiten Spannungsleitung angeschlossenen achten MOS-Transistor beinhaltet und
der erste und der zweite MOS-Transistor (MP1, MN1) Ansteuerfähigkeiten aufweisen, die jeweils geringer als die des siebten und des achten MOS-Transistors sind.

11. Integrierte Halbleiterschaltung nach Anspruch 9 oder 10, wobei der siebte und der achte MOS-Transistor (MP4, MN4) jeweils ein P-Kanal-MOS-Transistor und ein N-Kanal-MOS- Transistor sind.

12. Integrierte Halbleiterschaltung nach einem der Ansprüche 9 bis 11, wobei der fünfte und der sechste MOS- Transistor (MP4, MN4) Ansteuerfähigkeiten aufweisen, die jeweils im Wesentlichen gleich zu den Ansteuerfähigkeiten des dritten und des vierten MOS-Transistors (MP3, MN3) sind.

13. Integrierte Halbleiterschaltung nach Anspruch 7 oder 8, wobei
das erste Element (MP2) ein siebter MOS-Transistor ist, dessen Drainanschluss und Gateanschluss miteinander verbunden sind, und
das zweite Element (MN2) ein achter MOS-Transistor ist, dessen Drainanschluss und Gateanschluss miteinander verbunden sind.

14. Integrierte Halbleiterschaltung nach Anspruch 13, wobei
der siebte MOS-Transistor ein P-Kanal-MOS-Transistor ist, dessen Sourceanschluss mit der ersten Spannungsleitung verbunden ist, und
der achte MOS-Transistor ein N-Kanal-MOS-Transistor ist, dessen Sourceanschluss mit der zweiten Spannungsleitung verbunden ist.

15. Integrierte Halbleiterschaltung nach Anspruch 7, ferner mit
einem zwischen einer Energieversorgungsleitung zum Empfang einer Energieversorgungsspannung und der ersten Spannungsleitung angeschlossenen dritten Element (MP5) zum Leiten eines Stroms von der Energieversorgungsleitung zu der ersten Spannungsleitung,
wobei die erste Spannungsleitung gemeinsam mit Sourceanschlüssen des ersten und des dritten MOS-Transistor (MP1, MP3) verbunden ist.

16. Integrierte Halbleiterschaltung nach Anspruch 7 oder 15, ferner mit
einem zwischen einer Masseleitung zum Empfang einer Massespannung und der zweiten Spannungsleitung verbundenen vierten Element (MN5) zum Leiten eines Stroms von der zweiten Spannungsleitung zu der Masseleitung,
wobei die zweite Spannungsleitung gemeinsam mit Sourceanschlüssen des zweiten und des vierten MOS- Transistors (MN1, MN3) verbunden ist.

17. Integrierte Halbleiterschaltung nach Anspruch 8, ferner mit
einem zwischen einer Energieversorgungsleitung zum Empfang einer Energieversorgungsspannung und der ersten Spannungsleitung angeschlossenen dritten Element (MP5) zum Leiten eines Stroms von der Energieversorgungsleitung zu der ersten Spannungsleitung,
wobei die erste Spannungsleitung gemeinsam mit Sourceanschlüssen des ersten, des dritten und des fünften MOS-Transistors (MP1, MP3, MP4) verbunden ist.

18. Integrierte Halbleiterschaltung nach Anspruch 8 oder 17, ferner mit
einem zwischen einer Masseleitung zum Empfang einer Massespannung und der zweiten Spannungsleitung angeschlossenen vierten Element (MN5) zum Leiten eines Stromes von der zweiten Spannungsleitung zu der Masseleitung,
wobei die zweite Spannungsleitung gemeinsam mit Sourceanschlüssen des zweiten, vierten und des sechsten MOS-Transistors (MN1, MN3, MN4) verbunden ist.