DE102004027183B4

DE102004027183B4 - Pegelumwandlungsschaltung, die effizient eine Amplitude eines Signals kleiner Amplitude erhöht

Info

Publication number: DE102004027183B4
Application number: DE102004027183A
Authority: DE
Inventors: Youichi Tobita
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2003-06-17
Filing date: 2004-06-03
Publication date: 2010-05-12
Anticipated expiration: 2024-06-04
Also published as: JP4043409B2; US20040257111A1; KR100735848B1; DE102004027183A1; US7034571B2; TW200505161A; CN100571037C; JP2005012356A; TWI247482B; KR20040111111A; CN1574634A

Abstract

Pegelumwandlungsschaltung mit einer ersten Leistungsversorgung (4; 13) und einer zweiten Leistungsversorgung (3; 14) zum Umwandeln eines Eingangssignals (IN) mit einer Amplitude, die kleiner ist als eine Spannungsdifferenz zwischen den Spannungen der ersten und der zweiten Leistungsversorgung (4; 13, 3; 14), in ein Signal, das sich zwischen Spannungspegeln ändert, die den Spannungen der ersten und der zweiten Leistungsversorgung (4; 13, 3; 14) entsprechen, mit:
einem ersten Isoliertgate-Feldeffekttransistor (6; 16), der zwischen einen Ausgangsknoten (2; 12) und die erste Leistungsversorgung (4; 13) gekoppelt ist;
einem ersten Kapazitätselement (8; 18), das zwischen einen Knoten (1; 11), der das Eingangssignal (IN) empfängt, und ein Gate des ersten Isoliertgate-Feldeffekttransistors (6; 16) gekoppelt ist;
einem ersten Stromtreibeelement (7; 17; 200; 202), das zwischen das Gate des ersten Isoliertgate-Feldeffekttransistors (6; 16) und die erste Leistungsversorgung (4; 13) gekoppelt ist; und
einem zweiten Stromtreibeelement (5; 15; 20), das zwischen die zweite Leistungsversorgung (3;...

Description

Die vorliegende Erfindung betrifft eine Pegelumwandlungsschaltung zum Umwandeln einer Amplitude eines Signals und speziell eine Pegelumwandlungsschaltung, die einen Isoliertgate-Feldeffekttransistor eines einzigen Leitungstyps verwendet.
In konventionellen Halbleitervorrichtungen wurde häufig eine CMOS-Schaltung verwendet, die aus einem P-Kanal MOS-Transistor (Isoliertgate-Feldeffekttransistor) und einem N-Kanal MOS-Transistor gebildet ist. Basierend auf den Eigenschaften der Schwellenspannungen der MOS-Transistoren ist es in der CMOS-Schaltung üblich, den P-Kanal MOS-Transistor anzuschalten, wenn ein Signal auf einem H-Pegel (logischer Hochpegel) ausgegeben werden soll, und den N-Kanal MOS-Transistor anzuschalten, wenn ein Signal auf einem L-Pegel (logischer Niedrigpegel) ausgegeben werden soll. In der CMOS-Schaltung fließt ein Lade/Entlade-Strom, wenn sich ein Ausgangssignal der CMOS-Schaltung ändert, aber es fließt kein Strom, wenn das Ausgangssignal stabil ist, sodass die Leistungsaufnahme klein gemacht werden kann.
Es gibt einige Fälle, in denen eine interne Spannung auf einem von einer Leistungsversorgungsspannung und einer Massespannung unterschiedlichen Pegel in Halbleitervorrichtungen verwendet wird. Wenn die interne Spannung größer ist, als die Leistungsversorgungsspannung, oder niedriger ist, als die Massespannung, muss ein Signal, das sich zwischen der Leistungsversorgungsspannung und der Massespannung ändert, in ein Signal umgewandelt werden, das sich zwischen der internen Spannung und der Massespannung, zwischen der Leistungsversorgungsspannung und der internen Spannung oder zwischen einer ersten und einer zweiten interen Spannung ändert, und für eine solche Umwandlung ist eine Pegelumwandlungsschaltung erforderlich.
Wenn die Pegelumwandlungsschaltung von einer CMOS-Schaltung gebildet ist, müssen P- und N-Kanal MOS-Transistoren verwendet werden, was zu einer erhöhten Anzahl von Herstellungsschritten führt. Um eine solche Erhöhung zu vermeiden, kann eine Pegelumwandlungsschaltung aus einer einzigen Art von MOS-Transistoren ausgebildet werden, wie zum Beispiel in der Japanischen Patentoffenlegungsschrift Nr. 2002-328643 offenbart ist.
Die in der oben genannten Druckschrift des Standes der Technik offenbarte Pegelumwandlungsschaltung wandelt ein Signal, das sich zwischen einer Massespannung und einer Leistungsversorgungsspannung ändert, in ein Signal um, das sich zwischen der Massespannung und einer internen Spannung VDD2 ändert, die größer ist, als die Leistungsversorgungsspannung VDD1. Die in der oben genannten Druckschrift des Standes der Technik offenbarte Pegelumwandlungsschaltung beinhaltet eine Eingangsstufe, die von einem N-Kanal MOS-Transistor gebildet ist, der in Reihe mit einem diodenverbundenen Lastelement geschaltet ist und dessen Gate ein Eingangssignal empfängt, eine Gegentaktausgangsstufe, die von einem in Reihe zwischen einen internen Spannungsversorgungsknoten und einen Masseknoten geschalteten N-Kanal MOS-Transistor gebildet ist, und ein Kapazitätselement, das zwi schen einen Ausgangsknoten der Gegentaktausgangsstufe und einen Ausgangsknoten der Eingangsstufe geschaltet ist. Ein MOS-Treibetransistor an einer Hochseite der Ausgangsstufe weist ein Gate auf, das mit dem Ausgangsknoten der Eingangsstufe gekoppelt ist, und ein Eingangssignal ist an ein Gate eines MOS-Treibetransistors an einer Niedrigseite der Ausgangsstufe angelegt.
Das Kapazitätselement wird als eine Urladekapazität verwendet. Nun wird angenommen, dass das Eingangssignal auf dem Niedrigpegel ist, der Treibetransistor in der Eingangsstufe aus ist und der Treibetransistor an der Niedrigseite in dem Ausgangssignal aus ist. Wenn der Spannungspegel des von der Ausgangsstufe angelegten Ausgangssignals gemäß dem Eingangssignal ansteigt, erhöht in diesem Fall ein Urladeeffekt des Kapazitätselements die Gatespannung des hochseitigen MOS-Treibetransistors in der Ausgangsstufe auf einen Pegel, der höher ist, als die interne Spannung VDD2, sodass ein Signal auf einem Pegel der Spannung VDD2 erzeugt wird.
Wenn das Eingangssignal auf dem Hochpegel ist, treibt der niedrigseitige MOS-Transistor in der Ausgangsstufe das Ausgangssignal auf den Massespannungspegel. Bei diesem Vorgang erreicht das Ausgangssignal der Eingangsstufe einen niedrigen Pegel eines Spannungspegels, der durch die An-Widerstände des diodenverbundenen Last-MOS-Transistors und des Treibetransistors bestimmt ist, und der hochseitige MOS-Treibetransistor in der Ausgangsstufe wird nichtleitend.
In der oben genannten Druckschrift werden in der Pegelumwandlungsschaltung zum Eliminieren von Schritten des Bildens eines P-Kanal MOS-Transistors nur N-Kanal MOS-Transistoren verwendet, um die Anzahl von Herstellungsschritten zu reduzieren.
In der Struktur der in der oben genannten Druckschrift offenbarten Pegelumwandlungsschaltung ist das Gate des hochseitigen MOS-Treibetransistors in der Ausgangsstufe in den elektrisch schwebenden Zustand gesetzt und durch den Urladevorgang des Kapazitätselements wird der Spannungspegel des Gate angehoben, um ein Signal auf dem Hochpegel der Spannung VDD2 zu erzeugen, die größer ist, als die Hochpegelspannung VDD1 des Eingangssignals. Beide Niedrigpegelspannungen des Eingangssignals und des Ausgangssignals sind gleich der Massespannung. Der Treibetransistor in der Eingangsstufe und der niedrigseitige MOS-Treibertransistor in der Ausgangsstufe werden gemeinsam mit dem Eingangssignal versorgt, sodass die Pegelumwandlung des Eingangssignals auf die Hochpegelspannung durchgeführt werden kann.
Wenn der N-Kanal MOS-Transistor verwendet wird, kann jedoch der niedrige Pegel des Ausgangssignals nicht niedriger als die Massespannung gemacht werden. Falls der niedrigseitige MOS-Transistor in der Ausgangsstufe an eine negative Spannungsversorgung anstelle des Masseknotens gekoppelt wird, wird der niedrigseitige MOS-Treibetransistor in der Ausgangsstufe nicht nichtleitend, selbst wenn sein Gate den Pegel der Massespannung erreicht. Folglich fließt in der Ausgangsstufe ein Durchgangsstrom und die Spannung des Ausgangssignals auf dem hohen Pegel verringert sich.
Falls ein Signal auf einem niedrigen Pegel einer negativen Spannung, die niedriger ist als die Massespannung, erzeugt werden soll, werden in der Struktur der vorhergehenden Druckschrift Spannungspolaritäten invertiert und die MOS-Transistoren sind von P-Kanal Transistoren gebildet. In diesem Fall sind die Hochpegelspannungen des Eingangs- und des Ausgangssignals jedoch beide gleich der Leistungsversorgungsspannung.
In der Struktur der vorhergehenden Druckschrift konnte deshalb mit nur den N-Kanal MOS-Transistoren die Niedrigpegelspannung des Eingangssignals nicht in eine Spannung umgewandelt werden, die niedriger ist, als die Niedrigpegelspannung. Gleichermaßen ist es mit nur P-Kanal MOS-Transistoren unmöglich ein Ausgangssignal mit einer Hochpegelspannung zu erzeugen, die höher ist, als die Hochpegelspannung des Ausgangssignals.
Zusätzlich konnten in der Struktur der vorhergehenden Stand der Technik-Referenz nicht sowohl die Hoch- und Niedrigpegelspannung des Eingangssignals mit einer gemeinsamen Schaltungsstruktur umgewandelt werden.
Aus der JP 64-044 619 A kann eine Pegelumwandlungsschaltung mit einer ersten Leistungsversorgung und einer zweiten Leistungsversorgung zum Umwandeln eines Eingangssignals mit einer Amplitude, die kleiner als eine Spannungsdifferenz zwischen den Spannungen der ersten und der zweiten Leistungsversorgung ist, in ein Signal, das sich zwischen Spannungspegeln ändert, die den Spannungen der ersten und der zweiten Leistungsversorgung entsprechen, entnommen werden. Ein erster Feldeffekttransistor ist zwischen einen Ausgangsknoten und die erste Leistungsversorgung geschaltet. Ein erster Kondensator ist zwischen einen Knoten, der das Eingangssignal empfängt, und ein Gate des ersten Feldeffekttransistors geschaltet. Ein zweiter Feldeffekttransistor ist zwischen die zweite Leistungsversorgung und den Ausgangsknoten geschaltet. Ein Widerstand ist zwischen das Gate des ersten Feldeffekttransistors und die erste Leistungsversorgung geschaltet.
Es ist daher Aufgabe der vorliegenden Erfindung, eine Pegelumwandlungsschaltung bereitzustellen, die in der Lage ist, leicht eine Spannungspegelumwandlung beider logischen Pegel einer Signalspannung mit MOS-Transistoren in einer einzigen Art auszuführen und eine Niedrigpegelspannung in eine noch niedrigere Spannung mit nur N-Kanal-MOS-Transistoren umzuwandeln und eine Hochpegelspannung in eine noch höhere Spannung mit nur P-Kanal-MOS-Transistoren umzuwandeln. Die Aufgabe wird gelöst durch eine Pegelumwandlungsschaltung nach Anspruch 1.
Weiterbildungen in der Erfindung sind in den Unteransprüchen angegeben.
Die erfindungsgemäße Pegelumwandlungsschaltung beinhaltet eine erste und eine zweite Leistungsversorgung, ein Eingangs signal mit einer kleineren Amplitude als eine Spannungsdifferenz zwischen der ersten und der zweiten Leistungsversorgung wird in ein Signal umgewandelt, das sich zwischen Spannungspegeln entsprechend den Spannungen der ersten und der zweiten Leistungsversorgung ändert, und beinhaltet einen zwischen einen Ausgangsknoten und die erste Leistungsversorgung gekoppelten ersten MOS-Transistor; ein zwischen einen Knoten, der das Eingangssignal empfängt, und ein Gate des ersten MOS-Transistors gekoppeltes erstes Kapazitätselement; ein erstes zwischen das Gate des ersten MOS-Transistors und die erste Leistungsversorgung gekoppeltes stromtreibendes Element; und ein zwischen die zweite Leistungsversorgung und den Ausgangsknoten gekoppeltes zweites stromtreibendes Element.
Durch Kapazitätskopplung oder einen Ladepumpvorgang des Kapazitätselements ändert sich ein Gatepotential des ersten MOS-Transistors mit einer Amplitude des Eingangssignals mit Bezug auf einen Spannungspegel der ersten Leistungsversorgung. Deshalb kann der erste MOS-Transistor zuverlässig gemäß dem Eingangssignal in den leitenden/nichtleitenden Zustand gesetzt werden und der logische Pegel des Eingangssignals entsprechend der ersten Leistungsversorgungsspannung kann auf den Pegel der ersten Leistungsversorgungsspannung umgewandelt werden.
Falls der erste MOS-Transistor ein N-Kanal MOS-Transistor ist, und die erste Leistungsversorgungsspannung eine negative Spannung ist, ändert sich zum Beispiel die Gatespannung des ersten MOS-Transistors zwischen der negativen Spannung und einer Spannung, die höher ist, als die negative Spannung. Wenn das Eingangssignal auf dem hohen Pegel ist, wird deshalb der erste MOS-Transistor leitend, sodass er ein Ausgangssignal auf einem negativen Spannungspegel erzeugt. Wenn das Eingangssignal auf dem niedrigen Pegel ist, erreicht das Gate des ersten MOS-Transistors einen niedrigen Pegel der niedrigen Spannung und der erste MOS-Transistor wird nichtleitend, sodass das zweite stromtreibende Element das Ausgangssignal auf den hohen Pegel bringen kann.
Falls der erste MOS-Transistor ein P-Kanal MOS-Transistor ist, wird das Gatepotential des ersten MOS-Transistors durch das Kapazitätselement zwischen einem Pegel der ersten Leistungsversorgungsspannung und einem Pegel geändert, der niedriger ist, als die erste Leistungsversorgungsspannung, und der erste MOS-Transistor kann zuverlässig gemäß dem Eingangssignal in den leitenden/nichtleitenden Zustand gesetzt werden. Wenn das Eingangsignal auf dem niedrigen Pegel ist, erreicht das Gatepotential des ersten MOS-Transistors den niedrigen Pegel und der erste MOS-Transistor wird leitend, sodass ein Signal auf dem Pegel der ersten Leistungsversorgungsspannung als das Ausgangssignal erzeugt wird.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der beigefügten Zeichnungen. Von den Figuren zeigen:
1 eine Struktur einer Pegelumwandlungsschaltung gemäß einer ersten Ausführungsform der Erfindung;
2 ein Signalverlaufsdiagramm, das einen Betrieb der in 1 gezeigten Pegelumwandlungsschaltung illustriert;
3A und 3B beispielhaft Modifikationen von in 1 gezeigten Widerstandselementen;
4A und 4B beispielhaft weitere Modifikationen der in 1 gezeigten Widerstandselemente;
5 schematisch eine Konfiguration einer Pegelumwandlungsschaltung gemäß einer zweiten Ausführungsform der Erfindung;
6 ein Signalverlaufsdiagramm, das einen Betrieb der in 5 gezeigten Pegelumwandlungsschaltung illustriert;
7 eine Konfiguration einer Pegelumwandlungsschaltung gemäß einer dritten Ausführungsform der Erfindung;
8 eine Modifikation der dritten Ausführungsform der Erfindung;
9 ein Signalverlaufsdiagramm, das einen Betrieb einer in 8 gezeigten Pegelumwandlungsschaltung illustriert;
10 eine Konfiguration einer Pegelumwandlungsschaltung gemäß einer vierten Ausführungsform der Erfindung;
11 ein Signalverlaufsdiagramm, das einen Betrieb der in 10 gezeigten Pegelumwandlungsschaltung illustriert;
12 eine Modifikation der vierten Ausführungsform der Erfindung;
13 eine Konfiguration einer Pegelumwandlungsschaltung gemäß einer fünften Ausführungsform der Erfindung;
14 ein Signalverlaufsdiagramm, das einen Betrieb der in 13 gezeigten Pegelumwandlungsschaltung illustriert;
15 eine Konfiguration eines Hauptabschnitts einer Pegelumwandlungsschaltung gemäß einer sechsten Ausführungsform der Erfindung;
16 ein Signalverlaufsdiagramm, das einen Betrieb der in 15 gezeigten Schaltung illustriert;
17 eine Modifikation der sechsten Ausführungsform der Erfindung;
18 eine Konfiguration eines Hauptabschnitts einer Pegelumwandlungsschaltung gemäß einer siebten Ausführungsform der Erfindung;
19 eine Konfiguration eines Hauptabschnitts einer Pegelumwandlungsschaltung gemäß einer achten Ausführungsform der Erfindung;
20 ein Signalverlaufsdiagramm, das einen Betrieb einer in 19 gezeigten Anschaltzurücksetzschaltung illustriert;
21 schematisch ein Beispiel einer Konfiguration der in 19 gezeigten Anschaltzurücksetzschaltung; und
22 ein Signalverlaufsdiagramm, das einen Betrieb der in 21 gezeigten Anschaltzurücksetzschaltung illustriert.
Erste Ausführungsform
1 zeigt eine Konfiguration einer Pegelumwandlungsschaltung gemäß einer ersten Ausführungsform der Erfindung. Die in 1 gezeigte Pegelumwandlungsschaltung erzeugt aus einem Signal IN, das sich zwischen einem hohen Pegel einer Spannung VDD und einem niedrigen Pegel einer Referenzspannung GND ändert, ein Signal /OUT, das sich zwischen einem hohen Pegel einer positiven Spannung VH, die höher ist als die Spannung VDD, und einem niedrigen Pegel einer negativen Spannung –VL ändert, die niedriger ist als die Referenzspannung GND. Die Spannung VDD und die positive Spannung VH können den gleichen Pegel aufweisen oder sich im Pegel voneinander unterscheiden. Die Referenzspannung GND stellt einen Messreferenzpegel für verschiedene Spannung dar und befindet sich üblicherweise auf dem Massespannungspegel.
In 1 beinhaltet die Pegelumwandlungsschaltung ein zwischen einen hochseitigen Leistungsversorgungsknoten 3 und einen Ausgangsknoten 2 geschaltetes Widerstandselement 5, einen zwischen den Ausgangsknoten 2 und einen negativen Leistungsversorgungsknoten (niedrigseitigen Leistungsversorgungsknoten) 4 geschalteten N-Kanal MOS-Transistor 6, ein zwischen einen Signaleingangsknoten 1 und einen Gateknoten 9 eines MOS-Transistors 6 geschaltetes Kapazitätselement 8, und ein zwischen einen Gateknoten 9 und den niedrigseitigen Leistungsversorgungsknoten 4 geschaltetes Widerstandselement 7.
Der hochseitige Leistungsversorgungsknoten 3 ist mit der positiven Spannung VH versorgt und der niedrigseitige Leistungsversorgungsknoten 4 ist mit der negativen Spannung –VL versorgt.
Das Widerstandselement 5 weist einen Widerstandswert RL auf und das Widerstandselement 7 weist einen Widerstandswert RG auf. Dieses Widerstandselemente 5 und 7 funktionieren als Stromtreibende Elemente. Das Kapazitätselement 8 weist einen Kapazitätswert Cc auf.
Das Eingangssignal IN ändert sich zwischen der Spannung VDD und der Referenzspannung GND. Das Ausgangssignal /OUT wird am Ausgangsknoten 2 als ein invertiertes Signal des Eingangssignals IN erzeugt.
2 ist ein Signalverlaufsdiagramm, das einen Betrieb der in 1 gezeigten Pegelumwandlungsschaltung illustriert. Bezugnehmend auf 2 wird ein Betrieb der in 1 gezeigten Pegelumwandlungsschaltung nun beschrieben.
Es wird angenommen, dass die Pegelumwandlungsschaltung zu einer Zeit t0 in einem stationären Zustand ist und dass das an den Eingangsknoten 1 angelegte Eingangssignal IN auf dem Pegel der Referenzspannung GND ist. In diesem Fall hält das Widerstandselement 7 den Gateknoten 9 auf dem Pegel der negativen Spannung –VL und die Gate- und Sourcepotentiale des MOS-Transistors 6 sind einander gleich gemacht und folglich ist er nicht leitend. In diesem Zustand ist das Ausgangssignal /OUT vom Ausgangsknoten 2 aufgrund von Laden von dem hochseitigen Leistungsversorgungsknoten 3 über das Widerstandselement 5 auf dem Pegel der positiven Spannung VH.
Zu einer Zeit t1 steigt das an den Eingangsknoten 1 angelegte Eingangssignal IN von dem Pegel der Referenzspannung GND auf den Pegel der Spannung VDD. Diese Spannungsänderung wird durch das Kapazitätselement 8 an den Gateknoten 9 übertragen. Da parasitäre Kapazitäten, wie zum Beispiel eine Gatekapazität des MOS-Transistors 6 und eine Leitungskapazität des Gateknotens 9 an dem Gateknoten 9 vorhanden sind, erniedrigen diese parasitären Kapazitäten den Pegel der über das Kapazitätselement 8 an den Gateknoten 9 gekoppelten Spannung. Es wird hier angenommen, dass der Kapazitätswert Cc des Kapazitätselements 8 verglichen mit den parasitären Kapazitäten ausreichend groß ist und die Potentialänderung der Spannung VDD an dem Gateknoten 9 übertragen wird.
Es wird außerdem angenommen, dass eine Zeitkonstante, die durch ein Produkt des Widerstandswerts RG des Widerstandselements 7 und eines Kapazitätswerts Cc des Kapazitätselements 8 bestimmt ist, ausreichend größer ist als eine Zeitperiode des hohen Pegels des Eingangssignals IN. In diesem Fall steigt der Spannungspegel des Gateknotens 9 von der negativen Spannung –VL um die Spannung VDD an und verringert sich allmählich gemäß der durch das Widerstandselement 7 und das Kapazitätselement 8 bestimmten Zeitkonstante.
Zur Zeit t1 ist als Ergebnis des Spannungsansteigens des Gateknotens 9 die Spannung VDD zwischen dem Gate und der Source des MOS-Transistors 6 angelegt. Annehmend dass die Schwellenspannung des MOS-Transistors ausreichend niedriger ist als die Spannung VDD wird der MOS-Transistor leitend und der Spannungspegel des Ausgangsknotens 2 sinkt auf (–VL + ΔVL1), wobei die Spannung ΔVL1 eine Ausgangsoffsetspannung ist, die durch ein Verhältnis zwischen dem Widerstandselement 5 und dem An-Widerstand des MOS-Transistors 6 bestimmt ist. Wenn der Spannungspegel des Gateknotens 9 sich durch das Entladen über das Widerstandselement 7 verringert, steigt deshalb der An-Widerstand des MOS-Transistors 6 an, so dass die Ausgangsoffsetspannung ΔVL1 ansteigt.
Zu einer Zeit t2 sinkt das Eingangssignal IN von der Spannung VDD auf die Referenzspannung GND ab. Diese Spannungsänderung wird durch das Kapazitätselement 8 an den Gateknoten 9 übertragen und die Spannung am Gateknoten 9 verringert sich um die Spannung VDD. Zur Zeit t2 ist der Spannungspegel des Gateknotens 9 aufgrund des Entladens durch das Widerstandselement 7 um eine Spannung ΔVH niedriger als der zur Zeit t1 und der Spannungspegel des Gateknotens 9 erreicht einen Pegel, der niedri ger ist als die negative Spannung –VL. Antwortend wird der MOS-Transistor 6 nicht leitend und der Ausgangsknoten 2 wird durch das Widerstandselement 5 geladen, so dass er wieder den Spannungspegel der positiven Spannung VH erreicht.
Zu einer Zeit t2 steigt der Spannungspegel des Ausgangsknotens 2 von (–VL + ΔVL2) auf die positive Spannung VH. Dies ist so, weil der AN-Widerstand des MOS-Transistors 6 allmählich gemäß dem Absinken seines Gatepotentials ansteigt und entsprechend steigt der Ausgangsoffsetspannungspegel.
Die Spannungen ΔVH und ΔVL2 sind derart gesetzt, dass sowohl der hohe als auch der niedrige Pegel des Ausgangssignals /OUT des Ausgangsknotens 2 außerhalb des Bereichs der logischen Eingangsschwellenspannung einer Schaltung in einer folgenden Stufe sind. Folglich kann das Eingangssignal IN, das sich zwischen den Spannungen VDD und GND ändert, in ein Signal umgewandelt werden, das sich zwischen den Spannungen VH und (ΔVH2 – VL) ändert.
Die Spannung ΔVH ist durch den Kapazitätswert Cc des Kapazitätselements 8, den Widerstandswert RG des Widerstandselements 7 und eine Hochpegelzeitperiode des Eingangssignals IN bestimmt. Die Spannung VL2 ist durch einen Kanalwiderstand in dem Zustand, wenn die Spannung vom Gate zur Source des MOS-Transistors 6 gleich (VDD – ΔVH) ist, sowie den Widerstandswert RL des Widerstandselements 5 bestimmt. Durch angemessenes Auswählen dieser Parameter ist es möglich, die Spannungen ΔVH und ΔVL2 angemessen klein zu machen.
Erste Modifikation
3A zeigt eine Modifikation des in 1 gezeigten Widerstandselements 5. In 3A ist das Widerstandselement 5 durch eine Konstantstromquelle 5a ersetzt, die eine Stromtreibefähig keit aufweist, die im wesentlichen gleich der des Widerstandselements 5 ist, und die zwischen den hochseitigen Leistungsversorgungsknoten 3 und den Ausgangsknoten 2 geschaltet ist.
3B zeigt eine Modifikation des Widerstandselements 7. In einer in 3B gezeigten Struktur ist das Widerstandselement 7 durch eine Konstantstromquelle 7a ersetzt, die eine Stromtreibefähigkeit aufweist, die im wesentlichen gleich der des Widerstandselements 7 ist, und die zwischen den Gateknoten 9 und den niedrigseitigen Leistungsversorgungsknoten 4 geschaltet ist.
Gemäß den in den 3A und 3B gezeigten Strukturen sind die Widerstandselemente 5 und 7 in der in 1 gezeigten Pegelumwandlungsschaltung durch Konstantstromversorgungen 5a bzw. 7a ersetzt. In diesem Fall kann die Ansteigegeschwindigkeit des Ausgangssignals /OUT durch den Treibestrom der Konstantstromquelle 5a akkurat gesetzt werden. Der niedrige Pegel des Ausgangssignals /OUT ist gemäß einem Strom, der durch die Konstantstromquelle 5a geliefert wird, und den An-Widerstand des MOS-Transistors 6 bestimmt. Auch kann die Entladegeschwindigkeit des Gateknotens 9 durch die Konstantstromquelle 7a akkurat gesetzt werden. Wenn ein Betrag des Treibestroms der Konstantstromquelle 7a angemessen klein gemacht wird, kann dementsprechend der Betrag ΔVH des Potentialherabsetzens des Gateknotens 9 angemessen klein gemacht werden.
Zweite Modifikation
4A zeigt eine weitere Modifikation des in 1 gezeigten Widerstandselements 5. In 4A ist das Widerstandselement 5 durch einen N-Kanal MOS-Transistor 5b ersetzt, dessen Drain und dessen Gate beide mit dem hochseitigen Leistungsversorgungsknoten 3 gekoppelt sind und der in einem Widerstandsmodus arbeitet.
4B zeigt eine weitere Modifikation des in 7 gezeigten Widerstandselements 7. In 4B ist das Widerstandselement 7 durch einen N-Kanal MOS-Transistor 7b ersetzt, dessen Gate und Drain mit dem Gateknoten 9 verbunden sind, und der in einem Widerstandsmodus arbeitet.
Diese MOS-Transistoren 5b und 7b arbeiten in einem Sättigungsbereich und funktionieren durch ihre An-Widerstände als Widerstandselemente. Die Stromtreibefähigkeit der MOS-Transistoren 5b und 7b ist im wesentlichen gleich der der Widerstandselemente 5 und 7 gemacht, sodass ein Stromtreibeelement mit einer reduzierten Besetzungsfläche und einem limitierten Treibestrom implementiert werden kann.
Der MOS-Transistor 6 und die MOS-Transistoren 5b und 7b können durch dieselben Herstellungsprozessschritte erzeugt werden, so dass die Anzahl der Herstellungsschritte reduziert werden kann.
Gemäß der ersten Ausführungsform der Erfindung, wie oben beschrieben, wird das Gatepotential des N-Kanal MOS-Treibetransistors, der das Ausgangssignal auf den niedrigen Pegel treibt, durch die Kapazitätskopplung gemäß dem Eingangssignal geändert und folglich kann die Niedrigpegelspannung des Eingangssignals in einen noch niedrigeren Spannungspegel umgewandelt werden.
Zweite Ausführungsform
5 zeigt eine Konfiguration einer Pegelumwandlungsschaltung gemäß einer zweiten Ausführungsform der Erfindung. In 5 beinhaltet die Pegelumwandlungsschaltung einen P-Kanal MOS-Transistor 16, der zwischen einen hochseitigen Leistungsversorgungsknoten 13 und einen Ausgangsknoten 12 geschaltet ist, ein zwischen den Ausgangsknoten 12 und einen niedrigseitigen Leis tungsversorgungsknoten 14 geschaltetes Stromtreibeelement 15, ein zwischen den hochseitigen Leistungsversorgungsknoten 13 und einen Gateknoten 19 des MOS-Transistors 16 geschaltetes Stromtreibeelement 17, und ein zwischen einen Eingangsknoten 11, der ein Eingangssignal IN erhält, und den Gateknoten 19 geschaltetes Kapazitätselement 18.
Das Eingangssignal IN ändert sich zwischen der Spannung VDD und der Referenzspannung GND, wie in der ersten Ausführungsform. Der hochseitige Leistungsversorgungsknoten 13 empfängt eine Spannung VHG und der niedrigseitige Leistungsversorgungsknoten 14 empfängt eine Spannung VLW. Die hochseitige Leistungsversorgungsspannung VHG ist größer, als die Hochpegelspannung VDD des Eingangssignals IN. Die niedrigseitige Leistungsversorgungsspannung VLW kann die Referenzspannung GND sein oder kann niedriger als die Referenzspannung GND sein. Weiterhin kann die niedrigseitige Leistungsversorgungsspannung VLW größer sein als die Referenzspannung GND.
Jedes der Stromtreiberelemente 15 und 17 ist aus einem Widerstandselement, einer Konstantstromquelle oder einem P-Kanal MOS-Transistor, der in einem Widerstandsmodus arbeitet, gebildet.
6 ist ein Signalverlaufsdiagramm, das einen Betrieb der in 5 gezeigten Pegelumwandlungsschaltung illustriert. Bezugnehmend auf 6 wird der Betrieb der in 5 gezeigten Pegelumwandlungsschaltung nun beschrieben.
Es wird angenommen, dass zu einer Zeit t10 das Eingangssignal IN auf dem Pegel der Spannung VDD ist, der Gateknoten 19 auf dem Pegel der Spannung VHG ist, und das Ausgangssignal /OUT, das von dem Ausgangsknoten 12 erzeugt wird, auf dem Pegel der Spannung VLW ist.
Zu einer Zeit t11 fällt das Eingangssignal IN von der Spannung VDD auf die Referenzspannung GND ab und die Potentialänderung des Eingangssignals IN wird durch das Kapazitätselement 18 an den Gateknoten 19 übertragen und der Spannungspegel des Knotens 19 sinkt von der Spannung VHG auf eine Spannung von (VHG – VDD) ab. Eine parasitäre Kapazität des Gateknotens 19 wird vernachlässigt. Falls die Spannung VDD ausreichend größer ist, als der Absolutwert der Schwellenspannung des MOS-Transistors 16, ist die Gate-Source-Spannung des MOS-Transistors 16 niedriger als dessen Schwellenspannung, so dass der MOS-Transistors 16 leitend wird und einen Strom an den Ausgangsknoten 12 liefert und dementsprechend steigt der Spannungspegel des Ausgangssignals /OUT an.
Der hohe Pegel des Ausgangssignals /OUT ist um eine Ausgangsoffsetspannung ΔV2 niedriger als die Spannung VHG. Die Ausgangsoffsetspannung ΔV2 ist durch den An-Widerstand des MOS-Transistors 16, sowie einen Betrag des Stroms, der durch das Stromtreibeelement 15 getrieben wird, oder dessen Widerstandswert bestimmt. Nachdem der Spannungspegel des Gateknotens 19 gemäß dem Abfallen des Eingangssignals IN um VDD absinkt, liefert das Stromtreibeelement 17 einen Strom von dem hochseitigen Leistungsversorgungsknoten 13 und der Spannungspegel des Gateknotens 19 steigt an. Gemäß dem Ansteigen des Spannungspegels des Gateknotens 19 steigt der An-Widerstand des MOS-Transistors 16 an und der Spannungspegel des Ausgangssignals /OUT sinkt ab. Die Beträge des Treibestroms oder der Widerstandswerte der Stromtreibeelemente 15 und 17, sowie der AN-Widerstand des MOS-Transistors sind derart gesetzt, dass die Potentialänderung des Gateknotens 19 und die Potentialänderung des Ausgangssignals /OUT im wesentlichen über eine Zeitperiode des L-Pegels des Eingangssignals IN vernachlässigt werden können. Diese Bedingungen sind ähnlich denen in der ersten Ausführungsform.
Zu einer Zeit t12 steigt das Eingangssignal IN von dem Pegel der Referenzspannung GND auf den Pegel der Spannung VDD. Gemäß dem Ansteigen der Spannung des Eingangssignals IN steigt das Potential des Gateknotens 19 von der Spannung von (VHG – VDD + ΔV1) um die Spannung VDD an. Gemäß dem Ansteigen des Potentials des Gateknotens 19 wird der MOS-Transistor 16 nicht-leitend, und das Stromtreibeelement 15 entlädt den Ausgangsknoten 12 und entsprechend fällt der Spannungspegel des Ausgangsknotens 12 auf den Pegel der niedrigseitigen Leistungsversorgungsspannung VLW. Vor dem Abfallen zur Zeit t12 wird der An-Widerstand des MOS-Transistors 16 gemäß dem Ansteigen des Potentials des Gateknotens 19 aufgrund des Stroms, der von dem Stromtreibeelement 17 geliefert wird, erhöht und entsprechend ist das Ausgangssignal /OUT auf einem abgesenkten Pegel der Spannung von (VHG – ΔV3).
Wenn die in 5 gezeigte Pegelumwandlungsschaltung verwendet wird, kann die Hochpegelspannung VDD des Eingangssignals IN auf den Spannungspegel entsprechend der Spannung VHG, die höher ist als die Hochpegelspannung VDD, erhöht werden und ein Ausgangssignal /OUT mit einer Hochpegelspannung von (VHG – ΔV3), die größer ist als VDD, kann erzeugt werden. Speziell kann, wenn sich das Ausgangssignal /OUT genügend in die hohen und niedrigen Seiten ändert, die die logische Eingangsschwelle einer Schaltung in einer nachfolgenden Stufe des Ausgangsknotens 12 der Pegelumwandlungsschaltung übersteigen, die in 5 gezeigte Pegelumwandlungsschaltung als die Pegelumwandlungsschaltung zum Umwandeln der Hochpegelspannung verwendet werden.
Gemäß der zweiten Ausführungsform der Erfindung wird, wie oben beschrieben, das Gatepotential des P-Kanal MOS-Transistors, der das Ausgangssignal auf den hohen Pegel treibt, durch die Kapazitätskopplung gemäß dem Eingangssignal geändert und das Signal mit einer Hochpegelspannung, die höher ist als die Hochpegel spannung des Eingangssignals kann durch Verwenden nur der P-Kanal MOS-Transistoren als die MOS-Transistoren erzeugt werden.
Dritte Ausführungsform
7 zeigt eine Konfiguration einer Pegelumwandlungsschaltung gemäß einer dritten Ausführungsform der Erfindung. In der in 7 gezeigten Pegelumwandlungsschaltung wird eine Lastschaltung 20 vom urladenden Typ anstelle des Widerstandselements 5 in der in 1 gezeigten Pegelumwandlungsschaltung verwendet. Die Lastschaltung 20 vom urladenden Typ beinhaltet einen zwischen den hochseitigen Leistungsversorgungsknoten 3 und den Ausgangsknoten 2 geschalteten N-Kanal MOS-Transistor 21, einen N-Kanal MOS-Transistor 22, dessen Gate und Drain mit dem hochseitigen Leistungsversorgungsknoten verbunden sind und dessen Source mit einem Gateknoten 24 des MOS-Transistors 21 verbunden ist, und ein zwischen den Ausgangsknoten 2 und den Knoten 24 geschaltetes Kapazitätselement 23.
Wenn leitend, lädt der MOS-Transistor 22 den Knoten 24 auf einen Spannungspegel von (VH – Vthn), wobei Vthn eine Schwellenspannung des MOS-Transistors 22 repräsentiert. Der Rest der Konfiguration der in 7 gezeigten Pegelumwandlungsschaltung ist derselbe wie in der in 1 gezeigten Pegelumwandlungsschaltung. Entsprechende Abschnitte sind mit denselben Bezugszeichen bezeichnet und deren Beschreibung wird nicht wiederholt.
Eine Zeitbeziehung zwischen dem Eingangssignal IN und dem Ausgangssignal /OUT der in 7 gezeigten Pegelumwandlungsschaltung ist im wesentlichen dieselbe, wie die in 2 illustrierte.
Wenn das Eingangssignal IN auf einem hohen Pegel der Spannung VDD ist, ist in der in 7 gezeigten Pegelumwandlungsschal tung der Gateknoten 9 auf dem Pegel der Spannung von (VDD – VL), so dass der MOS-Transistor 6 leitend ist, und das von dem Ausgangsknoten 2 erzeugte Ausgangssignal /OUT erreicht den niedrigen Pegel entsprechend dem Pegel der Spannung –VL.
In diesem Zustand ist der Sourceknoten des MOS-Transistors 21 in der Lastschaltung 20 vom urladenden Typ auf der Seite des Ausgangsknotens 2. Selbst wenn das Potential des Knotens 24 durch das Kapazitätselement 23 gemäß dem Potentialabsinken des Ausgangsknotens 2 absinkt, ist der MOS-Transistor 22 leitend und setzt folglich das Gatepotential des MOS-Transistors 21 auf die Spannung von (VH – Vthn). Üblicherweise ist eine Spannung von (VH – Vthn – (–VL)) größer als eine Schwellenspannung des MOS-Transistors 21. Deshalb wird der MOS-Transistor 21 leitend gemacht und das Ausgangssignal /OUT erreicht den Spannungspegel, der durch die Stromtreibefähigkeiten (An-Widerstände) der MOS-Transistoren 21 und 6 bestimmt ist. Wenn die Stromtreiberfähigkeit (oder der An-Widerstand) des MOS-Transistors 21 ausreichend kleiner gemacht ist, als die Stromtreibefähigkeit (oder der An-Widerstand) des MOS-Transistors 6, kann das Ausgangssignal /OUT auf den Spannungspegel gesetzt werden, der ausreichend nah der Spannung –VL ist.
Wenn das Eingangssignal IN von dem Pegel der Spannung VDD auf den Pegel der Referenzspannung GND fällt, sinkt der Spannungspegel des Gateknotens 9 ab und der MOS-Transistor 6 wird nichtleitend. In diesem Zustand lädt der MOS-Transistor 21 den Ausgangsknoten 2, so dass dessen Spannungspegel ansteigt. Wenn der Spannungspegel des Ausgangsknotens 2 ansteigt, wird dieser Spannungsanstieg über das Kapazitätselement 23 an den Knoten 24 übertragen. Wenn der Spannungspegel des Knotens 24 die Spannung von (Vh – Vthn) übersteigt, wird der MOS-Transistor 22 nichtleitend und der Knoten 24 tritt in einen schwebenden Zustand ein. Deshalb steigt gemäß dem Ansteigen des von dem Ausgangsknoten 2 erzeugten Ausgangssignals /OUT der Spannungspegel des Knotens 24 weiter von der Spannung von (VH – Vthn) an. Wenn der Spannungspegel des Knotens 24 die Spannung von (VH + Vthn) übersteigt, liefert der MOS-Transistor 21 die Spannung VH an den Ausgangsknoten 2 und das Ausgangssignal /OUT erreicht den Pegel der Spannung VH.
Durch den Urladebetrieb des Kapazitätselements 23 kann der MOS-Transistor 21 schnell in einen tiefen An-Zustand gesetzt werden und das Ausgangssignal /OUT kann schneller erhöht werden, als das in einer Konfiguration, die Widerstandselemente oder andere verwendet.
In einem Vorgang des Fallens des Ausgangssignals /OUT von dem hohen Pegel auf den niedrigen Pegel ist der MOS-Transistor 22 in der Lastschaltung 20 vom urladenden Typ anfänglich in einem nicht-leitenden Zustand und entsprechend kann der Knoten 24 in dem Spannungspegel durch die Kapazitätskopplung von dem Kapazitätselement 23 abgesenkt werden. Entsprechend sinkt der Spannungspegel des Knotens 24 schnell auf den Spannungspegel von (VH – Vthn) und der MOS-Transistor 21 weist eine ausreichend reduzierte Stromtreibefähigkeit (oder einen ausreichend heraufgesetzten An-Widerstand) auf. Folglich kann der MOS-Transistor 6 schnell den Ausgangsknoten 2 entladen.
Durch Verwenden der in 7 gezeigten Lastschaltung 20 vom urladenden Typ ist es dementsprechend möglich, die Pegelumwandlungsschaltung zu implementieren, die schnell das Ausgangssignal /OUT ändern kann.
Im speziellen kann die in 7 gezeigte Pegelumwandlungsschaltung eine höhere Anstiegsrate des Ausgangssignals /OUT erreichen, als die in 1 gezeigte Pegelumwandlungsschaltung.
Modifikation
8 zeigt eine Konfiguration einer Modifikation der Pegelumwandlungsschaltung gemäß einer dritten Ausführungsform der Erfindung. Die in 8 gezeigte Pegelumwandlungsschaltung ist im wesentlichen dieselbe wie die in 5 gezeigte Pegelumwandlungsschaltung außer des Beinhaltens einer Lastschaltung 30 vom urladenden Typ anstelle des Stromtreibeelements 15. Die restliche Konfiguration der in 8 gezeigten Pegelumwandlungsschaltung ist dieselbe, wie die der in 5 gezeigten Pegelumwandlungsschaltung. Entsprechende Abschnitte sind mit denselben Bezugszeichen bezeichnet und deren Beschreibung wird nicht wiederholt.
Die Lastschaltung 30 vom urladenden Typ beinhaltet einen P-Kanal MOS-Transistor 31, der zwischen den Ausgangsknoten 12 und den niedrigseitigen Leistungsversorgungsknoten 14 geschaltet ist und dessen Gate mit einem Knoten 34 verbunden ist, einen P-Kanal MOS-Transistor 32, dessen Gate und Drain mit dem niedrigseitigen Leistungsversorgungsknoten 14 verbunden sind und dessen Source mit dem Knoten 34 verbunden ist, und ein zwischen den Ausgangsknoten 12 und den Knoten 34 geschaltetes Kapazitätselement 33.
In dem An-Zustand hält der MOS-Transistor 32 den Knoten 34 auf dem Spannungspegel von (VLW + Vthp), wobei Vthp einen Absolutwert der Schwellenspannung des MOS-Transistors 32 repräsentiert.
9 ist ein Signalverlaufsdiagramm, das einen Betrieb der in 8 gezeigten Pegelumwandlungsschaltung zeigt. Der Betrieb der in 8 gezeigten Pegelumwandlungsschaltung ist ähnlich der durch die Signalverläufe in 6 repräsentierten. Wenn das Eingangssignal IN von dem hohen Pegel der Spannung VDD auf den niedrigen Pegel der Spannung GND fällt, sinkt der Spannungspegel des Knotens 19 und der MOS-Transistor 16 wird angeschaltet, so dass das Ausgangssignal /OUT von dem Ausgangsknoten 12 den hohen Pegel erreicht. Wenn das Ausgangssignal /OUT ansteigt, wird der MOS-Transistor 32 leitend, selbst wenn das Potential des Knotens 34 durch die Kapazitätskopplung des Kapazitätselements 33 ansteigt und deshalb wird das Potential des Knotens 34 auf dem Spannungspegel von (VLW + Vthp) gehalten. Gemäß dem Ansteigen des Potentials des Ausgangsknotens 12 ist die Source des MOS-Transistors 31 durch den Ausgangsknoten 12 bereitgestellt. Generell ist die Spannung von (VH – (Vthp + VLW) größer als der Absolutwert Vthp der Schwellenspannung. Deshalb behält der MOS-Transistor 31 den An-Zustand. Das Ausgangssignal /OUT erreicht den Spannungspegel, der durch die Stromtreibefähigkeiten (An-Widerstände) der MOS-Transistoren 16 und 31 bestimmt ist. Durch ausreichend kleiner machen der Stromtreibefähigkeit des MOS-Transistors 31 als der des MOS-Transistors 16, kann das Ausgangssignal /OUT auf den Pegel der Spannung VH angehoben werden.
Wenn das Eingangssignal IN von der Referenzspannung GND auf die Spannung VDD ansteigt, steigt der Spannungspegel des Gateknotens 19 an und der MOS-Transistor 16 wird nicht-leitend. Zu dieser Zeit entlädt der MOS-Transistor 31 den Ausgangsknoten 12, so dass dessen Spannungspegel herabgesetzt wird. Das Kapazitätselement 33 überträgt diese Spannungspegelabsenkung des Ausgangsknotens 12 an den Knoten 34. Wenn der Spannungspegel des Knotens 34 unter die Spannung von (VLW – Vthp) absinkt, wird der MOS-Transistor 32 nichtleitend. Entsprechend tritt der Knoten 34 in den schwebenden Zustand ein und durch die Kapazitätskopplung des Kapazitätselements 33 sinkt der Spannungspegel des Knotens 34 weiter gemäß dem Absinken des Potentials des Ausgangsknotens 12 ab. Folglich tritt der MOS-Transistor 31 in einen tiefen An-Zustand ein. Dementsprechend entlädt der MOS-Transistor 31 den Ausgangsknoten 12 mit einer großen Stromtreibeleistung. Wenn das Potential des Knotens 34 auf die oder unter die Spannung von (VLW – Vthp) absinkt, sinkt das Ausgangssignal /OUT auf den Pegel der Niedrigpegelspannung von VLW ab (d. h. –VL).
Ein Betrag dieser Spannungsänderung des Knotens 34 ist durch die Kapazitätsdivision durch das Kapazitätselement 33 und die parasitäre Kapazität des Knotens 34 bestimmt. Durch ausreichendes Erhöhen des Kapazitätswerts des Kapazitätselements 33 kann der Spannungspegel des Knotens 34 komplett gemäß dem Ausgangssignal /OUT geändert werden und der MOS-Transistor 31 kann zwischen dem tiefen An-Zustand und dem flachen An-Zustand umgeschaltet werden, so dass das Ausgangssignal /OUT von dem Ausgangsknoten 12 geändert werden kann.
Speziell hat die in 8 gezeigte Pegelumwandlungsschaltung die Funktion des Umwandelns des Pegels der Hochpegelspannung und kann weiterhin die Abfallrate des Ausgangssignals /OUT verglichen mit dem Fall, in dem das in 5 gezeigte Stromtreiberelement verwendet wird, erhöhen.
Gemäß der dritten Ausführungsform der Erfindung wird, wie oben beschrieben, die Lastschaltung vom urladenden Typ als das Lastelement für den Ausgangsknoten verwendet und folglich kann das pegelumgewandelte Signal schnell ausgegeben werden.
Vierte Ausführungsform
10 zeigt eine Konfiguration eine Pegelumwandlungsschaltung gemäß einer vierten Ausführungsform der Erfindung. Die in 10 gezeigte Pegelumwandlungsschaltung beinhaltet weiterhin eine Ausgangsassestierschaltung 40, die das Ausgangssignal /OUT auf einem konvertierten Pegel für einen Endausgangsknoten 50 gemäß einem am Ausgangsknoten 2 erzeugten Signal erzeugt. Ein Schaltungsabschnitt, der ein Signal an dem Ausgangsknoten 2 gemäß dem an den Eingangsknoten 1 angelegten Eingangssignal IN erzeugt, weist dieselbe Konfiguration auf, wie der in der in 1 gezeigten Pegelumwandlungsschaltung. Entsprechende Abschnitte sind mit denselben Bezugszeichen bezeichnet und deren Beschreibung wird nicht wiederholt.
Die Ausgangsassestierschaltung 40 weist einen N-Kanal MOS-Transistor 41 auf, der zwischen den hochseitigen Leistungsversorgungsknoten 3 und den Endausgangsknoten 50 geschaltet ist und dessen Gate mit einem Knoten 45 verbunden ist, einen N-Kanal MOS-Transistor 42, dessen Gate und Drain mit dem hochseitigen Leistungsversorgungsknoten 3 verbunden sind sowie dessen Source mit dem Knoten 45 verbunden ist, einen N-Kanal MOS-Transistor 43, der zwischen den hochseitigen Leistungsversorgungsknoten 3 und den Ausgangsknoten 2 geschaltet ist und dessen Gate mit dem Knoten 45 verbunden ist, ein Kapazitätselement 45, das zwischen den Ausgangsknoten 2 und den Knoten 45 geschaltet ist, und einen N-Kanal MOS-Transistor 46, der zwischen den Endausgangsknoten 50 und den niedrigseitigen Leistungsversorgungsknoten 4 geschaltet ist und dessen Gate mit dem Gateknoten 9 verbunden ist.
In der in 10 gezeigten Pegelumwandlungsschaltung weist die anfängliche Eingangsstufe, die das Eingangssignal IN empfängt und den Ausgangsknoten 2 entlädt, dieselbe Konfiguration auf, wie die der in 1 gezeigten Pegelumwandlungsschaltung. Entsprechende Abschnitte sind mit denselben Bezugszeichen bezeichnet und deren Beschreibung wird nicht wiederholt.
11 ist ein Signalverlaufsdiagramm, das einen Betrieb der in 10 gezeigten Pegelumwandlungsschaltung illustriert. Bezugnehmend auf 11 wird nun der Betrieb der in 10 gezeigten Pegelumwandlungsschaltung beschrieben.
Das an den Eingangsknoten 1 angelegte Eingangssignal IN ändert sich zwischen der Spannung VDD und der Referenzspannung GND. Gemäß dem Eingangssignal IN ändert sich der Spannungspegel des Gateknotens 9 zwischen der Spannung –VL und der Spannung (VDD – VL). Es wird nun angenommen, dass eine Spannungsänderung ΔV, die durch Entladen durch das Widerstandselement 7 verursacht wird, ausreichend klein ist. Zusätzlich wird angenommen, dass die parasitäre Kapazität des Gateknotens 9 ausreichend kleiner als der Kapazitätswert des Kapazitätselements 8 und im wesentlichen vernachlässigbar ist.
Wenn der Ausgangsknoten 2 auf dem niedrigen Pegel der Spannung –VL ist, hält der MOS-Transistor 42 den Knoten 45 auf dem Pegel der Spannung von (VH – Vthn).
Wenn das Eingangssignal IN von der Referenzspannung GND auf die Spannung VDD ansteigt, steigt der Spannungspegel des Gateknotens 9 an, der MOS-Transistor 6 weist einen reduzierten An-Widerstand auf, so dass der Spannungspegel des Ausgangsknotens 2 herabgesetzt wird. In diesem Zustand hält der MOS-Transistor 42 den Knoten 45 auf dem Pegel der Spannung von (VH – Vthn). Deshalb hält der MOS-Transistor 41 den An-Zustand und der Spannungspegel des Ausgangsknotens 2 wird auf dem Spannungspegel gehalten, der durch die Stromtreibefähigkeiten (oder die An-Widerstände) der MOS-Transistoren 43 und 6 bestimmt ist.
Bei dem oben beschriebenen Vorgang wird der MOS-Transistor 46 ebenfalls eingeschaltet und der Spannungspegel des Ausgangssignals /OUT von dem Endausgangsknoten 50 sinkt ab. Da der MOS-Transistor 41 ebenfalls leitend ist, ist der abgesenkte Spannungspegel des Ausgangssignals /OUT durch die Stromtreibefähigkeiten (oder An-Widerstände) der MOS-Transistoren 41 und 46 bestimmt. Wenn der MOS-Transistor 41 derart konfiguriert ist, dass die Stromtreibefähigkeit ausreichend kleiner ist als die des MOS-Transistors 46, oder derart konfiguriert ist, dass der An-Widerstand ausreichend größer ist als der des MOS-Transistors 46, kann die Niedrigpegelspannung des Ausgangssignals /OUT im wesentlichen gleich der Spannung –VL gemacht werden.
Wenn das Eingangssignal IN von der Spannung VDD auf die Referenzspannung GND abfällt, sinkt der Spannungspegel des Gateknotens 9 ab, so dass die Spannung vom Gate zur Source des MOS-Transistors 6 gleich dessen oder niedriger als dessen Schwellenspannung wird und der MOS-Transistor 6 wird ausgeschaltet. Entsprechend wird der Ausgangsknoten 2 durch den MOS-Transistor 43 geladen und dessen Spannungspegel steigt an. Das Kapazitätselement 44 überträgt diesen Potentialanstieg des Ausgangsknotens 2 an den Knoten 45 und der MOS-Transistor 42 wird nichtleitend und dementsprechend steigt der Spannungspegel des Knotens 45 weiter von dem vorgeladenen Spannungspegel an. Antwortend sinkt der An-Widerstand des MOS-Transistors 43 ab (die Stromtreibeleistung steigt) und der Spannungspegel des Ausgangsknotens 2 steigt schnell an und dieser Spannungsanstieg des Ausgangsknotens 2 wird an den Knoten 45 rückgekoppelt. Entsprechend lädt der MOS-Transistor 43 den Ausgangsknoten 2 auf den Pegel der Spannung VH auf. Der Spannungspegel des Knotens 45 steigt von der vorgeladenen Spannung von (VH – Vthn) um (VH + VL – ΔV) an. Durch diesen Spannungsanstieg des Knotens 45 tritt der MOS-Transistor 41 in den tiefen An-Zustand ein und lädt schnell den Ausgangsknoten 50, so dass das Ausgangssignal /OUT auf den Pegel der Spannung VH angehoben wird. In diesem Zustand ist die Gate-Source-Spannung des MOS-Transistors 46 gleich oder niedriger als die Schwellenspannung und der MOS-Transistor 46 ist in dem nicht-leitenden Zustand, ähnlich dem MOS-Transistor 6.
Der leitende Zustand und der nicht-leitende Zustand, die oben beschrieben wurden, repräsentieren den Zustand des Treibens des Stroms bzw. den Zustand des Unterbrechens des Stroms.
Selbst die in 10 gezeigte Pegelumwandlungsschaltung kann das Signal, das sich zwischen der Spannung VDD und der Referenzspannung GND ändert, in das Signal umwandeln, das sich zwi schen der Spannung VH und der Spannung –VL (+ΔV) ändert. Speziell wird der Ausgangsknoten 50 den MOS-Transistor 41 verwendend aufgeladen. Selbst wenn eine kapazitive Last mit dem Ausgangsknoten 50 verbunden ist, kann deshalb der Spannungspegel des Knotens 45 schnell auf die Spannung von (VH + VL – ΔV) ohne einen Einfluss durch eine solche kapazitive Last erhöht werden. Wenn das Ausgangssignal /OUT abfällt, kann das Potential des Knotens 45 von dem hohen Spannungspegel auf den Pegel der vorgeladenen Spannung von (VH – Vthn) ohne einen Einfluss durch die kapazitive Last zurückgeführt werden. Folglich kann das Ausgangssignal /OUT schnell von dem hohen Pegel auf den niedrigen Pegel abfallen.
Modifikation
12 zeigt eine Modifikation der Pegelumwandlungsschaltung gemäß der vierten Ausführungsform der Erfindung. Die in 12 gezeigte Pegelumwandlungsschaltung beinhaltet zusätzlich in der in 8 gezeigten Pegelumwandlungsschaltung eine Gegentaktstufe 60 zum Treiben eines Endausgangsknotens 62 gemäß den Spannungen an dem Gateknoten 19 und dem Knoten 34. Ansonsten ist die Konfiguration der in 12 gezeigten Pegelumwandlungsschaltung die gleiche, wie in der in 8 gezeigten Pegelumwandlungsschaltung. Entsprechende Abschnitte sind mit denselben Bezugszeichen bezeichnet und deren Beschreibung wird nicht wiederholt.
Die Gegentaktstufe 60 beinhaltet einen P-Kanal MOS-Transistor 65, der zwischen den hochseitigen Leistungsversorgungsknoten 13 und den Endausgangsknoten 62 geschaltet ist und dessen Gate mit dem Knoten 19 verbunden ist, und einen P-Kanal MOS-Transistor 66, der zwischen den Endausgangsknoten 62 und den niedrigseitigen Leistungsversorgungsknoten 14 geschaltet ist und dessen Gate mit dem Knoten 34 verbunden ist.
In der Konfiguration der in 12 gezeigten Pegelumwandlungsschaltung ist das Kapazitätselement 33 der Lastschaltung vom Urladetyp von dem Endausgangsknoten 62 isoliert. Deshalb kann der Urladeeffekt des Kapazitätselements 33 ohne einen Einfluss durch die kapazitive Last an dem Endausgangsknoten 62 komplett erhöht werden und das Ausgangssignal /OUT kann schnell erzeugt werden. Betriebssignalverläufe der in 12 illustrierten Pegelumwandlungsschaltung sind ähnlich den in 9 illustrierten. Es ist möglich, das Ausgangssignal /OUT schnell von der Spannung VHG auf die Spannung VLW (= –VL) zu erhöhen, wobei ein Faktor wie z. B. eine parasitäre Kapazität vernachlässigt ist.
Gemäß der vierten Ausführungsform der Erfindung ist, wie oben beschrieben, die Lastschaltung vom Urladetyp von dem Endausgangsknoten isoliert und die Gegentaktstufe treibt den Endausgangsknoten. Folglich kann das Ausgangssignal schnell geändert werden.
Fünfte Ausführungsform
13 zeigt eine Struktur einer Pegelumwandlungsschaltung gemäß einer fünften Ausführungsform der Erfindung. In 13 beinhaltet die Pegelumwandlungsschaltung eine Eingangsstufe 100, die das an den Eingangsknoten 1 anliegende Eingangssignal IN in ein Signal umwandelt, das sich zwischen den Spannung VH und –VL an einem Knoten A ändert, eine Gegentaktstufe 110 zum Treiben eines Knotens B gemäß von der Eingangsstufe 100 angelegten komplementären Signalen, eine Treibestufe 120 vom urladenden Typ zum Treiben eines Knotens C gemäß einem Ausgangssignal der Gegentaktstufe 110 und eine Endtreibestufe 130 zum Treiben eines Ausgangsknotens 150 gemäß den Ausgangssignalen der Eingangsstufe 100, der Gegentaktstufe 110 und der Treiberstufe 120 vom urladenden Typ, sowie des Endausgangssignales OUT.
Die Eingangsstufe 100 weist eine ähnliche Konfiguration wie die der in 7 gezeigten Pegelumwandlungsschaltung auf und beinhaltet ein Kapazitätselement 8, das das Eingangssignal IN an den Gateknoten 9 überträgt, ein Widerstandselement 7, das zwischen den Gateknoten 9 und eine niedrigseitige Leistungsversorgungsleitung 104 geschaltet ist, einen N-Kanal MOS-Transistor 6, der selektiv gemäß dem Spannungspegel des Gateknotens 9 leitend gemacht wird, um den Knoten A auf den Spannungspegel entsprechend dem Pegel der Spannung –VL auf der niedrigseitigen Leistungsversorgungsleitung 104 zu treiben, einen N-Kanal MOS-Transistor Q1, der zwischen eine hochseitige Leistungsversorgungsleitung 102 und den Knoten A geschaltet ist, einen N-Kanal MOS-Transistor Q2 zum Übertragen einer Spannung von (VH – Vthn) an das Gate des MOS-Transistors Q1, wenn er leitend gemacht ist, und ein Kapazitätselement CP1, das zwischen ein Gate des MOS-Transistors Q1 und den Knoten A geschaltet ist.
Die Eingangsstufe 100 arbeitet ähnlich der in 7 gezeigten Pegelumwandlungsschaltung und wandelt ein Eingangssignal IN, das sich zwischen den Spannungen VDD und GND ändert, in ein Signal um, das sich zwischen der Spannung VH und der Spannung – –VL am Knoten A ändert.
In der folgenden Beschreibung werden die Einflüsse, die auf die Spannungspegel des Ausgangssignals und des Eingangssignals aufgrund der parasitären Kapazität eines internen Knotens ausgeübt werden können, der durch das Widerstandselement 7 und die Stromtreibeleistungen (oder An-Widerstände) der MOS-Transistoren entlädt, vernachlässigt und es wird angenommen, dass jede Schaltung als eine Verhältnisschaltung arbeitet, die das Ausgangssignal jeder Stufe zwischen Spannungen von VH und –VL ändert. Zusätzlich wird angenommen, dass die MOS-Transistoren 6 und Q1–Q15 jeweils eine Schwellenspannung Vthn aufweisen.
Die Gegentaktstufe 110 beinhaltet einen N-Kanal MOS-Transistor Q3 zum Liefern eines Stroms von der hochseitigen Leistungsversorgungsleistung 102 an den Knoten B gemäß dem Signal am Knoten A, und einen N-Kanal MOS-Transistor Q4 zum Liefern eines Stroms von dem Knoten B an die niedrigseitige Leistungsversorgungsleitung 104 gemäß dem Signal am Gateknoten 9.
Wenn das Eingangssignal IN von dem niedrigen Pegel auf den hohen Pegel ansteigt, wird in der Gegentaktstufe 110 der MOS-Transistor Q4 leitend, so dass der Spannungspegel des Knotens B abgesenkt wird. Bei diesem Vorgang sinkt der Spannungspegel des Ausgangsknotens A der Eingangsstufe 100 ab und die Spannungsdifferenz zwischen den Knoten A und B ändert sich auf oder unter Vthn. Antwortend wird der MOS-Transistor Q3 nichtleitend und die Spannung an dem Knoten B sinkt auf den Pegel der niedrigseitigen Leistungsversorgungsspannung –VL ab. Wenn der Spannungspegel des Eingangssignals IN absinkt, sinkt der Spannungspegel des Gateknotens 9 ab, sodass der MOS-Transistor Q4 ausgeschaltet wird. Der MOS-Transistor Q1 hebt den Pegel des Knotens A auf die Spannung VH an und antwortend lädt der MOS-Transistor Q3 den Knoten B auf den Pegel von (VH-Vthn).
In der Gegentaktstufe 110 ändert sich das Gatepotential des MOS-Transistors Q3, nachdem sich das Gatepotential des MOS-Transistors Q4 ändert. Deshalb wird in dem Vorgang des Ladens des Knotens B der MOS-Transistor Q3 leitend, nachdem der MOS-Transistor Q4 nichtleitend wird und deshalb tritt ein Durchgangsstrom kaum auf. Bei dem Vorgang des Entladens des Knotens B wird der MOS-Transistor Q3 nichtleitend, nachdem der MOS-Transistor Q4 leitend wird. Unter Berücksichtigung der Offsetspannung ist das Gatepotential des MOS-Transistors Q3 gleich (–VL + ΔV). Wenn diese Spannung ΔV (d. h. die Ausgangsoffsetspannung in der Eingangsstufe 100) ausreichend kleiner ist, als die Schwellenspannung Vthn des MOS-Transistors Q3, kann deshalb der MOS-Transistor Q3 zuverlässig in den Ausschaltezustand gesetzt werden. In dieser Gegentaktstufe 110 fließt deshalb der Durchgangsstrom nur bei dem Vorgang des Entladens des Knotens B und folglich wird der Strom (Gleichstrom) nur für eine kurze Schaltzeitperiode aufgenommen.
Die Treibestufe 120 vom urladenden Typ beinhaltet einen N-Kanal MOS-Transistor Q7 zum Treiben des Knotens C auf den Pegel der niedrigseitigen Leistungsversorgungsspannung –VL gemäß dem Signal am Ausgangsknoten B in der Gegentaktstufe 110, einen N-Kanal MOS-Transistor Q5, der zwischen die hochseitige Leistungsversorgungsleitung 102 und den Knoten C geschaltet ist, ein Kapazitätselement CP2, das zwischen das Gate des MOS-Transistors Q5 und den Knoten C geschaltet ist, und einen N-Kanal MOS-Transistor Q6 zum Laden des Gates des MOS-Transistors Q5 auf die Spannung von (VH – Vthn), wenn er leitend gemacht ist.
Die Treibestufe 120 vom urladenden Typ arbeitet im wesentlichen auf die gleiche Art wie die Eingangsstufe 100. Wenn der Spannungspegel des Ausgangsknotens B der Gegentaktstufe 110 ansteigt, wird der MOS-Transistor Q7 angeschaltet und der Knoten C wird auf den Pegel der niedrigseitigen Leistungsversorgungsspannung –VL (der Pegel, der durch die An-Widerstände oder Stromtreibefähigkeiten der MOS-Transistoren Q5 und Q7 bestimmt ist) getrieben. Wenn der Spannungspegel des Ausgangsknotens B der Gegentaktstufe 110 absinkt, wird der MOS-Transistor Q7 nichtleitend. In diesem Zustand lädt der MOS-Transistor Q5 den Knoten C und dessen Gatepotential wird durch den Vorladevorgang durch das Kapazitätselement CP2 erhöht und der Knoten C wird auf den Pegel der Spannung VH getrieben. Deshalb ändert sich der Knoten C zwischen den Spannungen VH und –VL.
Die Ausgangstreibestufe 130 des verhältnislosen urladenden Typs beinhaltet einen N-Kanal MOS-Transistor Q8, der einen Knoten D mit einem Strom lädt, der von der hochseitigen Leistungsversor gungsleitung 102 gemäß dem Signal am Ausgangsknoten A der Eingangsstufe 100 zugeführt wird, einen N-Kanal MOS-Transistor Q12, der einen Strom von dem Knoten D an die niedrigseitige Leistungsversorgungsleitung 104 gemäß einem Ausgangssignal OUT an dem Endausgangsknoten 150 entlädt, einen N-Kanal MOS-Transistor Q13, der leitend wird, so dass ein Knoten E auf den Spannungspegel der niedrigseitigen Leistungsversorgungsleitung 104 entladen wird, wenn der Spannungspegel des Knotens D auf dem hohen Pegel ist, ein zwischen die Knoten E und F geschaltetes Kapazitätselement CP3, einen N-Kanal MOS-Transistor Q14, der Knoten F gemäß dem Signal am Ausgangsknoten B der Gegentaktstufe 110 entlädt, einen N-Kanal MOS-Transistor Q10, der den Knoten F von der hochseitigen Leistungsversorgungsleitung 102 gemäß dem Signal von dem Ausgangsknoten C der Treibestufe 120 vom urladenden Typ lädt, einen N-Kanal MOS-Transistor Q9, der zwischen die hochseitige Leistungsversorgungsleitung 102 und den Knoten E geschaltet ist und dessen Gate mit dem Knoten F verbunden ist, einen N-Kanal MOS-Transistor Q11, der einen Strom von der hochseitigen Leistungsversorgungsleitung 102 gemäß der Signalspannung an dem Knoten F an den Ausgangsknoten 150 liefert, und einen N-Kanal MOS-Transistor Q15, der selektiv gemäß dem Signal, das von dem Ausgangsknoten B der Gegentaktstufe 110 ausgegeben wird, leitend gemacht wird, so dass der Endausgangsknoten 150 auf den Pegel der Spannung –VL getrieben wird.
In der Endausgangstreibestufe 130 vom verhältnislosen urladenden Typ, dessen detaillierte Vorgänge unten beschrieben werden, wird ein Pfad des Stroms von der hochseitigen Leistungsversorgungsleitung 102 zu der niedrigseitigen Leistungsversorgungsleitung 104 durch Verwenden der Verzögerung in der Änderung der Signale unterbrochen und entsprechend der Stromverbrauch reduziert. Weiter erzeugt die Endausgangstreibestufe 130 vom verhältnislosen urladenden Typ akkurat das Ausgangssignal OUT, das sich zwischen den Spannungen VH und –VL ändert.
14 ist ein Signalverlaufsdiagramm, das einen Betrieb der in 13 gezeigten Pegelumwandlungsschaltung illustriert. Der Betrieb der in 13 gezeigten Pegelumwandlungsschaltung wird nun mit Bezug auf 14 beschrieben.
Wenn das an den Eingangsknoten 1 anliegende Eingangssignal IN von der Referenzspannung GND auf die Hochpegelspannung von VDD ansteigt, wird der MOS-Transistor 6 in der Eingangsstufe 100 leitend, so dass der Pegel des Knotens A von der hochseitigen Leistungsversorgungsspannung VH auf eine Spannung nahe der niedrigseitigen Leistungsversorgungsspannung –VL abgesenkt wird. Es wird angenommen, dass die Stromtreibefähigkeiten oder An-Widerstände der MOS-Transistoren Q1 und Q6 derart eingestellt sind, dass die Ausgangsoffsetspannung der Eingangsstufe 100 im wesentlichen vernachlässigt werden kann.
In der Gegentaktstufe 110 wird der MOS-Transistor Q4 leitend, so dass der Knoten B gemäß dem Ansteigen des Spannungspegels des Gateknotens 9 in der Eingangsstufe 100 entladen wird, und er senkt den Spannungspegel des Knotens B. Wenn der Spannungspegel des Ausgangsknotens A in der Eingangsstufe 100 auf den Pegel der niedrigseitigen Leistungsversorgungsspannung –VL absinkt, sinkt dann die Gate-Source-Spannung des MOS-Transistors Q3 auf oder unter die Schwellenspannung und entsprechend wird der MOS-Transistor Q3 ausgeschaltet. Deshalb entlädt der MOS-Transistor Q4 den Knoten B auf den Pegel der niedrigseitigen Leistungsversorgungsspannung –VL.
In der Treibestufe 120 vom urladenden Typ geht der MOS-Transistor Q7 gemäß dem Absinken des Spannungspegels des Knotens B in den nichtleitenden Zustand über und der Knoten C wird durch den MOS-Transistor Q5 geladen und durch den Urladevorgang des Kapazitätselements CP2 wird der Knoten C auf den Pegel der hochseitigen Leistungsversorgungsspannung VH geladen. In diesem Zustand ist der Knoten B auf den Pegel der niedrigseitigen Leistungsversorgungsspannung –VL entladen, so dass der MOS-Transistor Q7 in dem nichtleitenden Zustand gehalten wird.
Die Ausgangstreibestufe 130 des verhältnislosen urladenden Typs arbeitet wie folgt. Erst ist das Ausgangssignal OUT auf dem niedrigen Pegel der niedrigseitigen Leistungsversorgungsspannung –VL und der MOS-Transistor Q12 ist in dem nichtleitenden Zustand. Der Ausgangsknoten A der Eingangsstufe 100 ist auf dem Spannungspegel der niedrigseitigen Leistungsversorgungsspannung –VL und der MOS-Transistor Q8 ist ebenfalls in dem nichtleitenden Zustand. In dem vorhergehenden Zyklus erreichte der Knoten D den Pegel der Spannung (VH – Vthn) gemäß dem Eingangssignal IN auf dem niedrigen Pegel. Gemäß dem Signal am Ausgangsknoten B der Gegentaktstufe 110 werden die MOS-Transistoren Q14 und Q15 zuerst in den nicht-leitenden Zustand gesetzt.
Wenn der Spannungspegel des Ausgangsknotens C der Treiberstufe 120 vom urladenden Typ ansteigt, wird der MOS-Transistor Q10 angeschaltet, so dass der Knoten F geladen wird. Bei dem Vorgang des Ladens des Knotens F durch den MOS-Transistor Q10 ist der MOS-Transistor Q14 bereits in dem AUS-Zustand gemäß dem Potential am Knoten B und deshalb ist verhindert, dass ein Strom von der hochseitigen Leistungsversorgungsleitung 102 zu der niedrigseitigen Leistungsversorgungsleitung 104 durch die MOS-Transistoren Q10 und Q14 fließt.
Wenn der Spannungspegel des Knotens F ansteigt, wird der MOS-Transistor Q11 leitend, so dass der Ausgangsknoten 150 geladen wird und der Spannungspegel des Ausgangssignals OUT ansteigt. Bei diesem Vorgang des Ladens des Ausgangsknotens 150 wird der MOS-Transistor Q11 leitend, nachdem der MOS-Transistor Q15 gemäß dem Signal an dem Ausgangsknoten B in der Gegentaktstufe 110 nichtleitend wird. Deshalb existiert kein Strompfad von der hochseitigen Leistungsversorgungsleitung 102 zu der niedrigsei tigen Leistungsversorgungsleitung 104. Wenn der Knoten D auf dem Spannungspegel von (VH – Vthn) gehalten wird, ist der Knoten E auf dem Pegel der niedrigseitigen Leistungsversorgungsspannung –VL und der Knoten F wird geladen, so dass sein Spannungspegel von der niedrigseitigen Leistungsversorgungsspannung –VL auf die Spannung von (VH – Vthn) geladen wird.
Wenn der Spannungspegel des Ausgangssignals OUT ansteigt und die Gate-Source-Spannung des MOS-Transistors Q12 dessen Schwellenspannung übersteigt, entlädt der MOS-Transistor Q12 den Knoten D, so dass dessen Spannungspegel abgesenkt wird und der MOS-Transistor Q13 wird nichtleitend.
Wenn der MOS-Transistor Q13 nichtleitend wird, erhöht der MOS-Transistor Q9 den Spannungspegel des Knotens E gemäß dem Spannungspegel des Knotens F. Wenn die Spannung des Knotens F ansteigt, während der Knoten E auf dem erhöhten Spannungspegel ist, wird der MOS-Transistor Q10 nichtleitend. Entsprechend tritt der Knoten F in den schwebenden Zustand ein und durch Kapazitätskopplung des Kapazitätselements CP3 wird der Spannungspegel des Knotens F auf die Spannung von (VH + ΔVB) gemäß dem Ansteigen des Spannungspegels des Knotens E angehoben. Deshalb lädt der MOS-Transistor Q9 den Knoten E auf den Pegel der Spannung VH. Gemäß dem Erhöhen des Spannungspegels des Knotens F steigt das Gatepotential des MOS-Transistors Q11 weiter an und das Ausgangssignal OUT von dem Ausgangsknoten 150 wird schnell auf den Pegel der Spannung VH getrieben.
Deshalb fließt beim Vorgang des Erhöhens des Spannungspegels des Ausgangssignal OUT ein Strom durch einen Pfad der MOS-Transistoren Q9 und Q13. Der Stromverbrauch kann jedoch durch ausreichendes Reduzieren der Stromtreibefähigkeiten dieser MOS-Transistoren Q9 und Q13 reduziert werden. Weiterhin fließt Gleichstrom (von der hochseitigen Leistungsversorgungsleitung 102 zu der niedrigseitigen Leistungsversorgungsleitung 104 fließend) nur für eine Zeitperiode, die einer Übergangszeit des Ausgangssignals entspricht durch die MOS-Transistoren Q9 und Q13 und folglich kann diese Zeitperiode ausreichend kurz gemacht werden. Durch angemessenes Erhöhen der Stromtreibefähigkeit des MOS-Transistors Q11 kann das Ausgangssignal OUT schnell auf den Pegel der Spannung VH getrieben werden, selbst wenn die Last des Ausgangsknotens 150 groß ist.
Wenn das Eingangssignal IN von der Hochpegelspannung VDD auf die Niedrigpegelspannung (Referenzspannung GND) fällt, erreicht der Spannungspegel des Knotens 9 in der Eingangsstufe 110 zuerst den Spannungspegel nahe der Spannung –VL. Der Spannungspegel des Knotens A steigt an und der Spannungspegel des Knotens A erreicht die hochseitige Leistungsversorgungsspannung VH.
Gemäß dem Ansteigen des Spannungspegels des Knotens A wird der MOS-Transistor Q3 in der Gegentaktstufe 110 leitend, so dass der Knoten B auf den Spannungspegel von (VH – Vthn) getrieben wird. Bei diesem Vorgang wird der MOS-Transistor Q4 bereits nichtleitend gemäß dem Spannungspegel des Knotens 9. Bei dem Vorgang des Ladens des Knotens B existiert deshalb kein Strompfad von der hochseitigen Leistungsversorgungsleitung 102 zu der niedrigseitigen Leistungsversorgungsleitung 104.
Wenn der Spannungspegel des Ausgangsknotens B in der Gegentaktstufe 110 ansteigt, entlädt der MOS-Transistor Q7 in der Treibestufe 120 vom urladenden Typ den Knoten C, so dass dessen Spannungspegel abgesenkt wird.
In der Endausgangsstufe 130 werden die MOS-Transistoren Q14 und Q15 gemäß dem Ansteigen des Spannungspegels des Ausgangsknotens B in der Gegentaktstufe 110 leitend und setzen den Spannungspegel am Knoten F auf den Pegel der Spannung –VL herab und senken außerdem den Spannungspegel des Ausgangssignals OUT. Antwortend werden die MOS-Transistoren Q9 und Q11 leitend und der MOS- Transistor Q15 treibt das Ausgangssignal OUT, das von dem Ausgangsknoten 150 erzeugt ist, auf den Pegel der niedrigseitigen Leistungsversorgungsspannung –VL.
Gemäß dem Ansteigen des Spannungspegels des Ausgangsknotens A in der Eingangsstufe 100 wird der MOS-Transistor Q8 leitend, so dass der Knoten D auf den Spannungspegel von (VH – Vthn) geladen wird, und antwortend wird der MOS-Transistor Q13 leitend, so dass der Knoten E auf den Pegel der Spannung –VL getrieben wird. Wenn der MOS-Transistor Q13 leitend ist, wird der MOS-Transistor Q9 bereits leitend in Antwort auf das Absenken des Potentials des Knotens F antwortend auf die Potentialänderung des Knotens B. Wenn der Spannungspegel des Knotens E absinkt, existiert deshalb kein Pfad von Strom, der durch die MOS-Transistoren Q9 und Q13 fließt.
Wenn der Spannungspegel des Ausgangssignals OUT abfällt, wird der MOS-Transistor Q12 nichtleitend. Bevor der MOS-Transistor Q12 in Antwort auf das Abfallen des Spannungspegels des Ausgangssignals OUT nichtleitend wird, fließt ein Strom von der hochseitigen Leistungsversorgungsleitung 102 zu der niedrigseitigen Leistungsversorgungsleitung 104 durch die MOS-Transistoren Q8 und Q12. Das Ausgangssignal OUT wird jedoch. schnell auf die niedrigseitige Leistungsversorgungsspannung –VL getrieben und deshalb kann ein Betrag des durch die MOS-Transistoren Q8 und Q12 fließenden Stromes ausreichend klein gemacht werden.
In dem stationären Zustand existiert in der Endausgangsstufe 130 kein Pfad zum Fließen eines Gleichstroms von der hochseitigen Leistungsversorgungsleitung 102 zu der niedrigseitigen Leistungsversorgungsleitung 104. Deshalb können die MOS-Transistoren Q11 und Q15 erhöhte Treibefähigkeiten aufweisen und können folglich den Endausgangsknoten schnell treiben, so dass sich das Ausgangssignal OUT ändert, selbst wenn der Ausgangsknoten 150 eine große Ausgangslastkapazität aufweist.
Die Eingangsstufe 100 und die Treibestufe 120 vom urladenden Typ sind Verhältnisschaltungen und Strom fließt sowohl durch die MOS-Transistoren Q1 und Q6, als auch die MOS-Transistoren Q5 und Q7. In der Eingangsstufe 100 und der Treibestufe 120 vom urladenden Typ ändern sich die Spannungspegel der Knoten A und C jedoch komplementär zueinander. Deshalb fließt nur Strom, wenn entweder die Eingangsstufe 100 oder die Treiberstufe 120 vom urladenden Typ ein Niedrigpegelsignal gemäß dem logischen Pegel des Eingangssignales IN ausgibt und deren Leistungsaufnahme kann im wesentlichen gleich der der Pegelumwandlungsschaltung gemacht werden, die nur eine Lastschaltung vom urladenden Typ beinhaltet.
In der Struktur der in 13 gezeigten Pegelumwandlungsschaltung, in der die N-Kanal MOS-Transistoren durch P-Kanal MOS-Transistoren ersetzt sind und in der die Spannungspolaritäten durch Liefern der Spannungen –VL und VH an die Leistungsversorgungsleitungen 102 bzw. 104 invertiert sind, kann eine ähnliche Pegelumwandlungsschaltung erreicht werden.
Wie oben beschrieben kann gemäß der fünften Ausführungsform der Erfindung eine verhältnislose Schaltung verwendet werden, um den Endausgangsknoten gemäß dem Ausgangssignal der Pegelumwandlungsstufe in der Anfangsposition zu treiben. Folglich ist es möglich, die Pegelumwandlungsschaltung zu implementieren, die das Ausgangssignal schnell mit niedriger Stromaufnahme ändern kann.
Sechste Ausführungsform
15 zeigt eine Konfiguration eines Hauptabschnitts einer Pegelumwandlungsschaltung gemäß einer sechsten Ausführungsform der Erfindung. 15 zeigt eine Konfiguration einer Umwandlungsstufe auf einer Eingangsanfangsstufe zum Treiben des Ausgangsknotens 2 gemäß dem Eingangssignal IN. Die in 15 gezeigte Umwandlungsstufe an der Eingangsanfangsstufe kann mit irgendeiner der ersten bis fünften Ausführungsformen kombiniert werden. Die in 15 gezeigte Umwandlungsstufe an der Eingangsanfangsstufe beinhaltet einen N-Kanal MOS-Transistor 200, der zwischen dem Knoten 9 und dem niedrigseitigen Leistungsversorgungsknoten 4 bereitgestellt ist, und selektiv gemäß dem Signal am Ausgangsknoten 2 leitend gemacht wird. Folglich wird der MOS-Transistor 200 z. B. anstelle des Widerstandselements 7 in der in 1 gezeigten Pegelumwandlungsschaltung verwendet.
16 ist ein Signalverlaufsdiagramm, das einen Betrieb der in 15 gezeigten Pegelumwandlungsschaltung illustriert. Bezugnehmend auf 16 wird nun der Betrieb der in 15 gezeigten Umwandlungsstufe an der Eingangsanfangsstufe beschrieben. Wenn das Eingangssignal IN auf dem Pegel der Referenzspannung GND ist, ist der Ausgangsknoten 2 auf dem Pegel der Spannung VH und der MOS-Transistor 200 hält den Knoten 9 auf dem Pegel der niedrigseitigen Leistungsversorgungsspannung –VL.
Wenn das Eingangssignal IN von dem Niedrigpegel (GND) auf den hohen Pegel (VDD) ansteigt, steigt der Spannungspegel des Knotens 9 an, so dass der MOS-Transistor 6 leitend wird, und der Spannungspegel des Knotens 2 abgesenkt wird. Der Spannungspegel des Ausgangsknotens 2 ist höher als die niedrigseitige Leistungsversorgungsspannung –VL, weil ein Schaltungsabschnitt zum Treiben des Ausgangsknotens 2 der Pegelumwandlungsstufe eine Verhältnisschaltung ist. Durch ausreichendes Reduzieren der Ausgangsoffsetspannung kann der MOS-Transistor 200 in den nichtleitenden Zustand gesetzt werden. In diesem Fall fließt nur so etwas wie ein Leckstrom in dem MOS-Transistor 200 und das Absenken des Spannungspegels am Knoten 9 tritt im Gegensatz zu dem Fall der Verwendung eines Widerstandselements nicht auf.
Folglich gibt es keine Beschränkungen der Hochpegelzeitperiode des Eingangssignals IN, was die Flexibilität der Schaltung verbessert.
Weiterhin kann das Gatepotential des MOS-Transistors 6 konstant gehalten werden und entsprechend wird der Ausgangsknoten 2 auf einem konstanten Spannungspegel gehalten. Deshalb kann ein Problem des Ansteigens der Niedrigpegelspannung am Ausgangsknoten 2 eliminiert werden und es ist möglich, eine Arbeitsspanne für die niedrigseitige Spannung der Schaltung, die die Spannung am Ausgangsknoten 2 empfängt, zu verbessern.
Modifikation
17 zeigt eine Modifikation der sechsten Ausführungsform der Erfindung. In 17 wird der P-Kanal MOS-Transistor 16 verwendet, um den Pegel der Hochpegelspannung des Eingangssignales IN umzuwandeln. In dieser Umwandlungsstufe an der Eingangsanfangsstufe ist ein P-Kanal MOS-Transistor 202, der selektiv in Antwort auf die Spannung an dem Ausgangsknoten 12 leitend gemacht wird, zwischen den hochseitigen Leistungsversorgungsknoten 3 und den Gateknoten 19 des MOS-Transistors 16 geschaltet. Mit anderen Worten verwendet die in 17 gezeigte Eingangsumwandlungsstufe den p-Kanal MOS-Transistor 202 antwortend auf das Signal am Ausgangsknoten 12 anstelle des stromtreibenden Elements 17 der in 5 gezeigten Pegelumwandlungsschaltung.
In der Konfiguration der in 17 gezeigten Eingangsumwandlungsstufe wird der Knoten 12, wenn das Eingangssignal IN den niedrigen Pegel erreicht und dementsprechend das Kapazitätselement 18 den Spannungspegel des Knotens 19 absenkt, durch den MOS-Transistor 16 geladen, so dass er den Spannungspegel nahe der hochseitigen Leistungsversorgungsspannung VH erreicht. In diesem Fall kann deshalb, falls die Offsetspannung des Aus gangsknotens 12 auf den Spannungspegel gesetzt ist, der den MOS-Transistor 202 in dem nichtleitenden Zustand hält, der MOS-Transistor 202 nichtleitend gehalten werden.
Dementsprechend kann eine solche Situation verhindert werden, dass ein ladender Strom den Spannungspegel des Knotens 19 erhöht, wenn das Eingangssignal IN auf dem niedrigen Pegel ist und folglich kann die Beschränkung auf die Niedrigpegelzeitperiode des Eingangssignals IN eliminiert werden.
Wenn das Eingangssignal IN auf den hohen Pegel steigt, wird der Knoten 19 durch das Kapazitätselement 18 auf den Pegel der hochseitigen Leistungsversorgungsspannung VH getrieben und der MOS-Transistor 16 wird nichtleitend, so dass kein nachteiliger Einfluss auf die Niedrigpegelspannung des Ausgangsknotens 12 ausgeübt wird. In diesem Zustand hält der MOS-Transistor 202 den Knoten 19 auf dem Pegel der hochseitigen Leistungsversorgungsspannung VH.
Gemäß der sechsten Ausführungsform der Erfindung ist, wie oben beschrieben, der Gateknoten des Ausgangstreibe-MOS-Transistors, der an seinem Gate das Eingangssignal durch das Kapazitätselement empfängt, mit dem MOS-Transistor verbunden, der an seinem Gate die Spannung an dem Treibeknoten des Ausgangstreibe-MOS-Transistors empfängt. Folglich ist es möglich, die Änderung im Potential des Gateknotens des Ausgangstreibe-MOS-Transistors zu unterdrücken und Beschränkungen auf die Hoch- und Niedrig-Pegelzeitperioden des Eingangssignals können eliminiert werden.
Siebte Ausführungsform
18 zeigt eine Konfiguration eines Hauptabschnitts der Pegelumwandlungsschaltung gemäß der siebten Ausführungsform der Erfindung. Die in 18 gezeigte Pegelumwandlungsschaltung weist ferner ein Widerstandselement 210 eines hohen Widerstands auf, das zwischen den Gateknoten 9 und den niedrigseitigen Leistungsversorgungsknoten 4 in der Konfiguration der in 15 gezeigten Pegelumwandlungsschaltung geschaltet ist. Die restliche Konfiguration der in 18 gezeigten Schaltung ist dieselbe wie die der in 15 gezeigten Pegelumwandlungsschaltung. Entsprechende Abschnitte sind mit denselben Bezugszeichen bezeichnet und deren Beschreibung wird nicht wiederholt.
Das Widerstandselement 210 weist einen ausreichend großen Widerstandswert RI auf. Durch Verwendung des Widerstandselements 210 wird das Anfangspotential des Gateknotens 9 auf die niedrigseitige Leistungsversorgungsspannung –VL gesetzt. Das Widerstandselement 210 weist einen ausreichend großen Widerstandswert RI auf, so dass sein Treibestrom kleiner als der Leckstrom des MOS-Transistors 200 ist. Entsprechend kann eine unnötige Änderung in dem Potentialpegel des Gateknotens 9 in dem stationären Zustand zuverlässig unterdrückt werden und das Signal kann am Ausgangsknoten 2 gemäß dem Eingangssignal IN mit dem Potential des Gateknotens 9 akkurat initialisiert produziert werden.
Obwohl in der Abbildung nicht gezeigt, kann die in 17 gezeigte Schaltung ähnlich gemäß der siebten Ausführungsform der Erfindung konfiguriert sein, so dass ein Widerstandselement eines hohen Widerstands parallel zu dem MOS-Transistor 202 geschaltet ist. In einer solchen Anordnung kann der Spannungspegel des Gateknotens 19 auf die hochseitige Leistungsversorgungsspannung VH initialisiert sein.
Gemäß der siebten Ausführungsform der Erfindung ist, wie oben beschrieben, der Ausgangstreibe-MOS-Transistor, der an seinem Gate das Eingangssignal durch das Kapazitätselement empfängt, so konfiguriert, dass das Gate mit dem Widerstandselement (strombegrenzenden Element) verbunden ist, das einen hohen Wi derstand aufweist und ist parallel mit dem MOS-Transistor geschaltet, der an seinem Gate das Ausgangsknotenpotential empfängt. Folglich kann das Gatepotential des Ausgangstreibe-MOS-Transistors auf einen vorbestimmten Spannungspegel initialisiert werden.
Achte Ausführungsform
19 zeigt eine Konfiguration eines Hauptabschnitts der Pegelumwandlungsschaltung gemäß einer achten Ausführungsform der Erfindung. Die in 19 gezeigte Pegelumwandlungsschaltung beinhaltet anstelle des in 18 gezeigten Widerstandselements 210 eines hohen Widerstands einen N-Kanal MOS-Transistor 220, der gemäß einem Ausgangssignal (Anschalt-Zurücksetz-Signal/Power-On Reset) POR einer Anschalt-Zurücksetz-Schaltung 230 (POR) leitend gemacht wird und sein Gateknoten 9 ist mit dem niedrigseitigen Leistungsversorgungsknoten 4 gekoppelt. Die restliche Konfiguration der in 19 gezeigten Pegelumwandlungsschaltung ist dieselbe, wie bei der in 18 gezeigten Pegelumwandlungsschaltung. Entsprechende Abschnitte sind mit denselben Bezugszeichen bezeichnet und deren Beschreibung wird nicht wiederholt.
Die Anschalt-Zurücksetz-Schaltung 230 arbeitet mit Arbeitsleistungsversorgungsspannungen der hoch- und niedrigseitigen Leistungsversorgungsspannungen VH und –VL. Wenn diese Spannungen VH und –VL angelegt werden, treibt die Anschalt-Zurücksetz-Schaltung 230 das Anschalt-Zurücksetz-Signal POR auf den H-Pegel der Spannung VH und hält den H-Pegel für eine vorbestimmte Periode. In dem stationären Zustand wird das Anschalt-Zurücksetz-Signal POR auf dem Pegel der niedrigseitigen Leistungsversorgungsspannung –VL gehalten.
Wie in 20 gezeigt ist, sind beide Spannungen VH und –VL vor dem Anschalten auf dem Pegel der Referenzspannung GND. Wenn die Leistungsversorgung angeschaltet wird, steigt die hochseitige Leistungsversorgungsspannung VH auf den vorbestimmten Spannungspegel (VH) und die niedrigseitige Leistungsversorgungsspannung –VL erreicht den vorbestimmten Spannungspegel (–VL). Wenn die Spannungen VH und –VL die vorbestimmten Spannungspegel erreichen oder in Antwort auf das Anschalten stabil werden, steigt das Anschalt-Zurücksetz-Signal POR, das von der Anschalt-Zurücksetz-Schaltung 230 zugeführt wird, auf den Pegel der Spannung VH an. Antwortend wird der MOS-Transistor 220 leitend, so dass er den Gateknoten 9 mit dem niedrigseitigen Leistungsversorgungsknoten 4 verbindet und der Gateknoten 9 wird auf den Pegel der Spannung –VL initialisiert.
Wenn eine vorbestimmte Zeitperiode verstreicht, erreicht das von der Anschalt-Zurücksetz-Schaltung 230 angelegte Anschalt-Zurücksetz-Signal POR den Pegel der Spannung –VL und der MOS-Transistor 220 wird ausgeschaltet. In dem normalen Betrieb wird der MOS-Transistor 220 nichtleitend gehalten und übt entsprechend keinen nachteiligen Einfluss auf den Pegelumwandlungsvorgang am Eingangssignal IN aus.
21 zeigt schematisch ein Beispiel der Konfiguration der in 19 gezeigten Anschalt-Zurücksetz-Schaltung 230. In 21 beinhaltet die Anschalt-Zurücksetz-Schaltung 230 eine VH-An-Detektierschaltung 240, die die Spannungen VDD und GND als Arbeitsspannungen empfängt und das Anschalten der hochseitigen Leistungsversorgungsspannung VH detektiert, eine VL-An-Detektierschaltung 242, die die Spannungen VDD und GND als Arbeitsspannungen empfängt und das Anschalten der niedrigseitigen Leistungsversorgungsspannung VL detektiert, und eine NAND-Schaltung 244, die die Spannungen VDD und GND als Betriebsleistungsversorgungsspannungen empfängt und Anschalt-Detektiersignale PUPH und PUPL von den An-Detektierschaltungen 240 bzw. 242 empfängt, eine Pegelumwandlungsschaltung 246 zum Umwandeln des Pegels des Ausgangssignals der NAND-Schaltung 244, und eine Einzelpulserzeugungsschaltung 248 zum Erzeugen eines einzelnen Pulssignales in Antwort auf das Ansteigen eines Ausgangssignal MPOR der Pegelumwandlungsschaltung 246.
Die VH-An-Detektierschaltung 240 beinhaltet zum Beispiel ein Kapazitätselement und ein Widerstandselement, die in Reihe zwischen den hochseitigen Leistungsversorgungsknoten und den Masseknoten geschaltet sind. Gemäß der Spannungsänderung durch die Kapazitätskopplung dieses Kapazitätselements bestimmt die VH-An-Detektierschaltung 240 z. B. mit einem Invertierer, ob die hochseitige Leistungsversorgungsspannung VH angeschaltet wird und treibt das Anschalt-Detektiersignal PUPH nach dem Anschalten auf den H-Pegel.
Die VL-An-Detektierschaltung 242 beinhaltet zum Beispiel ein Widerstandselement und ein Kapazitätselement, die in Reihe zwischen den Leistungsversorgungsknoten, der die Spannung VDD empfängt, und den niedrigseitigen Leistungsversorgungsknoten, der die niedrigseitige Leistungsversorgungsspannung –VL empfängt, geschaltet sind, und detektiert das Anschalten der niedrigseitigen Leistungsversorgungsspannung durch die Kapazitätskopplung des Kapazitätselements. Wenn die Spannung –VL angeschaltet wird, treibt die VL-An-Detektierschaltung 242 das Ausgangssignal PUPL auf den H-Pegel.
Wenn die Spannung-An-Detektiersignale PUPH und PUPL beide auf den H-Pegel der Spannung VDD sind, treibt das NAND-Gatter 244 sein Ausgangssignal auf den Pegel der Spannung GND. Wenn wenigstens eins der An-Detektiersignale PUPH und PUPL auf dem niedrigen Pegel ist, erzeugt die NAND-Schaltung 244 ein Signal auf dem Pegel der Spannung VDD.
Die Pegelumwandlungsschaltung 246 weist zum Beispiel die in 1 gezeigte Konfiguration auf und wandelt das Ausgangssig nal der NAND-Schaltung 244 in ein Signal um, das sich zwischen den Spannungen VH und –VL ändert.
Die Einzelpulserzeugungsschaltung 248 arbeitet mit den Spannungen VH und –VL als Betriebsleistungsversorgungsspannungen. Die Einzelpulserzeugungsschaltung 248 produziert ein einzelnes Pulssignal in Antwort auf das Ansteigen des Signals MPOR, das von der Pegelumwandlungsschaltung 246 empfangen wird, so dass das Anschalt-Zurücksetz-Signal POR erzeugt wird.
22 ist ein Signalverlaufsdiagramm, das einen Betrieb der in 21 gezeigten Anschalt-Zurücksetz-Schaltung 230 zeigt. Bezugnehmend auf 22 wird nun der Betrieb der in 21 gezeigten Anschalt-Zurücksetz-Schaltung 23 beschrieben.
In dieser Anschalt-Zurücksetz-Schaltung 230 wird angenommen, dass die Spannungen VDD und GND schneller stabilisiert werden als die Spannung VH und –VL.
Wenn die Spannung VH angeschaltet wird und deren Spannungspegel ansteigt, detektiert die VH-An-Detektierschaltung 240 diesen Spannungsanstieg durch die Kapazitätskopplung des internen Kapazitätselements und erhöht antwortend das Anschalt-Detektiersignal PUPH auf den hohen Pegel. Wenn die Spannung –VL angeschaltet wird und deren Spannungspegel absinkt, detektiert ähnlich die VL-An-Detektierschaltung 242 dieses Absinken des Spannungspegels durch die Kapazitätskopplung des internen Kapazitätselements und treibt das Anschalt-Detektiersignal PUPL auf den hohen Pegel. Wenn die beiden Detektiersignale PUPH und PUPL den hohen Pegel der Spannung VDD erreichen, erreicht das Ausgangssignal der NAND-Schaltung 244 den niedrigen Pegel der Spannung GND.
Die Pegelumwandlungsschaltung 246 weist zum Beispiel dieselbe Konfiguration wie die in 1 gezeigte auf und invertiert die logischen Pegel des Ausgangssignals der NAND-Schaltung 244 mit umgewandelter Signalamplitude. Deshalb steigt das von der Pegelumwandlungsschaltung 246 ausgegebene Signal MPOR in Antwort auf das Abfallen des Ausgangssignals der NAND-Schaltung 244 auf den Pegel der Spannung VH an. In Antwort auf das Ansteigen des Signals MPOR treibt die Einzelpulserzeugungsschaltung 248 das Ausgangssignal POR auf den Pegel der Spannung VH und hält es für eine vorbestimmte Zeitperiode. Wenn die vorbestimmte Zeitperiode verstreicht, treibt die Einzelpulserzeugungsschaltung 248 das Signal POR auf den Pegel der Spannung –VL.
Gemäß der Konfiguration der in 21 gezeigten Anschalt-Zurücksetz-Schaltung 230 kann deshalb das Anschalt-Zurücksetz-Signal POR in der Form des Einzelpulses erzeugt werden, nachdem die beiden Spannungen VH und –VL die vorbestimmten Spannungspegel erreichen.
Zusätzlich kann gemäß der Konfiguration der in 21 gezeigten Anschalt-Zurücksetz-Schaltung 230 das Anschalt-Zurücksetz-Signal POR unabhängig von der Anschaltreihenfolge der Spannung VH und –VL erzeugt werden, nachdem die Detektierschaltungen 240 und 242 das Anschalten dieser Spannungen VH und –VL detektieren.
In der Anordnung gemäß der achten Ausführungsform der Erfindung können all die N-Kanal MOS-Transistoren in der in 19 gezeigten Konfiguration durch P-Kanal MOS-Transistoren ersetzt werden, und der Leistungsversorgungsknoten 4 mit der hochseitigen Versorgungsspannung VH versorgt werden, so dass die Amplitude des hochseitigen Signals umgewandelt werden kann. In diesem Fall wird das Anschalt-Zurücksetz-Signal, das ein invertiertes Signal des Ausgangssignals POR der in 21 gezeigten Einzelpuls-Erzeugungsschaltung 248 ist, an das Gate des initialisierenden P-Kanal MOS-Transistors angelegt.
Gemäß der achten Ausführungsform der Erfindung wird der interne Knoten der Pegelumwandlungsschaltung gemäß dem Anschalt-Zurücksetzsignal initialisiert und kann folglich akkurat auf den vorbestimmten Spannungspegel gesetzt werden. Weiterhin wird in dem normalen Betriebsmodus der interne Knoten in den schwebenden Zustand gesetzt und der Spannungspegel des internen Knotens kann akkurat durch Kapazitätskopplung des Kapazitätselements gesetzt werden.
Die MOS-Transistoren in der ersten bis achten Ausführungsform müssen lediglich Feldeffekttransistoren sein und können MOS-Transistoren sein, die auf einem Halbleitersubstrat ausgebildet sind oder Dünnschichttransistoren (TFT), die auf einem isolierenden Substrat, wie zum Beispiel Glas, gebildet sind.
Gemäß der Erfindung ist, wie oben beschrieben, die Pegelumwandlungsschaltung aus MOS-Transistoren der einzigen Art gebildet und das Gate des Ausgangstreibetransistors wird durch das Kapazitätselement gemäß dem Eingangssignal getrieben. Deshalb kann die Spannung an dem Sourceknoten des Ausgangstreibetransistors als das Ausgangssignal des Ausgangstreibetransistors unabhängig von dem Spannungspegel eines entsprechenden logischen Pegels des Eingangssignals ausgegeben werden. Entsprechend ist es möglich, die Pegelumwandlungsschaltung zu implementieren, die eine verringerte Anzahl von Herstellungsschritten erfordert und mit niedriger Leistungsaufnahme arbeitet.

Claims

Pegelumwandlungsschaltung mit einer ersten Leistungsversorgung (4; 13) und einer zweiten Leistungsversorgung (3; 14) zum Umwandeln eines Eingangssignals (IN) mit einer Amplitude, die kleiner ist als eine Spannungsdifferenz zwischen den Spannungen der ersten und der zweiten Leistungsversorgung (4; 13, 3; 14), in ein Signal, das sich zwischen Spannungspegeln ändert, die den Spannungen der ersten und der zweiten Leistungsversorgung (4; 13, 3; 14) entsprechen, mit: einem ersten Isoliertgate-Feldeffekttransistor (6; 16), der zwischen einen Ausgangsknoten (2; 12) und die erste Leistungsversorgung (4; 13) gekoppelt ist; einem ersten Kapazitätselement (8; 18), das zwischen einen Knoten (1; 11), der das Eingangssignal (IN) empfängt, und ein Gate des ersten Isoliertgate-Feldeffekttransistors (6; 16) gekoppelt ist; einem ersten Stromtreibeelement (7; 17; 200; 202), das zwischen das Gate des ersten Isoliertgate-Feldeffekttransistors (6; 16) und die erste Leistungsversorgung (4; 13) gekoppelt ist; und einem zweiten Stromtreibeelement (5; 15; 20), das zwischen die zweite Leistungsversorgung (3; 14) und den Ausgangsknoten gekoppelt ist (2; 12) und ausgelegt ist, einen Stromfluss zwischen der zweiten Leistungsversorgung (3; 14) und dem Ausgangsknoten (2; 12) zu verursachen, unabhängig davon, ob der erste Isoliergate-Feldeffekttransistor (6; 16) leitend ist oder nicht leitend ist, wobei das erste Stromtreibeelement (7; 17; 200; 202) einen zweiten Isoliertgate-Feldeffekttransistor (200; 202) aufweist, der zwischen die erste Leistungsversorgung (4) und das Gate des ersten Isoliertgate-Feldeffekttransistors (6) gekoppelt ist, der ein Gate mit dem Ausgangsknoten (2; 12) gekoppelt aufweist und vom selben Leitungstyp ist wie der erste Isoliertgate-Feldeffekttransistor (6).
Pegelumwandlungsschaltung nach Anspruch 1, bei der die erste Leistungsversorgung (4) eine Spannung (VL) liefert, die niedriger ist als die Spannung (VH) der zweiten Leistungsversorgung (3), das Eingangssignal (IN) einen Spannungspegel aufweist, der höher ist als die Spannung der ers ten Leistungsversorgung (4), und der erste Isoliertgate-Feldeffekttransistor (6) ein N-Kanal-Isoliertgate-Feldeffekttransistor ist.
Pegelumwandlungsschaltung nach Anspruch 1 oder 2, bei der ein niedrigerer Pegel des Eingangssignals (IN) ein Massespannungspegel (GND) ist.
Pegelumwandlungsschaltung nach Anspruch 1, bei der die erste Leistungsversorgung (13) eine Spannung (VHG) liefert, die höher ist als die Spannung der zweiten Leistungsversorgung (14), und das Eingangssignal (IN) einen Spannungspegel aufweist, der niedriger ist als die Spannung der ersten Leistungsversorgung (13); und der erste Isoliertgate-Feldeffekttransistor (16) ein P-Kanal-Isoliertgate-Feldeffekttransistor ist.
Pegelumwandlungsschaltung nach einem der Ansprüche 1 bis 4, bei der das erste Stromtreibeelement (7; 17) ein strombegrenzendes Element (7a; 7b) aufweist.
Pegelumwandlungsschaltung nach einem der Ansprüche 1 bis 5 mit: einem strombegrenzenden Element (210), das parallel zu dem zweiten Isoliertgate-Feldeffekttransistor (200) geschaltet ist.
Pegelumwandlungsschaltung nach einem der Ansprüche 1 bis 6, mit: einem dritten Isoliertgate-Feldeffekttransistor (220) zum Verbinden des Gate des ersten Isoliertgate-Feldeffekttransistors (6) und der ersten Leistungsversorgung (4) in Antwort auf ein Zurücksetzsignal (POR), und der vom selben Leitungstyp ist, wie der erste Isoliertgate-Feldeffekttransistor (6).
Pegelumwandlungsschaltung nach einem der Ansprüche 1 bis 7, bei der das zweite Stromtreibeelement (5; 15; 20, 30, 40; Q1, Q2, CP1) ein strombegrenzendes Element (5a; 5b; 20; 30; 40) aufweist.
Pegelumwandlungsschaltung nach einem der Ansprüche 1 bis 5, bei der das zweite Stromtreibeelement (20; 30; 40) beinhaltet: einen zweiten Isoliertgate-Feldeffekttransistor (21; 31), der zwischen die zweite Leistungsversorgung (3; 14) und den Ausgangsknoten (2; 12) gekoppelt ist und von demselben Leitungstyp ist wie der erste Isoliertgate-Feldeffekttransistor (6; 16), einen dritten Isoliertgate-Feldeffekttransistor (22; 32), der zwischen die zweite Leistungsversorgung (3; 14) und ein Gate des zweiten Isoliertgate-Feldeffekttransistors gekoppelt ist, in einer Vorwärtsrichtung von der zweiten Leistungsversorgung diodenverbunden ist und von demselben Leitungstyp ist wie der erste Isoliertgate-Feldeffekttransistor, und ein zweites Kapazitätselement (23; 33), das zwischen den Ausgangsknoten und das Gate des zweiten Isoliertgate-Feldeffekttransistors geschaltet ist, und der Ausgangsknoten (2; 12) ein pegelumgewandeltes Signal (/OUT) erzeugt.
Pegelumwandlungsschaltung nach einem der Ansprüche 1 bis 5, bei der das zweite Stromtreibeelement (20; 30; 40) beinhaltet: einen zweiten Isoliertgate-Feldeffekttransistor (21; 31; 43), der zwischen die zweite Leistungsversorgung (3; 14) und den Ausgangsknoten (2; 12) gekoppelt ist und von demselben Leitungstyp ist wie der erste Isoliertgate-Feldeffekttransistor (6; 16), einen dritten Isoliertgate-Feldeffekttransistor (22; 32; 42), der zwischen die zweite Leistungsversorgung (3; 14) und ein Gate des zweiten Isoliertgate-Feldeffekttransistors (21; 31; 43) gekoppelt ist, in einer Vorwärtsrichtung von der zweiten Leistungsversorgung (3; 14) diodenverbunden ist, und von demselben Leitungstyp ist wie der erste Isoliertgate-Feldeffekttransistor (6; 16), und ein zweites Kapazitätselement (23; 33; 43), das zwischen den Ausgangsknoten (2; 12) und das Gate des zweiten Isoliertgate-Feldeffekttransistors (21; 31; 43) geschaltet ist, und die Pegelumwandlungsschaltung weiterhin aufweist: einen vierten Isoliertgate-Feldeffekttransistor (41; 66), der zwischen die zweite Leistungsversorgung (3; 14) und einen Endausgangsknoten (50; 62) gekoppelt ist, ein Gate mit dem Gate des zweiten Isoliertgate-Feldeffekttransistors (21; 31; 43) verbunden aufweist, und von demselben Leitungstyp ist wie der erste Isoliertgate-Feldeffekttransistor (6; 16), und einen fünften Isoliertgate-Feldeffekttransistor (46; 65), der zwischen den Endausgangsknoten (50; 62) und die erste Leistungsversorgung (4; 13) gekoppelt ist, ein Gate mit dem Gate des ersten Isoliertgate-Feldeffekttransistors (6; 16) verbunden aufweist, und von demselben Leitungstyp ist wie der erste Isoliertgate-Feldeffekttransistor (6; 16), und der Endausgangsknoten (50; 62) ein pegelumgewandeltes Signal (/OUT) erzeugt.
Pegelumwandlungsschaltung nach einem der Ansprüche 1 bis 5, bei der das zweite Stromtreibeelement (Q1, Q2, CP1) beinhaltet: einen zweiten Isoliertgate-Feldeffekttransistor (Q1), der zwischen die zweite Leistungsversorgung (102) und den Ausgangsknoten (A) gekoppelt ist und von demselben Leitungstyp ist wie der erste Isoliertgate-Feldeffekttransistor (6); einen dritten Isoliertgate-Feldeffekttransistor (Q2), der zwischen die zweite Leistungsversorgung (102) und ein Gate des zweiten Isoliertgate-Feldeffekttransistors (Q1) gekoppelt ist, in einer Vorwärtsrichtung von der zweiten Leistungsversorgung (102) diodenverbunden ist, und von demselben Leitungstyp ist wie der erste Isoliertgate-Feldeffekttransistor (6), und ein zweites Kapazitätselement (CP1), das zwischen den Ausgangsknoten (A) und das Gate des zweiten Isoliertgate-Feldeffekttransistors (Q1) geschaltet ist, und die Pegelumwandlungsschaltung weiterhin aufweist: eine Gegentaktstufe (110) zum Treiben eines ersten internen Knotens (B) gemäß einem Signal an dem Ausgangsknoten (A) und einem Signal an dem Gate (9) des ersten Isoliertgate-Feldeffekttransistors (6) und von demselben Leitungstyp wie der erste Isoliertgate-Feldeffekttransistor (6); eine interne Treibestufe (120) zum Treiben eines zweiten internen Knotens (C) gemäß einem Signal an dem ersten internen Knoten (B), die aus Isoliertgate-Feldeffekttransistoren (Q5–Q7) eines Leitungstyps gebildet ist, der mit dem Lei tungstyp des ersten Isoliertgate-Feldeffekttransistors (6) übereinstimmt; und eine Endausgangsstufe (130) zum Treiben eines Endausgangsknotens (150), so dass ein pegelumgewandeltes Signal (OUT) gemäß wenigstens einem Signal an dem Ausgangsknoten (A) und Signalen an dem ersten und an dem zweiten internen Knoten (B, C) ausgegeben wird, und die aus Isoliertgate-Feldeffekttransistoren (Q8–Q15) eines Leitungstyps gebildet kg ist, der mit dem Leitungstyp des ersten Isoliertgate-Feldeffekttransistors (6) übereinstimmt.
Pegelumwandlungsschaltung nach Anspruch 11, bei der die Gegentaktstufe (110) beinhaltet: einen vierten Isoliertgate-Feldeffekttransistor (Q4), der zwischen den ersten Leistungsversorgungsknoten (104) und den ersten internen Knoten (B) gekoppelt ist, ein Gate mit dem Gate des ersten Isoliertgate-Feldeffekttransistors (6) gekoppelt aufweist und von demselben Leitungstyp ist wie der erste Isoliertgate-Feldeffekttransistor (6); und einen fünften Isoliertgate-Feldeffekttransistor (Q3), der zwischen die zweite Leistungsversorgung (102) und den ersten internen Knoten (B) gekoppelt ist, ein Gate mit dem Ausgangsknoten (A) verbunden aufweist, und von demselben Leitungstyp ist wie der erste Isoliertgate-Feldeffekttransistor (6).
Pegelumwandlungsschaltung nach Anspruch 11, bei der die interne Treibestufe (120) beinhaltet: einen vierten Isoliertgate-Feldeffekttransistor (Q7), der zwischen den zweiten internen Knoten (C) und die erste Leistungsversorgung (104) gekoppelt ist, ein Gate mit dem ersten internen Knoten (B) gekoppelt aufweist, und von demselben Leitungstyp ist wie der erste Isoliertgate-Feldeffekttransistor (6); einen fünften Isoliertgate-Feldeffekttransistor (Q5), der zwischen die zweite Leistungsversorgung (102) und den zweiten internen Knoten (C) gekoppelt ist und von demselben Leitungstyp ist wie der erste Isoliertgate-Feldeffekttransistor (6); einen sechsten Isoliertgate-Feldeffekttransistor (Q6), der zwischen die zweite Leistungsversorgung (102) und ein Gate des fünften Isoliertgate-Feldeffekttransistors (Q5) geschaltet ist, in Vorwärtsrichtung von der zweiten Leistungsversorgung (102) diodenverbunden ist und von demselben Leitungstyp ist wie der erste Isoliertgate-Feldeffekttransistor (6); und ein zweites Kapazitätselement (CP2), das zwischen den zweiten internen Knoten (C) und das Gate des fünften Isoliertgate-Feldeffekttransistors (Q5) geschaltet ist.
Pegelumwandlungsschaltung nach Anspruch 11, bei der die Endausgangsstufe (130) beinhaltet: einen vierten Isoliertgate-Feldeffekttransistor (Q12), der zwischen einen dritten internen Knoten (D) und die erste Leistungsversorgung (104) gekoppelt ist, ein Gate mit dem Endausgangsknoten (150) gekoppelt aufweist und von demselben Leitungstyp ist wie der erste Isoliertgate-Feldeffekttransistor (6); einen sechsten Isoliertgate-Feldeffekttransistor (Q13), der zwischen einen vierten internen Knoten (E) und die erste Leistungsversorgung (104) gekoppelt ist, ein Gate mit dem dritten internen Knoten (D) verbunden aufweist und von demselben Leitungstyp ist wie der erste Isoliertgate-Feldeffekttransistor (6); einen siebten Isoliertgate-Feldeffekttransistor (Q9), der zwischen den vierten internen Knoten (E) und die zweite Leistungsversorgung (102) gekoppelt ist, ein Gate mit einem fünften internen Knoten (F) verbunden aufweist und von dem selben Leitungstyp ist wie der erste Isoliertgate-Feldeffekttransistor (6); ein drittes Kapazitätselement (CP3), das zwischen den vierten internen Knoten (E) und den fünften internen Knoten (F) geschaltet ist, einen achten Isoliertgate-Feldeffekttransistor (Q14), der zwischen den fünften internen Knoten (F) und die erste Leistungsversorgung (104) gekoppelt ist, ein Gate mit dem ersten internen Knoten (B) verbunden aufweist und von demselben Leitungstyp ist wie der erste Isoliertgate-Feldeffekttransistor (6); einen neunten Isoliertgate-Feldeffekttransistor (Q10), der zwischen den fünften internen Knoten (F) und die zweite Leistungsversorgung (102) gekoppelt ist, ein Gate mit dem zweiten internen Knoten (C) verbunden aufweist, und von demselben Leitungstyp ist wie der erste Isoliertgate-Feldeffekttransistor (6); einen zehnten Isoliertgate-Feldeffekttransistor (Q15), der zwischen den Endausgangsknoten (150) und die erste Leistungsversorgung (104) gekoppelt ist, ein Gate mit dem ersten internen Knoten (B) verbunden aufweist und von demselben Leitungstyp ist wie der erste Isoliertgate-Feldeffekttransistor (6); und einen elften Isoliertgate-Feldeffekttransistor (Q11), der zwischen den Endausgangsknoten (150) und die zweite Leistungsversorgung (102) gekoppelt ist, ein Gate mit dem fünften internen Knoten (F) verbunden aufweist und von demselben Leitungstyp ist wie der erste Isoliertgate-Feldeffekttransistor (6).