CN1574634A

CN1574634A - 可有效放大小振幅信号的振幅的电平转换电路

Info

Publication number: CN1574634A
Application number: CNA2004100597752A
Authority: CN
Inventors: 飞田洋一
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2003-06-17
Filing date: 2004-06-17
Publication date: 2005-02-02
Anticipated expiration: 2024-06-17
Also published as: US20040257111A1; JP4043409B2; TW200505161A; TWI247482B; KR100735848B1; DE102004027183B4; DE102004027183A1; JP2005012356A; CN100571037C; US7034571B2; KR20040111111A

Abstract

本发明提供一种可有效放大小振幅信号的振幅的电平转换电路。经电容元件(8)根据输入信号IN来驱动驱动输出节点(2)的N沟道驱动晶体管(6)的栅极(9)。通过将该驱动晶体管(6)的源极节点(4)的电压作为输出信号输出到输出节点，而可进行具有电压比其源极节点电压(－VL)高的电压(VDD和GND)的输入信号IN的低电平电压的电平转换。可降低电平转换电路的工序数，可实现可进行任意逻辑电平输入信号的电平转换的电平转换电路。

Description

可有效放大小振幅信号的振幅的电平转换电路

技术领域

本发明涉及转换信号振幅用的电平转换电路，尤其涉及使用一种导电型绝缘栅型场效应晶体管的电平转换电路。

背景技术

半导体装置中，广泛使用由P沟道MOS晶体管(绝缘栅型场效应晶体管)和N沟道MOS晶体管构成的CMOS电路。该CMOS电路中，根据MOS晶体管的阈值电压特性，通常在输出H电平(逻辑高电平)的信号时，导通P沟道MOS晶体管，在输出L电平(逻辑低电平)的信号时，导通N沟道MOS晶体管。由于CMOS电路在其输出信号改变时流过充放电电流，而在输出信号稳定时不流过电流，所以可降低功耗。

另外，半导体装置内，存在使用电压电平与电源电压和接地电压不同的内部电压。在内部电压比电源电压高或比接地电压低的情况下，需要将在电源电压和接地电压间变化的信号转换为在内部电压和接地电压间、电源电压和内部电压间或者第一和第二内部电压间变化的信号的电平转换电路。

在由CMOS电路构成这种电平转换电路的情况下，需要使用P和N沟道的MOS晶体管，由于制造工序数增加，故在特开2002-328643号公报中公开了使用一种MOS晶体管构成电平转换电路的例子。

在该上述文献所示的电平转换电路中，将在接地电压和电源电压VDD1间变化的信号转换为在接地电压和比电源电压VDD1高的内部电压VDD2之间变化的信号。在该上述文献所示的电平转换电路中，包括由与和二极管连接的负载元件串联连接、且由栅极接收输入信号的N沟道MOS驱动晶体管构成的输入级、由串联连接在内部电压供给节点和接地节点间的N沟道MOS晶体管构成的推挽输出级、和连接在该推挽输出级的输出节点和输入级的输入节点之间的电容元件。将该输出级的高侧MOS驱动晶体管的栅极耦合到输入级的输出节点上，而向输出级的低侧MOS驱动晶体管的栅极提供输入信号。

将电容元件用作自举电容。现在假设输入信号为低电平，输入级中驱动晶体管为截止状态，另外，输出级中低侧驱动晶体管为截止状态。在该状态下，当根据输入信号升高来自输出级的输出信号的电压电平时，因该电容元件的自举效应，使输出级的高侧MOS驱动晶体管的栅极电压比内部电压VDD2高，而生成电平为电压VDD2的信号。

当输入信号为高电平时，通过输出级的低侧MOS驱动晶体管，驱动输出信号到接地电压电平。这时，输入级的输出信号为由二极管连接的负载MOS晶体管和驱动晶体管的导通电阻决定的电压电平的低电平，输出级的高侧MOS驱动晶体管成为截止状态。

该上述现有文献在电平转换电路中仅使用了N沟道MOS晶体管，而不需要形成P沟道MOS晶体管的工序，故实现了工序数的降低。

在上述现有文献所示的电平转换电路的构成中，将输出级的高侧MOS驱动晶体管的栅极设置为悬浮状态，通过电容元件的自举作用而升高其栅极电压电平，而生成具有比输入信号的高电平电压VDD1还高的高电平电压VDD2的信号。输入信号的低电平电压和输出信号的低电平电压都是接地电压。通过将输入信号共同提供给输入级的驱动晶体管和输出级的低侧MOS驱动晶体管的栅极，而可进行输入信号的高电平电压的电平转换。

但是，在使用N沟道MOS晶体管的情况下，其输出信号的低电平电压不能比接地电压低。在输出级的低侧MOS晶体管不与接地节点耦合，而与负电压源耦合的情况下，由于即使输出级的低侧MOS驱动晶体管的栅极为接地电压，也不变为截止状态，故输出级流过贯通电流，另外，高电平电压的输出信号的电平降低。

当生成比该接地电压低的负电压电平的低电平信号时，在该专利文献1的构成中，通过使电压极性相反、MOS晶体管为P沟道而可生成负电压电平的低电平电压。但是，这时，输入信号和输出信号的高电平电压都等于电源电压电平。

因此，在该现有文件的构成中，仅使用N沟道MOS晶体管不能将输入信号的低电平电压转换为比其低电平电压更低的电压电平。同样，若仅使用P沟道MOS晶体管，则不能生成具有电平电压比输入信号的高电平电压还高的高电平电压的输出信号。

另外，在该现有文件的构成中，不能通过公共的电路结构进行输入信号的高电平电压和低电平电压两者的电平转换。

发明内容

本发明的目的是提供一种使用单一导电型MOS晶体管，就可以容易地将任何一种逻辑电平的信号电压进行电平转换的电平转换电路。

本发明的另一目的是提供一种仅使用N沟道MOS晶体管，就可以将低电平电压转换为比其更低的电平电压的电平转换电路。

本发明的又一目的是提供一种仅使用P沟道MOS晶体管，就可以将高电平电压转换为比起更高的电平电压的电平转换电路。

基于本发明的电平转换电路，具有第一电源和第二电源，将振幅比第一和第二电源的电压差小的输入信号转换为在对应于第一和第二电源电压的电压电平间变化的信号，包括：第一MOS晶体管，耦合在输出节点和所述第一电源之间；第一电容元件，耦合在接收输入信号的节点和第一MOS晶体管的栅极之间；第一电流驱动元件，耦合在第一MOS晶体管的栅极和第一电源之间；第二电流驱动元件，耦合在第二电源和输出节点之间。

第一MOS晶体管的栅极电位通过电容元件的电容耦合或充电泵的动作，以第一电源电压电平为基准随输入信号的振幅而变化。因此，可以根据输入信号，将第一MOS晶体管可靠地设置为导通/非导通状态，可以将对应于输入信号的第一电源电压的逻辑电平的电压电平转换为第一电源电压电平。

例如，在第一MOS晶体管为N沟道MOS晶体管、第一电源电压为负电压的情况下，该第一MOS晶体管的栅极在负电压和比其高的电压之间变化。因此，在输入信号为高电平时，第一MOS晶体管导通，输出信号为负电压电平，当输入信号为低电平时，第一MOS晶体管的栅极电位为负电压电平的低电平，而成为非导通状态，通过第二电流驱动元件可将输出信号设置为高电平。

在第一MOS晶体管为P沟道MOS晶体管的情况下，第一MOS晶体管的栅极电位通过电容元件，在第一电源电压和比其低的电压电平之间变化，可以根据输入信号可靠地将第一MOS晶体管设置为导通/非导通状态。当输入信号为低电平时，第一MOS晶体管的栅极电位为低电平而成为导通状态，并生成第一电源电压电平的信号来作为输出信号。

可以从下述结合附图理解的与本发明有关的详细说明中理解本发明的上述和其他目的、特征、方案和优点。

附图说明

图1是表示基于本发明实施形态1的电平转换电路的构成图；

图2是表示图1所示的电平转换电路的动作的信号波形图；

图3A和3B是表示图1所示的电阻元件的代替例的图；

图4A和4B是表示图1所示的电阻元件的另一代替例的图；

图5是概略表示基于本发明实施形态2的电平转换电路的构成的图；

图6是表示图5所示的电平转换电路的动作的信号波形图；

图7是表示基于本发明实施形态3的电平转换电路的构成的图；

图8是表示本发明实施形态3的改变例的图；

图9是表示图8所示的电平转换电路的动作的信号波形图；

图10是表示基于本发明实施形态4的电平转换电路的构成的图；

图11是表示图10所示的电平转换电路的动作的信号波形图；

图12是表示本发明实施形态4的改变例的图；

图13是表示基于本发明实施形态5的电平转换电路的构成的图；

图14是表示图13所示的电平转换电路的动作的信号波形图；

图15是基于本发明实施形态6的电平转换电路主要部分的构成的图；

图16是表示图15所示的电路的动作的信号波形图；

图17是表示本发明实施形态6的改变例的图；

图18是表示基于本发明实施形态7的电平转换电路的主要部分的构成的图；

图19是表示基于本发明实施形态8的电平转换电路的主要部分的构成的图；

图20是表示图19所示的电源接通复位电路的动作的信号波形图；

图21是概略表示图19所示的电源接通复位电路的构成的一例的图；

图22是表示图21所示的电源接通复位电路的动作的信号波形图。

具体实施方式

[实施形态1]

图1是表示基于本发明实施形态1的电平转换电路的构成图。图1所示的电平转换电路根据高电平电压为VDD、低电平为基准电压电平GND的信号IN，生成高电平为比电压VDD还高的正电压VH和低电平为比基准电压GND还低的负电压-VL的信号/OUT。电压VDD和正电压VH可以是同一电压电平，另外，电压VH也可以是与电压VDD不同的电压电平。基准电压GND提供了各电压的测量基准电平，通常为接地电压电平。

图1中，电平转换电路包括连接在高侧电源节点3和输出节点2之间的电阻元件5、连接在输出节点和负电源节点4之间的N沟道MOS晶体管6、连接在信号输入节点1和MOS晶体管6的栅极节点9之间的电容元件8以及连接在栅极节点9和低侧电源节点4之间的电阻元件7。

将正电压VH提供给高侧电源节点3，将负电压-VL提供给低侧电源节点4。

电阻元件5具有电阻值RL，另外，电阻元件7具有电阻值RG。这些电阻元件5和7充当电流驱动元件。电容元件8具有电容值Cc。

输入信号IN在电压VDD和基准电压GND之间变化。在输出节点2上生成反转输入信号IN后的输出信号/OUT。

图2是表示图1所示的电平转换电路的动作的信号波形图。下面，参照图2，说明图1所示的电平转换电路的动作。

在时刻t0，电平转换电路为稳定状态，提供给输入节点1的输入信号IN为基准电压GND电平。这时，栅极节点9通过电阻元件7，维持在负电压-VL电平，MOS晶体管6的栅极和源极电压相等，处于非导通状态。在该状态中，来自输出节点2的输出信号/OUT经电阻元件5从高侧电源节点3充电，而处于正电压VH电平。

在时刻t1，若提供给输入节点1的输入信号IN从基准电压GND升高到电压VDD电平，则经电容元件8将该电压改变传送到栅极节点9。由于栅极节点9中存在MOS晶体管6的栅极电容和栅极节点9的布线电容等寄生电容，所以这些寄生电容降低了通过电容元件8耦合到栅极节点9上的电压电平。这里，将电容元件8的电容值Cc设定为相对这些寄生电容充分大，将电压VDD的电位变化传送到栅极节点9。

另外，若由电阻元件7的电阻值RG和电容元件8的电容值Cc的乘积决定的时间常数设定为比输入信号IN的高电平期间充分大，则栅极节点9的电压从负电压-VL开始升高电压VDD，并根据由电阻元件7和电容元件8决定的时间常数，逐渐降低其电压电平。

在时刻t1，通过升高栅极节点9的电压，将电压VDD施加到MOS晶体管6的栅-源极间。若将MOS晶体管的阈值电压设定为相对该电压VDD充分低，则MOS晶体管6导通，输出节点2的电压电平降至(-VL+ΔVL1)。这里，电压ΔVL1是由电阻元件5和MOS晶体管6的导通电阻之比决定的输出补偿电压。因此，在栅极节点9的电压电平因电阻元件7的放电而降低时，MOS晶体管6的导通电阻升高，该输出补偿电压ΔVL1也提高。

在时刻t2，若输入信号IN从电压VDD降至基准电压GND，则经电容元件8将该电压变化传送到栅极节点9，栅极节点9的电压降低了电压VDD。与时刻t1相比较，若在时刻t2，栅极节点9的电压电平因经电阻元件7的放电而降低了电压ΔVH，则栅极节点9的电压电平为比负电压-VL还低的电压电平。由此，MOS晶体管6成为非导通状态，输出节点2通过电阻元件5充电，其电压电平再次成为正电压VH电平。

这里，这是因为输出节点2的电压电平在时刻t2，从-VL+ΔVL2升高为正电压VH，而MOS晶体管6的导通电阻随其栅极电位的降低而逐渐增大，输出补偿电压电平升高。

通过设置电压ΔVH和ΔVL2，使来自该输出节点2的输出信号/OUT的高电平和低电平两者处于下一级电路的输入逻辑阈值电平之外，从而，可将在电压VDD和GND之间变化的输入信号IN转换为在电压VH和电压ΔVL2-VL间变化的信号。

另外，电压ΔVH由电容元件8的电容值Cc、电阻元件7的电阻值RG和输入信号IN的高电平期间决定。由MOS晶体管6的栅-源极间电压为电压VDD-ΔVH时的沟道电阻、电阻元件5的电阻值RL来决定电压VL2。通过适当设置这些参数，可以使电压ΔVH和ΔVL2充分小。

[改变例1]

图3A是表示图1所示的电阻元件5的改变例的图。该图3A中，代替电阻元件5，在高侧电源节点3和输出节点2之间连接与该电阻元件5具有相同程度的电流驱动能力的恒定电流源5a。

图3B是表示电阻元件7的改变例的图。在该图3B所示的构成中，代替电阻元件7，在栅极节点9和低侧电源节点4之间连接与该电阻元件7具有相同程度的电流驱动能力的恒定电流源7a。

即，在这些图3A和3B所示的构成中，分别将图1所示的电平转换电路中的电阻元件5和7置换为恒定电流源5a和7a。这时，可通过恒定电流源5a的驱动电流正确设置输出信号/OUT的升迅速度。根据恒定电流源5a供给的电流和MOS晶体管6的导通电阻来决定输出信号/OUT的低电平。另外，可通过该恒定电流源7a来正确设置栅极节点9的放电速度，通过使恒定电流源7a的驱动电流量充分小，而可以使栅极节点9的电位降低量ΔVH充分小。

[改变例2]

图4A是表示图1所示的电阻元件5的另一改变例的图。图4A中，代替电阻元件5，使用将其漏极和栅极同时耦合到高侧电源节点3，在电阻模式下动作的N沟道MOS晶体管5b。

图4B是表示图1所示的电阻元件7的另一改变例的图。图4B中，代替电阻元件7，使用将栅极和漏极与栅极节点9相连，在电阻模式下动作的N沟道MOS晶体管7b。

这些MOS晶体管5b和7b在饱和区域动作，通过其导通电阻充当电阻元件。通过将这些MOS晶体管5b和7b的电流驱动能力设定为分别与电阻元件5和7的驱动电流程度相同，而可实现小占有面积的、限制了驱动电流的电流驱动元件。

另外，可通过同一制造工艺来制作MOS晶体管6和这些MOS晶体管5b和7b，所以可降低制造工序数。

如上所述，根据本发明的实施形态1，根据输入信号通过电容耦合改变驱动输出信号为低电平的N沟道MOS驱动晶体管的栅极电位，而可将输入信号的低电平电压转换为比其更低的电压电平。

[实施形态2]

图5是表示基于本发明实施形态2的电平转换电路的结构图。图5中，电平转换电路包括连接在高侧电源节点13和输出节点12之间的P沟道MOS晶体管16、连接在输出节点12和低侧电源节点14之间的电流驱动元件15、连接在高侧电源节点13和MOS晶体管16的栅极节点19之间的电流驱动元件17以及连接在接收输入信号IN的输入节点11和栅极节点19之间的电容元件18。

与实施形态1相同，输入信号IN在电压VDD和基准电压GND之间变化。向高侧电源节点13提供电压VHG，向低侧电源节点14提供电压VLW。该高侧电源电压VHG是比输入信号IN的高电平电压VDD还高的电压电平。低侧电源电压VLW可以是基准电压GND，也可以是比其低的电压。另外，该低侧电源电压VLW还可以是比基准电压GND高的电压。

电流驱动元件15和17分别由电阻元件、恒定电流源或在电阻模式下动作的P沟道MOS晶体管构成。

图6是表示图5所示的电平转换电路的动作的信号波形图。下面，参照图6，说明图5所示的电平转换电路的动作。

现在，假设在时刻t10，输入信号IN处于电压VDD电平，栅极节点19处于电压VHG电平，来自输出节点12的输出信号/OUT处于电压VLW电平的状态。

在时刻t11，若输入信号IN从电压VDD降至基准电压GND，则将该输入信号IN的电位变化经电容元件18传送到栅极节点19，节点19的电压电平从电压VHG降至电压VHG-VDD的电平。忽略栅极节点19的寄生电容。若电压VDD是比MOS晶体管16的阈值电压的绝对值充分大的电压电平，则MOS晶体管16的栅-源极间电压变为比其阈值电压低，MOS晶体管16导通，向输出节点12提供电流，并升高输出信号/OUT的电压电平。

该输出信号/OUT的高电平是比电压VHG低输出补偿电压ΔV2的电压。该输出补偿电压ΔV2由MOS晶体管16的导通电阻和电流驱动元件15所驱动的电流量或电阻值决定。栅极节点19在随输入信号IN的降低，其电压电平降低VDD后，通过电流驱动元件17从高侧电源节点13提供电流，其电压电平升高。随该栅极节点19的电压电平升高，MOS晶体管16的导通电阻增大，输出信号/OUT的电压电平降低。设置电流驱动元件15和17的驱动电流量或电阻值和MOS晶体管的导通电阻，使得这些栅极节点19的电位变化和输出信号/OUT的电位变化在输入信号IN的L电平期间可以被基本忽略。这些条件与实施形态1的情况相同。

在时刻t12，将输入信号IN从基准电压GND升至电压VDD电平。随着该输入信号IN的电压升高，栅极节点19的电位升高，而从电压VHG-VDD+ΔV1开始升高电压VDD。随着该栅极节点19的电位升高，MOS晶体管16成为非导通状态，输出节点12通过电流驱动元件15放电，其电压电平降低到低侧电源电压VLW电平。这里，在时刻t12的下降沿之前，随着由来自电流驱动元件17的电流带来的栅极节点19的电位升高，MOS晶体管16的导通电阻增大，输出信号/OUT降低到电压VHG-ΔV3电压电平。

在使用该图5所示的电平转换电路的情况下，可使输入信号IN的高电平电压VDD升高到对应于比其更高的电压VHG的电压电平，并可生成具有电压VHG-ΔV3(＞VDD)的高电平电压的输出信号/OUT。尤其，若在超过该电平转换电路的输出节点12的下一级电路的输入逻辑阈值后，该输出信号/OUT充分改变为高侧和低侧，则可将该图5所示的电平转换电路用作高电平电压的电平转换电路。

如上所述，根据本发明的实施形态2，根据输入信号通过电容耦合来改变驱动输出信号到高电平的P沟道MOS晶体管的栅极电位，并且可仅使用P沟道MOS晶体管作为MOS晶体管来生成具有比输入信号的高电平电压还高的高电平电压的信号。

[实施形态3]

图7是表示基于本发明的实施形态3的电平转换电路的构成图。该图7所示的电平转换电路使用自举型负载电路20来代替图1所示电平转换电路中的电阻元件5。该自举型负载电路20包括连接在高侧电源节点3和输出节点2之间的N沟道MOS晶体管21、将栅极和漏极连接到高侧电源节点且将源极连接到MOS晶体管21的栅极节点24上的N沟道MOS晶体管22、连接在输出节点2和节点24之间的电容元件23。

MOS晶体管22在导通时，将节点24充电到电压为VH-Vthn的电压电平。这里，Vthn表示MOS晶体管22的阈值电压。该图7所示的电平转换电路的其他结构与图1所示的电平转换电路的构成相同，对对应部分赋予同一附图标记，而省略其详细说明。

另外，该图7所示的电平转换电路的输入信号IN和输出信号/OUT的时序关系与图2所示相同。

在该图7所示的电平转换电路中，当输入信号IN为电压VDD电平的高电平时，栅极节点9的电平为电压VDD-VL，MOS晶体管6导通，来自输出节点2的输出信号/OUT的电压电平变为对应于电压-VL的低电平。

这时，自举型负载电路20中，MOS晶体管21的源极节点成为输出节点2。即使随着输出节点2的电位降低，通过电容元件23节点24的电位降低，MOS晶体管22也为导通状态，通过MOS晶体管22将MOS晶体管21的栅极电位设定为电压VH-Vthn。通常，由于电压VH-Vthn-(-VL)比MOS晶体管21的阈值电压高，所以MOS晶体管21为导通状态，输出信号/OUT的电压电平为由MOS晶体管21和6的电流驱动能力(导通电阻)决定的电压电平。通过使MOS晶体管21的电流驱动能力(导通电阻)比MOS晶体管6的电流驱动能力(或导通电阻)充分小，可将输出信号/OUT设定为充分接近于电压-VL的电压电平。

若输入信号IN从电压VDD电平降至基准电压GND电平，则栅极节点9的电压电平降低，MOS晶体管6成为非导通状态。因此，这时，输出节点2通过MOS晶体管21充电，其电压电平升高。在升高了输出节点2的电压电平的情况下，该电压升高经电容元件23被传到节点24。若节点24的电压电平比电压VH-Vthn高，则MOS晶体管22成为非导通状态，节点24成为悬浮状态。因此，随着来自该输出节点2的输出信号/OUT的升高，节点24的电压电平进一步从电压VH-Vthn升高，若其比电压VH+Vthn还高，则MOS晶体管21向其输出节点2提供电压VH，且输出信号/OUT的电压电平变为电压VH电平。

通过电容元件23的自举作用，可以迅速地使MOS晶体管21成为深导通状态，与使用电阻元件等的构成相比，可以迅速提高输出信号/OUT。

另外，当该输出信号/OUT从高电平向低电平降低时，由于自举型负载电路20中MOS晶体管22最初为非导通状态，故通过电容元件23的电容耦合，节点24的电压电平降低，该节点24的电压电平也可迅速降至电压VH-Vthn电平，MOS晶体管21充分减小其电流驱动能力(或导通电阻充分小)，从而可以迅速地通过MOS晶体管6对输出节点2进行放电。

因此，通过利用该图7所示的自举型负载电路20，可以实现可迅速改变输出信号/OUT的电平转换电路。

尤其，在该图7所示的电平转换电路中，与图1所示的电平转换电路相比较，可提高输出信号/OUT的升迅速度。

[改变例]

图8表示基于本发明的实施形态3的电平转换电路的改变例的构成图。该图8所示的电平转换电路等效于以自举型负载电路30来置换图5所示的电平转换电路的电流驱动元件15。该图8所示的电平转换电路的其他构成与图5所示的电平转换电路的构成相同，对对应部分赋予同一附图标记，而省略其详细说明。

自举型负载电路30包括在输出节点12和低侧电源节点14之间耦合、且将栅极连接到节点34的P沟道MOS晶体管31、将栅极和漏极连接到低侧电源节点14、且将源极连接到节点34的P沟道MOS晶体管32和连接在输出节点12和节点34之间的电容元件33。

MOS晶体管32在导通时，将节点34的电压维持在VLW+Vthp的电平。这里，Vthp表示MOS晶体管32的阈值电压的绝对值。

图9是表示图8所示的电平转换电路的动作的信号波形图。该图8所示的电平转换电路的动作与由图6的信号波形表示的电路相同。若输入信号IN从电压VDD电平的高电平降至电压GND电平的低电平，则节点19的电压电平降低，MOS晶体管16导通，来自输出节点12的输出信号/OUT变为高电平。在该输出信号/OUT升高时，即使通过电容元件33的电容耦合，节点34的电位升高，MOS晶体管32也变为导通状态，将节点34的电位维持在电压VLW+Vthp的电压电平。随着输出节点12的电位升高，MOS晶体管31的源极为输出节点12。通常，由于电压VH-(Vthp+VLW)比阈值电压的绝对值Vthp大，所以MOS晶体管31维持导通状态。输出信号/OUT成为由MOS晶体管16和31的电流驱动能力(或导通电阻)决定的电压电平。通过使MOS晶体管31的电流驱动能力相对MOS晶体管16的电流驱动能力充分小，可使输出信号/OUT升高到电压VH的电平。

若输入信号IN从基准电压GND升高到电压VDD，则栅极节点19的电压电平升高，MOS晶体管16移动到非导通状态。这时，输出节点12通过MOS晶体管31放电，其电压电平降低。将该输出节点12的电压电平下降通过电容元件33传送到节点34，若该节点34的电压电平比电压VLW+Vthp低，则MOS晶体管32成为非导通状态。因此，节点34成为悬浮状态，通过电容元件33的电容耦合，节点34的电压电平随输出节点12的电位下降进一步降低，MOS晶体管31变为深导通状态。因此，当MOS晶体管31以大电流驱动能力对输出节点12放电，节点34的电位降低到电压VLW-Vthp以下时，将输出信号/OUT降至低电平电压VLW(-VL)电平。

通过电容元件33的电容值和节点34的寄生电容的电容分割来设置该节点34的电压变化量。因此，通过充分大地设定电容元件33的电容值，使节点34的电压电平随输出信号/OUT而充分变化，可使MOS晶体管31在深导通状态和浅导通状态之间切换，并可使来自输出节点12的输出信号/OUT变化。

即，该图8所示的电平转换电路具有高电平电压的电平转换功能，与使用图5所示的电流驱动元件的情况相比，可以更迅速地降低输出信号/OUT。

如上所述，根据本发明的实施形态3，使用自举型负载电路作为输出节点的负载元件，可以迅速输出电平转换后的信号。

[实施形态4]

图10是表示基于本发明实施形态4的电平转换电路的构成图。在该图10所示的电平转换电路的构成中，进一步设置根据输出节点2上生成的信号，向最终输出节点50生成电平转换后的信号/OUT的输出辅助电路40。根据提供给输入节点1的输入信号IN而向输出节点2生成信号的电路部分与图1所示的电平转换电路的构成相同，对于对应部分赋予同一附图标记，而省略其详细说明。

该输出辅助电路40包括连接在高侧电源节点3和最终输出节点50之间、且其栅极连接到节点45的N沟道MOS晶体管41、将栅极和漏极连接到高侧电源节点3且将源极连接到节点45的N沟道MOS晶体管42、连接在高侧电源节点3和输出节点2之间且将其栅极连接到节点45的N沟道MOS晶体管43、连接在输出节点2和节点45之间的电容元件45以及连接在最终输出节点50和低侧电源节点4之间且将其栅极连接到栅极节点9的N沟道MOS晶体管46。

接收图10所示的电平转换电路的输入信号IN而对输出节点2放电的输入初级的构成与图1所示的电平转换电路的构成相同，对对应部分赋予同一附图标记，而省略其详细说明。

图11是表示图10所示的电平转换电路的动作的信号波形图。下面，参照图11，说明图10所示的电平转换电路的动作。

提供给输入节点1的输入信号IN在电压VDD和基准电压GND之间变化。根据该输入信号IN，栅极节点9的电压电平在电压-VL和电压VDD-VL之间变化。这里，设由电阻元件7的放电引起的电压变化ΔV充分小。另外，设与电容元件8的电容值相比，栅极节点9的寄生电容充分小到可忽略的程度。

当输入节点2为电压-VL电平的低电平时，节点45通过MOS晶体管42维持在电压VH-Vthn的电平。

若输入信号IN从基准电压GND升高到电压VDD，则栅极节点9的电压电平升高，MOS晶体管6的导通电阻变小，输出节点2的电压电平降低。该状态下，节点45的电压电平通过MOS晶体管42维持为电压VH-Vthn的电平。因此，MOS晶体管41维持导通状态，输出节点2的电压电平维持在由MOS晶体管43和6的电流驱动能力(或导通电阻)决定的电压电平。

这时，MOS晶体管46导通，来自最终输出节点50的输出信号/OUT的电压电平降低。由于MOS晶体管41也处于导通状态，所以通过MOS晶体管41和46的电流驱动能力(或导通电阻)来决定该输出信号/OUT的低电平电压。通过使MOS晶体管41的电流驱动能力相对MOS晶体管46的电流驱动能力充分小，或使该MOS晶体管41的导通电阻相对MOS晶体管46的导通电阻充分高，而可以将输出信号/OUT的低电平电压大致设置为电压-VL的电平。

若将输入信号IN从电压VDD降至基准电压GND，则栅极节点9的电压电平降低，MOS晶体管6的栅极和源极节点间的电压小于其阈值电压，而成为非导通状态。由此，输出节点2通过MOS晶体管43充电，其电压电平升高。将该输出节点2的电压升高通过电容元件44传送到节点45，MOS晶体管42变为非导通状态，节点45的电压电平进一步从其预充电电压电平开始升高。因此，MOS晶体管43的导通电阻降低(电流驱动能力变大)，输出节点2的电压电平迅速升高，再次将该输出节点2的电压升高反馈到节点45。由此，输出节点2通过MOS晶体管43充电到电压VH电平。该节点45的电压电平从预充电电压VH-Vthn开始，升高了VH+VL-ΔV。通过该节点45的电压升高，MOS晶体管41也同样变为深导通状态，并迅速充电输出节点50，以将输出信号/OUT升高到电压VH电平。这时，MOS晶体管46与MOS晶体管6相同，栅极和源极间电压小于或等于阈值电压，处于非导通状态。

这里，非导通状态和导通状态表示截断电流的状态/驱动电流的状态。

即使使用该图10所示的电平转换电路，也可将在电压VDD和基准电压GND之间变化的信号转换为在电压VH和电压-VL(+ΔV)之间变化的信号。尤其，由于使用MOS晶体管41对输出节点50充电，所以即使在将电容性负载连接到输出节点50的情况下，也可以不受该电容性负载的影响地迅速使节点45的电压电平升高电压VH+VL-ΔV，与图7所示的电路相比，可以迅速将输出信号/OUT从低电平电压升高到高电平电压。另外，在输出信号/OUT下降时，节点45的电位可以不受电容性负载影响地从高电压电平返回到预充电电压VH-Vthn的电平，从而减小MOS晶体管41的电流驱动能力，并且输出信号/OUT可以迅速从高电平降至低电平。

[改变例]

图12是表示本发明的实施形态4的电平转换电路的改变例的图。该图12所示的电平转换电路在图8所示的电平转换电路中设置了根据栅极节点19的电压和节点34的电压来驱动最终输出节点62的推挽级60。该图12所示的电平转换电路的其他构成与图8所示的电平转换电路的构成相同，对对应部分赋予同一附图标记，而省略其详细说明。

推挽级60包括连接在高侧电源节点13和最终输出节点62之间、且将其栅极连接到节点19的P沟道MOS晶体管65和连接在最终输出节点62和低侧电源节点14之间且将其栅极连接到节点34的P沟道MOS晶体管66。

在构成该图12所示的电平转换电路的情况下，从最终输出节点62中分离出自举型负载电路30的电容元件33。因此，可以使该电容元件33的自举效果充分大而不受最终输出节点62的电容性负载的影响，并可迅速生成输出信号/OUT。该图12所示的电平转换电路的动作波形与图9所示的动作波形相同。可将输出信号/OUT从电压VHG迅速向电压VLW(＝-VL)下降(忽略寄生电容等因素)。

如上所述，根据本发明的实施形态4，可从最终输出节点中分离出自举型负载电路，由推挽级来驱动最终输出节点，使输出信号迅速改变。

[实施形态5]

图13是表示基于本发明的实施形态5的电平转换电路的构成图。图13中，电平转换电路包括将提供给输入节点1的输入信号IN转换为在电压VH和-VL间变化的信号后输出到节点A的输入级100、根据来自输入级100的互补信号驱动节点B的推挽级110、根据推挽级110的输出信号驱动节点C的自举型驱动级120、根据输入级100的输出信号、推挽级110的输出信号、自举型驱动级120的输出信号和最终输出信号OUT来驱动输出节点150的最终输出级130。

输入级100包括与图7所示的电平转换电路同样的构成，包括将输入信号IN传送到栅极节点9的电容元件8、在栅极节点9和低侧电源线104之间连接的电阻元件7、根据栅极节点9的电压电平有选择地导通、并在导通时将节点A驱动为对应于低侧电源线104上的电压-VL电平的电压电平的N沟道MOS晶体管6、连接在高侧电源线102和节点A之间的N沟道MOS晶体管Q1、在导通时将电压VH-Vthn传送到MOS晶体管Q1的栅极的N沟道MOS晶体管Q2和连接在MOS晶体管Q1的栅极和节点A之间的电容元件CP1。

该输入级100的动作与图7所示的电平转换电路的动作相同，将在电压VDD和GND间变化的输入信号IN转换为在对应于电压VH和电压-VL的电压间变化的信号后输出到节点A。

另外，在下面说明中，忽略由内部节点的寄生电容、因电阻元件7产生的放电和MOS晶体管的电流驱动能力(或导通电阻)对输出信号和内部信号的电压电平的影响，各电路作为比例(ratio)电路动作，各级的输出信号在电压VH和-VL之间变化。另外，MOS晶体管6和Q1到Q15具有阈值电压Vthn。

推挽级110包括根据节点A的信号，将电流从高侧电源线102提供给节点B的N沟道MOS晶体管Q3、根据栅极节点9的信号将电流从节点B提供给低侧电源线104的N沟道MOS晶体管Q4。

在该推挽级110中，若输入信号IN从低电平升高到高电平，则MOS晶体管Q4导通，使节点B的电压降低。这时，若输入级100的输出节点A的电压电平降低且节点A和B的电压差小于等于Vthn，则MOS晶体管Q3变为非导通状态，节点B降低到低侧电源电压-VL。另一方面，当输入信号IN的电压电平降低时，栅极节点9的电压电平降低，MOS晶体管Q4变为非导通状态。节点A通过MOS晶体管Q1升高到电压VH电平，由此，节点B通过该MOS晶体管Q3而充电到电压VH-Vthn电平。

在该推挽级110中，在改变了MOS晶体管Q4的栅极电位后，MOS晶体管Q3的栅极电位变化。因此，在充电栅极B时，MOS晶体管Q4变为非导通状态之后，MOS晶体管Q3导通，几乎不产生贯通电流。另一方面，当放电该节点B时，在MOS晶体管Q4成为导通状态后，将MOS晶体管Q3移向非导通状态。若考虑补偿电压，则该MOS晶体管Q3的栅极电位为-VL+ΔV。因此，在该电压ΔV(输入级100的输出补偿电压)与MOS晶体管Q3的阈值电压Vthn相比充分小时，可以可靠地将MOS晶体管Q3设置为截止状态。因此，在该推挽级110中，在节点B放电时，仅流过贯通电流，仅在切换期间的非常短的期间内消耗了电流(直流电流)。

自举型驱动级120包括根据推挽级110在输出节点B上的信号将节点C驱动为低侧电源电压-VL电平的N沟道MOS晶体管Q7、连接在高侧电源线102和节点C之间的N沟道MOS晶体管Q5、连接在MOS晶体管Q5的栅极和节点C之间的电容元件CP2、导通时将MOS晶体管Q5的栅极充电为电压VH-Vthn的N沟道MOS晶体管Q6。

该自举型驱动级120的动作实质上与输入级100的动作相同。若推挽级110的输出节点B的电压电平升高，则MOS晶体管Q7导通，将节点C向低侧电源电压-VL电平(由MOS晶体管Q5和Q7的导通电阻或电流驱动能力决定的电压电平)驱动。若推挽级110的输出节点B的电压电平降低，则MOS晶体管Q7成为非导通状态。这时，通过MOS晶体管Q5充电节点C，由此，根据电容元件CP2的自举作用，其栅极电位进一步升高，并将节点C驱动到电压VH电平。因此，节点C在电压VH和电压-VL之间变化。

无比例的(ratio-less)自举型输出驱动级130包括根据输入级100的输出节点A的信号而利用来自高侧电源线102的电流来充电节点D的N沟道MOS晶体管Q8、根据最终输出节点150上的输出信号OUT将电流从节点D放电到低侧电源线104的N沟道MOS晶体管Q12、在节点D的电压电平为高电平时导通，并在导通时使节点G向低侧电源线104的电压电平放电的N沟道MOS晶体管Q13、连接在节点E和节点F之间的电容元件CP3、根据推挽级110在输出节点B上的信号对节点F放电的N沟道MOS晶体管Q14、根据来自自举型驱动级120的输出节点C的信号从高侧电源线102对节点F充电的N沟道MOS晶体管Q10、在高侧电源线102和节点E之间连接且将其栅极与节点F相连的N沟道MOS晶体管Q9、根据节点F的信号电压将电流从高侧电源线102提供给输出节点150的N沟道MOS晶体管Q11以及根据来自推挽级110的输出节点B的信号有选择地导通，并在导通时将最终输出节点150驱动为电压-VL电平的N沟道MOS晶体管Q15。

在无比例的自举型最终输出驱动级130中，如下详细说明其动作那样，使用信号变化的延迟，截断电流从高侧电源线102流向低侧电源线104的路径，从而降低了消耗电流。另外，通过该无比例的自举型输出驱动级130，可以正确生成在电压VH和-VL之间变化的输出信号OUT。

图14是表示图13所示的电平转换电路的动作的信号波形图。下面，参照图14，说明图13所示的电平转换电路的动作。

若提供给输入节点1的输入信号IN从基准电压GND升高到高电平电压VDD，则输入级100中，MOS晶体管6导通，将节点A从高侧电源电压VH降至大致接近于低侧电源电压-VL的电压电平。这里，调整MOS晶体管Q1和6的电流驱动能力或导通电阻，从而可大致忽略该输入级100的输出补偿电压。

在推挽级110中，随着该输入级100的栅极节点9的电压电平升高，MOS晶体管Q4导通，而对节点B放电，使其电压电平降低。接着，若将输入级100的输出节点A的电压电平降至低侧电源电压-VL电平，则MOS晶体管Q3的栅-源极间电压小于等于阈值电压，而成为非导通状态。因此，通过MOS晶体管Q4，将节点B放电到低侧电源电压-VL。

自举型驱动级120中，随着节点B的电压电平的降低，而将MOS晶体管Q7移向非导通状态，利用MOS晶体管Q5充电节点C，并通过电容元件CP2的自举作用将节点C充电到高侧电源电压VH电平。这时，由于节点B被放电为低侧电源电压-VL，故MOS晶体管Q7维持在非导通状态。

在无比例的自举型输出驱动级130中，进行下面的动作。首先，输出信号OUT为低侧电源电压-VL电平的低电平，MOS晶体管Q12处于非导通状态。另外，输入级100的输出节点A的电压电平为低侧电源电压-VL，MOS晶体管Q8也处于非导通状态。在先前的循环(circle)中，节点D根据低电平输入信号IN而处于电压VH-Vthn电平。另一方面，根据推挽级110的输出节点B的信号，首先将MOS晶体管Q14和Q15设为非导通状态。

接着，若自举型驱动级120的输出节点C的电压电平升高，则MOS晶体管Q10导通，并对节点F充电。在由该MOS晶体管Q10进行节点F的充电动作时，MOS晶体管Q14已经根据节点B的电位而处于非导通状态，从而防止了经MOS晶体管Q10和Q14的路径从高侧电源线102向低侧电源线104流过电流。

若节点F的电压电平升高，则MOS晶体管Q11导通，充电输出节点150，输出信号OUT的电压电平升高。在该输出节点150进行充电动作时，在MOS晶体管Q15根据推挽级110在输出节点B上的信号而变为非导通状态后，MOS晶体管Q11导通，所以不存在从高侧电源线102向低侧电源线104流过电流的路径。当该节点D被维持在电压VH-Vthn电平时，节点E为低侧电源电压-VL电平，通过进行节点F的充电，可以使其电压电平从低侧电源电压-VL升高到电压VH-Vthn电平。

若输出信号OUT的电压电平升高，MOS晶体管Q12的栅-源极间电压比其阈值电压高，则节点D通过MOS晶体管Q12被放电，其电压电平降低，MOS晶体管Q13移向非导通状态。

若MOS晶体管Q13为非导通状态，则MOS晶体管Q9根据节点F的电压电平而升高节点E的电压电平。若该节点E的电压升高时，节点F的电压电平升高，则由于MOS晶体管Q10为非导通状态，所以节点F成为悬浮状态，通过电容元件CP3的电容耦合，随着节点E的电压电平升高，节点F的电压电平升高到电压VH+ΔVB。因此，节点E通过MOS晶体管Q9充电到电压VH电平。由于随着节点F电压电平的升高，MOS晶体管Q11的栅极电位进一步升高，所以可以迅速将来自输出节点150的输出信号OUT驱动到电压VH电平。

因此，当升高输出信号OUT的电压电平时，在MOS晶体管Q9和Q13的路径上流过电流。但是，通过使这些MOS晶体管Q9和Q13的电流驱动能力充分变小，能够降低消耗电流。另外，在MOS晶体管Q9和Q13中流过直流电流(从高侧电源线102流向低侧电源线104的电流)的期间为输出信号OUT的迁移时间，可以充分变短。通过使MOS晶体管Q11的电流驱动能力充分大，即使在输出节点150的负载大的情况下，也可迅速将输出信号OUT驱动到电压VH电平。

在输入信号IN从高电平电压VDD降至低电平电压(基准电压)GND的情况下，在输入级100中，首先，使节点9的电压电平变为接近于电压-VL的电压电平。节点A的电压电平升高，节点A的电压电平成为高侧电源电压VH。

随着该节点A的电压电平的升高，在推挽级110中，MOS晶体管Q3导通，将节点B驱动到电压电平VH-Vthn。这时，由于已经通过节点9的电压电平，使MOS晶体管Q4处于非导通状态，所以在节点B充电时，不存在从高侧电源线102向低侧电源线104流过电流的路径。

若推挽级110的输出节点B的电压电平升高，则自举型驱动级120中，节点C通过MOS晶体管Q7放电，其电压电平降低。

在最终输出级130中，随着推挽级110的输出节点B的电压电平升高，MOS晶体管Q14和Q15导通，使节点F降至电压-VL电平，另外，降低输出信号OUT的电压电平。由此，MOS晶体管Q9和Q11变为非导通状态，将来自输出节点150的输出信号OUT通过MOS晶体管Q15驱动到低侧电源电压-VL电平。

随着输入级100的输出节点A的电压电平升高，MOS晶体管Q8导通，充电节点D，将其电压电平充电到电压VH-Vthn电平，由此，MOS晶体管Q13导通，将节点E驱动到电压-VL电平。在该MOS晶体管Q13导通时，MOS晶体管Q9已经根据节点F响应于节点B电位变化而降低电位而成为非导通状态，在节点E的电压电平降低时，不存在经MOS晶体管Q9和Q13流过的电流路径。

若输出信号OUT的电压电平降低，则MOS晶体管Q12成为非导通状态。这时，在MOS晶体管Q8和Q12的路径中，在输出信号OUT的电压电平降低、MOS晶体管Q12成为非导通状态之前，经MOS晶体管Q8和Q12从高侧电源线102向低侧电源线104流过电流。但是，由于迅速将输出信号OUT向低侧电源电压-VL电平驱动，所以经这些MOS晶体管Q8和Q12流过的电流量可以充分小。

由于在稳定状态时，该最终输出级130中不存在从高侧电源线102向低侧电源线104流过直流电流的路径，所以可增大MOS晶体管Q11和Q15的驱动能力，即使在输出节点150的输出负载电容大的情况下，也可迅速驱动最终输出节点，以改变输出信号OUT。

输入级100和自举型驱动级120是比例电路，在MOS晶体管Q1和Q6及MOS晶体管Q5和Q7中，流过电流。但是，在输入级100和自举型驱动级120中，由于节点A和C的电压电平互补变化，所以只有在输入级100和自举型驱动级120的一个中，根据输入信号IN的逻辑电平而输出低电平信号时流过电流，而其消耗功率可以设定为与仅设置了一个自举型负载电路的电平转换电路的消耗功率程度相同。

另外，在图13所示的电平转换电路的构成中，代替N沟道MOS晶体管而使用P沟道MOS晶体管，且通过使电压极性相反(将电压-VL提供给电源线102，将电压VH提供给电源线104)，而可实现同样的电平转换电路。

如上所述，根据本发明的实施形态5，使用无比例电路根据初级电平转换级的输出信号来驱动最终输出节点，可以实现可迅速变化输出信号的低消耗电流的电平转换电路。

[实施形态6]

图15是表示基于本发明的实施形态6的电平转换电路的主要部分的构成图。图15中，表示用于根据输入信号IN来驱动输出节点2的输入初级转换级的构成。该图15所示的输入初级转换级也可组合实施形态1-5的其中之一来使用。在该图15所示的输入初级转换级中，在节点9和低侧电源节点4之间设置根据输出节点2上的信号而有选择地导通的N沟道MOS晶体管200。即，若以图1所示的电平转换电路为例，可使用MOS晶体管200来代替电阻元件7。

图16是表示图15所示的输入转换级的动作的信号波形图。下面，参照图16，说明该图15所示的输入初级转换级的动作。当输入信号IN为基准电压GND电平时，输出节点2的电压电平为电压VH电平，节点9通过MOS晶体管200维持在低侧电源电压-VL电平。

若输入信号IN从低电平(GND)升高到高电平(VDD)，则节点9的电压电平升高，由此，MOS晶体管6导通，节点2的电压电平降低。因驱动电平转换级的输出节点2的电路部分是比例电路，故该输出节点2的电压电平成为比低侧电源电压-VL更高的电压电平。但是，由于输出补偿电压充分小，故可将MOS晶体管200设为非导通状态。这时，仅在MOS晶体管200中流过泄漏电流，节点9不产生利用电阻元件等情况下节点9的电压电平降低的问题，由此，不产生对于输入信号IN的高电平期间的制约，从而改善了电路的灵活性。

另外，可将MOS晶体管6的栅极电位维持在一定，由此，由于将输出节点2的电压电平维持在一定，所以可消除输出节点2的低电平电压升高的问题，从而可改善对于接收输出节点2的电压的电路的低侧电压的动作裕量。

[改变例]

图17是表示本发明的实施形态6的改变例的图。该图17中，使用P沟道16，进行输入信号IN的高电平电压的电平转换。该输入初级转换级中，在高侧电源节点3和MOS晶体管16的栅极节点19之间连接有响应于输出节点12上的电压而有选择地导通的P沟道MOS晶体管202。即，该图17所示的输入转换级使用响应于输出节点12的信号的P沟道MOS晶体管202来代替图5所示的电平转换电路的电流驱动元件17。

在该图17所示的输入转换级的构成的情况下，输入信号IN为低电平，当通过电容元件18降低节点19的电压电平时，节点12通过MOS晶体管16被充电，而成为接近于高侧电源电压VH的电压电平。因此，这时，通过将输出节点12的补偿电压设定为将MOS晶体管202维持在非导通状态的电压电平，可将MOS晶体管202维持在非导通状态。因此，当输入信号IN为低电平时，可防止节点19的电压电平因充电电流而升高，并可不产生对于输入信号IN的低电平期间的制约。

当输入信号IN升高为高电平时，通过电容元件18将节点19驱动为高侧电源电压VH的电压电平，MOS晶体管16变为非导通状态，而不会对输出节点12的低电平电压产生任何恶劣影响。这时，通过MOS晶体管202将节点19维持在高侧电源电压VH电平。

如上所述，根据本发明的实施形态6，将由该栅极接收该输出驱动MOS晶体管的驱动节点的电压的MOS晶体管连接到经电容元件由栅极接收输入信号的输出驱动MOS晶体管的栅极节点，可抑制输出驱动MOS晶体管的栅极节点的电位变化，并可不产生对于输入信号的高电平期间和低电平期间的制约。

[实施形态7]

图18是表示基于本发明的实施形态7的电平转换电路的主要部分的构成的图。该图18所示的电平转换电路中，在图15所示的电平转换电路的构成的基础上，进一步在栅极节点9和低侧电源节点4之间连接高电阻值的电阻元件210。图18所示的电路的其他结构与图15所示的构成相同，对对应部分赋予同一附图标记，而省略其详细说明。

使电阻元件210的电阻值RI充分大。通过使用电阻元件210，将栅极节点9的初始电位设定为低侧电源电压-VL。使电阻元件210的电阻值RI充分大，并使其驱动电流量小于等于MOS晶体管200的泄漏电流，从而在可靠抑制稳定状态时栅极节点9的电位电平的不必要变化的同时，可以正确设置栅极节点9的电位，可根据输入信号IN在输出节点2中生成信号。

另外，虽然没有图示，但是图17所示的构成中，根据本发明的实施形态7，通过并联连接MOS晶体管202和高电阻值的电阻元件，而可将栅极节点19的电压电平初始设置为高侧电源电压VH。

如上所述，根据本发明的实施形态7，可在经电容元件由栅极接收输入信号的输出驱动MOS晶体管的栅极上并联连接由其栅极接收输出节点电位的MOS晶体管和高电阻值的电阻元件(电流限制元件)，且可以可靠地将输出驱动MOS晶体管的栅极电位初始设定为预定电压电平。

[实施形态8]

图19是表示基于本发明的实施形态8的电平转换电路的主要部分的构成图。该图19所示的电平转换电路中，代替图18所示的高电阻值的电阻元件210，设置根据电源接通复位(POR)电路230的输出信号(电源接通复位信号)POR而导通、将栅极节点9耦合到低侧电源节点4的N沟道MOS晶体管220。图19所示的电平转换电路的其他构成与图18所示的电平转换电路的构成相同，对对应部分赋予同一附图标记，而省略其详细说明。

电源接通复位电路230以高侧电源电压VH和低侧电源电压-VL作为两个工作电源电压进行动作，在这些电压VH和-VL接通时，将电源接通复位信号POR驱动为预定期间的H电平(电压VH电平)。电源接通复位信号POR在稳定状态时，维持在低侧电源电压-VL电平。

即，如图20所示，在电源接通前，电压VH和-VL都是基准电压GND电平。若电源接通，该高侧电源电压VH的电压电平升高，达到预定的电压电平(VH)，另外，低侧电源电压-VL也达到预定的电压电平(-VL)。响应于该电源接通，若电压VH和-VL达到预定电压电平或保持稳定，则来自电源接通复位电路230的电源接通复位信号POR升高到电压VH电平，由此，MOS晶体管220导通。因此，将栅极节点9连接到低侧电源节点4，初始设置栅极节点9为电压-VL电平。

若经过了预定期间，来自该电源接通复位电路230的电源接通复位信号POR成为电压-VL电平，MOS晶体管220成为非导通状态。在通常动作时，由于该MOS晶体管220维持在非导通状态，所以对于输入信号IN的电平转换动作，不会对该MOS晶体管220产生任何恶劣影响。

图21是概略表示图19所示的电源接通复位电路230的构成的一例的图。图21中，电源接通复位电路230包括接收电压VDD和GND作为工作电压，检测高侧电源电压VH接通的VH接通检测电路240、接收电压VDD和GND来作为工作电源电压，检测低侧电源电压-VL的接通的VL接通检测电路242、接收电压VDD和GND来作为两个工作电源电压来动作、从接通检测电路240和242接收电压接通检测信号PUPH和PUPL的NAND电路244、转换NAND电路244的输出信号电平的电平转换电路246以及响应于电平转换电路246的输出信号MPOR的上升而产生单触发脉冲信号的单触发脉冲产生电路248。

VH接通检测电路240例如包括串联连接在高侧电源节点和接地节点之间的电容元件和电阻元件，利用因该电容元件的电容耦合产生的电压改变，使用变换器等检测高侧电源电压VH是否接通，在其接通时，将电源接通检测信号PUPH驱动为H电平。

VL接通检测电路242例如包括串联连接在接收电压VDD的电源节点和接收低侧电源电压-VL的低侧电源节点间的电阻元件和电容元件，利用电容元件的电容耦合，检测出低侧电源电压-VL的接通。该VL接通检测电路242在电压-VL接通时，驱动其输出信号PUPL为H电平。

NAND栅极244在这些电压接通检测信号PUPH和PUPL同时为H电平(电压VDD电平)时，将其输出信号驱动为电压GND电平。在电压接通检测信号PUPH和PUPL中的至少一个为低电平时，该NAND电路244输出电压VDD电平的信号。

电平转换电路246例如具有图1所示的构成，将NAND电路244的输出信号转换为在电压VH和-VL间变化的信号。

单触发脉冲产生电路248以电压VH和-VL作为工作电源电压进行动作，响应于来自电平转换电路246的信号MPOR的升高而生成单触发脉冲信号，并生成电源接通复位信号POR。

图22是表示图21所示的电源接通复位电路230的动作的信号波形图。下面，参照图22，说明图21所示的电源接通复位电路230的动作。

该电源接通复位电路230中，以电压VDD和GND比电压VH和-VL提前处于稳定状态为前提。

若电压VH接通，其电压电平升高，则VH接通检测电路240通过内部电容元件的电容耦合检测出该电压升高，使电压接通检测信号PUPH升高到高电平。同样，若电压-VL接通，其电压电平降低，则VL接通检测电路242通过其内部电容元件的电容耦合检测出该电压电平降低，而将电压接通检测信号PUPL驱动为高电平。若这些检测信号PUPH和PUPL同时为电压VDD电平的高电平，则NAND电路244的输出信号为电压GND的低电平。

电平转换电路246例如具有图1所示的构成，反转NAND电路244的输出信号的逻辑电并且转换其信号振幅。因此，响应于NAND电路244的输出信号的下降而使来自转换电路246的信号MPOR升高到电压VH电平。响应于该信号MPOR的升高，单触发脉冲产生电路248在预定期间将其输出信号POR向电压VH电平驱动，在经过了预定期间后，将该信号POR驱动为电压-VL电平。

因此，通过该图21所示的电源接通复位电路230的构成，在电压VH和-VL同时达到预定电压电平后，可以以单触发脉冲形态生成电源接通复位信号POR。

另外，通过该图21所示的电源接通复位电路230的构成，检测电路240和242在检测出电压VH和-VL接通后，可与这些电压接通顺序无关地生成电源接通复位信号POR。

另外，在本发明的实施形态8中，在图19所示构成中，将N沟道MOS晶体管全部设为P沟道MOS晶体管，通过向电源节点4提供高侧电源电压VH，也可进行高侧信号的振幅转换。这时，作为电源接通复位信号，将图21所示的单触发脉冲产生电路248的输出信号POR的反转信号提供给初始设定用的P沟道MOS晶体管的栅极。

如上所述，根据本发明的实施形态8，依据电源接通复位信号而初始设置电平转换电的内部节点，正确地将内部节点设定为预定电压电平，且在通常动作模式时，将该内部节点设置为悬浮状态，通过电容元件的电容耦合，可正确地设置其电压电平。

另外，在上述实施形态1到8中，作为MOS晶体管，可以为场效应晶体管，也可以是在半导体基板上形成的MOS晶体管，另外，也可以是在玻璃等绝缘性基板上形成的薄膜晶体管(TFT)。

如上所述，根据本发明，使用一种MOS晶体管就可构成电平转换电路，且经电容元件、依据输入信号来驱动输出驱动晶体管的栅极。因此，可以输出输出驱动晶体管的源极节点电压作为其输出信号，而与对应于输入信号的逻辑电平的电压电平无关。由此，可以实现降低了工序数的低功耗的电平转换电路。

虽然详细说明表示了本发明，但其仅仅是示例，而不作为限定，应该清楚理解仅通过所附加的权利要求的范围来限定发明的精神和范围。

Claims

1、一种电平转换电路，具有第一电源和第二电源，将振幅比所述第一和第二电源的电压差小的输入信号转换为在对应于所述第一和第二电源电压的电压电平间变化的信号，包括：

第一绝缘栅型场效应晶体管，耦合在输出节点和所述第一电源之间；

第一电容元件，耦合在接收所述输入信号的节点和所述第一绝缘栅型场效应晶体管的栅极之间；

第一电流驱动元件，耦合在所述第一绝缘栅型场效应晶体管的栅极和所述第一电源之间；

第二电流驱动元件，耦合在所述第二电源和所述输出节点之间。

2、根据权利要求1所述的电平转换电路，其中：所述第一电源供给比所述第二电源的电压低的电压，所述输入信号具有比所述第一电源电压高的电压电平，所述第一绝缘栅型场效应晶体管是N沟道绝缘栅型场效应晶体管。

3、根据权利要求2所述的电平转换电路，其中：所述输入信号的低电平是接地电压电平。

4、根据权利要求1所述的电平转换电路，其中：所述第一电源供给比所述第二电源高的电压，所述输入信号具有比所述第一电源电压低的电压电平，所述第一绝缘栅型场效应晶体管是P沟道绝缘栅型场效应晶体管。

5、根据权利要求1所述的电平转换电路，其中：所述第一电流驱动元件是限流元件。

6、根据权利要求1所述的电平转换电路，其中：所述第一电流驱动元件包括耦合在所述第一电源和所述第一绝缘栅型场效应晶体管的栅极之间、其栅极耦合到所述输出节点、并与所述第一绝缘栅型场效应晶体管为同一导电型的第二绝缘栅型场效应晶体管。

7、根据权利要求6所述的电平转换电路，其中：进一步包括与所述第二绝缘栅型场效应晶体管并联连接的限流元件。

8、根据权利要求6所述的电平转换电路，其中：进一步包括响应于复位信号而使所述第一绝缘栅型场效应晶体管的栅极和所述第一电源短路、并与所述第一绝缘栅型场效应晶体管为同一导电型的第二绝缘栅型场效应晶体管。

9、根据权利要求1所述的电平转换电路，其中：所述第二电流驱动元件是限流元件。

10、根据权利要求1所述的电平转换电路，其中：

所述第二电流驱动元件包括，

第二绝缘栅型场效应晶体管，耦合在所述第二电源和所述输出节点之间、与所述第一绝缘栅型场效应晶体管为同一导电型；

第三绝缘栅型场效应晶体管，耦合在所述第二电源和所述第二绝缘栅型场效应晶体管的栅极之间、且从所述第二电源被顺向二极管连接、与所述第一绝缘栅型场效应晶体管为同一导电型；

第二电容元件，连接在所述输出节点和所述第二绝缘栅型场效应晶体管的栅极之间；

在所述输出节点中生成电平转换后的信号。

11、根据权利要求1所述的电平转换电路，其中：

所述第二电流驱动元件包括，

第三绝缘栅型场效应晶体管，耦合在所述第二电源和所述第二绝缘栅型场效应晶体管的栅极之间、从所述第二电源被顺向二极管连接、与所述第一绝缘栅型场效应晶体管为同一导电型；

所述电平转换电路进一步包括，

第四绝缘栅型场效应晶体管，耦合在所述第二电源和最终输出节点之间且其栅极连接到所述第二绝缘栅型场效应晶体管的栅极、与所述第一绝缘栅型场效应晶体管为同一导电型；

第五绝缘栅型场效应晶体管，耦合在所述最终输出节点和所述第一电源之间且其栅极连接到所述第一绝缘栅型场效应晶体管的栅极、与所述第一绝缘栅型场效应晶体管为同一导电型；

其中从所述最终输出节点输出电平转换后的信号。

12、根据权利要求1所述的电平转换电路，其中：

所述第二电流驱动元件包括，

第三绝缘栅型场效应晶体管，耦合在所述第二电源和所述第二绝缘栅型场效应晶体管的栅极之间且从所述第二电源被顺向二极管连接、与所述第一绝缘栅型场效应晶体管为同一导电型；

所述电平转换电路进一步包括，

推挽级，由依据所述输出节点的信号和所述第一绝缘栅型场效应晶体管的栅极信号而驱动第一内部节点、并与所述第一绝缘栅型场效应晶体管为同一导电型的绝缘栅型场效应晶体管构成；

内部驱动级，由依据所述第一内部节点的信号而驱动所述第二内部节点、与所述第一绝缘栅型场效应晶体管为同一导电型的绝缘栅型场效应晶体管构成；

最终输出级，由至少依据所述输出节点的信号和所述第一及第二内部节点的信号而驱动最终输出节点以输出电平转换后的信号、与所述第一绝缘栅型场效应晶体管为同一导电型的绝缘栅型场效应晶体管构成。

13、根据权利要求12所述的电平转换电路，其中：

所述推挽级包括，

第四绝缘栅型场效应晶体管，耦合在所述第一电源节点和第一内部节点之间、其栅极耦合到所述第一绝缘栅型场效应晶体管的栅极、与所述第一绝缘栅型场效应晶体管为同一导电型；

第五绝缘栅型场效应晶体管，耦合在所述第二电源和所述第一内部节点之间且其栅极连接到所述输出节点、与所述第一绝缘栅型场效应晶体管为同一导电型。

14、根据权利要求12所述的电平转换电路，其中：

所述内部驱动级包括，

第四绝缘栅型场效应晶体管，耦合在所述第二内部节点和所述第一电源之间且其栅极耦合到所述第一内部节点、与所述第一绝缘栅型场效应晶体管为同一导电型；

第五绝缘栅型场效应晶体管，耦合在所述第二电源和所述第二内部节点之间、与所述第一绝缘栅型场效应晶体管为同一导电型；

第六绝缘栅型场效应晶体管，连接在所述第二电源和所述第五绝缘栅型场效应晶体管的栅极之间且从所述第二电源被顺向二极管连接、与所述第一绝缘栅型场效应晶体管为同一导电型；

第二电容元件，连接在所述第二内部节点和所述第五绝缘栅型场效应晶体管的栅极之间。

15、根据权利要求12所述的电平转换电路，其中：

所述最终输出级包括，

第四绝缘栅型场效应晶体管，耦合在第三内部节点和所述第一电源之间、且其栅极耦合到所述最终输出节点、与所述第一绝缘栅型场效应晶体管为同一导电型；

第六绝缘栅型场效应晶体管，耦合在第四内部节点和所述第一电源之间且其栅极连接到第三内部节点、与所述第一绝缘栅型场效应晶体管为同一导电型；

第七绝缘栅型场效应晶体管，耦合在所述第四内部节点和所述第二电源之间且其栅极连接到第五内部节点、与所述第一绝缘栅型场效应晶体管为同一导电型；

第三电容元件，连接在所述第四内部节点和第五内部节点之间；

第八绝缘栅型场效应晶体管，耦合在所述第五内部节点和所述第一电源之间，且其栅极连接到所述第一内部节点、与所述第一绝缘栅型场效应晶体管为同一导电型；

第九绝缘栅型场效应晶体管，耦合在所述第五内部节点和所述第二电源之间，且其栅极连接到所述第二内部节点、与所述第一绝缘栅型场效应晶体管为同一导电型；

第十绝缘栅型场效应晶体管，耦合在所述最终输出节点和所述第一电源之间，且其栅极连接到所述第一内部节点，与所述第一绝缘栅型场效应晶体管为同一导电型；

第十一绝缘栅型场效应晶体管，耦合在所述最终输出节点和所述第二电源之间，且其栅极连接到所述第五内部节点，与所述第一绝缘栅型场效应晶体管为同一导电型。