CN1526200A - 电平变换电路 - Google Patents

Abstract

电平变换部(101)的p沟道MOSFET(11)的源极连接到接受电源电位VDD的电源端子，漏极连接输出节点NO，栅极连接输入节点I2。n沟道MOSFET(12)的源极连接输入节点I1，漏极连接输出节点NO，栅极连接到接受电源电位VDD的电源端子。输入信号CLK1、CLK2互补地变化，它们的高低电平电位差小于电源电位VDD与接地电位之间的电位差。

Description

电平变换电路

发明领域

本发明涉及电平变换技术，特别是将输入信号的电压振幅变换为别的电压振幅的电平变换电路。

背景技术

近年来作为采用整体硅的集成电路，正在开发将微处理器或存储器与逻辑电路将载在同一芯片上的称之为硅系统的芯片。与此同时，正在进行用尽可微细的设计规则使多种电路进行单一芯片化的技术开发。

然而，由于用不同的设计规则设计每一种电路，使设计规则不同的电路集成化就不可避免。结果，在1个芯片内混载了用不同的电源电压工作的多个电路，在它们的界面部分需要电压的电平变换。另外，那些多个电路的混载原本既然以高速性要求作为一个目的，那未对电平变换电路，当然也要求高速动作。

液晶显示装置、有机EL(电致发光)装置等显示器件中一般采用多晶硅构成的薄膜晶体管。与这种显示器件在同一基板上设置电平变换电路时，通常电平变换电路也用多晶硅构成的薄膜晶体管来构成。晶体管制造工艺中阈值电压等元件特性会产生偏差。特别是多晶硅构成的薄膜晶体管，元件特性偏差大，因此要求以高精确度动作的电平变换电路。而且，这种显示器件从节电及高精细化的观点来看，即使加上小振幅的输入信号也要求能高速动作的电平变换电路。

图1为示出现有的电平变换电路的第1例电路图。该电平变换电路800包含2个P沟道MOSFET(金属氧化物半导体场效应管)801、802及2个n沟道MOSFET803、804。P沟道MOSFET801、802分别连接于接受电源电位VDD的电源端子与输出节点N11、N12之间，n沟道MOSFET803、804分别连接于输出节点N11、N12与接地端子之间。P沟道MOSFET801、802的栅极分别交叉连接于输出节点N11、N12。N沟道MOSFET803、804的栅极上加上互补变化的输入信号CLK1、CLK2。

当输入信号CLK1为高电平、输入信号CLK2为低电平时，n沟道MOSFET803导通、n沟道MOSFET 804截止。这样，P沟道MOSFET802导通、P沟道MOSFET804截止。结果输出节点N12的输出电位Vout上升。反之，当输入信号CLK1为低电平、CLK2为高电平时，输出节点N12的输出电位Vout下降。

该电路中为使n沟道MOSFET803、804导通，输入信号CLK1、CLK2的电压振幅必须大于n沟道MOSFET803、804的阈值电压Vtn。因此，该电平变换电路800用于输入信号与输出信号的电压比较小的场合，例如在将3V系的信号变换为5V系的信号，2.5V系的信号变换为3V系的信号或者将1.8V系的信号变换为2.5V系或3.3V系的信号的场合，这种电路是有效的。

图2示出现有的电平变换电路的第2例的电路图。该电平变换电路810包含偏置电路811、P沟道MOSFET812以及n沟道MOSFET813。

P沟道MOSFET812连接于接受电源电位VDD的电源端子与输出节点N13之间，n沟道MOSFET813连接于输出节点N13与接受规定电位VEE的电源端子之间，输入信号CLK加到P沟道MOSFET812的栅极及偏置电路811。偏置电路811使输入信号的中心电平偏移并加到n沟道MOSFET813的栅极。

当输入信号CLK为高电平时，P沟道MOSFET812截止，n沟道MOSFET813导通。这样，输出节点N13的输出电位Vout下降。当输入信号CLK为低电平时，P沟道MOSFET812导通，n沟道MOSFET813截止。这样，输出节点N13的输出电位Vout上升。

该电路利用偏置电路811偏移输入信号CLK的中心电平，所以通过设定，也可以在输入信号CLK的电压振幅小于n沟道MOSFET813的阈值电压Vtn的情况下工作。

图3示出现有的电平变换电路的第3例的电路图。该电平变换电路820含有箝位电路821及电流反射镜型的放大电路822。电流反射镜型放大电路822含有2个P沟道MOSFET831、832及2个n沟道MOSFET833、834。P沟道MOSFET831、832分别连接于接受电源电位VDD的电源端子与输出节点N14、N15之间。N沟道MOSFET833、834分别连接于输出节点N14、N15与接地端子之间。P沟道MOSFET831、832的栅极接到输出节点端子N14。箝位电路821使互补变化的输入信号CLK1、CLK2的中心电平移位并加到n沟道MOSFET833、834的栅极。

当输入信号CLK1为高电平、输入信号CLK2为低电平时，n沟道MOSFET833导通，n沟道MOSFET834截止。这样，P沟道MOSFET831、832导通，结果输出节点N15的输出电位Vout上升。反之，当输入信号CLK1为低电平、CLK2为高电平时，输入节点N15的输出电位Vout下降。

该电路利用箝位电路821偏移输入信号CLK1、CLK2的中心电平，所以输入信号CLK1、CLK2电压振幅即使小于n沟道MOSFET833、834的阈值电压Vtn的情况下也可工作。

图4示出现有的电平变换电路的第4例的电路图。图4的电平变换电路840含有箝拉电路841及PMOS交叉耦合型放大电路842。

PMOS交叉耦合型放大电路842含有2个P沟道MOSFET851、852及2个n沟道MOSFET853、854。P沟道MOSFET851、852分别连接于接受电源电位VDD的电源端子与输出节点N16、N17之间，n沟道MOSFET853、854分别连接于输出节点N16、N17与接地端子之间。P沟道MOSFET851、852的栅极分别交叉连接于输出节点N17、N16。箝位电路841使互补变化的输入信号CLK1、CLK2的中心电平偏差并加到n沟道MOSFET853、854的栅极。

当输入信号CLK1为高电平、CLK2为低电平时，n沟道MOSFET853导通，n沟道MOSFET854截止。这样，P沟道MOSFET851截止，P沟道MOSFET852导通。结果输出节点N17的输出电位Vout上升。反之，当输入信号CLK1为低电平，CLK2为高电平时，输出节点N17的输出电位下降。

该电路利用箝位电路841使输入信号CLK1、CLK2的中心电位偏移，所以输出信号CLK1、CLK2的电压振幅即使小于n沟道MOSFET853、854的阈值Vtn的情况下也可工作。

图1的电平变换电路800在输入信号CLK1、CLK2的电压振幅小于n沟道MOSFET803、804的阈值Vtn的情况下，不能工作。

图2的电平变换电路810，由于偏置电路811的存在，即使在输入信号CLK的电压振幅小于n沟道MOSFET813的阈值电压Vtn的情况下也有可能工作。同样，图3及图4的电平变换电路820、840也由于箝位电路821、841的存在，即使输入信号CLK1、CLK2的电压振幅小于n沟道MOSFET833、834、853、854的阀值电压Vtn的情况也有可能工作。

然而，当图2～图4的电平变换电路810、820、840也由于制造工艺的偏差使n沟道MOSFET的阈值电压Vtn大出设计值时，就会产生不能工作的情况。

对于图1～图4的电平变换电路800、810、820、840中的任一个在制造工艺中P沟道MOSFET及n沟道MOSFET的阀值电压不规则地发生离散的情况，例如n沟道MOSFET的阀值电压变大，P沟道MOSFET的阀值电压Vtp变小的情况，或者n沟道MOSFET的阀值电压Vtn变小、P沟道MOSFET的阀值电压Vtp变大的情况，输出电压波形的占空比变偏离规定的设计值。特别是对显示器件的时钟信号采用电平变换电路时，如当信号的占空比不能保持在50％，则在多个显示器件间对像素的点亮及熄灭时间产生偏差。

图1的电平变换电路800中，n沟道MOSFET803、804通断反转时，进行P沟道MOSFET801、802的栅极电荷的互相拉拔。因此，输出电位Vout的电位反转需要时间，不能实现高速动作。作为P沟道MOSFET801、802采用由多晶硅构成的薄膜晶体管那种驱动能力小的晶体管时，该时间进一步增大。输出电位Vout的电平反转时，从电源端子通过P沟道MOSFET801及n沟道MOSFET803的径路或P沟道MOSFET802及n沟道MOSFET804的径路到接地端子流过贯通电流，如果输出电位Vout的电平反转需要时间，就增加电力消耗。

此外，对于图3及图4的电平变换电路820、840的箝位电路821、841，一般认为在它们要求大的配置面积这一点上也有改善的余地。

发明内容

因而，本发明的目的在于提供即使由于制造工艺的离散性引起晶体管的阀值电压偏离设计值时也能以较高精度动作，并能高速动作，低耗电化及小面积化的电平变换电路。

本发明的一种形态涉及电平变换电路。该电路具备：连接于施加电源电压的电源节点与输出节点之间的第一导电型的第1晶体管，以及连接于输入第1输入信号的第1输入节点与所述输出节点之间的第2导电型的第2晶体管，所述第2晶体管的控制电极连接到所述电源节点，所述第1晶体管的控制电极连接到输入第2输入信号的第2输入节点，并从所述输出节点取出输出信号。

利用这一构成，根据第1及第2输入信号的变化控制第1及第2晶体管的导通状态，得到其高电平低存于所述的电源电压的输出信号。因此，可得到例如第1及第2输入信号的电压振幅即使小于第1及第2晶体管阈值电压时也可能工作的结构。

又，由于第2晶体管的控制电极是恒定电位，故能用第1输入信号直接使第2晶体管导通状态改变，容易实现高速动作。如实现高速动作，则输出信号电位的迁移期间变短，缩短其通电流流通期间，有助于低电耗化。又，这一结构由于主要只用第1及第2晶体管来实现，故在省面积化设计方面也有利。

本发明的一种形态，对各所述第1及第2晶体管设置单一或各别的所述电源电压，设定第1晶体管对应的电源电压为高于所述第1输入信号的高电平的值，设定第2晶体管对应的电源电压为高于所述第2输入信号的高电平的值，根据这些电源电压与所述第1输入信号及第2输入信号的电压差控制所述第1及第2晶体管导通状态的程度，第1输入信号被变换为对应于所述电源电压的所述输出信号。

另一形态中，设定所述电源电压为高于所述第1输入信号的高电平的值，根据它们的电压差控制所述第1晶体管导通状态的程度，所述第1输入信号被变换为对应于所述电源电压的所述输出信号。在再一个形态中，设定所述电源电压为高于所述第2输入信号的高电平的值，根据它们的电压控制所述第2晶体管导通状态的程度，所述第1输入信号被变换为对应于对第1晶体管起作用的电源电压的所述输出信号。所谓“对第1晶体管起作用的电压”是指例如该晶体管为MOSFET，且在其源极上施加电源电压时的该电压。

所谓“对应于”不一定说两者一致，只要输出信号成为电源电压的函数就可。例如，如电源电压是相对高的值，则可认为输出信号的高电平向比输入信号更高的方向提升。

以下在第1至第4晶体管存在情况下说“电源电压”或“第1电源电压”及“第2电源电压”时，可以是对这些晶体管设置一个共用的电源电压，也可以对第1晶体管与第3晶体管设定另外的电源电压。有关电源电压的这一考虑，不论有无关于电源电压是单个或别个的明白表述，本说明书中都有效，其理由在于这些异同的详述对本领域的技术人员来说与其说有益不如说过于烦琐。同样的考虑，称“接地电压”时也是有效的。

本发明的另一形态中，第2晶体管的控制电极通过将电源电压下拉规定量的控制电路连接到电源节点上。同样地，也可将第1晶体管的控制电极通过把第2输入节点的电压提升规定量的控制电路连接到第2输入节点上。这些控制电路避免了各电源电压与第1输入节点的电位差以及电源电压与第2输入节点的电位差过大，各第2晶体管及第1晶体管不截止直到必要程度的状态。一般经常可使第1及第2晶体管一起导通，然而根据其导通程度的强弱可使输出信号向更高的电位或更低的电位变化，可以说是靠晶体管的“牵引”而变化。因为晶体管可看作与其导通电阻等价的电阻元件。这种方法由于不需要晶体管从完全截止的状态到导通为止的时间，故有助于高速动作。然而，在本应截止时如导通状态过强，则有时输出信号电位不能改变必要的量。为此，通过适当设置控制电路，将控制电压调向所要的值。

所述第1及第2输入节点可以是单一的共同节点。这时还可以具有使输入共同节点的第1输出信号反转的控制电路，该控制电路的输出信号取代第2输入信号加到第1晶体管的控制电极。所谓“共同节点”包含那种意义：1)物理上是一个的情况，2)物理上虽为两个，而对两者共同地输入第1输入信号的情况，也就是说，节点取表示物理上意义与逻辑上意义两种意义的节点，这在本说明书中都有效。

根据本形态，不需要第2输入信号，可削减向电平变换电路的输入信号，有助于电路规模的缩小。所谓这种共同节点的考虑方法对以下任一种形态都有效。

有关本发明的另一形态电平变换电路。这一电路具备：连接于电源节点与第1输出节点之间的第1导电型的第1晶体管，连接于输入第1输入信号的第1输入节点与第1输出节点之间的第2导电型的第2晶体管，连接于电源节点与第2输出节点之间的第1导电型的第3晶体管，以及连接于输入第2输入信号的第2输入节点与第2输出节点之间的第2导电型的第4晶体管。所述第2及第4晶本管的控制电极接到所述电源节点，所述第1及第3晶体管的控制电极分别接到所述第2输出节点及第1输出节点。在该结构中，从所述第1或第2输出节点取出输出信号。

根据这一结构，由于不论第1及第3晶体管的阈值电压如何都可更可靠地对它们进行控制，故容易实现所要的电平变换。又，即使第1及第2晶体管构成的电路的输出信号的占空比与第3及第4晶体管构成的电路的输出信号的占空比存在差异，由于各自的输出信号互相成为对方电路的控制信号，故互相补全，在使占空比一致的方面上起作用。因此，即使由于制造的离散性使第1至第4晶体管阈值电压偏离设计值时也可望更可靠地动作。

有关本发明的另一形态的电平变换电路。这一电路具备：连接于电源节点与第1输出节点之间的第1导电型的第1晶体管，连接于输入第1输入信号的第1输入节点与所述第1输出节点之间的第2导电型的第2晶体管，连接于电源节点与第2输出节点之间的第1导电型的第3晶体管，以及连接于输入第2输入信号的第2输入节点与所述第2输出节点之间的第2导电型的第4晶体管，所述第2晶体管的控制电极接到第2输出节点，所述第4晶体管的控制电极接到第1输出节点，所述第1及第3晶体管的控制电极分别接到第2及第1输出节点，从所述第1或和2输出节点取出输出信号。

根据这一结构，由于不论第2及第4晶体管的阈值电压如何都可对它们进行可靠的控制，故容易实现所要的电平变换。又，也可得到上述的占空比的补全作用。

以上的电平变换电路中，作为第2输入信号也可输入规定的参照电压信号。该参照电压信号也可以是固定电压信号，其值例如可在电源电压与接地电压之间，作为一例是它们的中间值。

有关本发明的另一形态的电平变换电路。这一电路具备，此前所述的任一个电平变换电路，该电路变换中具备交替输入第1输入信号与第2输入信号的电路，以及以那两个电路的输出信号作为两个控制输入信号的交叉耦合型差动放大电路或电流反射镜型放大电路，在构成它们中任一个放大电路的两个电路的每一个上配置的两上晶体管的连接点被连接到要取出最终输出信号的输出节点上。即使这种结构，也可实现有关上述占空比的改善。

有关本发明的另一形态的电平变换电路，这一电路在电位差比输入信号振幅大的电源电压与规定电压之间串联地配置第1及第2晶体管，通过它们的导通电阻来电阻分压所述电源电压与规定电压，在所述输入信号高电平时，所述第1晶体管为强导通状态，同时通过该输入信号与所述电源电压的电位差构成所述第2晶体管为弱导通状态或截止状态，在所述输入信号低电平时，所述第2晶体管为强导通状态，同时通过该输入信号的反转信号与所述电源电压的电位差构成所述第1晶体管为弱导通状态或截止状态，取出所述电阻分压产生的中间电位作为输出信号。这里，规定电压例如是接地电压或输入信号的低电平或高电平的电压，是与电源电压之间产生有意义电位差的电压。

有关本发明的另一形态的电平变换电路。这一电路在电位差比输入信号振幅大的第1电源电压与规定电压之间依次串联地配置第1及第2晶体管，通过它们的导通电阻来电阻分压所述第1电源电压与规定电压，在电位差经比所述输入信号的反转信振幅大的第2电源电压与规定电压之间依次串联地配置第3及第4晶体管，通过它们的导通电阻来电阻分压所述第2电源电压与规定电压，在所述输入信号高电平时，所述第1晶体管与第4晶体管为强导通状态，同时所述第2晶体管与第3晶体管为弱导通状态或截止状态，在所述输入信号低电平时，所述第2晶体管与第3晶体管为强导通状态，同时所述第1晶体管与第4晶体管为弱导通状态或截止状态，将所述第1与第2晶体管的电阻分压产生的中间电位用于对所述第3与第4晶体管中任一个的控制，将所述第3与第4晶体管的电阻分压产生的中间电位用于对所述第1与第2晶体管中任一个的控制，取出这些中间电位的一方作为输出信号。

这里，当输入信号高电平时，根据该输入信号与各第1、第2电源电压的电位差，第2晶体管与第3晶体管成为弱导通状态或截止状态，当输入信号低电平时，根据该输入信号的反转信号与各第1、第2电源电压的电位差，第1晶体管与第4晶体管成为弱导通状态或截止状态。

有关本发明的另一形态的电平变换电路。这一电路具备：连接于输出节点与施加高于输入信号的高电平的电源电压的电源节点之间的p沟道场效应晶体管，以及连接于输入所述输入信号的第1输入节点与所述输出节点之间的n沟道场效应晶体管，所述n沟道效应晶体管的栅极接到所述电源节点，所述p沟道场效应晶体管的栅极接到输入所述输入信号的反转信号的第2输入节点，在所述输出节点取出输出信号。

有关本发明的另一形态的电平变换电路，这一电路具备：连接于施加第1电源电压的第1电源节点与第1输出节点之间的p沟道场效应晶体管的第1晶体管，连接于输入第1输入信号的第1输入节点与第1输出节点之间的n沟道场效应晶体管的第2晶体管，连接于施加第2电源电压的第2电源节点与第2输出节点之间的p沟道场效应晶体管的第3晶体管，以及连接于输入第2输入信号的第2输入节点与第2输出节点之间的n沟道场效应晶体管的第4晶体管。在该构成中，

(1)所述第2及第4晶体管的栅极分别连接到所述第1或第2电源节点的一方，所述第1及第3晶体管的栅极分别连接到所述第2输出节点及第1输出节点，从所述第1或第2输出节点取出输出信号，或者

(2)所述第2及第4晶体管的栅极分别连接到所述第2输出节点及第1输出节点，所述第1及第3晶体管的栅极分别连接到所述第2及第1输入节点，从所述第1或第2输出节点取出输出信号。

这里，第1电源节点与第2电源节点也可以是同一的，也可以分开的。又，第2第4晶体管的栅极也可分别通过将第1或第2电源压下拉的控制电路连接到第1或者第2电源节点的方式。又，作为第2输入信号也可输入规定的参照电压信号。

有关本发明的另一形态的电平变换电路。这一电路具备连接于施加电源电压的电源节点与第1输出节点之间的第1导电型的第1晶体管，连接于输入第1输入信号的第1输入节点与所述第1输出节点之间的第2导电型的第2晶体管，连接于所述电源节点与第2输出节点之间的第1导电型的第3晶体管，以及连接于输入第2输入信号的第2输入节点与所述第2输出节点之间的第2导电型的第4晶体管，所述第2及第4晶体的控制电极通过下拉所述电源电压的控制电路接到所述电源节点，所述第1晶体管的控制电极接到所述第2输出节点及第1输出节点，所述第3晶体管的控制电极接到第1输出节点，从所述和1或第2输出节点取出输出信号。通过设置控制电路，确保在各种电压范围下也适当动作。

以上任一种电平变换电路中，当接地电压表示为VG，所述电源电压表示为VDD时，可调整所述输出信号使用目标电压Vm＝(VG+VDD)/2保持在其振幅的中心。又，进一步具有将所述目标电压Vm保持在动作中心点，且其输出振幅覆盖从所述接地电压附近到所述电源电压附近的范围的缓冲电路，使所述输出信号通过该缓冲电路从而获得被整形的修正输出信号。

上述任一种的或所有的晶体管可由多晶硅半导体形成。例如，将本发明的电平变换电路用于液晶显示装置，其他显示装置的驱动电路时，往往需要在透明的玻璃基板上形成电路，如用多结晶硅型半导体，则性能上比较有利且容易作为薄膜形成在玻璃上，因此根据用途是较好的。又，动作速度方面也有利。

以上所述的任一种电平变换电路也可装入规定的半导体装置之外的半导体装置。该半导体装置具备例如，多个传感器，选择这些传感器中任一个的多个选择用晶体管，通过多个选择用晶体管驱动所述多个传感器的周边电路，将规定信号作电平变换并提供给所述周边电路的电平变换电路。显示装置的例子中具备：多个显示元件，选择这些多个显示元件中任一个用的多个选择用晶体管，通过所述多个选择用晶体管驱动所述多个显示元件的周边电路，将规定信号作电平变换并提供给所述周边电路的电平变换电路。所述多个显示元件可以是液晶显示元件或有机电路发光元件，多个液晶元件、多个选择用晶体管、周边电路以及电平变换电路也可形成在绝缘基板上。选择用晶体管与电平变换电路的第1至第4晶体管也可以是薄膜晶体管。无论哪种情况，即使晶体管制造离散度大的情况，也有可能较可靠地动作，高速动作、低电耗化、省面积设计变得容易实现。

又，以上构造要素的任意组合在方法、装置、系统等之间变换本发明的表现作为本发明的形态是有效的。

附图说明

以上所述的目的以及其他目的，特征及优点通过下述的较佳的实施形态以及附图将更加明了。

图1示出现有电平变换电路第1例的电路图。

图2示出现有电平变换电路第2例的电路图。

图3示出现有电平变换电路第3例的电路图。

图4示出现有电平变换电路第4例的电路图。

图5示出实施形态1的电平变换电路结构的电路图。

图6示出实施形态1中用多晶硅构成的薄膜晶体管时的模拟结果的电压波形图。

图7示出实施形态1中P沟道MOSFET及n沟道MOSFET的阀值电压比设定值小时的模拟结果的电压波形图。

图8示出实施形态1中P沟道MOSFET及n沟道MOSFET的阀值电压为设定值时的模拟结果的电压波形图。

图9示出实施形态1中P沟道MOSFET及n沟道MOSFET的阀值电压比设定值大时的模拟结果的电压波形图。

图10示出图5的电平变换电路另一结构的电路图。

图11示出实施形态2的电平变换电路结构的电路图。

图12示出实施形态2中用多晶硅构成的薄膜晶体管时的模拟结果的电压波形图。

图13示出实施形态2中P沟道MOSFET及n沟道MOSFET的阀值电压比设定值小时的模拟结果的电压波形图。

图14示出实施形态2中P沟道MOSFET及n沟道MOSFET的阀值电压为设定值时的模拟结果的电压波形图。

图15示出实施形态2中P沟道MOSFET及n沟道MOSFET的阀值电压比设定值大时的模拟结果的电压波形图。

图16示出图11的电平变换电路另一结构的电路图。

图17示出实施形态3的电平变换电路结构的电路图。

图18示出实施形态3中用多晶硅构成的薄膜晶体管时的模拟结果的电压形图。

图19示出实施形态3中P沟道MOSFET及n沟道MOSFET的阀值电压比设定值小时的模拟结果的电压波形图。

图20示出实施形态3中P沟道MOSFET及n沟道MOSFET的阀值电压为设定值时的模拟结果的电压波形图。

图21示出实施形态3中P沟道MOSFET及n沟道MOSFET的阀值电压比设定值大时的模拟结果的电压波形图。

图22示出图17的电平变换电路另一结构的电路图。

图23示出实施形态4的电平变换电路结构的电路图。

图24示出图23的电平变换电路的电路结构的第1例的电路图。

图25示出图23的电平变换电路的电路结构的第2例的电路图。

图26示出图23的电平变换电路的电路结构的第3例的电路图。

图27示出实施形态5的电平变换电路结构的电路图。

图28示出图27的电平变换电路的电路结构的第1例电路图。

图29示出图27的电平变换电路的电路结构的第2例电路图。

图30示出图27的电平变换电路的电路结构的第3例电路图。

图31示出图27的电平变换电路的电路结构的第4例电路图。

图32示出图27的电平变换电路的电路结构的第5例电路图。

图33示出图27的电平变换电路的电路结构的第6例电路图。

图34示出图27的电平变换电路的电路结构的第7例电路图。

图35示出实施形态6的电平变换电路结构的电路图。

图36示出实施形态7的电平变换电路结构的电路图。

图37示出实施形态8的电平变换电路结构的电路图。

图38示出实施形态9的电平变换电路结构的电路图。

图39示出实施形态10的电平变换电路结构的电路图。

图40示出实施形态11的电平变换电路结构的电路图。

图41示出实施形态12的电平变换电路结构的电路图。

图42示出实施形态13的电平变换电路结构的电路图。

图43示出用实施形态有关的电平变换电路的液晶显示装置的一例的方框图。

图44示出图43的液晶显示装置用的电压变换装置的结构框图。

图45示出用实施形态有关的电平变换电路的有机电致发光装置的一例的方框图。

图46示出用实施形态有关的电平变换电路的传感器装置的一例方框图。

具体实施方式

图5示出第1实施形态的电平变换电路结构的电路图。图5中电平变换电路1具备电平变换部101及驱动用倒相器INV1、INV2。电平变换部101包含P沟道MOSFET(金属氧化物半导体场效应晶体管)11、n沟道MOSFET12。驱动用倒相器INV1、INV2利用P沟道MOSFET及n沟道MOSFET构成的CMOS电路构成。

P沟道MOSFET11的源极接到接受电源电位VDD的电源端子，漏极接输出节点NO，栅极接输入节点I2。N沟道MOSFET12的源极接到输入节点I1，漏极接输出节点NO，栅极接到接受电源电位VDD的电源端子。

在输入节点I1、I2上分别加上互补地作高低电平变化的输入信号CLK1、CLK2。输入信号CLK1、CLK2的高低电平间的电位差小于电源电位VDD与接地电位间的电位差。本实施形态中输入信号CLK1、CLK2的低电平是接地电位，高电平是电源电位VDD与接地电位之间的电位。

说明图5的电平变换电路的动作。当CLK1低电平、CLK2高电平时，P沟道MOSFET11利用栅极电位即CLK2的高电平电位与源极电位即电源电位间的电位差绝对值与P沟道MOSFET11的阈值电压Vtp的绝对值的大小关系，呈截止状态或弱导通状态。沟道MOSFET12其源极电位是CLK1的低电平电位、栅极电位是电源电位，因此呈强导通状态。从而，P沟通MOSFET11的导通电阻比n沟道MOSFET12的导通电阻来得大，输出节点NO的电位Vout反映了n沟道MOSFET12的源极电位即CLK1的低电平而变低。

另一方面，当CLK1高电平，CLK2低电平时，P沟道MOSFET11其栅极电位是CLK2的低电平电位、源极电位是电源电位，因此是强导通状态。n沟道MOSFET12利用源极电位即CLK1的高电平电位与栅极电位即电源电位间的电位差的绝对值与n沟道MOSFET12的阀值电压Vtn的绝对值的大小关系，呈截止状态或弱导通状态。因而，P沟道MOSFET11的导通电阻比n沟道MOSFET12的导通电阻来得小，输出节点NO的电位Vout反映了P沟道MOSFET11的源极电位即电源电位而变高。驱动用倒相器INV1及INV2将输出电位Vout变换为作电源电位VDD与接地电位变化的输出电位Vout。

对用多晶硅构成的薄膜晶体管构成的本实施形态的电平变换电路情况下的特性进行了模拟。首先研究图5电平变换电路1动作的高速性。

一般，整体硅构成的晶体管中P沟道晶体管的阀值电压Vtp是例如(-0.9±0.1)V，n沟道晶体管的阀值电压Vtn是例如(0.7±0.1)V。另一方面，采用多晶硅的薄膜晶体管中P沟道晶体管的阀值电压Vtp是例如(-2.0±～1.5)V，n沟道晶体管的阈值电压Vtn是例如(1.5±1)V。用这种多晶硅的薄膜晶体管与整体硅构成的晶体管相比，制造工艺中的阈值电压的离散度来得大。

图6为示出模拟的结果。为了确认高速动作性，取输入信号CLK1、CLK2的频率为20MHZ，输入电压振幅3.0V，电源电压VDD为10V。图6示出了输入信号CLK1、CLK2输入电位Vout以及输出节点NO的输出电位Vout的波形。由图的模拟结果可见，响应于即使20MHZ那样高频的输入信号CLK1、CLK2也得到占空比50％的输出电位Vout。这样，即使用多结晶硅构成的薄膜晶体管来构成电平变换电路1也可能高速动作。

其次，进行了电平变换电路的P沟道MOSFET及n沟道MOSFET的阈值电压离散后的情况的电压波形的模拟。该模拟中为了确认实用速度的动作，取输入信号CLK1、CLK2的频率为2MHZ。

图7为P沟道MOSFET及n沟道MOSFET的阈值电压小于设定值时的模拟结果。图7的模拟中取P沟道MOSFET的阈值参数(阈值电压)为-0.5V，n沟道MOSFET的阈值参数(阈值电压)为0.5V。

图8为P沟道MOSFET及n沟道MOSFET的阈值电压为设定值的模拟结果。图8的模拟中取P沟道MOSFET的阈值参数为-2.0V，n沟道MOSFET的阈值参数为1.5V。

图9为P沟道MOSFET及n沟道MOSFET的阈值电压大于设定值时的模拟结果。图9的模拟中取P沟道MOSFET的阈值参数为-3.5V，n沟道MOSFET的阈值参数为2.5V。

从图7、图8及图9的结果可见，即使P沟道MOSFET及n沟道MOSFET的阈值电压较大地偏离设定值时，也能响应输入信号CLK1、CLK2得到占空比50％的输出电位Vout。

本实施形态的电平变换电路1中，由输入信号CLK1及CLK2控制基本上呈常时导通状态的P沟道MOSFET11及n沟道MOSFET12的导通状态的程度，故即使在CLK1及CLK2的电压振幅小于P沟道MOSFET11及n沟道MOSFET12的阈值电压时也可能动作。而且，即使在P沟道MOSFET11及n沟道MOSFET12的阈值电压较大地偏离设定值时也能得到对应于输入信号CLK1及CLK2的电平变化的输出电位Vout。这样，由于制造工艺中的离散度引起P沟道MOSFET11及n沟道MOSFET12的阈值电压偏离设定值时也能高精度地动作。

又，由于基本上呈常时导通状态的P沟道MOSFET11及n沟道MOSFET12的导通程度受到控制，故可能高速动作。又，由于高速动作使输出电位Vout的电平迁移期间变短，故贯通电流流过的期间被缩短。这样可谋求实现低电耗化。

又，由于电平变换电路1可仅用P沟道MOSFET11及n沟道MOSFET12构成，故可实现电路元件少且面积小，并且电路设计容易。

图10示出图5的是平变换电路1的另一结构。仅示出与图5不同之处，电平变换部101中新设控制电路90。控制电路90含有P沟道MOSFET92、n沟道MOSFET94。P沟道MOSFET92的源极接电源端子，漏极接P沟道MOSFET11的栅极及n沟道MOSFET94的漏极，栅极接输入端子I1。n沟道MOSFET94的栅极接电源端子，源极接地。该电平变换部101省略输入节点I2。

根据上述结构，控制电路90作为输入信号CLK1的倒相器起作用。首先，n沟道MOSFET94源极接地、栅极加上电源电压，常时呈强导通状态。另一方面，P沟道MOSFET92在输入信号CLK1高电平时呈弱导通或截止状态，在低电平时呈强导通状态。因而，当输入信号CLK1高电平时控制电路90的输入信号为低电平，输入信号CLK1低电平时输出信号为高电平。因此能将输入信号CLK1的反转信号输入到P沟道MOSFET11的栅极，可实现与图5的电路相同的功能。又，也可以将控制电路90的n沟道MOSFET94代之以电阻元件或类型变更为P沟道MOSFET而其栅极接地也可以。

再，利用该结构，可比图5减小一个输入信号。由于不需要除输入信号CLK1、电源电压、接地电压以外的信号或电压，故将电平变换电路进行集成时一般也减少信号的引脚数，从而减少配线数。因而有助于降低成本及改善成品率。

实施形态2

图11示出第2实施形态的电平变换电路结构的电路图。图11中电平变换电路2具备电平变换部201及驱动用倒相器INV1、INV2、INV3、INV4。电平变换部201含有P沟道MOSFET21、23，n沟道MOSFET22、24。驱动用倒相器INVI、INV2、INV3、INV4用P沟道MOSFET及n沟道MOSFET组成的CMOS电路构成。

P沟道MOSFET21及23的源极分别接到受电源电位VDD电源电位端子，漏极分别接到输出节点No1、No2，栅极分别接到输出节点NO1、NO2。n沟道MOSFET22、24的源极分别接输入节点I1、I2，漏极分别接输出接点NO1、NO2，栅极分别接到接受电源电位VDD的电源端子。

这样，图11的电平变换电路中，p沟道MOSFET21与n沟道MOSFET22构成的电路与p沟道MOSFET23与n沟道MOSFET24构成的电路大致是与图5的电平变换电路相同，但与p沟道MOSFET21、23的栅极与各电路的输出节点NO1、NO2交叉连接。所谓“交叉连接”不是要求信号线物理上交叉，只不过如图所示那样而已。这种考虑在以下也一样。输入信号CLK1、CLK2与电源电位VDD的电位及各自的关系与第1实施形态相同。

以下说明图11的电平变换电路的动作。当CLK1低电平、CLK2高电平时，n沟道MOSFET22由于源极电位是CLK1的低电平的电位，栅极电位是电源电位，故呈强导通状态，输出节点NO1的电位Vout1反映了n沟道MOSFET22的源极电位即CLK1的低电平而变低。这样，p沟道MOSFET23的栅极电位成为变低了的输出节点  NO1的电位Vout1，利用与作为源极电位的电源电位的关系而成为十分强的导通状态。这时，n沟道MOSFET24根据源极电位即CLK2的高电平电位与栅极电位即电源电位的电位差的绝对值与n沟道MOSFET24的阈值电压Vtn的绝对值的大小关系，为截止状态或弱导通状态，故p沟道MOSFET23的导通电阻充分地小于n沟道MOSFET24的导通电阻，输出节点NO2的电位Vout2反映了p沟道MOSFET23的源极电位即电源电位而变高。这时的电位Vout2充分地高于CLK1、CLK2的高电平。因此，p沟道MOSFET21根据变高后的输出节点NO2的电位Vout2与源极电位即电源电位的电位差的绝对值与p沟道MOSFET21阈值电压Vtp的绝对值的大小关系，呈截止状态或十分弱的导通状态。

另一方面，当CLK1高电平、CLK2低电平时，n沟道MOSFET24源极电位是CLK2的低电平的电位，栅极电位是电源电位，故呈强导通状态，输出节点NO2的电位Vont2反映了n沟道MOSFET24源极电位即CLK2的低电平而变低。这样，p沟道MOSFET21的栅极电位成为变低了的输出节点NO2的电位Vout2，利用与作为源极电位的电源电位的关系而成为十分强的导通状态。这时n沟道MOSFET22根据源极电位即CLK1高电平电位与栅极电位的电位差的绝对值与n沟道MOSFET22的阈值电压Vtn的绝对值的大小关系，为截止状态或弱导通状态，故p沟道MOSFET21的导通电阻充分地小于n沟道MOSFET22的导通电阻，输出节点NO1的电位Vout1反映了p沟道MOSFET21的源极电位即电源电位而变高。这时的电位Vout1充分高于CLK1、CLK2的高电平。因此，p沟道MOSFET23根据变高后的输出节点NO1的电位Vout1与源极电位即电源电位间的电压差的绝对值与P沟道MOSFET23的阈值电压Vtp的的绝对值的大小关系，呈截止状态或十分弱的导通状态。

驱动用倒相器INV1及INV2将输出电位Vout1，变换为作电源电压VDD与接地电位变化的输出电位Vout1，驱动用倒相器INV3及INV4将输出电位Vout2变换为作电源电位VDD与接地电位变化的输出电位Vout2。

对用多晶硅构成的薄膜晶体管构成的本实施形态的电平变换电路的情况下的特性进行了模拟，首先研究图11电平电平变换电路2动作的高速性。

图12示出模拟的结果。取输入信号CLK1、CLK2的频率为20MHz，输入信号振幅为3.0V，电源电压VDD为10V。图12(a)示出输入信号CLK1、CLK2及输出电位Vout1、Vout2的波形，图12(b)示出输出节点No1、NO2的输出电位Vout1、Vout2的波形。

由图12的模拟结果可见，响应于即使20MHz那样高频的输入信号CLK1、CLK2也得到占空比50％的输出电位Vout1、Vout2。这样，即使用多晶硅构成的薄膜晶体管构成电平变换电路2也可能高速动作。

其次，进行了电平变换电路的p沟道MOSFET及n沟道MOSFET的阈值电压离散后的情况下电压波形的模拟，该模拟中取输入信号CLK1、CLK2的频率为2MHz。

图13为p沟道MOSFET及n沟道MOSFET的阈值电压小于设定值时的模拟结果。图13的模拟中取p沟道MOSFET的阈值参数(阈值电压)为-0.5V，n沟道MOSFET的阈值参数(阈值电压)为0.5V。

图14为p沟道MOSFET及n沟道MOSFET的阈值电压为设定值时的模拟结果。图14的模拟中取取p沟道MOSFET的阈值参数为-2.0V，n沟道MOSFET的阈值参数为1.5V。

图15为为p沟道MOSFET及n沟道MOSFET的阈值电压大于设定值时的模拟结果。图15的模拟中取p沟道MOSFET的阈值参数为-3.5V，n沟道MOSFET的阈值参数(阈值电压)为2.5V。

从图13、图14、图15的结果可见，即使p沟道MOSFET及n沟道MOSFET的阈值电压较大地偏离设定值时，也能响应输入信号CLK1、CLK2得到占空比50％的输出电位Vout1、Vout2。

本实施形态的电平变换电路2中，p沟道MOSFET21与n沟道MOSFET22构成的电路和p沟道MOSFET23与n沟道MOSFET24构成的电路各自的输出节点NO1、NO2交叉地连接到p沟道MOSFET21、23的栅极，具有大于输入信号CLK1、CLK2的高低电平之间电位差的电位差的Vout1与Vout2输入到P沟道MOSFET21、23的栅极，因此能更可靠地使p沟道MOSFET21、23导通、截止。因而，即使在CLK1、CLK2的电压振幅小于p沟道MOSFET21、23及n沟道MOSFET22、24的阈值电压时也能可靠地动作。

又，即使在p沟道MOSFET21与n沟道MOSFET22构成的电路与p沟道MOSFET23与n沟道MOSFET24构成的电路各自的输出信号Vout1、Vout2的占空比不同时，由于输出信号Vout1、Vout2成为另一方电路的输入信号，故也能够互补地使两个输出信号的占空比一致，而且，即使在p沟道MOSFET21、23及n沟道MOSFET22、24的阈值电压较大地偏离设定值时，也能得到对应于输入信号CLK1及CLK2的电平变化的输出电位Vout1、Vout2。这样，即使由于制造工艺中的离散性引起p沟道MOSFET21、23及n沟道MOSFET22、24的阈值电压偏离设定值时也能高精度地动作。

又，图11中电源电压设定为单个，然而对两个p沟道MOSFET21、23另设一个也可以。这时，一般将两个n沟道MOSFET22、24的栅极各自连接到p沟道MOSFET21、23对应的电源电压，但也不一定限于此，只要是可能动作的设定范围，当然交叉连接也无妨。同样的考虑对以下的实施形态也有效。

图16示出图11的电平变换电路的另一结构。仅示出与图11不同之处。图16中删除倒相器INV3、INV4。又，在输入节点I2上加上规定的参照电压信号Vref以取代输入信号CLK2。Vref电压介于电源电压VDD与接地电压之间，例如是它们的中间值附近的值。

当CLK1低电平时，n沟道MOSFET22为强导通，节点NO1为低电平。结果，P沟道MOSFET23为强导通，由于n沟道MOSFET24是定值，故节点NO2的电位上升。因此，P沟道MOSFET21截止，输出电压Vout1为低电平。

当CLK1高电平时，n沟道MOSFET22为截止或弱导通，节点NO1为高电平。结果，p沟道MOSFET23截止或弱导通，由于n沟道MOSFET24是定值，故节点NO2的电位下降。因此p沟道MOSFET21导通，输出电压Vout1为高电平。如上所述，实质上与图11的电平变换电路2完成相同的动作。

以具体的数值举例。设VDD＝10V，CLK1＝0～3V，Vout＝0～VDD，Vtn＝+1.5V，Vtp＝-2.0V，则该电平变换电路至少在vref＝0～3V范围是可动作的。

当Vref＝1.5V时，希望各晶体管的驱动能力的关系如下。

·p沟道MOSFET21的驱动能力≤n沟道MOSFET22的驱动能力

·p沟道MOSFET23的驱动能力≤n沟道MOSFET24的驱动能力

当Vref＝0V时，希望各晶体管的驱动能力的关系如下。

·p沟道MOSFET21的驱动能力≤n沟道MOSFET22的驱动能力

·p沟道MOSFET23的驱动能力≥n沟道MOSFET24的驱动能力

当Vref＝3V时，希望各晶体管的驱动能力的关系如下。

·p沟道MOSFET21的驱动能力≥n沟道MOSFET22的驱动能力

·p沟道MOSFET23的驱动能力≤n沟道MOSFET24的驱动能力

使Vref在0～3V变化，可以上述条件动作。而且，即使VDD改变到例如5V或12V，也可动作，但VDD-低，在Vref＝3V就难动作。同样，VDD一高，用Vref＝0V就难动作。又，Vref高于3V的条件情况呈可能动作，但考虑到宽动作范围与实用性，希望Vref在输入信号的低电平至高电平之间。更理想的是在输入信号的中间电位附近。

根据以上的构成，在对多个输入信号施加电平变换的情况下，通过使参照电压信号共同化，可获削减信号的效果。因此有助于降低成本与改善成品率。又，图16中倒相器INV3、INV4虽被删除，当然留着也可以。

实施形态3

图17示出第3实施形态的电平变换电路的结构电路图。图17的电平变换电路3具备：电平变换部301及驱动用倒相器INV1、INV2、INV3、INV4。电平变换部301含有p沟道MOSFET31、33、n沟道MOSFET32、34。驱动用倒相器INV1、INV2、INV3、INV4由p沟道MOSFET及n沟道MOSFET组成的CMOS电路构成。

p沟道MOSFET31及33的源极分别接到接受电源电位VDD的电源端子，漏极分别接到输出节点NO1、NO2，栅极分别接到输入节点I2、I1。n沟道MOSFET32、34的源极分别接到输入节点I1、I2，漏极分别接到输出节点NO1、NO2，栅极分别接到输出节点NO2、NO1。图17的电平变换电路的特点在于各电路的输出节点NO1、NO2与n沟道MOSFET32、34的栅极交叉连接。输入信号CLK1、CLK2与电源电位VDD的电位以及各自的关系与第1及第2实施形态相同。

说明图17的电平变换电路的动作。当CLK1低电平、CLK2高电平时，p沟道MOSFET33由于栅极电位为CLK1的低电平电位、源极电位是电源电位，故呈强导通状态，输出节点NO2的电位Vout2反映了p沟道MOSFET33的源极电位即电源电位而变成十分高。这样，n沟道MOSFET32的栅极电位成为变高后的输出节点NO2的电位Vout2，利用与源极电位即CLK1的低电平电位的关系，呈十分强的导通状态。这时，p沟道MOSFET31根据源极电位即电源电位与栅极电位即clk2的高电平电位间的电位差绝对值与p沟道MOSFET31的阈值电压Vtp的绝对值的大小关系呈截止或弱导通状态，因此n沟道MOSFET32的导通电阻变得充分地低于p沟道MOSFET31的导通电阻，输出节点NO1的电位Vout1反映了n沟道MOSFET32的源极电位即CLK1的低电平电位而变低。因此，n沟道MOSFET34根据变低后的输出节点NO1的电位Vout1与源极电位即CLK2的高电平电位间的电位差的绝对值与n沟道MOSFET34的阈值电压Vtn的绝对值的大小关系，呈截止或十分弱的导通状态。

另一方面，当CLK1高电平、CLK2低电平时，p沟道MOSFET31由于源极电位是电源电位、栅极电位是CLK2的低电平电位，故呈强导通状态，输出节点NO1的电位Vout1反映了p沟道MOSFET31的源极电位即电源电位而变高。这样，n沟道MOSFET34的栅极电位成为变高后的输出节点NO1的电位Vout1，利用与源极电位即CLK1的低电平电位的关系，呈十分强的导通状态。这时，p沟道MOSFET33根据源极电位即电源电位与栅极电位即CLK1的高电平电位的电位差绝对值与p沟道MOSFET33的阈值电压vtp的绝对的大小关系呈截止或弱导通状态，因此n沟道MOSFET34的导通电阻变得充分地低于p沟道MOSFET33的导通电阻输出节点NO2的电位Vout2反映了n沟道MOSFET34的源极电位即CLK2的低平电位而变低。因此n沟道MOSFET43根据变低后的输出节点NO2的电位Vout2与源极电位即CLK1的高电平电位间的电位差的绝对值与n沟道MOSFET32的阈值电压Vtn的绝对值大小关系，呈截止或十分弱的导通状态。

驱动用倒相器INV1及INV2将输出电位Vout1变换为作电源电位VDD与接地电位变化的输出电位VOUT1，驱动用倒相器INV3及INV4将输出电位Vout2变换为作电源电位VDD与接地电位变化的输出电位VOUT2。

这里，对用多晶硅组成的薄膜晶体管构成的本实施形态的电平变换电路的情况下的特性进行了模拟。首先研究图17的电平变换电路3动作的高速性。

图18示出模拟结果，取输入信号CLK1、CLK2的频率为20MHz，输入电压振幅为3.0V，电源电压VDD为10V。图18(a)示出输出信号CLK1、CLK2及输出电位VOUT1、VOUT2的波形，图18(b)示出输出节点NO1、NO2的输出电位Vout1、Vout2的波形。

由图18的模拟结果可见，响应于即使20MHz那样高频的输出信号CLK1、CLK2也得到占空比50％的输出电位VOUT1、VOUT2。这样，即使用多晶硅构成的薄膜晶体管构成电平变换电路3也可能高速动作。

其次，进行了电平变换电路的p沟道MOSFET及n沟道MOSFET的阈值电压离散后的情况下电压波形的模拟。该模拟中取输出信号CLK1、CLK2的频率为2MHz。

图19为p沟道MOSFET及n沟道MOSFET的阈值电压小于设定值的模拟结果。图19的模拟中取p沟道MOSFET的阈值参数(阈值电压)为-0.5V，n沟道MOSFET的阈值参数(阈值电压)为0.5V。

图20为p沟道MOSFET及n沟道MOSFET的阈值电压为设定值时的模拟结果。图20的模拟中取P沟道MOSFET的阈值参数为-2.0V，n沟道MOSFET的阀值参数为1.5V。

图21为p沟道MOSFET及n沟道MOSFET的阈值电压大于设定值时的模拟结果。图21的模拟中取p沟道MOSFET的阈值参数为-3.5V，n沟道MOSFET的阈值参数为2.5V。

从图19、图20、图21的结果可见，p沟道MOSFET以及n沟道MOSFET的阈值电压较大地偏离设定值时，也能响应输入信号CLK1、CLK2得到占空比50％的输出电位VOUT1、VOUT2。

本实施形态的电平变换电路3中，p沟道MOSFET31与n沟道MOSFET32构成的电路与p沟道MOSFET33与n沟道MOSFET34构成的电路的各自的输出节点NO1、NO2与n沟道MOSFET32、34的栅极交叉连接，将具有大于输入信号CLK1、CLK2的高低电平之间电位差的电位差的Vont1与Vout2输入到n沟道MOSFET32、34的栅极，因此，n沟道MOSFET32、34能可靠地导通、截止。因而，即使在CLK1、CLK2的电压振幅小于p沟道MOSFET31、33及n沟道MOSFET32、34的阈值电压的情况下，也能可靠地动作。

又，即使在p沟道MOSFET31与n沟道MOSFET32构成的电路与p沟道MOSFET33与n沟道MOSFET34构成的电路各自的输出信号Vout1、Vout2的占空比不同的情况下，输出信号Vout1、Vout2成为另一方电路的输入信号，故也能够互补地使两个输出信号的占空比一致。而且，即使在p沟道MOSFET31、33及n沟道MOSFET32、34的阈值电压较大地偏离设定值时，也能得到对应于输入信号CLK1及CLK2的电平变化的输出电位Vout1、Vout2。这样，即使由于制造工艺中的离散性引起p沟道MOSFET31、33及n沟道MOSFET32、34的阈值电压偏离设定值时也能高精度地动作。

图22示出图17的电平变换电路的另一结构，仅示出与图17不同之处。图22中删除倒相器INV3、INV4。但是当然也可以留着倒相器INV3、INV4。又，在输入节点I2加上规定的参考电压信号Vref取代输入信号CLK2。Vref电压介于电源电压VDD与接地电压之间，例如是它们的中间值附近的值。

当CLK1低电平时，p沟道MOSFET33成强导通，输出电位Vout2即p沟道MOSFET33的漏极电位变成充分高。这样，n沟道MOSFET32成为十分强的导通。这时，p沟道MOSFET31由于栅极电位为Vref，故常时导通，但其导通电阻比n沟道MOSFET32的来得大。结果，输出电位Vout1反映输入信号CLK1的低电平而变低。因而n沟道MOSFET34截止或十分弱地导通。

另一方面，当CLK1高电平时，p沟道MOSFET33截止或弱导通。又，n沟道MOSFET32比CLK1低电平时更弱地导通。由于p沟道MOSFET31常时导通，故输出电位Vout1变高，n沟道MOSFET34导通。由于p沟道MOSFET33为截止或弱导通，其导通电阻比n沟道MOSFET34的来得大，输出电位Vout2与Vref相等。因此，n沟道MOSFET32截止或十分弱地导通。如上所述，成为与图17的电平变换电路相同的动作。

以具体的数值举例。与图16相同，设VDD＝10V，CLK1＝0～3V，VOUT＝0～VDD，Vtn＝+1.5V，VtP＝-2.0V，则该电平变换电路至少在Vref＝0～3V范围中能动作。

为Vref＝1.5V时，希望各晶体管的驱动能动的关系如下。

·p沟道MOSFET31的驱动能力≤n沟道MOSFET32的驱动能力

·p沟道MOSFET33的驱动能力≤n沟道MOSFET34的驱动能力

当Vref＝0V时，希望各晶体管的驱动能力的关系如下。

·p沟道MOSFET31的驱动能力≤n沟道MOSFET32的驱动能力

·p沟道MOSFET33的驱动能力≥n沟道MOSFET34的驱动能力

当Vref＝3V时，希望各晶体管的驱动能力的关系如下。

·p沟道MOSFET31的驱动能力≥n沟道MOSFET32的驱动能力

·p沟道MOSFET33的驱动能力≤n沟道MOSFET34的驱动能力

有关动作的研究与图16的情况相同，Vref在输入信号的低电平至高电平之间较为理想。更好的是在输入信号的中间电位附近。根据以上结构产生的效果也同图16。

实施形态4

图23示出第4实施的电平变换电路结构的电路图。图23的电平变换电路4具备电平变换部104以及驱动用倒相器INV1、INV2。电平变换部104含有p沟道MOSFET11、n沟道MOSFET12及控制电路110。驱动用倒相器INV1、INV2由p沟道MOSFET及n沟道MOSFET构成的CMOS电路构成。控制电路110接受电源电压VDD并调整输出电位。

P沟道MOSFET11的源极接到接受电源电位VDD的电源端子，漏极接到输出节点NO，栅极接到输入节点I2。N沟道MOSFET12的源极接到输入节点I1，漏极接到输出节点NO，栅极通过控制电路110接到接受电源电位VDD的电源端子。

输入节点I1、I2上分别加上互补地作高、低电平变化的输入信号CLK1、CLK2。输入信号CLK1、CLK2的高低电平间的电位差小于电源电位VDD与接地电位间的电位差。本实施形态中输入信号CLK1、CLK2的低电平是接地电位，高电平是介于电源电位VDD与接地电位之间的电位。

图23的电平变换电路4的动作基本上与图5的电平变换电路1的相同，n沟道MOSFET12的栅极电位接受由控制电路110调整的电位并进行动作这一点不同。

控制电路110接受电源电位VDD，输出电源电位VDD与输入信号CLK1的高电平电位之间的电位。根据控制电位110的输出电位与输入信号CLK1的电位差的绝对值与n沟道MOSFET12的阈值电压Vtn的绝对值间的大小关系来控制n沟道MOSFET12的导通状态的程度，得到输出节点NO的电位Vout。

驱动用倒相器INV1及INV2将输出电位Vout变换为作电源电位VDD与接地电位变化的输出电位VOUT。本实施形态中，电源电位VDD与输入信号CLK1及CLK2的高电平电位之间的电位差即使较大时也能高精度地动作。

图24示出图23的电平变换电路4的电路结构的第1例的电路图。控制电路110含有p沟道MOSFET111与n沟道MOSFET121，前者的源极连接到接受电源电位VDD的电源端子，漏极及栅极接到节点NN，后者的源极连接到接受接地电位的电源端子，漏极及栅极接到节点NN。

节点NN的电位与电源电位VDD相比要低一个p沟道MOSFET111的阈值电压Vtp以上，与接地电位相比要高一个n沟道MOSFET121的阈值电压Vtn以上，成为相应于p沟道MOSFET111与n沟道MOSFET121的导通电阻值的电位。

图25、图26分别示出图23的电平变换电路4的电路结构的第2及第3例。图25的电平变换电路4与图24的电平变换电路4的不同之处是控制电路110含有电阻元件R1取代p沟道MOSFET111。这时，节点NN的电位VNN成为对应于电阻元件R1的阻值与n沟道MOSFET121的导通电阻的电位。

图26的电平变换电路4与图25的电平变换电路4的不同之处在于控制电路110含有电阻元件R2取代n沟道MOSFET121。这时，节点NN的电位VNN成为对应于电阻元件R1与电阻元件R2各自的电阻值的电位。

实施形态5

图27示出第5实施形态的电平变换电路结构的电路图。图27中，电平变换电路5与具备电平变换部105及驱动用倒相器INV1、INV2。电平变换部105含有p沟道MOSFET11、n沟道MOSFET12、控制电路120。驱动用倒相器INV1、INV2由p沟道MOSFET及n沟道MOSFET组成的CMOS电路构成。控制电路120接受输入信号CLK2并调整输出CLK2的电位电平。

p沟道MOSFET11的源极接到接受电源电位VDD的电源端子，漏极接到输出节点NO，栅极通过控制电路120接到输入节点I2。n沟道MOSFET12的源极接到输入节点I1，漏极接到输出节点NO，栅极接到接受电源电位VDD的电源端子。

输入节点I1、I2上分别加上互补地作高、低电平变化的输入信号CLK1、CLK2。输入信号CLK1、CLK2的高与低电平间的电位差比电源电位VDD与接地电位间的电位差来得小。本实施形态中，输入信号CLK1、CLK2的低电平是接地电位，高电平是介于电源电位VDD与接地电位之间的电位。

图27的电平变换电路5的动作基本上与图5的相同，只是p沟道MOSFET11的栅极电位接受由控制电路120调整电位电平的输入信号CLK2而动作这一点不同。

控制电路120将输入信号CLK2的高电平电位调整为电源电位VDD与输入信号CLK2的高电平电位之间的电位并输出。根据控制电路120的输出电位与电源电位VDD的电位差的绝对值与p沟道MOSFET11的阈值电压Vtp的绝对值的大小关系来控制p沟道MOSFET11的导通状态的程度，得到输出节点NO的电位Vout。本实施形态中即使电源电位VDD与输入信号CLK1及CLK2的高电平电位的电位差较大时也能高精度地动作。

图28示出图27的电平变换电路5的电路结构的第1例的电路图。其控制电路120含有N沟道MOSFET122和123。n沟道MOSFET123的源极接到节点NP，漏极和栅极接到接受电源电位VDD的电源端子。n沟道MOSFET122的源极接到输入节点I2，漏极反栅极接到节点NP。

由于n沟道MOSFET123是常通状态，故起负荷电阻的作用。根据输入信号CLK2的电平控制节点NP的电位VNP为高或低高平。这时，节点NP的电位VNP的高电平电位比电源电位VDD低一个n沟道MOSFET123的阈值电压Vtn以上，而比CLK2的高电平电位来得高。

图29示出图27的电平变换电路5的电路结构的第2例的电路图。图29与图28的电平变换电路5的不同之处在于控制电路120含有p沟道MOSFET121，取代了n沟道MOSFET123。这时，p沟道MOSFET121的源极接到接受电源电位VDD电源端子，漏极和栅极接到节点NP。

利用p沟道MOSFET121设定节点NP的电位VNP为比电源电位VDD低一个阈值电压Vtp的绝对值以上的电平。根据输入信号CLK2的电平由n沟道MOSFET122控制节点NP的电位VNP为高或低高平。这时，节点NP的电位VNP的高电平电位比电源电位VDD小一个p沟道MOSFET121的阈值电压Vtp以上，而比CLK2的高电平电位来得高。

图30示出图27的电平变换电路5的电路结构的第3例的电路图。图30与图29的电平变换电路5的不同之处在于控制电路120的n沟道MOSFET122的栅极接到接受电源电位VDD的电源端子。这时，n沟道MOSFET122是常通导通状态，起负荷电阻作用。这样，根据输入信号CLK2的电平控制节点NP的电位VNP为高或低电平。这时，节点NP的电位VNP的高电平电位比电源电位VDD低一个p沟道MOSFET121的阈值电压Vtp以上，而比CLK2的高电平电位来得高。

图31示出图27的电平变换电路5的电路结构的第4例的电路图。图31与图29的电平变换电路5的不同这处在于控制电路120含有电阻元件R3，取代了p沟道MOSFET121。这时，根据输入信号CLK2的电平，n沟道MOSFET122的导通电阻起变化，利用其与电阻元件R3电阻值的电阻分压控制节点NP的电位VNP为高电平或低电平。

图32示出图27的电平变换电路5的电路结构的第5例的电路图。图32与图29的电平变换是路5的不同之处在于控制电路122含有电阻元件R3，取代了n沟道MOSFET122。这时，根据输入信号CLK2的电平，p沟道MOSFET121的导通电阻起变化，利用其与电阻元件R3阻值的电阻分压控制节点NP的电位VNP为高或低电平。

图33示出图27的电平变换电路5的电路结构的第6例的电路图。图33与图29的电平变换电路5的不同之处在于控制电路120的p沟道MOSFET121的栅极从其他信号分离，为接地点。这种结构也由于n沟道MOSFET122根据输入信号CLK2的电位电平改变其导通电阻，故控制节点NP的电位VNP为高或低的电平。

图34示出图27的电平变换电路5的电路结构第7例的电路图。图34与图334的电平变换电路5的不同之处在于控制电路120含有p沟道MOSFET123，取代了n沟道MOSFET122。这种情况下也根据输入信号CLK2电平使p沟道MOSFET123的导通电阻变化，控制节点NP的电位VNP为高或低电平。

实施形态6

图35示出第6实施形态的电平变换电路结构的电路图。电平变换电路6具备电平变换部106及驱动用倒相器INV1、INV2。电平变换部106含有p沟道MOSFET11、n沟道MOSFET12、控制电路110、120。驱动用倒相器INV1、INV2由p沟道MOSFET及n沟道MOSFET组成的CMOS电路构成。控制电路110接受电源电压VDD，调整并输出电位，控制电路120接受输入信号CLK2，调整并输出CLK2的电位。

p沟道MOSFET11的源极接到接受电源电位VDD的电源端子，漏极接到输出节点NO，栅极经由控制电路120接到输入节点I2。n沟道MOSFET12的源极接到输入节点I1，漏极接到输出节点NO，栅极经由控制电路110接到接受电源电位VDD的电源端子。

在输入节点I1、I2上分别加上互补地作高低电平变化的输入信号CLK1、CLK2。输入信号CLK1、CLK2的高低电平之间的电位差小于电源电位VDD与接地电位之间的电位差。本实施形态中，输入信号CLK1、CLK2的低电平是接地电位，高电平是电源电位VDD与接地电位之间的电位。

图35的电平变换电路6的动作基本上同于图5的电平变换电路1，不同之处是，p沟道MOSFET11的栅极电位接受通过控制电路120调整过电位电平的输入信号CLK2而动作，n沟道MOSFET12的栅极电位接受通过控制电路110调整过的电位而动作。

控制电路110与图23的电平变换电路4的控制电路110相同，控制电路120与图27的电平变换电路5的控制电路120相同。

根据控制电路120的输出电位与输入信号CLK2间的电位差的绝对值与p沟道MOSFET11的阈值电压Vtp的绝对值之间的大小关系，控制p沟道MOSFET11的导通状态的程度，根据控制电路110的输出电位与输入信号CLK1的电位差的绝对值与n沟道MOSFET12的阈值电压Vtn的绝对值之间的大小关系，控制n沟道MOSFET12的导通状态的程度。由此，控制输出节点NO的电位Vout的高及低电平。

本实施形态中，即使在电源电位VDD与输入信号CLK1及CLK2的高电平电位之间的电位差大时也能高精度地动作。作为控制电路110的具体例子有图24、图25、图26所示的电路等。另一方面，作为控制电路120的具体例子有图28、图29、图30、图31、图32、图33、图34所示的电路等。

实施形态7

图36示出第7实施形态的电平变换电路结构的电路图。该电平变换电路7具备电平变换部207及驱动用倒相器INV1、INV2、INV3、INV4。电平变换部207含有p沟道MOSFET21、23，n沟道MOSFET22、24以及控制电路110a、110b。驱动器用倒相器INV1、INV2、INV3、INV4由p沟道MOSFET及n沟道MOSFET组成的CMOS电路构成。控制电路110a、110b与图23的电平变换电路4的控制电路110相同。

p沟道MOSFET21及23的源极分别接到接受电源电位VDD的电源端子，漏极分别接到输出节点NO1、NO2，栅极分别接到输出节点NO2、NO1。n沟道MOSFET22、24的源极分别接输入节点I1、I2，漏极分别接到输出节点NO1、NO2，栅极通过控制电路110a、110b分别接到接受电源电位VDD的电源端子。输入信号CLK1、CLK2与电源电位VDD及各自的关系与第2实施形态相同。

图36的电平变换电路7的动作，基本上与图11的电平变换电路2相同，不同之处是，n沟道MOSFET22、24的栅极电位接受通过控制电路110a、110b调整过的电位而动作。

控制电路110a、110b接受电源电位VDD，输出电源电位VDD与输入信号CLK1的高电平电位之间的电位。根据控制电路110a、110b的输出电位与输入信号CLK1的电位差的绝对值与n沟道MOSFET22、24的阈值电压Vtn的绝对值的大小关系，控制n沟道MOSFET22、24的导通状态的程度，分别得到输出节点NO1、NO2的电位Vout1、Vout2。

驱动用倒相器INV1及INV2将输出电位Vout1变换为作电源电位VDD与接地电位变化的输出电位VOUT1，驱动用倒相器INV3、INV4将输出电位Vout2变换为作电源电压VDD与接地电位变化的输出电位VOUT2。

本实施形态中即使在电源电位VDD与输入信与CLK1及CLK2的高电平电位之间的电位差大时也能高精度地动作。

控制电路110a、110b的具体例有图24、图25、图26所示的电路等。

实施形态8

图37示出第8实施形态的电平变换电路结构的电路图。该电平变换电路8具备电平变换部308及驱动用倒相器INV1、INV2、INV3、INV4。电平变换部308含有p沟道MOSFET31、33、n沟道MOSFET32、34以及控制电路120a、120b。驱动用倒相器INV1、INV2、INV3、INV4由p沟道MOSFET及n沟道MOSFET组成的CMOS电路构成。控制电路120a、120b与图27的电平变换电路5的控制电路120相同。

p沟道MOSFET31及33的源极分别接到接受电源电位VDD的电源端子，漏极分别接到输出节点NO1、NO2，栅极通过控制电路120a、120b分别接到输入节点I2、I1。n沟道MOSFET32、34的源极分别接到输入节点I1、I2，漏极分别接收入输出节点NO1、NO2，栅极分别交叉连接输出节点NO2、NO1。输入信号CLK1、CLK2与电源电位VDD的电位以及各自的关系与第3实施形态相同。

图37的电平变换电路8的动作基本上与图17的电平变换电路3相同，不同的是，n沟道MOSFET32、34的栅极电位接受由控制电路110a、110b调整后的电位而动作。

控制电路120a、120b将输入信号CLK1、CLK2的高电平电位调整为电源电位VDD与输入信号CLK1、CLK2的高电平电位之间的电位并输出。

根据控制电路120a、120b的输出电位与输入信号CLK2、CLK1的电位差的绝对值与n沟道MOSFET32、34的阈值电压Vtp的绝对值之间的大小关系，控制n沟道MOSFET32、34的导通状态的程度，得到输出节点NO的电位Vout。

驱动用倒相器INV1及INV2将输出电位Vout1变换为作电源电位VDD与接地电位变化的输出电位VOUT1，驱动用倒相器INV3、INV4将输出电位Vout2变换为作电源电位VDD与接地电位变化的输出电位VOUT2。

本实施形态中，即使在电源电位VDD与输入信号CLK1及CLK2的高电平电位之间的电位差大时也能高精度地动作。

控制电路120a、120b的具体例子有图28、图29、图30、图31、图32、图33、图34所示电路等。

实施形态9

图38示出第9实施形态的电平变换电路结构的电路图。该电平变换电路9具备2个电平变换部101A、101B及一个PMOS交叉耦合型差动放大电路400。

电平变换部101A、101B的结构与第1实施形态中，电平变换部101的结构相同。但电平变换部101A的输入节点I1、I2上分别加上输入信号CLK1、CLK2，电平变换部101B的输入节点I1、I2上分别加上输入信号CLK2、CLK1。

差动放大电路400含有p沟道MOSFET401、403及n沟道MOSFET402、404。P沟道MOSFET401、403的源极接到接受电源电位VDD的电源端子，漏极分别接到输出节点NO401、NO402，栅极交叉连接输出节点NO402、NO401。n沟道MOSFET402、404的源极上加上规定电侠VEE，漏极分别接到输出节点NO401、NO402。栅极分别接到电平变换部101A、101B的输出节点NOA、NOB。规定电位VEE可以是低于电源电位VDD的正电位、接地电位、负电位中的一种。而且，也可在图中右侧的VEE上输入时钟信号CLK1，也可在图中左侧的VEE上输入CLK2。

本实施形态的电平变换电路9从差动放大电路400的输出节点NO401、NO402输出互补变化的输出电位VOUT1、VOUT2。输出电位VOUT1、VOUT2在电源电位VDD与规定电位VEE之间变化。

实施形态10

图39示出第10实施形态的电平变换电路结构的电路图。该电平变换电路10与图38的电平变换电路9的不同之处在于具备分别具有控制电路100A、100B的2个电平变换部104A、104B，取代了2个电平变换部101A、101B。

电平变换部104A、104B的结构与第4实施形态的电平变换部104的相同。但在电平变换部104A的输入节点I1、I2上分别加输入信号CLK1、CLK2，在电平变换部104B的输入节点I1、I2上分别加输入信号CLK2、CLK1。

本实施形态的电平变换电路10从差动放大电路400输出节点NO401、NO402输出互补变化的输出电位VOUT1、VOUT2。输出电位VOUT1、VOUT2在电源电位VDD与规定电位VEE之间变化。本实施形态的控制电路110的具体例子是图24至图26所示的电路等。

又，第9及第10实施形态中作为电平变换部采用电平变换部101及104，但也可采用第5实施形态的电平变换部105、第6实施形态的电平变换部106。而且，也可采用第7实施形态的电平变换部207，第8实施形态的电平变换部308，这时只要将电平变换部的输出节点NO1、NO2分别连接差动放大电路的n沟道MOSFET402、402的栅极就行。

实施形态11

图40示出第11实施形态的电平变换电路结构的电路图。该电平变换电路11与图38的电平变换电路9的不同之处在于连接电流反射镜型的放大电路500，取代PMOS交叉耦合型差动放大电路400。

电流反射镜型放大电路500含有p沟道MOSFET501、502及n沟道MOSFET502、504。p沟道MOSFET501、503的源极接到接受电源电位VDD的电源端子，漏极分别接到输出节点NO501、NO502，栅极接到输出节点NO502。n沟道MOSFET502、504的源极上加上规定电位VEE，漏极分别接到输出节点NO501、NO502，栅极分别接到电平变换部101A、101B的输出节点NOA、NOB。规定电位VEE可以是低于电源电位VDD的正电位、接地电位、负电位等。而且，对图中右侧的VEE也可以输入时时钟信号CLK1，对左侧的VEE也可输入CLK2。

本实施形态的电平变换电路11从电流反射镜型放大电路500的输出节点501输出输出电位VOUT。输出电位VOUT在电源电位VDD与规定电位VEE之间变化。

实施形态12

图41示出第12实施形态的电平变换电路结构的电路图。该电平变换电路12与图40的电平变换电路11的不同之处在于具备分别具有控制电路110A、110B的2个电平变换部104A、104B，取代2个电平变换部101A、101B。

电平变换部104A、104B的结构与和4实施形态的电平变换部104的结构相同。但在电平变换部104A的输入节点I1、I2上分别加上输入信号CLK1、CLK2，在电平变换部104B的输入节点I1、I2分别加上输入信号CLK2、CLK1。

本实施形态的电平变换电路12从电流反射镜型放大电路500的输出节点NO501输出输出电位VOUT。输出电位VOUT在电源电位VDD与规定电位VEE之间变化。本实施形态的控制电路110的具体例子有图24至图26所示的电路等。

又，也可以用第5实施形态的电平变换部105、第6实施形态的电平变换部106取代第9及第10实施形态的电平变换部101及104。又也可用第7及第8实施形态的电平变换部207、308，只要这时将电平变换部的输出节点NO1、NO2分别接到差动放大电路的n沟道MOSFET502、504的栅极就可。

实施形态13

图42示出第13实施形态的电平变换电路结构的电路图。该电平变换电路13是成对型电平变换电路，具备2个电平变换部101A、101B及4个倒相器INV1A、INV2A、INV1B、INV2B。

电平变换部101A、101B的结构与图5的电平变换部101的结构相同。电平变换部101A的n沟道MOSFET12的源极、电平变换部101B的p沟道MOSFET11的栅极接到接受输入信号CLK1的输入节点IA。电平变换部101A的p沟道MOSFET11的栅极、电平变换部101B的n沟道MOSFET12的源极接到接受输入信号CLK2的输入节点IB。

本实施形态的电平变换电路13输出将输入信号CLK1、CLK2被电平变换后的输出信号VOUT1、VOUT2。输出电位VOUT1、VOUT2在电源电位VDD与接地电位之间变化。

又，作为本实施形态的电平变换部101，也可用第4、第5、第6的实施形态的电平变换部104、105、106。

实施形态14

图43示出采用本发明的电平变换电路的液晶显示装置的一例的框图。该装置在玻璃基板600互相交叉地配置多个扫描电极Y1、Y2、......Yn以及多个数据电极X1、X2、......Xm。这里，n、m分别是任意的整数。也要以塑料等组成的基板取代玻璃基板600。在多个扫摸电极Y1～Yn与多个数据电极X1～Xm的交叉部上通过薄膜晶体管601设置液晶元件602。薄膜晶体管601例如用通过激光火法等使非晶硅结晶化得到的多晶硅来形成。

在玻璃基板600上设置扫描线驱动电路603、数据线驱动电路604以及电压变换电路700。扫描电极Y1～Yn接到扫描线驱动电路603，数据电极X1～Xm接到数据线驱动电路604。电压变换电路700将从外部控制电路605供给的互补地变化的小振幅的两个基本时钟信号进行电平变换成为电压与之不同的时钟信号，供给扫描线驱动电路603及数据线驱动电路604。

图44示出用于图43的液晶显示元件的电压变换电路700的结构框图。该电压变换电路700在玻璃基板600上形成升压电源电路701、负电源电路702以及第1～第4的电平变换电路703、704、705、706。外部电源电压8v及3V提供给第1电平变换电路703。内部电路是图43的线驱动电路603及数据线驱动电路604，假定输入0～8V、0～12V、-3～8V、-3～12V的4种电压范围的信号。

第1电平变换电路703将图43的外部控制电路605提供的基本时钟信号作电平变换为0V至8V范围内变化的信号，并提供给内部电路及第2～第4电平变换电路704、705、706。第2电平变换电路704根据升压电源电路701的电源电压将第1电平变换电路703提供的信号作电平变换为0至12V范围内变化的信号，并提供给内部电路及第4电平变换电路706。第3电平变换电路705根据负电源电路702的负的电源电压将第1电平变换电路703提供的信号作电平变换为-3V至8V范围内变化的信号，并提供给内部电路。第4电平变换电路706根据负电源电路702的负的电源电压将第2电平变换电路704提供的信号作电平变换为-3V至12V范围内变化的信号，并提供给内部电路。

作为第1～第4电平变换电路703、704、705、706，采用第1～第13实施形态的电平变换电路1～13中的任一个。这样，图43的液晶显示装置在制造工艺中p沟道MOSFET及n沟道MOSFET的阈值电压即使离散度大的情况下也可高精度地动作，同时高速动作、低电耗化、小面积化及高精细化也成为可能。

实施形态15

图45示出采用本发明的电平变换电路的有机电致发光装置一例的框图。该有机电使发光装置在玻璃基板610上互相交叉地配置多个扫描电极Y1、Y2、......Yn及多个数据电极X1、X2、......Xm。也可以用塑料等构成的基板取代玻璃基板610。在多个扫描电极Y1～Yn与多个数据电极X1～Xm的交叉部上通过薄膜晶体管611及612设置有机电致发光元件613。薄膜晶体管611、612由通过激光退火法等使非晶硅结晶化得到的多晶硅形成。

玻璃基板610上设置扫描线驱动电路614、数据线驱动电路615以及电压变换电路710。扫描电极Y1～Yn连接扫描线驱动电路614，数据电极X1～Xm接到数据线驱动电路615。电压变换电路710将外部控制电路616提供的互补变化的小振幅的两个基本时钟信号作电平变换成电压与之不同的时钟信号，并提供给扫描线驱动电路614及数据线驱动电路615。电压变换电路710的结构与图44与示的电压变换电路700的结构相同。

电压变换电路710采用第1～13实施形态的电平变换电路1～13中任一个。这样，图45的有机电致发光装置在制造工艺中p沟道MOSFET及n沟道MOSFET的阈值电压即使离散度大的情况下也可高精度地动作，同时高速动作、低电耗化、小面积化及高精细化也可成为可能。

实施形态16

图46示出采用本实施形态的电平变换电路的传感器装置的一例的框图。该传感器装置在玻璃基板620上互相交叉地配置多个扫描电极Y1、Y2、......Yn及多个数据电极X1、X2、......Xm。也可用塑料等构成的基板取代玻璃基板。在多个扫描电极Y1～Ym与多个数据电极X1～Xm的交叉部上通过薄膜晶体管621设置传感器622。薄膜晶体管621例如由通过激光退火法等使非晶硅结晶化得到的多晶硅形成。作为传感器622例如可用受光元件。这种情况下构成信息传感器。此外，作为传感器622也可用通过电阻或静电电容测出压力差的压力传感器。这种情况下构成检测物体表面光洁度的表面光洁度传感器、检测指纹等纹路的纹路检测传感器等。

在玻璃基板620上设置扫描线驱动电路623、数据线驱动电路624以及电压变换电路720。扫描电极Y1～Yn连接扫描线驱动电路623，数据电极X1～Xm连接数据线驱动电极624。电压变换电路720将外部控制电路625提供的互补变化的小振幅的两个基本时钟信号作电平变换成为电压与之不同的时钟信号，并提供给扫描线驱动电路623及数据线驱动电路624。电压变换电路720的结构与图44所示的电压变换电路700的结构相同。

电压变换电路720采用第1～13实施形态的电平变换电路1～13中的任一个。这样，图46的传感器装置在制造工艺中p沟道MOSFET及n沟道MOSFET的阈值电压即使离散度大的情况下也可高精度地动作，同时高速动作、低电耗化、小面积化及高精细化也成为可能。

以上根据实施形态对本发明作了说明。这些实施形态是例示性的，对它们的各结构要素的组合进行各种变形例是可能的，本领域的技术人员将理解这样的变化例也在本发明的范围内。产业上的利用可能性。

如上所述，根据本发明，对稳定动作、高速动作、节电、高精细化的至少一项能提供有利的电平变换电路。

Claims (30)

1.一种电平变换电路，其特征在于，

具备

连接于施加电源电压的电源节点与输出节点之间的第1导电型的第1晶体管，以及

连接于输入第1输入信号的第1输入节点与所述输出节点之间的第2导电型的第2晶体管，

所述第2晶体管的控制电极连接到所述电源节点，所述第1晶体管的控制电极连接到输入第2输入信号的第2输入节点，并从所述输出节点取出输出信号。

2.如权利要求1所述的电平变换电路，其特征在于，对各所述第1及第2晶体管设置单一或各别的所述电源电压，设定第1晶体管对应的电源电压为高于所述第1输入信号的高电平的值，设定第2晶体管对应的电源电压为高于所述第2输入信号的高电平的值，根据这些电源电压与所述第1输入信号及第2输入信号的电压差控制所述第1及第2晶体管导通状态的程度，第1输入信号被变换为对应于所述电源电压的所述输出信号。

3.如权利要求1所述的电平变换电路，其特征在于，设定所述电源电压为高于所述第1输入信号的高电平的值，根据它们的电压差控制所述第1晶体管导通状态的程度，所述第1输入信号被变换为对应于所述电源电压的所述输出信号。

4.如权利要求1所述的电平变换电路，其特征在于，设定所述电源电压为高于所述第2输入信号的高电平的值，根据它们的电压差控制所述第2晶体管导通状态的程度，所述第1输入信号被变换为对应于对所述第1晶体管起作用的电源电压的所述输出信号。

5.如权利要求1至4中任一项所述的电平变换电路，其特征在于，所述第2晶体管的控制电极通过将所述电源电压下拉规定量的控制电路连接到所述电源节点上。

6.如权利要求1至5中任一项所述的电平变换电路，其特征在于，所述第1晶体管的控制电极通过将所述第2输入节点的电压提升规定量的控制电路连接到所述第2输入节点上。

7.如权利要求1至6中任一项所述的电平变换电路，其特征在于，所述第1及第2输入节点是单一的共同节点。

8.如权利要求7所述的电平变换电路，其特征在于，进一步具有使输入到所述共同节点的所述第1输入信号反转的控制电路，取代所述第2输入信号，将所述控制电路的输出信号加到所述第1晶体管的控制电极。

9.一种电平变换电路，其特征在于，

具备

连接于施加电源电压的电源节点与第一输出节点之间的第1导电型的第1晶体管，

连接于输入第1输入信号的第1输入节点与所述第1输出节点之间的第2导电型的第2晶体管，

连接于所述电源节点与第2输出节点之间的第1导电型的第3晶体管，以及

连接于输入第2输入信号的第2输入节点与所述第2输出节点之间的第2导电型的第4晶体管，

所述第2及第4晶体管的控制电极连接于所述电源节点，所述第1晶体管的控制电极连接到所述第2输出节点，所述第3晶体管的控制电极连接于所述第1输出节点，从所述第1或第2输出节点取出输出信号。

10.一种电平变换电路，其特征在于，

具备

连接于施加电源电压的电源节点与第1输出节点之间的第1导电型的第1晶体管，

连接于输入第1输入信号的第1输入节点与所述第1输出节点之间的第2导电型的第2晶体管，

连接于所述电源节点与第2输出节点之间的第1导电型的第3晶体管，以及

连接于输入第2输入信号的第2输入节点与所述第2输出节点之间的第2导电型的第4晶体管，

所述第2晶体管的控制电极连接于第2输出节点，所述第4晶体管的控制电极连接于第1输出节点，所述第1及第3晶体管的控制电极分别连接于第2及第1输入节点，从所述第1或和2输出节点取出输出信号。

11.如权利要求9、10所述的电平变换电路，其特征在于，对各所述第1及第2晶体管设置单一或各别的所述电源电压，设定第1晶体管对应的电源电压为高于所述第1输入信号的高电平的值，设定第2晶体管对应的电源电压为高于所述第2输入信号的高电平的值，根据它们的电源电压与所述第1输入信号及第2输入信号的电压差控制所述第1至第4晶体管导通状态的程度，第1输入信号被变换为对应于所述电源电压的所述输出信号。

12.如权利要求9或11所述的电平变换电路，其特征在于，所述第2及第4晶体管的控制电极通过将所述电源电压下拉规定量的控制电路接到所述电源节点上。

13.如权利要求10或11所述的电平变换电路，其特征在于，所述第1及第3晶体管的控制电极通过将所述第2输入节点的电压提升规定量的控制电路接到所述第2输入节点上。

14.如权利要求9至13中任一项所述的电平变换电路，其特征在于，输入规定的参照电压信号作为所述第2输入信号。

15.一种电平变换电路，其特征在于，具备：在权利要求1所述的电平变换电路中将第2输入信号与第1输入信号替换的电平变换电路，以及将这两个电平变换电路的输出信号作为两个控制输入信号的交叉耦合型差动放大电路，在构成该差动放大电路的两个电流通路的每一个上配置的两个晶体管的连接点被连接于能够取出最终的输出信号的输出节点上。

16.如权利要求15所述的电平变换电路，其特征在于，取代所述交叉耦合型差动放大电路，配置电流反射镜型放大电路。

17.权利要求15或16所述的电平变换电路，其特征在于，所述第1及第2输入节点是单一的共同节点。

18.权利要求17所述的电平变换电路，其特征在于，进一步具备使输入到所述共同节点的所述第1输入信号反转的控制电路，取代所述第2信号，将所述控制电路的输出信号加到所述第1晶体管的控制电极。

19.一种电平变换电路，其特征在于，

在电位差比输入信号振幅大的电源电压与规定电压之间串联地配置第1及第2晶体管，通过它们的导通电阻来对所述电源电压与规定电压进行电阻分压，

形成这样的结构，即在所述输入信号为高电平时，所述第1晶体管为强导通状态，同时由于该输入信号与所述电源电压的电位差，所述第2晶体管为弱导通状态或截止状态，

在所述输入信号低电平时，所述第2晶体管为强导通状态，同时由于该输入信号的反转信号与所述电源电压的电位差，所述第1晶体管为弱导通状态或截止状态，

能够取出所述电阻分压产生的中间电位作为输出信号。

20.一种电平变换电路，其特征在于，

在电位差比输入信号的振幅大的第1电源电压与规定电压之间依次串联地配置第1及第2晶体管，通过它们的导通电阻来对所述第1电源电压与规定电压进行电阻分压，

在电位差比所述输入信号的反转信号的振幅大的第2电源电压与规定电压之间依次串联地配置第3及第4晶体管，通过它们的导通电阻来对所述第2电源电压与规定电压进行电阻分压，

形成这样的结构图，即在所述输入信号为高电平时，所述第1晶体管与第4晶体管为强导通状态，同时所述第2晶体管与第3晶体管为弱导通状态或截止状态，

在所述输入信号低电平时，所述第2晶体管与第3晶体管为强导通状态，同时所述第1晶体管与第4晶体管为弱导通状态或截止状态，

将所述第1与第2晶体管的电阻分压产生的中间电位用于对所述第3与第4晶体管中任一个的控制，将所述第3与第4晶体管进行的电阻分压产生的中间电位用于对所述第1与第2晶体管中任一个的控制，取出这些中间电位的一方作为输出信号。

21.如权利要求20所述的电平变换电路，其特征在于，

形成这样的结构，即所述输入信号高电平时，由于该输入信号与各所述第1、第2电源电压的电位差，所述第2晶体管与第3晶体管为弱导通状态或截止状态，

所述输入信号低电平时，由于该输入信号的反转信号与各所述第1、第2电源电压的电位差，所述第1晶体管与第4晶体管为弱导通状态或截止状态。

22.一种电平变换电路，其特征在于，具备：

连接于输出节点与施加高于输入信号的高电平的电源电压的电源节点之间的p沟道场效应晶体管，以及

连接于输入所述输入信号的第1输入节点与所述输出节点之间的n沟道场效应晶体管，

所述n沟道效应晶体管的栅极接到所述电源节点，所述p沟道场效应晶体管的栅极接到输入所述输入信号的反转信号的第2输入节点，在所述输出节点取出输出信号。

23.一种电平变换电路，其特征在于，具备：

连接于施加第1电源电压的第1电源节点与第1输出节点之间的p沟道场效应晶体管的第1晶体管，

连接于输入第1输入信号的第1输入节点与所述第1输出节点之间的n沟道场效应晶体管的第2晶体管，

连接于施加第2电源电压的第2电源节点与第2输出节点之间的p沟道场效应晶体管的第3晶体管，以及

连接于输入第2输入信号的第2输入节点与所述第2输出节点之间的n沟道场效应晶体管的第4晶体管，

所述第2及第4晶体管的栅极分别连接于所述第1或第2电源节点的一方，所述第1晶体管的栅极连接于所述第2输出节点，所述第3晶体管的栅极连接于所述第1输出节点，从所述第1或第2输出节点取出输出信号。

24.如权利要求23所述的电平变换电路，其特征在于，所述第2及第4晶体管的栅极分别通过下拉所述第1或第2电源电压的控制电路接到所述第1或第2电源节点的一方。

25.一种电平变换电路，其特征在于，具备：

连接于施加第1电源电压的第1电源节点与第1输出节点之间的p沟道场效应晶体管的第1晶体管，

连接于输入第1输入信号的第1输入节点与所述第1输出节点之间的n沟道场效应晶体管的第2晶体管，

连接于施加第2电源电压的第2电源节点与所述第2输出节点之间的p沟道场效应晶体管的第3晶体管，以及

连接于输入第2输入信号的第2输入节点与第2输出节点之间的n沟道场效应晶体管的第4晶体管，

所述第2晶体管的栅极连接于所述第2输出节点，所述第4晶体管的栅极连接于所述第1输出节点，所述第1及第3晶体管的栅极分别连接于所述第2及第1输入节点，从所述第1或第2输出节点取出输出信号。

26.如权利23至25中任一项所述的电平变换电路，其特征在于，输入规定的参照电压信号作为所述第2输入信号。

27.一种电平变换电路，其特征在于，具备：

连接于施加电源电压的电源节点与第1输出节点之间的第1导电型的第1晶体管，

连接于输入第1输入信号的第1输入节点与所述第1输出节点之间的第2导电型的第2晶体管，

连接于所述电源节点与第2输出节点之间的第1导电型的第3晶体管，以及

连接于输入第2输入信号的第2输入节点与所述第2输出节点之间的第2导电型的第4晶体管，所述第2及第4晶体管的控制电极通过下拉所述电源电压的控制电路接到所述电源节点，所述第1晶体管的控制电极接到所述第2输出节点及第1输出节点，所述第3晶体管的控制电极接到第1输出节点，

从所述第1或第2输出节点取出输出信号。

28.如权利要求1至27中任一项所述的电平变换电路，其特征在于，当接地电压表示为VG，所述电源电压表示为VDD时，调整所述输出信号使目标电压Vm＝(VG+VDD)/2保持在其振幅的中心。

29.如权利要求28所述的电平变换电路，其特征在于，进一步具有将所述目标电压Vm保持在动作中心点，且其输出振幅覆盖从所述接地电压附近至所述电源电压附近的范围的缓冲电路，使所述输出信号通过该缓冲电路从而获得经过整形的修正输出信号。

30.如权利1至29中任一项所述的电平变换电路，其特征在于，所述晶体管由多晶硅形成。

Images