CN1159094A - 内部电源电路 - Google Patents

内部电源电路 Download PDF

Info

Publication number
CN1159094A
CN1159094A CN96121658A CN96121658A CN1159094A CN 1159094 A CN1159094 A CN 1159094A CN 96121658 A CN96121658 A CN 96121658A CN 96121658 A CN96121658 A CN 96121658A CN 1159094 A CN1159094 A CN 1159094A
Authority
CN
China
Prior art keywords
voltage
node
power supply
switching device
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN96121658A
Other languages
English (en)
Other versions
CN1061484C (zh
Inventor
曾根田光生
李明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP29007095A external-priority patent/JP3456074B2/ja
Priority claimed from JP23073696A external-priority patent/JPH1075568A/ja
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1159094A publication Critical patent/CN1159094A/zh
Application granted granted Critical
Publication of CN1061484C publication Critical patent/CN1061484C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Dram (AREA)

Abstract

一种内部电源电路，包括：多个电荷存储器，一个第一电源端，一个第二电源端，一个第一开关装置，用于把多个电荷存储器相互并联连接在第一状态，和一个第二开关装置，用于把多个电荷存储器相互串联连接在第二状态，和电荷存储器在第一状态或第二状态中被连接在第一电源端和第二电源端之间，和第一状态和第二状态重复地被设置以便升高或降低一个在第一电源端和第二电源端之间的电压。

Description

内部电源电路
本发明涉及一种电源电路，特别是涉及一种通过把外部电源升高来产生一个比外部电源电压更高的电压的升高电路或一个通过把外部电源降低来产生一个比外部电源电压更低电压的一个降压变换器或其它DC(直流)-DC变换器。
近年来，在EEPROMs、快速存储器和其它能够被电重写的只读存储器的实际应用中只能从外部提供一个单一的低电源电压，在集成电路内部产生一个比由外部提供的电压更高的内部电压，并且通过在集成电路内部的高电压把数据写入到存储器中。
然而，作为一般的趋势外部电源的电压正在被减小并且电压越低升压效率下降。因此，已经不可能产生一个具有充足功率的内部升压电压。
另一方面，使用的外部电源通常是一个5V的单电源，但是由于希望处理伴随更高集成化的半导体装置的耐压的损坏和希望减小功率损耗，已经变为必须在较低的外部电压上操作半导体装置。
然而，由于在集成电路中的电源电路的操作所引起损耗是大的并且阻碍了功率损耗的减小。
本发明的一个目的是提供一种电源电路，该电源电路能够减小被用于通过增加升压和降压效率来获得一个希望的高电压的充电激励电路的数量并且能够输出一个具有低功率损耗的稳定输出电压。
根据本发明的一个方面提供一种外部电源电路，该电路包括：多个电荷存储装置，一个第一电源端，一个第二电源端，一个第一开关装置，用于把多个电荷存储装置相互并联连接在第一状态，和一个第二开关装置，用于把多个电荷存储装置相互串联连接在第二状态，一个控制装置，用于根据第一状态或第二状态来激励第一开关装置和第二开关装置以便把多个电荷存储装置连接在第一电源端和第二电源端之间，和用于根据第一状态或第二状态来去除激励第一开关装置和第二开关装置以便使多个电荷存储装置不连接在第一电源端和第二电源端之间，该控制装置重复激励和去激励。
最好，电荷存储装置是由电容器构成的；第一开关装置是由一个第三开关装置和一个第四开关装置构成的；和一个单独的升压电路包括一个连接在第一节点和第二节点之间的电容器、连接在第一节点和第一电源端之间的第三开关装置和连接在第二节点和第二电源端之间的第四开关装置；设置多个单独的升压电路；第二开关装置在第一状态中把一个前部分升压电路的第一节点和一个后部分升压电路的第二节点保持在一个非导通状态和在第二状态中把它们保持在一个导通状态；在第一状态中，由第三开关装置和第四开关装置构成的第一开关装置被保持在导通状态而第二开关装置被保持在非导通状态；和在第二状态中，由第三开关装置和第四开关装置构成的第一开关装置被保持在非导通状态而第二开关装置被保持在导通状态，以便把在第一电源端和第二电源端之间的电压升高。
本发明的内部电源电路还包括：一个与最初级部分升压电路的第二节点连接的偏置装置，用于把该第二节点保持在一个恒定的电位上和一个连接在最末级部分升压电路的第一节点和一个升压电压输出端之间的整流装置。
最好偏置装置是由一个开关装置构成的，在由第三开关装置和第四开关装置构成的第一开关装置被保持在非导通状态时该开关装置被设置在导通状态。
最好第一电源端是一个正电源端和第二电源端是一个负电源端，恒定电位是第一电源端的电位，偏置装置是这样被连接的整流元件，以便使从第一电源端朝向最初级部分升压电路的第二节点的方向变为正方向，和该整流元件被这样的连接以便使从最末级部分升压电路的第一节点朝向输出端的方向变为正方向并且提供正的升压电压给输出端。
另一方面，第一电源端是一个负电源端和第二电源端是一个正电源端，恒定电位是第二电源端的电位，偏置装置是这样被连接的整流元件，以便使从第一级部分升压电路的第二节点朝向第一电源端的方向变为正方向，和该整流元件被这样的连接以便使从输出端朝向最末级部分升压电路的第一节点的方向变为正方向并且提供负的升压电压给输出端。
最好第三开关装置是由一个第一导电型绝缘栅型场效应晶体管构成的，该晶体管具有一个与第一时钟的输入端连接的栅极、一个与第一电源连接的扩散层和另一个与部分升压电路的第一节点连接的扩散层；第四开关装置是由一个第一导电型绝缘栅型场效应晶体管构成的，该晶体管具有一个与第二时钟的输入端连接的栅极、一个与第二电源连接的扩散层和另一个与该部分升压电路的第二节点连接的扩散层；第二开关装置是由一个第二导电型绝缘栅型场效应晶体管构成的，该晶体管具有一个与第三时钟的输入端连接的栅极。
最好偏置装置是由一个第二导电型绝缘栅型场效应晶体管构成的，该晶体管具有一个与第三时钟的输入端连接的栅极。
最好第一时钟的幅值被设置在比在第一电源端和第二电源端之间的电位差更大的一个值上。
最好第一电源端是一个正电源端和第一导电型绝缘栅型场效应晶体管是一个n沟道型晶体管并且在第一时钟的高电平区域中该晶体管被保持在比第一电源端电压更高的一个电平上。
最好第一电源端是一个负电源端和第一导电型绝缘栅型场效应晶体管是一个P沟道型晶体管并且在第一时钟的低电平区域中该晶体管被保持在比第二电源端电压更低的一个电平上。
最好构成第二开关装置的第二导电型绝缘栅型场效应晶体管在一个独立的沟中被形成。
最好偏置装置是一个第二导电型绝缘栅型场效应晶体管，该晶体管被形成在与用于构成部分周边逻辑电路的第二导电型绝缘栅型场效应晶体管的沟相同的沟中。
根据本发明的第二个方面提供一种内部电源电路，该电路包括；一个第一电源端，一个第二电源端，一个第一节点，一个第二节点，一个连接在第一节点和第二节点之间的电容器，一个连接在第一节点和第一电源端之间的第一开关装置，一个连接在第二节点和第二电源端之间的第二开关装置，一个与第二节点连接并且把该节点偏压在一个恒定电压上的偏置装置，一个连接在第一节点和升压电压输出端之间的整流装置，第一和第二开关装置被重复地设置在导通状态和非导通状态以便被重叠，由此输出一个升压电压给输出端。
最好偏置装置是这样被连接的整流元件，以便使从第一电源端朝向第二节点的方向变为正方向，和该整流元件被这样的连接以便使从第一节点朝向升压输出端的方向变为正方向。
最好偏置装置是这样被连接的整流元件，以便使从第二节点朝向第一电源端的方向变为正方向，和该整流元件被这样的连接以便使从升压输出端朝向第一节点的方向变为正方向。
最好电荷存储装置是由电容器构成的；在第二状态中，这些电容器被串联连接在第一和第二电源端之间并且然后被充电；和在第一状态中，这些电容器被并联连接在第二电源端和一个降压电压输出端之间由此在第一和第二电源端之间获得一个电压。
最好还包括：一个开关装置，该开关装置与在第一电源端的电压和第二电源端的电压之间的一个外部电源连接，并且具有至少一个比外部电源的电位更低的电位的辅助电源，该开关装置操作地连接外部电源和辅助电源，一个装置，该装置用于根据与外部电源连接的开关装置顺序地转换导通和非导通状态以便产生对电容器的充电和放电。
最好还包括一个装置，该装置用于根据与辅助电源连接的开关装置顺序地转换导通和非导通状态以便产生对电容器的充电和放电。
最好还设置至少有两个多个电容器的结构，这两个多个电容器结构根据一个时钟信号在串联连接和并联连接之间被转换，和具有相反相位的时钟信号被提供给上述至少两个结构。
最好电容器是由铁电电容器、高介电电容器、MIM(金属-绝缘体-金属)结构电容器、DRAM槽和叠层电容器、平板电容器、外部电容器、和MIS(金属-绝缘体-半导体)栅极电容器构成的。
根据本发明，通过把第一和第二开关装置设置在导通状态和把第三开关装置设置在非导通状态，每个电容元件被充电到在第一电源和第二电源之间的不同电压电平上，然后，第一和第二开关装置被转换到非导通状态和第三开关装置被转换到导通状态，因此充电的电容元件被串联连接在恒定电位和电源电路的输出端之间并且一个正的或负的升压电压被输出给电源电路的输出端。
为此，升压电压的损失仅变为连接在最末级和输出端之间的整流元件的电压降，伴随着由基片偏置效应引起的阈值电压的上升而升压效率的减小能够被避免，并且能够实现减少用于获得一个希望的高电压的升压级数和缩短升压电压的上升时间。
此外，根据本发明，利用一个检测电路来检测外部电源电压的值并且根据这个检测的值来转换连接多个电容元件的数量。
接着，根据检测电压设置的这些电容元件被串联连接在外部电源和参考电源之间和然后被并联连接，在这同时，由与外部电源连接的开关装置来按顺序地转换导通状态和非导通状态，因此一个值位于外部电源电压和参考电源电压之间的输出电压被获得。
同样的，根据时钟信号来进行在电容元件的串联连接和并联连接之间的转换。此外，利用彼此具有反相位的时钟信号来分别地驱动两个多电容元件的的系统。此时能够降低伴随着负载电流的波动。
同样的，电容元件是由像铁电电容这样的具有高的相对介电常数的元件构成的。
本发明的这些和其它的目的和特征通过结合下列附图所描述的优选实施例将变得更明显。
图1是一个内部电源电路的例子的电路图；
图2是根据本发明的一个内部电源电路的第一实施例的电路图；
图3是在图2中所示的第一实施例的一个升压级的结构的电路图；
图4A-4J是在图2中所示的第一实施例的电源电路的时间图；
图5是给图2中所示的第一实施例的电源电路提供时钟信号的时钟信号产生电路的一个例子的电路图；
图6是一个在图5中使用的升压时钟产生器的电路图；
图7A-7H是在图5中所示的时钟产生电路操作的时间图；
图8是根据本发明的电源电路的第二实施例的电路图；
图9是在图8中所示的第二实施例的一个升压级的结构的电路图；
图10A-10J是在图8中所示的第二实施例的电源电路的时间图；
图11是一个在图8中使用的升压时钟产生器的电路图；
图12A-12E是在图8中所示的时钟产生电路操作的时间图；
图13是作为被用于一个内部低电压电源电路的降压变换器的一个串联调压器的基本结构的电路图；
图14是一种电容器型降压变换器的结构的一个例子的电路图；
图15是根据本发明的降压变换器的第三实施例的电路图；
图16A-16J是在图15中所示的第三实施例的一个操作的时间图；
图17是根据本发明的提供0.25VCC的电源电路的结构的一个例子的电路图；
图18是根据本发明的一个降压变换器的第四实施例的电路图。
擦除或写入像一个EEPROM或闪速存储器(flash memory)这样的一个电的可擦编程只读存储器需要一个比供给的电压更高的电压。因此，设计出了各种各样的电源电路。图1是一个表示由一个升压电路构成的常规电源电路的例子的电路图。
应该指出的是，在图1中M1至M4是n沟道型(nMOS)晶体管，和CL是负载电容器。
如在图中所示，图1中的电源电路是由连接成多个级的部分电路(升压级)构成的，每个级包括一个电容器，例如，C2和一个nMOS晶体管，例如，M2，它们串联连接。
构成一个升压级的每个电容器C2、C3和C4的一个电极与nMOS晶体管M1、M2和M3的栅极和漏极扩散层的公共连接点相连接。电容器C2、C3和C4的另一电极交替地与时钟φ1和φ2的供电线中的一个连接。构成升压级的连接成二极管的n沟道型(nMOS)晶体管的栅极和漏极扩散层的公共连接点与前一级升压级的n沟道型(nMOS)晶体管的源极扩散层连接，而该源极扩散层与下一级的连接成二极管的n沟道型(nMOS)晶体管的栅极和漏极扩散层的公共连接点相连接。
此外，时钟φ1和φ2的连接顺序是：升压级的奇数级与时钟φ1连接和升压级的偶数级与时钟φ2连接。
用这种方法构成的上述电源电路通过给出反相位的时钟φ1和φ2从一个半导体基片上吸引电荷并且提供一个升压电压VOUT给一个输出端TOUT，在该半导体基片上形成电源电压VCC和本电路。
在上面描述的电源电路中，由于与nMOS晶体管的阈值电压VTN对应的正向压降被产生，所以为了获得所需要的高电压需要许多级的连接成二极管的晶体管。特别是，越靠近电源电路的输出端TOUT，在源极和基片之间的反向电位差越大，以致于基片的偏置效应越大和该晶体管的阈值电压VTN增加的越大。因此，它的缺点是：即使级数被增加，升压效率明显地被降低。代表
下面将结合附图来详细描述本发明的优选实施例。
图2是根据本发明的电源电路的第一实施例的电路图。
在图2中，CKL1、CKL2和CKL3代表时钟信号，TCLK1、TCLK2和TCLK3代表时钟信号输入端，PT1代表作为一个偏置装置的p沟道型(pMOS)晶体管，PT2和PT3代表作为第三开关装置的pMOS晶体管，PTL代表连接成二极管的pMOS晶体管，NU1、NU2和NU3代表作为第一开关装置的n沟道型(nMOS)晶体管，NL1、NL2和NL3代表作为第二开关装置的nMOS晶体管，K1、K2、K3、L1、L2、和L3代表升压级的节点，C1、C2和C3代表用于升压的电容元件(电容器)，CL代表负载的一个寄生电容，和TOUT代表升压电压VOUT的一个输出端。
应该指出的是：在图2中所示的电源电路是由在图3中所示的升压级构成的。
在此，将描述假设在图3中所示的升压级是一个第i级的升压级时的结构。如图所示，该第i级的升压级是由一个电容器Ci，节点Ki和Li，和nMOS晶体管NUi和NLi构成的。
电容器Gi被连接在节点Ki和Li之间。
nMOS晶体管NUi的栅极与时钟信号CLK1的输入端连接，一个扩散层与电源电压VCC的供电线连接，另一个扩散层与节点Li连接。
nMOS晶体管NLi的栅极与时钟信号CLK2的输入端连接，一个扩散层与电源电压VCC的节点Ki连接，另一个扩散层与地线连接。
在图2中所示的电源电路由在图3中所示的升压级的三个级串联连接构成的。
如在图中所示，第一级升压级的节点K1通过pMOS晶体管FT1与电源电压VCC的供电线连接。也就是pMOS晶体管PT1的源极与电源电压VCC的供电线连接，漏极与节点K1连接。pMOS晶体管PT1的栅极与时钟信号CLK3的输入端TCLK3连接。
第一级升压级的节点L1通过pMOS晶体管PT2与第二级升压级的节点K2连接。也就是pMOS晶体管PT2的源极与第一级升压级的节点L1连接，漏极与第二级升压级的节点K2连接。
pMOS晶体管PT2的栅极与时钟信号CLK3的输入端TCLK3连接。
第二级升压级的节点L2通过pMOS晶体管PT3与第三级升压级的节点K3连接。也就是pMOS晶体管PT3的源极与第二级升压级的节点L2连接，漏极与第三级升压级的节点K3连接。
pMOS晶体管PT3的栅极与时钟信号CLK3的输入端TCLK3连接。
第三级升压级的节点L3通过pMOS晶体管PTL与电源电路的输出端TOUT连接。也就是pMOS晶体管PTL的源极与第三级升压级的节点L3连接，漏极与电源电路的输出端TOUT连接。
pMOS晶体管PTL的栅极与和漏极公共连接的输出端TOUT连接。即，pMOS晶体管PTL是二极管连接式。
此外，输出端TOUT通过负载电容器CL接地。
应该指出的是；在图2中所示的电源电路中，作为偏置装置的pMOS晶体管PT1在例如与构成电源电路的周边电路的其它晶体管的沟相同的沟中被形成。pMOS晶体管PT2和PT3如第三开关装置一样在每个单独的沟中被形成。
下面将结合图4A至4J中的时间图来描述具有上述结构的电源电路的升压操作。
在升压操作时，一个时钟信号CLK1被提供给构成升压级的nMOS晶体管NU1、NU2和NU3的栅极。如在图4A中所示，时钟信号CLK1的高电平被保持在比电源电压VCC更高的电平上，例如一个(VCC+VTN)的电位。应该指出的是：在此，VTN是nMOS晶体管NU1、NU2和NU3的一个阈值电压。
为此，当时钟信号CLK1被保持在一个高电平时，比电源电压VCC更高的一个电压，例如一个(VCC+VTN)的电压被提供给构成升压级的nMOS晶体管NU1、NU2和NU3的栅极。这些晶体管的漏极被保持在与电源电压VCC的电平相同的电位上。
提供给构成升压级的nMOS晶体管NL1、NL2和NL3的栅极的时钟信号CLK2被保持在与时钟信号CLK1同步的高电平和低电平上。应该指出的是：时钟信号CLK2的高电平例如被保持在电源电压VCC的电平上。
当时钟信号CLK1和时钟信号CLK2被保持在高电平时，构成升压级的所有nMOS晶体管NU1、NU2和NU3和NL1、NL2和NL3被设置在导通状态，并且被提供给在升压级之间连接的pMOS晶体管PT1、PT2和PT3的栅极的时钟信号CLK3被保持在一个高电平上，例如电源电压VCC的电平，因此，所有这些pMOS晶体管PT1、PT2和PT3被保持在非导通状态。
由于这个原因，在图4A至4B中所示的从时间t0至t1的周期期间，时钟信号CLK1和时钟信号CLK2被保持在高电平，并且在升压级中存在的电容器C1、C2和C3例如被充电到电源电压VCC的电平。
在时间t1时，时钟信号CLK1和时钟信号CLK2被转换到低电平，因此，在时间t2时，构成升压级的nMOS晶体管NU1、NU2和NU3和NL1、NL2和NL3被设置在非导通状态。
接着，在时间t2时，时钟信号CLK3从高电平转换到低电平，例如地电位GND。根据这种情况，所有pMOS晶体管PT1、PT2和PT3被转换成导通状态。
由于这个原因，所有被充电到电源电压VCC的电平的电容器C1、C2和C3被串联连接在第一级的节点Ki和电源电路的输出端TOUT之间，并且通过把电源电压乘以(升压级数+1)获得的电压在最末级的电容器的一个端上被获得。
在此，当电源电路的升压级数被限定为n和在最末级的升压级的节点Ln和输出端TOUT之间之间连接成二极管的pMOS晶体管PTL的阈值电压被限定为VTP时，由电源电路获得的升压的电压VOUT为：
VOUT＝(n+1)×VCC-VTP    …(1)
如在图4D至4J中所示，在pMOS晶体管FT1、PT2和PT3都被转换成导通状态之后，第一级的升压级的节点K1被保持在电源电压VCC的电平上，和节点L1被保持在2VCC的电平上。
第二级的升压级的节点K2以与第一级的节点L1相同的方式被保持在2VCC的电平上，和第二级的节点L2被保持在3VCC的电平上。
第三级的升压级的节点K3以与第二级的节点L2相同的方式被保持在3VCC的电平上，和第三级的节点L3被保持在4VCC的电平上。
pMOS晶体管PTL被连接成二极管。这种连接被设置以致于从第三级的节点L3朝向输出端TOUT的方向变成正方向，因此节点L3的电压输出给输出端TOUT。到这时，电容器CL被充电，和实际上4VCC的升压电压VOUT输出给输出端TOUT。
图5是表示用于产生在图2中所示的时钟信号CKL1、CKL2和CKL3的时钟产生电路的一个例子的电路图。
如在图5中所示，本例的时钟产生电路是由RS触发电路RFF1、RFF2、RFF3、RFF4、RFF5和RFF6、一个时钟产生器10和延迟电路DLY1和DLY2构成的。
在图6中示出了时钟产生器10的结构的一个例子。
如在图6中所示，时钟产生器10是由nMOS晶体管NA、NB、NC和ND和一个电容器CCK构成的。
nMOS晶体管NB的一个扩散层与电源电压VCC的供电线连接，另一个扩散层与节点ND1连接，栅极与时钟信号B的输入端连接。
nMOS晶体管NA的一个扩散层与节点ND1连接，另一个扩散层与地连接，栅极与时钟信号A的输入端连接。
nMOS晶体管ND的一个扩散层与电源电压VCC的供电线连接，另一个扩散层与节点ND2连接，栅极与时钟信号D的输入端连接。
nMOS晶体管NC的一个扩散层与节点ND2连接，另一个扩散层与地连接，栅极与时钟信号C的输入端连接。
一个电容器CCK被连接在节点ND1和ND2之间，节点ND2被时钟信号CKL1连接的输出端T1。
在升压操作时，在图7A至7D中所示的时钟信号A、B、C和D被输入给时钟产生器10。
一收到这个时钟信号，时钟产生器10产生一个被保持在比电源电压VCC在一个高电平时的电平更高的电平上的时钟信号CKL1。
如在图5中所示，RS触发电路RFF1的设置信号输入端S与RS触发电路RFF5的反向输出端连接，而一个复位信号输入端R与RS触发电路RFF2的反向输出端连接。
RS触发电路RFF1的输出端与RS触发电路RFF2的设置信号输入端S连接，反向输出端而与RS触发电路RFF6的复位信号输入端R连接。
此外，RS触发电路RFF1的反向输出端输出时钟信号C给时钟产生器10。
RS触发电路RFF2的复位信号输入端R与RS触发电路RFF3的反向输出端连接，而输出端与RS触发电路RFF3的设置信号输入端S连接。
此外，RS触发电路RFF2的输出信号被提供给时钟产生器10作为时钟信号D。
RS触发电路RFF3的复位信号输入端R与RS触发电路RFF4的反向输出端连接，而输出端与RS触发电路RFF4的设置信号输入端S连接。
此外，RS触发电路RFF3的反向输出信号被提供给时钟产生器10作为时钟信号A。
RS触发电路RFF4的复位信号输入端R与RS触发电路RFF5的反向输出端连接，而输出端通过延迟电路DLY1与RS触发电路RFF5的设置信号输入端S连接。
此外，RS触发电路RFF4的输出信号被提供给时钟产生器10作为时钟信号B。
RS触发电路RFF5的复位信号输入端R与RS触发电路RFF6的输出端连接，而反向输出端与时钟信号CLK2的输出端T2连接。
RS触发电路RFF6的复位信号输入端R与RS触发电路RFF1的反向输出端连接，设置信号输入端S与延迟电路DLY2的输出端连接，延迟电路DLY2的输入端与RS触发电路RFF6的反向输出端连接。
RS触发电路RFF6的输出端与时钟信号CLK3的输出端T3连接。
下面将结合图7A至7H来描述具有上述结构的时钟产生电路的操作。
在图5中所示的时钟产生电路产生在图7A至7H中所示的时钟信号A、B、C和D和时钟信号CLK1、CLK2和CLK3。
应该指出的是：时钟信号A、B、C和D是交替地取一个高电平，例如电源电压VCC的电平，和一个低电平，例如地电位GND的电平的时钟信号。
类似地，时钟信号CLK1、CLK2和CLK3是交替地取一个高电平，例如电源电压VCC的电平，和一个低电平，例如地电位GND的电平的时钟信号。
时钟信号A、B、C和D被输入给时钟产生器10。时钟产生器10产生一个时钟信号CLK1，该时钟信号CLK1在高电平时被保持在比电源电压VCC更高的一个电平上，并且在低电平时被保持在例如地电位GND的电平上。
如在图6中所示，当时钟信号D和时钟信号A被保持在高电平和时钟信号B和时钟信号C被保持在低电平时，nMOS晶体管NA和ND被保持在导通状态，nMOS晶体管NB和NC被保持在非导通状态。
到这时，节点ND1被保持在电位GND的电平上，而节点ND2侧被保持在从电源电压VCC恰好减去nMOS晶体管ND的阈值电压VTN的一个电压上，因此，电容器CCK被充电到(VCC-VTN)。
此外，在这时，(VCC-VTN)的电压被输出给时钟信号CLK1的输出端T1。
然后，在图7A至7H中所示的时间T0时，时钟信号B从低电平被转换到高电平。同样地，在这时，时钟信号A和时钟信号C被保持在低电平，nMOS晶体管NA和NC被设置在非导通状态。
根据这种情况，nMOS晶体管NB被转换成导通状态，而节点ND1被保持在从电源电压VCC恰好减去nMOS晶体管NB的阈值电压VTN的一个电压上，也就是(VCC-VTN)。到这时，节点ND2被保持在2(VCC-VTN)。在这时，如在图7F中所示的，时钟信号CLK1的输出端T1的电压升高了一级并且变为2(VCC-VTN)，也就是被保持在比电源电压VCC的电平更高的一个电平上。
接着，在时间T0′时，根据这种情况，时钟信号B从高电平被转换到低电平，并且时钟信号A从低电平被转换到高电平。此外，根据这种情况，时钟信号C从低电平被转换到高电平，并且时钟信号D从高电平被转换到低电平。
为此，在时间T1时，节点ND1和节点ND2的电位被转换成地电位，时钟信号CLK1的输出端T1被保持在地电位。随后，在时间T2时，时钟信号CLK3从高电平转换到低电平。
在时间T3时，时钟信号CLK2和时钟信号CLK3从低电平转换到高电平。根据这种情况，时钟信号C从高电平被转换到低电平，并且时钟信号D从低电平被转换到高电平，因此电容器CCK再次被充电到(VCC-VTN)。
用这种方法，在图5中所示的时钟产生电路产生时钟信号CLK1，该时钟信号CLK1在高电平时被保持在2(VCC-VTN)的电平上，并且在低电平时被保持在地电位的电平上，和时钟信号CLK2和时钟信号CLK3，该时钟信号CLK2和时钟信号CLK3在高电平时被保持在电源电压VCC的电平上，在低电平时被保持在地电位的电平上，并且把它们提供给在图2中所示的电源电路。
如上面所述的，根据本实施例，在高电平时被保持在比电源电压VCC的电平更高的电平上的时钟信号CLK1被提供给构成升压级的nMOS晶体管NU1、NU2和NU3的栅极，时钟信号CLK2被提供给nMOS晶体管NL1、NL2和NL3的栅极，时钟信号CLK3被提供给连接在升压级之间的pMOS晶体管PT1、PT2和PT3的栅极，时钟信号CLK1和时钟信号CLK3被保持在高电平，升压级的电容器C1、C2和C3被充电到电源电压VCC的电平，然后时钟信号CLK1和时钟信号CLK2被转换成低电平，时钟信号CLK3被转换成高电平，并且升压的电压VOUT被提供给电源电路输出端TOUT，因此，由于在升压时的基片偏置效应，所以没有升压电压的损失，用于获得希望的高电压所需要的级数能够被减小，每个基片区域上的输出电流能够被增大，上升时间能够被缩短。
图8是一个根据本发明的电源电路的第二实施例的电路图。
如在图8中所示，图8是一个表示用于产生与电源电压VCC相比为一个负的升压电压的负升压电路的一个例子的电源电路的电路图。该电源电路例如能够被用于像动态随机存取存储器这样的一个半导体电路的偏压结构。
在图8中，CLKB2和CLKB3是在图1中所示的时钟信号CLK2和时钟信号CLK3的反信号，CLKB1是这样一个时钟信号，该时钟信号在与时钟信号CLKB2同步的高电平时被保持在电源电压VCC的电平上和在低电平时被保持在比地电位GND更低的一个电平上，也就是，一个负电位。
TCLKB1、TCLKB2和TCLKB3表示钟信号CLKB1、CLKB2和CLKB3的输入端，NT1表示作为偏置装置的一个nMOS晶体管，NT2和NT3表示作为第三开关装置的nMOS晶体管，NTL表示连接成二极管的nMOS晶体管，PL1、PL2和PL3表示作为第一开关装置的pMOS晶体管，PU1、PU2和PU3表示作为第二开关装置的pMOS晶体管，KB1、KB2、KB3、LB1、LB2和LB3表示升压级的节点，C1、C2和C3代表用于升压的电容器，CL代表负载的一个寄生电容，和TOUTB代表负升压电压VOUTB的一个输出端。
如在图中所示，本例的电源电路是由pMOS晶体管PU1、PU2、PU3、PL1、PL2和PL3和电容器C1、C2和C3构成的三个升压级组成的。
在此，结合图9来描述由pMOS晶体管PUi和PLi和电容器Ci构成的第i级升压级的结构而毫不损失一般性。
如在图9中所示，pMOS晶体管PUi的栅极与钟信号CLKB2的输入端连接，源极与电源电压VCC的供电线连接，漏极与升压电压的节点Kbi连接。
pMOS晶体管PLi的栅极与钟信号CLKB1的输入端连接，源极与节点Lbi连接，漏极与地连接。
电容器Ci的一个电极与节点Kbi连接，另外一个电极与节点Lbi连接。
图10A至10J是钟信号CLKB1、CLKB2和CLKB3、升压节点KB1、KB2、KB3、LB1、LB2和LB3上的电压和输出电压VOUTB的波形图。
如在图10A和10C中所示，钟信号CLKB1和钟信号CLKB2是同步的。钟信号CLKB1在高电平时被保持在电源电压VCC的电平上和在低电平时被保持在比地电位GND更低的一个电平上，也就是一个负电位。钟信号CLKB2在高电平时被保持在电源电压VCC的电平上和在低电平时被保持在地电位GND的电平上。
如在图10A中所示，在时间T0时，钟信号CLKB1和钟信号CLKB2从高电平转换到低电平。钟信号CLKB1被保持在负电位和钟信号CLKB2被保持在地电位GND电平。
在钟信号CLKB1和钟信号CLKB2被保持在低电平周期期间，pMOS晶体管PU1、PU2和PU3和pMOS晶体管PL1、PL2和PL3被保持在导通状态并且电容器C1、C2和C3被充电。
为此，在升压级中，节点LB1、LB2和LB3被保持在地电位GND的电平上，节点KB1、KB2和KB3被保持在电源电压VCC的电平上，电容器C1、C2和C3被充电到电源电压VCC的电平。
在时间T1时，钟信号CLKB1和钟信号CLKB2从低电平转换到高电平，pMOS晶体管PU1、PU2和PU3和pMOS晶体管PL1、PL2和PL3被转换到非导通状态。
此外，在时间T2时，钟信号CLKB3从低电平转换到高电平，根据这种情况，nMOS晶体管NT1、NT2和NT3被转换到导通状态。
为此，在最初一级的升压级上，节点KB1被保持在地电位GND电平上，而节点LB1被保持在-VCC的电平上。
在第二级的升压级上，节点KB2以与节点LB1相同的方式被保持在-VCC的电平上，而节点KB2被保持在-2VCC的电平上。
在第三级的升压级上，节点KB3以与节点LB2相同的方式被保持在-2VCC的电平上，而节点KB3被保持在-3VCC的电平上。
节点LB3上的电压通过连接成二极管的nMOS晶体管NTL输出给输出端TOUTB。在此，当把nMOS晶体管NTL的阈值电压限定为VTN时，输出给输出端TOUTB的负升压电压VOUTB变为-(3VCC-VTN)。
一般来说，由n个级的升压级构成的负升压电路获得的升压电压VOUTB由下面的等式得到：VOUTB＝-(n×VCC-VTN)    …(2)
用这种方法，由在图8中所示的负升压电路获得的升压电压VOUTB的电压损失仅仅是在最后级和输出端TOUTB之间连接成二极管的晶体管的压降，并且能够获得电源电路效率的改进。
应该指出的是：在本实施例的负升压电路中，用与在图2中所示的正升压电路相同的方式，nMOS晶体管NT1以与例如构成负升压电路的周边电路的其它晶体管的连接方式相同的方式被形成。nMOS晶体管NT2和NT3以各自单独的形式被形成。
图11是在第二实施例中的时钟信号CLKB1的产生器10a的一个例子的电路图。
如在图中所示，时钟产生器10a是由nMOS晶体管NAB、NBB、NCB和NDB、和电容器CCK构成的。
nMOS晶体管NBB的一个扩散层与电源电压VCC的供电线连接，另一个扩散层与节点ND1连接，栅极与时钟信号BB的输入端连接。
nMOS晶体管NAB的一个扩散层与节点ND1连接，另一个扩散层与地连接，栅极与时钟信号AB的输入端连接。
nMOS晶体管NDB的一个扩散层与电源电压VCC的供电线连接，另一个扩散层与节点NDx连接，栅极与时钟信号DB的输入端连接。
nMOS晶体管NCB的一个扩散层与节点ND2连接，另一个扩散层与地连接，栅极与时钟信号CB的输入端连接。
一个电容器CCK被连接在节点ND1和ND2之间，节点ND2被时钟信号CKLB1连接的输出端TB1。
在升压操作时，在图12A至12D中所示的时钟信号AB、BB、CB和DB被输入给时钟产生器10a。
一收到这个时钟信号，时钟产生器10a产生一个时钟信号CKLB1，该时钟信号CKLB1在高电平时被保持在电源电压VCC上和在低电平时被保持在比地电位GND的电平更低的电平上。
下面将结合在图12A至12E所示的时钟信号AB、BB、CB和DB和时钟信号CKLB1的波型图来描述在图11中所示时钟信号CKLB2的产生器10a的操作。
如在图12A至12D中所示，在时间T0′时，时钟信号BB和CB被转换到高电平，例如电源电压VCC的电平。应该注意的是：在这时，时钟信号AB和DB被保持在低电平，例如地电位GND。
根据这种情况，在时钟产生器10a中，nMOS晶体管NAB和NDB被设置在非导通状态，而nMOS晶体管NBB和NCB被设置在导通状态。
为此，电容器CCK被充电，节点ND1被保持在一个电压上，该电压是从电源电压VCC恰好减去nMOS晶体管NBB的阈值电压VTN的一个电压，也就是(VCC-VTN)。
接着，在时间T0时，时钟信号BB和CB被转换到低电平，时钟信号AB从低电平被转换到高电平，例如电源电压VCC的电平。应该注意的是：在这时，时钟信号DB被保持在它的低电平上。
根据这种情况，nMOS晶体管NBB和NCB被转换到非导通状态，nMOS晶体管NAB被转换到导通状态。此外nMOS晶体管NDB被保持在它的非导通状态。为此节点ND1被保持在地电位GND上和节点ND2被保持在负电位上，例如-(VCC-VTN)。
接着，在时间T1时，时钟信号AB被转换到低电平，，时钟信号DB被升高到高电平，例如电源电压VCC。根据这种情况，nMOS晶体管NAB被转换到非导通状态，nMOS晶体管NDB被转换到导通状态。
应该注意的是：在这时，时钟信号BB和CB被保持在低电平和nMOS晶体管NBB和NCB被保持在非导通状态，因此节点ND2被保持在电源电压VCC的电位上。
随后在时间T4时，时钟信号DB被转换到低电平，时钟信号BB和CB被升高到高电平，因此，nMOS晶体管NBB和NCB被设置在导通状态，电容器CCK被充电，节点ND1被保持在(VCC-VTN)电平上。
上述的操作被重复地进行，因此在图11中所示的时钟产生电路10a产生时钟信号CLKB1，该时钟信号CLKB1在低电平部分期间被保持在比地电位GND更低的电平上，并且在高电平时被保持电源电压VCC的电平上，和从输出端TB1输出相同的电平信号。然后，这个时钟信号CLKB1被提供给在图8中所示的负升压电路，并且负升压电压VOUTB被产生。
如上面所述的，根据本实施例，时钟信号CKLB2被提供给构成升压级的pMOS晶体管PU1、PU2和PU3栅极，在高电平时被保持在电源电压VCC的电平和在低电平时被保持在负电位的时钟信号CLKB1被提供给pMOS晶体管PL1、PL2和PL3的栅极，时钟信号CKLB3被提供给连接在升压级之间的nMOS晶体管NT1、NT2和NT3的栅极，时钟信号CKLB1和时钟信号CKLB2被保持在低电平，升压级的电容器C1、C2和C3被充电到电源电压VCC的电平，然后时钟信号CLKB1和时钟信号CLKB2被转换成高电平，时钟信号CLKB3被转换成高电平，并且负升压电压VOUTB被提供给输出端TOUTB，因此，由于在升压时的基片偏置效应，所以没有升压电压的损失，用于获得希望的高电压所需要的级数能够被减小，每个基片区域上的输出电流能够被增大，上升时间能够被缩短。
此外，近年来在一个LSI(大规模集成电路)中对一个与电源电压VCC无关的低电压(例如VCC/m)的需要已经增加，例如在集成电路片之间和在一个集成电路片中对一个小的振幅转换的需要。
作为这种型式的内部低电压电源，一般地使用如在图13中所示的串联调压器。
如在图13中所示，这种串联调压器由具有一个与恒定电压VL的供电线连接的反向输入端(-)的运算放大器11和一个pMOS晶体管12构成，该pMOS晶体管12具有一个与运算放大器11的输出连接的栅极、一个与电源电压VCC的供电线连接的源极和一个与运算放大器的非反向输入端(+)的漏极，该串联调压器从节点N1提供一个低电压给一个电路单元13。
当考虑到串联调压器的功率损失时，由pMOS晶体管12引起的一个功率损失PLS由下列等式来表示：PLS＝(VCC-VL)·iL     …(3)然后，当VL＜(VCC/2)时，功率损失变为百分之50或更大，该损失是减少LSI的功率损耗的主要障碍。
特别是，一个锂离子电池被用作为VCC用外部电源时，VCC的波动是大的并且产生了功率损失的问题。
因此，一个不使用MOS晶体管作为一个驱动器和仅由电容元件和开关构成并且能够获得一个希望的低电压电源电位的DC-DC变换器已经被提出。
图14是这种DC-DC变换器结构的一个例子的电路图。
如在图14中所示，这种DC-DC变换器20是由开关电路21-23和电容器31-33构成的。应该注意的是：开关电路21-23是由例如MOS型晶体管构成的。同样的，作为电容器31和32，它们具有相同的电容量。
开关电路21的一个操作接点a与电源电压VCC的供电线连接，一个操作接点b与一个输出节点NDOUT连接，和一个固定接点c与电容器31的一个极连接。
开关电路22的一个操作接点a与开关电路23的一个操作接点a连接，操作接点b接地，并且固定接点c与电容器31的另一个电极连接。
开关电路23的一个操作接点b与输出节点NDOUT连接，一个固定接点c与电容器32的一个极连接。然后电容器32的另一个电极接地。
同样的，电容器33是一个连接在输出节点NDOUT和地线之间的稳定电容器，用于抑制由负载电流IL在输出节点NDOUT上引起的电压下降和稳定输出节点NDOUT的电压。应该注意的是：在输出电源线上的寄生电容是大的情况下不需要设置这种稳定电容器33。
当时钟信号φ是在VCC电平(高电平)上时，开关电路21、21和23把它们的固定接点c与操作接点a连接，当时钟信号φ是在地电平(低电平)上时，开关电路21、21和23把它们的固定接点c与操作接点b连接。
在这种结构中，当时钟信号φ是在一个高电平上时，两个电容器31和32被串联连接在电源电压VCC的供电线和地之间以便对电容器31和32充电。
当时钟信号φ是在一个低电平上时，两个电容器31和32被并联连接以便使电容器31和32放电。
接着，由于电容器31和32是由具有相同电容量的元件构成的，由于上述的充电和放电功能，在输出节点NDOUT上出现的输出电压Va变为VCC/2，该电压被提供给在这个低电压VCC/2上操作的电路单元40。
在图14中所示的降压变换器中，当节点ND1和ND2分别从电源电压VCC和0.5VCC至0.5VCC和0V被放电时，一个由下列等式表示的功率Pd被损耗：
Pd＝(1/2)·(CS1+CS2)·(VCC/2)2·(1/τ)…(4)
这里，CS1和CS2是节点ND1和ND2的寄生电容。
类似的，同样在充电时，相同量的功率被损耗，结果，由下列等式表示的功率总共被损耗：
P＝(1/4)·(CS1+CS2)·(VCC/τ)2…(5)
虽然由等式(5)示出了功率损耗，然而对减少LSI的功率损耗的要求没有被充分的满足，因此，希望实现一种利用更低的功率损耗能够获得稳定的输出电压的DC-DC变换器。
图15是根据本发明的DC-DC变换器的第三实施例的电路图。同样地，图16A-16B是图15的电路的时间图。
如在图15中所示，这个DC-DC变换器20a是由开关电路21a-23a、电容器31a、32a和33a、一个电源电压VCC的外部电源50、一个用于0.25VCC的电源60和一个定时产生电路70构成的，该定时产生电路70在图16A-16F中所示的定时时产生时钟信号φ1和φ7。
在开关电路21a中，两个导通-关断开关111和112的固定接点C1和C2与电容器31a的一个极并联连接，开关111的操作接点a1与外部电源50连接，开关112的操作接点a2与输出节点NDOUT连接。
然后，由时钟信号φ1控制开关111的导通或关断，并且时钟信号φ5来控制开关112的导通或关断。
更确切地说，当时钟信号是在高电平时开关111和112变为导通状态，当时钟信号是在低电平时开关111和112变为关断状态。这些开关的导通和关断控制被互补地进行。
在开关电路22a中，三个导通-关断开关121、122和123的固定接点C1、C2和C3与电容器31a的另一个极并联连接，开关121的操作接点a1与开关电路23a的开关131的操作接点a1连接。开关122的操作接点a2与提供0.25VCC的电源60连接，开关123的操作接点a1接地。
然后，由时钟信号φ2控制开关121的导通或关断，并且时钟信号φ6来控制开关122的导通或关断，和由时钟信号φ7控制开关123的导通或关断。
更确切地说，当时钟信号是在高电平时开关121、122和123变为导通状态，当时钟信号是在低电平时开关121、112和123变为关断状态。这些开关121、122和123的导通和关断控制按顺序地被进行。
在开关电路23a中，两个导通-关断开关131和132的固定接点C1和C2与电容器32a的一个极并联连接，开关132的操作接点a2与输出节点NDOUT连接。
然后，由时钟信号φ3控制开关131的导通或关断，并且时钟信号φ4来控制开关132的导通或关断。
更确切地说，当时钟信号是在高电平时开关131和132变为导通状态，当时钟信号是在低电平时开关131和132变为关断状态。这些开关的导通和关断控制被互补地进行。
此外，电容器32a的另一个电极接地。
应该注意的是：开关电路21a和23a例如是由MOS系统晶体管构成的。
同样的，一个用于抑制由负载电流IL在输出节点NDOUT上引起电压下降的稳定电容器33a被连接在输出节点NDOUT和地线之间。
应该注意的是：当输出电源线上的寄生电容是大的时候不需要设置这种稳定电容器33a。
同样的，作为电容器31a和32a，这些具有相同的电容量的电容器被使用。
图17是提供0.25VCC的电源60的结构的一个例子的电路图。
这个0.25VCC电源60是由开关电路511-517和电容器521-525构成的，如在图17中所示。应该注意的是：开关电路511-517例如是由MOS系统晶体管构成的。同样的，作为电容器521-524，这些具有相同的电容量的电容器被使用。
开关电路511的一个操作接点a与电源电压VCC的供电线连接，一个操作接点b与一个输出节点NDOUT连接，和一个固定接点c与电容器521的一个极连接。
开关电路512的一个操作接点a与开关电路513的一个操作接点a连接，操作接点b接地，并且固定接点c与电容器521的另一个电极连接。
开关电路513的一个操作接点b与输出节点NDOUT连接，和固定接点c与电容器522的一个极连接。
开关电路514的一个操作接点a与开关电路515的一个操作接点a连接，操作接点b接地，并且固定接点c与电容器522的另一个电极连接。
开关电路515的一个操作接点b与输出节点NDOUT连接，和固定接点c与电容器523的一个极连接。
开关电路516的一个操作接点a与开关电路517的一个操作接点a连接，操作接点b与输出节点NDOUT连接，并且固定接点c与电容器524的一个电极连接。
此外，电容器524的另一极接地。
此外，电容器525是一个连接在输出节点NDOUT和地线之间的稳定电容器，用于抑制由负载电流IL在输出节点NDOUT上引起的电压下降和稳定输出节点NDOUT的电压。应该注意的是：当输出电源线上的寄生电容是大的时候不需要设置这种稳定电容器33。
当时钟信号φ50是在VCC电平(高电平)上时，开关电路511-517把它们的固定接点c与操作接点a连接，当时钟信号φ50是在地电平(低电平)上时，开关电路511-517把它们的固定接点c与操作接点b连接。
在具有这种结构的电源60中，当时钟信号φ50是在一个高电平上时，四个电容器521、522、523和524被串联连接在电源电压VCC的供电线和地之间以便对电容器521-524充电。
当时钟信号φ50是在一个低电平上时，四个电容器521-524被并联连接以便使电容器521-524被放电。
电容器521-524是由具有相同电容量的元件构成的，因此，由于上述的充电和放电功能，在输出节点NDOUT上出现的输出电压Va变为VCC/4＝0.25VCC，该电压被提供给在图15的电路中的开关电路12a的开关122的操作接点a2。
定时产生电路70在如图16中所示的一个高电平时首先设置时钟信号φ1-φ3、保持开关111、121和131在导通状态、把两个电容器31a和32a串联连接在外部电源50和地线之间和使它们相对于电容器31a和32a进行充电。
接着，在一个时间t1时，时钟信号φ1-φ3被转换到低电平，时钟信号φ4和时钟信号φ6被设置在一个高电平，节点ND2与0.25VCC电源60连接，在与节点ND2连接侧上电容器31a的电荷被放电给电源50。
接着，在一个预定时间的经过之后的时间t2时，时钟信号φ6被转换到低电平，时钟信号φ7被设置在一个高电平上，节点ND2与地线连接，电容器31a被放电以致于节点ND1呈现0.5VCC和节点ND2呈现0V。
接着，在时间t3时，时钟信号φ5被设置在一个高电平上，节点ND1与输出节点NDOUT连接和0.5VCC(VCC/2)被提供给输出节点NDOUT。
此外，在时间t4时，时钟信号φ5和φ7被转换到低电平，时钟信号φ6被设置在一个高电平，节点ND2与0.25VCC电源60连接，电容器31a被充电以致于节点ND1的电位从0.5VCC变到0.75VCC和节点ND2的电位从0V变到0.25VCC。
接着，在时间t5时，时钟信号φ6被转换到低电平，时钟信号φ1被设置在一个高电平，节点ND1与外部电源50连接，电容器31a被充电以致于节点ND1的电位变为VCC和节点ND2的电位变为0.5VCC。
接着，结合图16的时间图将描述上述结构的操作。
首先，在时钟信号φ1-φ7之中的时钟信号φ1、φ2和φ3在定时产生电路70中被设置成一个高电平，时钟信号φ1被提供给开关电路21a的开关111，时钟信号φ2被提供给开关电路22a的开关121，时钟信号φ3被提供给开关电路23a的开关131。
到这时，开关111、121和131变为导通状态，两个电容器31a和32a串联连接在外部电源50和地线之间和电容器31a和32a被充电。
接着，在一个时间t1时，时钟信号φ1-φ3在定时产生电路70中被转换到低电平，时钟信号φ4和时钟信号φ6被设置在一个高电平，时钟信号φ4被提供给开关电路23a的开关132，时钟信号φ6被提供给开关电路22a的开关122。
到这时，开关111、121和131变为关断状态，开关132和122变为导通状态，VCC/2的电压提供给电容器33a和电路单元40被启动。
除了开关122变为导通状态之外，节点ND2与0.25VCC电源60连接，在与节点ND2连接侧上电容器31a的电荷被放电给电源60。在此，通过开关122，0.25VCC(CS1+CS2)的电荷流入的电源50中。在这时节点ND1上的电平是0.75VCC。
在这种情况下，在开关122上由下列等式所示的功率损耗产生：
P111＝(1/2)·(CS1+CS2)·(VCC/4)2·(1/τ)…(6)
在此，CS1和CS2是节点ND1和ND2的寄生电容。相对于电容器31a的电容C21的关系式被设置为C21＞＞CS1，CS2。
接着，在一个时间t2时，时钟信号φ6在定时产生电路70中被转换到低电平，时钟信号φ7被设置在一个高电平，时钟信号φ7被提供给开关电路22a的开关123。
到这时，开关122变为关断状态，开关123变为导通状态。
除了开关123变为导通状态之外，节点ND2与地线连接。其结果是，电容器31a被放电以致于节点ND1呈现0.5VCC和节点ND2呈现0V。
在这种情况下，在开关123上与由上述等式(6)表示的功率等效的一个功率被损耗。
接着，在一个时间t3时，时钟信号φ5在定时产生电路70中被设置在一个高电平并且被提供给开关电路21a的开关112。
到这时，开关112变为关断状态和0.5VCC(VCC/2)被提供给输出节点NDOUT。
同样的，在一个时间t4时，时钟信号φ5和φ7在定时产生电路70中被转换到低电平，时钟信号φ6被设置在一个高电平，时钟信号φ6被提供给开关电路22a的开关122。
到这时，开关122和123变为关断状态，开关122变为导通状态。
除了开关122变为导通状态之外，节点ND2与0.25VCC电源60连接，其结果是：电容器31a被充电以致于节点ND1的电位从0.5VCC变到0.75VCC和节点ND2的电位从0V变到0.25VCC。
在这种情况下，在开关122上与由上述等式(6)表示的功率等效的一个功率被损耗。
在此，0.25VCC(CS1+CS2)的电荷通过开关122流出电源60。用这种方法，在0.25VCC电源60上，由充电和放电产生了0.25VCC(CS1+CS2)电荷的流入和流出并且电荷被重复循环。为此，用于电源50的时针信号φ50的频率可以是低的，并且几乎没有由图15的电路产生的功率损耗。
接着，在一个时间t5时，时钟信号φ6在定时产生电路70中被转换到低电平，时钟信号φ1被设置在一个高电平，时钟信号φ1被提供给开关电路21a的开关111。
到这时，开关122变为关断状态，开关111变为导通状态。
除了开关111变为导通状态之外，节点ND1与外部电源40连接，其结果是：电容器31a被充电以致于节点ND1的电位变为VCC和节点ND2的电位变为0.5VCC。
在这种情况下，在开关111上与由上述等式(6)表示的功率等效的一个功率被损耗。
由一系列放电和充电操作损耗的功率PT由下列等式给出：
PT＝4X(1/2)·(CS1+CS2)·(VCC/4)2·(1/τ)
  ＝4X(1/8)·(CS1+CS2)·VCC 2·(1/τ) …(7)
这个功率消耗是常规电路P＝(1/4)·(CS1+CS2)·(VCC/τ)2的1/2
如上面所述，根据第一实施例，在一个DC-DC转换器中，两个电容器31a和32a被串联连接在外部电源和参考电源(地)之间以便被充电和被并联连接以便根据时钟信号φ1-φ3产生一个值在外部电源电压和参考电源电压之间的输出电压Va，由一个电源60构成的装置用于提供比外部电源50和地电压电源的电位更低的电压，由分别地操作把外部电源50和用于提供低电位的电源60与电容器31a和一个电路60连接的开关121、122和123构成的装置用于从与外部电源连接的开关侧顺序地转换连接和断开状态以便对电容器31a充电和放电，并且用于从与地电压电源连接的开关侧顺序地转换连接和断开状态以便对电容器31a放电，由此进行一个热绝缘充电，因此其优点是：能够实现一个具有低功率损耗的低电压电源，利用该低电压电源能够获得一个稳定的输出电压Va。
应该注意的是：在本实施例中，虽然使用了一个所谓的两级充电方法，但是通过采用开关电路22a的开关数被进一步增加到n的一个n级充电方法，功率损耗能够被减小到常规方法的功率损耗的1/n。
应该注意的是：不用说电容器的连接数并没有被限制在本例的数量上，各种变型都是可能的。
同样的，开关电路例如能够由CMOS型的传输门构成，但是相对于传输电压最好是选择和使用一个p沟道型MOS晶体管和n沟道型MOS晶体管。
同样的，为了减小功率损耗，作为电容器最好使用由外部电容、高介电电容、MIM(金属-绝缘体-金属)结构电容、DRAM槽或叠层电容、平面电容、铁电电容、或类似电容构成的电容器。
特别地，像PZT这样的一个铁电体具有比Sio2大两位数或更大的相对介电常数，并且寄生电容能够被充分地减小。
图18是根据本发明的DC-DC转换器的第四实施例的电路图。
第四实施例与上述第三实施例的区别在于：系统A和系统B的开关电路和电容器列被并联连接，它们分别由彼此具有反相位(被偏置τ/2相位)的时钟信号φ1-φ7和φ1-φ7来驱动。
应该注意的是：该电路本身的基本操作与第三实施例的操作是类似的，因此，在此省略了对该电路操作的描述。
在这种结构中，在系统A的电路中，例如当节点ND1A和ND2A借助于开关122A对0.25VCC电源60a分别从VCC和0.5VCC放电到0.75VCC和0.25VCC时，在系统B的电路中，仅通过相同的电荷量进行相反的充电操作，因此两者被抵消了。此外，从0.25VCC电源60a供给的电荷是0，其优点是：0.25VCC电源60a变为非常稳定。输出节点NDOUT伴随负载电流IL的波动能够被降低。
本发明的许多不同的实施例可以被构成而不脱离本发明的精神和保护范围。应该理解的是：本发明不限于上面描述的特殊实施例。

Claims (21)

1.一种内部电源电路，包括；
多个电荷存储装置，
一个第一电源端，
一个第二电源端，
一个第一开关装置，用于把多个电荷存储装置相互并联连接在第一状态，和
一个第二开关装置，用于把多个电荷存储装置相互串联连接在第二状态，和
一个控制装置，用于根据第一状态或第二状态来激励第一开关装置和第二开关装置以便把多个电荷存储装置连接在第一电源端和第二电源端之间，和用于根据第一状态或第二状态来去除激励第一开关装置和第二开关装置以便使多个电荷存储装置不连接在第一电源端和第二电源端之间，
该控制装置重复激励和去激励。
2.根据权利要求1的内部电源电路，其中：
电荷存储装置是由电容器构成的；
第一开关装置是由一个第三开关装置和一个第四开关装置构成的；和
一个单独的升压电路包括一个连接在第一节点和第二节点之间的电容器、连接在第一节点和第一电源端之间的第三开关装置和连接在第二节点和第二电源端之间的第四开关装置；
设置多个单独的升压电路；
第二开关装置在第一状态中把一个前部分升压电路的第一节点和一个后部分升压电路的第二节点保持在一个非导通状态和在第二状态中把它们保持在一个导通状态；
在第一状态中，由第三开关装置和第四开关装置构成的第一开关装置被保持在导通状态而第二开关装置被保持在非导通状态；和
在第二状态中，由第三开关装置和第四开关装置构成的第一开关装置被保持在非导通状态而第二开关装置被保持在导通状态，以便把在第一电源端和第二电源端之间的电压升高。
3.根据权利要求1的内部电源电路，还包括：
一个与最初级部分升压电路的第二节点连接的偏置装置，用于把该第二节点保持在一个恒定的电位上和
一个连接在最末级部分升压电路的第一节点和一个升压电压输出端之间的整流装置。
4.根据权利要求3的内部电源电路，其中偏置装置是由一个开关装置构成的，在由第三开关装置和第四开关装置构成的第一开关装置被保持在非导通状态时该开关装置被设置在导通状态。
5.根据权利要求3的内部电源电路，其中：
第一电源端是一个正电源端和第二电源端是一个负电源端，
恒定电位是第一电源端的电位，
偏置装置是这样被连接的整流元件，以便使从第一电源端朝向最初级部分升压电路的第二节点的方向变为正方向，和
该整流元件被这样的连接以便使从最末级部分升压电路的第一节点朝向输出端的方向变为正方向并且提供正的升压电压给输出端。
6.根据权利要求3的内部电源电路，其中：
第一电源端是一个负电源端和第二电源端是一个正电源端，
恒定电位是第二电源端的电位，
偏置装置是这样被连接的整流元件，以便使从第一级部分升压电路的第二节点朝向第一电源端的方向变为正方向，和
该整流元件被这样的连接以便使从输出端朝向最末级部分升压电路的第一节点的方向变为正方向并且提供负的升压电压给输出端。
7.根据权利要求3的内部电源电路，其中：
第三开关装置是由一个第一导电型绝缘栅型场效应晶体管构成的，该晶体管具有一个与第一时钟的输入端连接的栅极、一个与第一电源连接的扩散层和另一个与部分升压电路的第一节点连接的扩散层；
第四开关装置是由一个第一导电型绝缘栅型场效应晶体管构成的，该晶体管具有一个与第二时钟的输入端连接的栅极、一个与第二电源连接的扩散层和另一个与该部分升压电路的第二节点连接的扩散层；
第二开关装置是由一个第二导电型绝缘栅型场效应晶体管构成的，该晶体管具有一个与第三时钟的输入端连接的栅极。
8.根据权利要求3的内部电源电路，其中：
偏置装置是由一个第二导电型绝缘栅型场效应晶体管构成的，该晶体管具有一个与第三时钟的输入端连接的栅极。
9.根据权利要求7的内部电源电路，其中第一时钟的幅值被设置在比在第一电源端和第二电源端之间的电位差更大的一个值上。
10.根据权利要求7的内部电源电路，其中第一电源端是一个正电源端和第一导电型绝缘栅型场效应晶体管是一个P沟道型晶体管并且在第一时钟的高电平区域中该晶体管被保持在比第一电源端电压更高的一个电平上。
11.根据权利要求7的内部电源电路，其中第一电源端是一个负电源端和第一导电型绝缘栅型场效应晶体管是一个P沟道型晶体管并且在第一时钟的低电平区域中该晶体管被保持在比第二电源端电压更低的一个电平上。
12.根据权利要求7的内部电源电路，其中构成第二开关装置的第二导电型绝缘栅型场效应晶体管在一个独立的沟中被形成。
13.根据权利要求8的内部电源电路，其中：
偏置装置是一个第二导电型绝缘栅型场效应晶体管，该晶体管被形成在与用于构成部分周边逻辑电路的第二导电型绝缘栅型场效应晶体管的沟相同的沟中。
14一种内部电源电路，包括；
一个第一电源端，
一个第二电源端，
一个第一节点，
一个第二节点，
一个连接在第一节点和第二节点之间的电容器，
一个连接在第一节点和第一电源端之间的第一开关装置，
一个连接在第二节点和第二电源端之间的第二开关装置，
一个与第二节点连接并且把该节点偏压在一个恒定电压上的偏置装置，
一个连接在第一节点和升压电压输出端之间的整流装置，
第一和第二开关装置被重复地设置在导通状态和非导通状态以便被重叠，由此输出一个升压电压给输出端。
15.根据权利要求14的内部电源电路，其中：
偏置装置是这样被连接的整流元件，以便使从第一电源端朝向第二节点的方向变为正方向，
该整流元件被这样的连接以便使从第一节点朝向升压输出端的方向变为正方向。
16.根据权利要求14的内部电源电路，其中：
偏置装置是这样被连接的整流元件，以便使从第二节点朝向第一电源端的方向变为正方向，和
该整流元件被这样的连接以便使从升压输出端朝向第一节点的方向变为正方向。
17.根据权利要求1的内部电源电路，其中：
电荷存储装置是由电容器构成的；
在第二状态中，这些电容器被串联连接在第一和第二电源端之间并且然后被充电；和
在第一状态中，这些电容器被并联连接在第二电源端和一个降压电压输出端之间由此在第一和第二电源端之间获得一个电压。
18.根据权利要求1的内部电源电路，还包括：
一个开关装置，该开关装置与在第一电源端的电压和第二电源端的电压之间的一个外部电源连接，并且具有至少一个比外部电源的电位更低的电位的辅助电源，该开关装置操作地连接外部电源和辅助电源，
一个装置，该装置用于根据与外部电源连接的开关装置顺序地转换导通和非导通状态以便产生对电容器的充电和放电。
19.根据权利要求18的内部电源电路，还包括一个装置，该装置用于根据与辅助电源连接的开关装置顺序地转换导通和非导通状态以便产生对电容器的充电和放电。
20.根据权利要求18的内部电源电路，其中：
至少有两个多个电容器的结构，这两个多个电容器结构根据一个时钟信号在串联连接和并联连接之间被转换，和
具有相向相位的时钟信号被提供给上述至少两个结构。
21.根据权利要求17的内部电源电路，其中电容器包括从铁电电容器、高介电电容器、MIM(金属-绝缘体-金属)结构电容器、DRAM槽和叠层电容器、平面电容器、外部电容器、和MIS(金属-绝缘体-半导体)栅极电容器中选择的电容器。
CN96121658A 1995-11-08 1996-11-08 内部电源电路 Expired - Fee Related CN1061484C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP29007095A JP3456074B2 (ja) 1995-11-08 1995-11-08 Ｄｃ−ｄｃコンバータ
JP290070/1995 1995-11-08
JP290070/95 1995-11-08
JP23073696A JPH1075568A (ja) 1996-08-30 1996-08-30 電源回路
JP230736/1996 1996-08-30
JP230736/96 1996-08-30

Publications (2)

Publication Number Publication Date
CN1159094A true CN1159094A (zh) 1997-09-10
CN1061484C CN1061484C (zh) 2001-01-31

Family

ID=26529502

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96121658A Expired - Fee Related CN1061484C (zh) 1995-11-08 1996-11-08 内部电源电路

Country Status (6)

Country Link
US (1) US5856918A (zh)
EP (1) EP0773622A3 (zh)
KR (1) KR970031198A (zh)
CN (1) CN1061484C (zh)
ID (1) ID18396A (zh)
SG (1) SG48486A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103093813A (zh) * 2011-10-31 2013-05-08 爱思开海力士有限公司 半导体器件
CN108616216A (zh) * 2016-12-09 2018-10-02 北京兆易创新科技股份有限公司 一种电荷泵泄放电路
CN111338419A (zh) * 2020-03-04 2020-06-26 长江存储科技有限责任公司 基准电压供应电路及其供应方法

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19627197C1 (de) * 1996-07-05 1998-03-26 Siemens Ag Vorrichtung zur Spannungsvervielfachung mit geringer Abhängigkeit der Ausgangsspannung von der Versorgungsspannung
IT1290167B1 (it) * 1996-12-23 1998-10-19 Consorzio Eagle Pompa di carica in cmos ad alta corrente, in particolare per memorie flash eeprom
IT1290168B1 (it) * 1996-12-23 1998-10-19 Consorzio Eagle Pompa di carica a tensione negativa per memorie flash eeprom
KR100256226B1 (ko) * 1997-06-26 2000-05-15 김영환 레퍼런스 전압 발생 장치
JP3223504B2 (ja) * 1998-03-31 2001-10-29 日本電気株式会社 昇圧回路
JP3872927B2 (ja) * 2000-03-22 2007-01-24 株式会社東芝 昇圧回路
JP3696125B2 (ja) 2000-05-24 2005-09-14 株式会社東芝 電位検出回路及び半導体集積回路
US6696883B1 (en) * 2000-09-20 2004-02-24 Cypress Semiconductor Corp. Negative bias charge pump
JP3594126B2 (ja) * 2000-10-13 2004-11-24 日本電気株式会社 電流駆動回路
US7336121B2 (en) * 2001-05-04 2008-02-26 Samsung Electronics Co., Ltd. Negative voltage generator for a semiconductor memory device
US20030184360A1 (en) * 2002-03-29 2003-10-02 Yi-Ti Wang Charge pump for flash memory with serially connected capacitors for preventing breakdown
US6861894B2 (en) * 2002-09-27 2005-03-01 Sandisk Corporation Charge pump with Fibonacci number multiplication
FI114758B (fi) * 2002-10-25 2004-12-15 Nokia Oyj Jännitekertoja
US6833753B2 (en) * 2002-11-27 2004-12-21 Texas Instruments Incorporated Method and system for signal dependent boosting in sampling circuits
KR100518545B1 (ko) * 2002-12-10 2005-10-04 삼성전자주식회사 고전압 스트레스를 감소시킬 수 있는 승압전압 발생회로및 승압전압 발생방법
US20050077950A1 (en) * 2003-10-14 2005-04-14 Robinson Curtis B. Negative charge pump
TWI298828B (en) * 2005-06-29 2008-07-11 Novatek Microelectronics Corp Charge pump for generating arbitrary voltage level
KR100741978B1 (ko) * 2005-09-16 2007-07-23 삼성에스디아이 주식회사 클럭신호 발생장치 및 이를 포함하는 유기 전계발광표시장치
JP2008159736A (ja) * 2006-12-22 2008-07-10 Elpida Memory Inc 半導体装置及びその電源供給方法
US8115597B1 (en) * 2007-03-07 2012-02-14 Impinj, Inc. RFID tags with synchronous power rectifier
US7894220B2 (en) * 2008-03-27 2011-02-22 Elite Semiconductor Memory Technology Inc. Voltage generating circuit
US9344660B2 (en) 2011-02-25 2016-05-17 Intrinsix Corporation Foveal imager readout integrated circuit (ROIC)
US9001234B2 (en) 2011-02-25 2015-04-07 Intrinsix Corporation Imager readout architecture utilizing A/D converters (ADC)
US9595558B2 (en) 2013-11-12 2017-03-14 Intrinsix Corporation Photodiode architectures and image capture methods having a plurality of photodiode with a shared electrode
US8723491B2 (en) 2011-12-19 2014-05-13 Arctic Sand Technologies, Inc. Control of power converters with capacitive energy transfer
KR101315143B1 (ko) * 2012-08-22 2013-10-14 전북대학교산학협력단 높은 승압 비를 갖는 고효율 ｄｃ/ｄｃ 컨버터
US8619445B1 (en) 2013-03-15 2013-12-31 Arctic Sand Technologies, Inc. Protection of switched capacitor power converter
US9847712B2 (en) 2013-03-15 2017-12-19 Peregrine Semiconductor Corporation Fault control for switched capacitor power converter
US9787923B2 (en) * 2014-01-13 2017-10-10 Intrinsix Corporation Correlated double sampled (CDS) pixel sense amplifier
KR102320321B1 (ko) 2014-03-14 2021-11-01 아크틱 샌드 테크놀로지스, 인크. 전하 펌프 안정성 제어
US10693368B2 (en) 2014-03-14 2020-06-23 Psemi Corporation Charge pump stability control
KR102464220B1 (ko) 2014-03-14 2022-11-04 아크틱 샌드 테크놀로지스, 인크. 전하 밸런싱된 전하 펌프 제어
JP6652457B2 (ja) * 2016-06-29 2020-02-26 キオクシア株式会社 昇圧回路
US10686367B1 (en) 2019-03-04 2020-06-16 Psemi Corporation Apparatus and method for efficient shutdown of adiabatic charge pumps
US10763746B1 (en) 2019-08-01 2020-09-01 Silanna Asia Pte Ltd Series-parallel charge pump with NMOS devices
JP7522706B2 (ja) * 2021-08-18 2024-07-25 矢崎総業株式会社 電源制御装置、電源装置、及び電源制御方法
CN114362514A (zh) * 2022-01-12 2022-04-15 南方科技大学 一种充电电路与充电系统

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE405009C (de) * 1922-11-25 1924-10-27 Locomotive Firebox Company Maschine zur Formgebung von Blechen durch eine Biegevorrichtung
GB1364618A (en) * 1971-12-03 1974-08-21 Seiko Instr & Electronics Voltage boosters
US4106086A (en) * 1976-12-29 1978-08-08 Rca Corporation Voltage multiplier circuit
US4199806A (en) * 1978-01-18 1980-04-22 Harris Corporation CMOS Voltage multiplier
FR2437734A1 (fr) * 1978-09-26 1980-04-25 Thomson Csf Amplificateur a capacites commutees, filtre a capacites commutees et filtre a transfert de charges comportant un tel amplificateur
US4433282A (en) * 1981-12-08 1984-02-21 Intersil Monolithic voltage divider
DE3931596A1 (de) * 1989-03-25 1990-10-04 Eurosil Electronic Gmbh Spannungsvervielfacherschaltung
JP2805210B2 (ja) * 1989-06-09 1998-09-30 日本テキサス・インスツルメンツ株式会社 昇圧回路
CH679901A5 (zh) * 1989-06-20 1992-04-30 Ernst Feller
US5301097A (en) * 1992-06-10 1994-04-05 Intel Corporation Multi-staged charge-pump with staggered clock phases for providing high current capability
JP2500422B2 (ja) * 1993-02-10 1996-05-29 日本電気株式会社 半導体ｉｃチップ内蔵用の降圧回路
US5397931A (en) * 1993-03-31 1995-03-14 Texas Instruments Deutschland Gmbh Voltage multiplier
JPH07264842A (ja) * 1994-03-22 1995-10-13 Hitachi Ltd 昇圧回路
TW271011B (zh) * 1994-04-20 1996-02-21 Nippon Steel Corp

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103093813A (zh) * 2011-10-31 2013-05-08 爱思开海力士有限公司 半导体器件
CN103093813B (zh) * 2011-10-31 2017-05-03 爱思开海力士有限公司 半导体器件
CN108616216A (zh) * 2016-12-09 2018-10-02 北京兆易创新科技股份有限公司 一种电荷泵泄放电路
CN108616216B (zh) * 2016-12-09 2023-10-10 兆易创新科技集团股份有限公司 一种电荷泵泄放电路
CN111338419A (zh) * 2020-03-04 2020-06-26 长江存储科技有限责任公司 基准电压供应电路及其供应方法
CN111338419B (zh) * 2020-03-04 2021-05-25 长江存储科技有限责任公司 基准电压供应电路及其供应方法

Also Published As

Publication number Publication date
US5856918A (en) 1999-01-05
CN1061484C (zh) 2001-01-31
KR970031198A (ko) 1997-06-26
EP0773622A3 (en) 1997-07-23
SG48486A1 (en) 1998-04-17
EP0773622A2 (en) 1997-05-14
ID18396A (id) 1998-04-02

Similar Documents

Publication Publication Date Title
CN1061484C (zh) 内部电源电路
CN1452306A (zh) 电荷泵电路和电源电路
CN1192474C (zh) 供电装置、供电方法、携带式电子机器和电子表
CN1080949C (zh) 电源设备与电压转换器
CN1265459C (zh) 低消耗功率金属－绝缘体－半导体半导体装置
CN1232986C (zh) 内部电压电平控制电路和半导体存储装置以及其控制方法
CN1118100C (zh) 单片混合型半导体集成电路器件及其检查方法
CN1302610C (zh) Dc－dc变换器
CN1126010C (zh) 内部电源电路
CN2630996Y (zh) 具有能够减少功率损失的结构的显示板驱动装置
CN1130775C (zh) 中间电压发生电路及含有该电路的非易失半导体存储器
CN1527324A (zh) 升压电路
CN1277247C (zh) 电平移动电路及包括其的显示装置
CN1825485A (zh) 多模式多级的充电泵
CN1574351A (zh) 升压时钟生成电路及半导体装置
CN101064085A (zh) 移位寄存器电路和具备其的图像显示装置
CN1671031A (zh) 升压电路、半导体装置以及电子设备
CN1674442A (zh) 电平变换电路、及具有电平变换功能的串行/并行变换电路
CN1484248A (zh) 读取电路及包括该电路的半导体存储装置
CN1744440A (zh) 电平转换、电源电压发生、移位、移位寄存器电路和显示设备
CN1873759A (zh) 显示装置及其控制方法
CN1503452A (zh) 半导体装置及其驱动方法
CN1274023C (zh) 半导体器件
CN1551236A (zh) 电压发生电路
CN1629760A (zh) 使输出电压稳定化的电流放大电路和具备其的液晶显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee