CN1527324A - 升压电路 - Google Patents
升压电路 Download PDFInfo
- Publication number
- CN1527324A CN1527324A CNA2004100077476A CN200410007747A CN1527324A CN 1527324 A CN1527324 A CN 1527324A CN A2004100077476 A CNA2004100077476 A CN A2004100077476A CN 200410007747 A CN200410007747 A CN 200410007747A CN 1527324 A CN1527324 A CN 1527324A
- Authority
- CN
- China
- Prior art keywords
- voltage
- boosting
- booster
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 42
- 238000001514 detection method Methods 0.000 claims description 27
- 238000012360 testing method Methods 0.000 claims description 25
- 230000005540 biological transmission Effects 0.000 claims description 6
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 abstract description 20
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 abstract description 20
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 abstract description 11
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 abstract description 11
- 239000013256 coordination polymer Substances 0.000 abstract description 10
- 230000005611 electricity Effects 0.000 description 34
- 230000015572 biosynthetic process Effects 0.000 description 32
- 238000005755 formation reaction Methods 0.000 description 32
- 238000010586 diagram Methods 0.000 description 16
- CULDXWIUUHJTAF-WLHGVMLRSA-N (e)-but-2-enedioic acid;n,n-dimethyl-2-(5-methyl-2-propan-2-ylphenoxy)ethanamine Chemical compound OC(=O)\C=C\C(O)=O.CC(C)C1=CC=C(C)C=C1OCCN(C)C CULDXWIUUHJTAF-WLHGVMLRSA-N 0.000 description 10
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 description 10
- 230000008676 import Effects 0.000 description 6
- 230000000295 complement effect Effects 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 230000008447 perception Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 238000003079 width control Methods 0.000 description 3
- 230000005284 excitation Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 101100113692 Caenorhabditis elegans clk-2 gene Proteins 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 230000003292 diminished effect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
Abstract
本发明公开了一种升压电路，该升压电路的各升压单元(11～13)具有：连接成二极管的第一Nch晶体管(M11)；栅极与漏极连接到电源电压(VDD)，源极连接到第一Nch晶体管(M11)的源极的第二Nch晶体管(M12)；设置在输入第一Nch晶体管(M11)的漏极以及时钟信号(CLK1)或(CLK2)的升压时钟输入端子(CLKM)之间的升压用电容器(CP)。在升压用电容器(CP)上，通过由作为从外部输入的控制信号的升压能力切换信号(EN1～ENn)控制的连接切换电路(131～13n)，分别并联连接n个辅助升压用电容器(CS1～CSn)。由此，减小对给定升压电位的输出电位的变动幅度，并且可以由简单的电路构成而容易进行控制。
Description
技术领域
本发明涉及一种用于非易失性半导体存储装置等的半导体集成电路装置中的升压电路。
背景技术
以往通过比较升压的输出电位(升压电位)和基准电位来控制升压电位的上限值的升压电路，比如在非易失性半导体存储装置的删除用以及写入用的高电压供给电路中，用于防止为决定升压电位的上限值而设置的晶体管破坏的目的(比如，参照专利文献1)。
图20表示的在专利文献1中记载的以往的升压电路的构成的一个例子。
如图20所示，多个(n个，n是大于等于1的整数)泵电路811～81n分别由：其栅极与漏极连接并且相互串联连接的第一N沟道MOS晶体管MN1以及第二N沟道MOS晶体管MN2；其一方电极连接各晶体管MN1、MN2的栅极，另一方电极接受从泵控制信号发生电路860输出的互补信号的泵控制信号Tc、Bc的第一激励电容器C1以及第二激励电容器C2构成。
初级的泵电路811通过由其栅极以及漏极连接的N沟道MOS构成的电源晶体管NTr81，顺方向连接电源端子Vcc。而且，最后级的泵电路81n的输出端子，其栅极以及漏极连接于电源端子Vcc的上拉用N沟道MOS晶体管NTr82的源极，在取出升压电位(输出电位)VPUMP的同时，与升压电位感知电路820的输入端子连接。
升压电位感知电路820，在输入端子上施加升压电位VPUMP，从该输出端子输出比较用输出电位VPUMPC，并施加到比较放大电路830的正相输入端子。
比较放大电路830是向反相输入端子施加来自基准电位发生电路840的基准电位VREF的差动放大电路，将升压电位感知电路820的比较用输出电位VPUMPC与基准电位发生电路840的基准电位VREF进行比较，并将该比较结果输出到泵控制信号发生电路860。
以下，说明所述构成的升压电路的动作。
图20所示的升压电路，采用在泵控制信号发生电路860生成的互补时钟信号Tc、Bc，将构成各泵电路811～81n的第一以及第二泵电容器C1、C2的电位，分别交互驱动成高电平和低电平。于是，在通过阈值电压为VTH的电源晶体管NTr81供给的电位(VCC-VTH)上，作为升压电路的输出电位VPUMP可以得到只增加了由级数n决定的升压电位差ΔV的电位(VCC-VTH+ΔV)。
比较放大电路830在当基准电位VREF比比较用输出电位VPUMPC高或相等时，即，在VREF≥VPUMPC期间继续升压动作，相反，当基准电位VREF比比较用输出电位VPUMPC低的情况下，即在VREF＜VPUMPC期间，停止升压动作。
另外，作为其它的以往例子，所提出的方案是：根据输出电位(升压电位)的值，让泵脉冲的脉冲宽度作成可变，由此进行输出电位的控制的方法。
但是，图20所示的升压电路，如图21所示，存在对于给定升压电位，即目标值，会在输出电位上产生过冲或下冲，从而很难控制输出电位的问题。这是因为根据输出电位对升压电路的升压动作以及升压停止进行切换，由于感知上的延迟，使对输出电位的判定产生延迟的缘故。
而且，在以往的控制泵脉冲宽度的升压方法中，存在控制脉冲宽度的控制电路的电路规模以及消耗电力增大的其它问题。这是因为在脉冲宽度控制电路中，生成与升压电位的输出值对应的中间电位，通过将所生成的中间电位输入到脉冲发生电路而进行脉冲宽度控制的缘故。
专利文献1：特开平4-132088号(第5～7页、第1图)
发明内容
本发明鉴于上述以往技术的问题，其目的在于减小对给定升压电位的输出电位的变动幅度并且可以用简单的电路构成容易进行控制。
为了实现上述目的，有关本发明的第一升压电路，具有：升压部，其具有根据时钟信号对输入电压升压后输出一个或者多个相互串联连接的升压单元，该升压单元分别包含电荷传送晶体管和相互并联连接的多个升压用电容器；升压电压检测部，其检测升压部输出的电压，当检测出的升压电压低于给定电压值时，输出检测信号；和时钟发生部，其根据检测信号输出时钟信号。升压部具有根据控制信号切换多个升压用电容器的连接状态的连接切换电路。
根据第一升压电路，由于升压部具有根据控制信号切换多个升压用电容器的连接状态的连接切换电路，比如可以通过根据来自外部的控制信号，调节使之动作的升压单元内的升压用电容器的个数，来调整升压部的升压能力，因此，可以防止对设定的目标电压的过冲。其结果，可以提高构成升压电路的元件的可靠性，并且可以减低消耗电流。
有关本发明的第二升压电路，具备：时钟振幅切换部，其根据控制信号，输出对第一时钟信号的振幅变更切换后的第二时钟信号；升压部，其具有根据第二时钟信号对输入电压升压后输出的一个或者相互串联连接的多个升压单元，该升压单元分别包含电荷传送晶体管和升压用电容器；升压电压检测部，其检测升压部输出的升压电压，当检测出的升压电压低于给定电压值时，输出检测信号；和时钟发生部，其根据检测信号输出第一时钟信号。
根据第二升压电路，由于具备根据控制信号，输出对第一时钟信号的振幅变更切换后的第二时钟信号的时钟振幅切换部，因而通过让第二时钟信号的振幅比第一时钟信号的振幅更小，可以调整升压单元持有的升压能力，可以防止对设定的目标电压的过冲，其结果，可以提高构成升压电路元件的可靠性，并且可以防止升压部的过耐压。
有关本发明的第三升压电路，具备：升压部，其具有一个或串联连接的多个升压单元，该升压单元分别包含相互并联连接的、将前级的输出电压作为输入并向后级输出的多个电荷传送晶体管、和一方电极与多个电荷传送晶体管的输出端子连接而另一方电极接收第一时钟信号的输出电压用电容器；升压电压检测部，其检测升压部输出的升压电压，当检测出的升压电压低于给定电压值时，输出检测信号；时钟发生部，其根据检测信号，输出第一时钟信号以及与该第一时钟信号的相位不同的第二时钟信号。升压部具有：多个栅极升压用电容器，各一方电极与电荷传送晶体管的栅极连接，而另一方电极接收第二时钟信号；电荷传送晶体管控制电路，其与栅极升压用电容器连接，根据控制信号让各电荷传送晶体管选择性动作；多个开关晶体管，其让各电荷传送晶体管的输入端子与栅极之间导通或者非导通。
根据第三升压电路，升压部具有：多个栅极升压用电容器，其各一方电极与电荷传送晶体管的栅极连接，而另一方电极接收第二时钟信号；电荷传送晶体管控制电路，其与栅极升压用电容器连接，根据控制信号让各电荷传送晶体管选择性动作；多个开关晶体管，其让各电荷传送晶体管的输入端子与栅极之间导通或者非导通。因此，可以通过根据控制信号，变更使之动作的升压单元内的电荷传送晶体管的数量，因而可以调整升压部的升压能力，可以防止对设定的目标电压的过冲，其结果，可以提高构成升压电路元件的可靠性，并且可以降低升压部动作时的电源电流的峰值。
有关本发明的第四升压电路，具备：升压部，其具有一个或串联连接的多个升压单元，该升压单元分别包含相互并联连接的、将前级的输出电压作为输入并向后级输出的多个电荷传送晶体管、和一方电极与多个电荷传送晶体管的输出端子连接而另一方电极接收第一时钟信号的输出电压用电容器；升压电压检测部，其检测升压部输出的升压电压，当检测出的升压电压低于给定电压值时，输出检测信号；时钟发生部，其根据检测信号，输出第一时钟信号以及与该第一时钟信号的相位不同的第二时钟信号。升压部具有：多个栅极升压用电容器，各一方电极与电荷传送晶体管的栅极连接，而另一方电极接收第二时钟信号；电荷传送晶体管移位控制电路，其与栅极升压用电容器连接，让多个电荷传送晶体管一边依次移位一边动作；多个开关晶体管，其让各电荷传送晶体管的输入端子与栅极之间导通或者非导通。
根据第四升压电路，升压部具有：多个栅极升压用电容器，各一方电极与电荷传送晶体管的栅极连接，而另一方电极接收第二时钟信号；电荷传送晶体管移位控制电路，其与栅极升压用电容器连接，让多个电荷传送晶体管一边依次移位一边动作；多个开关晶体管，其让各电荷传送晶体管的输入端子与栅极之间导通或者非导通。因此，可以一边让多个电荷传送晶体管延迟，一边逐渐让该多个电荷传送晶体管动作。这样，即使是简单的电路构成，也可以减低升压部动作时的电源电流的峰值。
第1～第3的升压电路，优选还具备检测升压部的输出电压，输出控制信号的升压电压检测控制部。这样，由于可以随着升压电压接近目标电压值而降低升压能力，因此可以防止升压电压的过冲。
这时，优选还具备检测电源电压，输出控制信号的升压电压检测控制部。这样，由于可以根据电源电压调整升压能力，可以不使低电源电压时升压能力下降过大，因此，即使在对具有比较宽频带(范围)的电源电压升压时，也可以防止升压电压的过冲，而且，可以防止低电源电压侧的设置时间的延迟。
第1～第3的升压电路，优选还具备检测电源电压，控制升压电压检测控制部的输出的电源电压检测控制部。这样，即使电源电压很高的情况，也可以不使升压能力上升过大，因此，即使在升压具有比较宽频带(范围)的电源电压时，也可以防止升压电压的过冲。
附图说明
图1是表示本发明的实施方式1的升压电路的电路图。
图2是向本发明实施方式1的升压电路供给的时钟信号的波形图。
图3是表示构成本发明实施方式1的升压电路的升压电压检测电路的一例的电路图。
图4是表示本发明的实施方式2的升压电路的电路图。
图5(a)是表示构成本发明实施方式2的升压电路的时钟振幅切换电路的一例的电路图。
(b)是表示(a)所示的时钟振幅切换电路的输入信号和输出信号的波形图。
图6是表示本发明实施方式3的升压电路的电路图。
图7是向本发明实施方式3的升压电路供给的时钟信号的波形图。
图8是表示本发明实施方式3的升压电路的升压动作的时序图。
图9是表示本发明实施方式4的升压电路的电路图。
图10是表示本发明实施方式4的升压电路的升压动作的时序图。
图11是表示本发明实施方式5的升压电路的构成框图。
图12是表示构成本发明实施方式5的升压电路的升压电压检测控制电路的一例的电路图。
图13是表示本发明实施方式5的升压电路的升压动作的时序图。
图14是表示本发明实施方式6的升压电路的构成框图。
图15是表示构成本发明实施方式6的升压电路的电源电压检测控制电路的一例的电路图。
图16是表示本发明实施方式6的升压电路的升压动作的时序图。
图17是表示本发明实施方式7的升压电路的构成框图。
图18(a)是表示构成本发明实施方式7的升压电路的升压电压检测控制电路的一例的电路图。
(b)是表示构成本发明实施方式7的升压电路的电源电压检测控制电路的一例的电路图。
图19是表示本发明的实施方式7的升压电路的升压动作的时序图。
图20是表示以往的升压电路的构成图。
图21是表示以往的升压电路的升压动作的图。
图中：10-升压部，10A-升压部，10B-升压部，10C-升压部，11-升压单元，12-升压单元，13-升压单元，13n-连接切换电路，14-功率输出部，21-升压单元，22-升压单元，23-升压单元，24-功率输出部，31-升压单元，32-升压单元，33-升压单元，330-电荷传送晶体管控制电路，34-功率输出部，41-升压单元，42-升压单元，43-升压单元，430-电荷传送晶体管移位控制电路，431-延迟电路，432-第一与门电路，433-第二与门电路，51-时钟振幅切换电路，52-时钟振幅切换电路，60-升压电压检测控制电路，60A-升压电压检测控制电路，61-电压比较部，62-开关部，70-电源电压检测控制电路，70A-电源电压检测控制电路，71-电压比较部，120-升压电压检测电路，140-升压时钟控制电路，140A-升压时钟控制电路，CP-升压用电容器，Cgn-栅极升压用电容器，SWn-开关晶体管。
具体实施方式
实施方式1
参照附图对本发明的实施方式1进行说明。
图1表示本发明实施方式1的升压电路。
如图1所示，实施方式1的升压电路包括：升压部10，其包含相互串联连接的三级升压单元11、12、13、和包含由设置在后级升压单元13的输出侧并连接成二极管的Nch晶体管M14构成的功率输出部14；升压电压检测电路120，其检测从该升压部10输出的输出电压(升压电压)VPP，当检测出的输出电压VPP低于给定电压值时，输出时钟控制信号(检测信号)PEN；升压时钟控制电路140，其根据时钟控制信号PEN，将从外部输入的时钟信号CLK1或者CLK2选择性输出到各升压单元11～13。
各升压单元11～13具有：第一Nch晶体管M11，其设置在输入端子VIN与输出端子VO之间，栅极以及漏极相互连接(二极管连接)；第二Nch晶体管M12，将栅极以及漏极连接于电源电压VDD，源极连接于第一Nch晶体管M11的源极；升压用电容器CP，其设置在输入时钟信号CLK1或CLK2的升压时钟输入端子CLKM与第一Nch晶体管M11的漏极之间。
在升压用电容器CP上，通过由作为从外部输入的控制信号的升压能力切换信号EN1～Enn分别控制的连接切换电路131～13n并联连接n(n是大于等于1的整数)个辅助升压用电容器CS1～CSn。
而且，在初级的升压单元11的输入端子VIN上，连接其栅极以及漏极与电源电压VDD连接的第三Nch晶体管M13。
这里，为了提高部升压部10的升压效率，希望各Nch晶体管M11～M14的阈值电压为0V。而且，也可取代各Nch晶体管M11～M14而使用二极管，进而也可以采用四相时钟方式的阈值相抵型泵电路。
在初级以及后级的升压单元11、13的升压时钟输入端子CLKM上，如图2所示通过输入相互有互补关系的升压时钟信号CLK1以及CLK2之中的CLK1而升压输入电压。另一方面，在中级的升压单元12的升压时钟输入端子CLKM上，通过输入升压时钟信号CLK1以及CLK2之中的CLK2而升压输入电压。
各连接切换电路131～13n，分别由接收来自输入端子VI来的输入电压与升压能力切换信号EN1～Enn之中相应的一个信号的电平移位器LS、和分别与升压电容器CP的对向的各电极串联连接并且各栅极与电平移位器LS的输出端子连接的第一Pch晶体管Mc1以及第二Pch晶体管Mc2构成。
升压电压检测电路120，如图3所示，由在升压电压VPP与接地端子之间串联连接的电阻R1、R2、一方输入端子与电阻器R1、R2之间的连接节点VPPDP连接，另一方输入端子接收基准电压VREF，对连接节点VPPDP的电压与基准电压VREF进行比较运算，并输出时钟控制信号PEN的电压比较器构成。这里，作为电压比较器采用差动放大器，在正相输入端子上施加基准电压VREF，在反相端子上施加连接节点VPPDP的电压。根据这样的构成，当连接节点VPPDP的电压低于基准电压VREF时，时钟控制信号PEN的电位成为高电平，当连接节点VPPDP的电压高于基准电压时，时钟控制信号PEN的电位成为低电平。
升压时钟控制电路140，如图1所示，具有一方输入端子接收时钟信号CLK1或CLK2，而另一方输入端子接收时钟控制信号PEN的两个与门电路，并且对应各与门电路的运算结果，将时钟信号CLK1或者CLK2提供给各升压单元11～13的升压时钟输入端子CLKM。这样，升压时钟控制电路140根据来自升压电压检测电路120的时钟控制信号PEN，控制对升压部10的时钟信号CLK1或CLK2的供给或停止，由此控制升压部10的升压动作。
以下，说明上述那样构成的升压电路的动作。
在图1所示的升压部10中，当从外部输入的各升压能力切换信号EN1～En的值分别为低电平时，包含在升压单元11～13的各连接切换电路131～13n的n个电平移位器LS的输出值全部成为低电平。为此，连接切换电路131～13n的各Pch晶体管Mc1、Mc2均成为导通状态，于是，对应各连接切换电路131～13n而设置的辅助升压用电容器CS1～CSn作为与升压用电容器CP并联连接也成为导通状态，其结果提高了升压部10的升压能力。
与此相反，当各升压能力切换信号EN1～ENn的值分别成为高电平，各电平移位器LS的输出值成为输出端子VO的电压电平，因此，连接切换电路131～13n的各Pch晶体管Mc1、Mc2成为非导通状态。于是对应各连接切换电路131～13n而设置的辅助升压用电容器CS1～CSn与升压用电容器CP电切断，降低了升压部10的升压能力。而且，由于通过切断辅助升压用电容器CS1～CSn，而使寄生电容降低，因此可以减低升压部10的消耗电流。
比如，采用实施方式1的升压电路，则在负载电流大小不同的模式，比如在装入该升压电路的半导体装置的动作模式或待机模式等中，只要是负载电流大的动作模式，将各升压能力切换信号EN1～ENn之中的一部分或者全部的值调整为低电平，并可以通过增加连接于升压用电容器CP的辅助升压用电容器CSn的数量，来加大升压部10的升压能力。
相反，在负载电流小的待机模式中，将各升压能力切换信号EN1～ENn之中的一部分或者全部的值调整为高电平，并可以通过减少连接于升压用电容器CP的辅助升压用电容器CSn的数量，来减小升压部10的升压能力。
如以上的说明，通过实施方式1，根据来自外部的控制信号(升压能力切换信号EN1～ENn)，通过增减各升压单元11～13的辅助升压用电容器CSn的个数而增减各升压单元的容量，从而可以调整升压部10的升压能力，因此可以防止对设定在升压电压检测电路120上的目标电压(基准电压VREF)的过冲，因而可以提高构成升压电路的元件的可靠性。而且，在升压能力很小就可以解决的动作模式中，可以抑制其升压能力，因此可以减低升压电路的消耗电流。
另外，这里，虽然将升压部10的升压单元11～13作成三级构成，但是并不限于此，也可以一级构成，或者四级及以上的构成。
实施方式2
以下，参照附图对本发明的实施方式2进行说明。
图4表示本发明实施方式2的升压电路。在图4中，由于与图1所示的同一要素采用同样的符号因此省略说明。
如图4所示，实施方式2的升压电路包括：升压部10A，其包含相互串联连接的三级升压单元21、22、23、和由设置在后级升压单元23的输出侧并连接成二极管的Nch晶体管构成的功率输出部24；升压电压检测电路120，其检测从该升压部10A输出的输出电压(升压电压)VPP，当检测出的输出电压VPP低于给定电压值时，输出时钟控制信号PEN；升压时钟控制电路140，其根据时钟控制信号PEN，将从外部输入的时钟信号CLK1或者CLK2选择性输出到各升压单元11～13；时钟振幅切换电路51、52，其根据作为从外部输入的控制信号的升压能力切换信号EN1～ENn，将变更时钟信号CLK1或CLK2的振幅并分别输出所切换的时钟信号。
各升压单元21～23具有：第一Nch晶体管M21，其设置在输入端子VIN与输出端子VO之间，连接成二极管；第二Nch晶体管M22，其栅极以及漏极与电源电压VDD连接，源极第一Nch晶体管M21的源极连接；升压用电容器CP，其设置在升压时钟输入端子CLKM以及第一Nch晶体管M21的漏极之间。
而且，在初级的升压单元21的输入端子VIN上，连接其栅极以及漏极与电源电压VDD连接的第三Nch晶体管M23。
这里，为了提高升压部10A的升压效率，希望各Nch晶体管M21～M23的阈值电压为0V。而且，也可一取代第一Nch晶体管M21或者第二Nch晶体管M22而使用二极管，进而也可以采用四相时钟方式的阈值相抵型泵电路。
设置于升压部10A与升压时钟控制电路140之间的时钟振幅切换电路51、52，分别具有源极连接于电源电压VDD的Pch晶体管M24以及源极连接接地电压VSS的第四Nch晶体管M25。在Pch晶体管M24与第四Nch晶体管M25的各漏极之间，串联连接着用于切换输入的时钟信号CLK1或CLK2的振幅的连接各自栅极以及漏极的n(n大于等于1的整数)个Nch晶体管MNv1～MNvn。而且，Pch晶体管M24与第四Nch晶体管M25的栅极相互连接，在这个共同的栅极上，输入时钟信号CLK1或者与之有互补关系的时钟信号CLK2。进而，在各Nch晶体管MNv1～Mnvn的漏极以及源极上，分别与Nch晶体管MNv1～MNvn对应地连接作为开关元件的n个Pch晶体管MPv1～MPvn，在各Pch晶体管MPv1～MPvn的栅极上分别输入升压能力控制信号EN1～ENn。
由这个构成，从外部输入的时钟信号CLK1或CLK2，通过时钟振幅切换电路51、52，将振幅变更之后供给各升压单元21～23。
以下，说明上述那样构成的升压电路的动作。
如图5(a)所示，比如，当在n个升压能力控制信号EN1～ENn之中，将m(m是1≤m≤n的整数)根升压控制信号EN1～ENm的电位置成高电平时，由于时钟振幅切换电路51、52的开关晶体管的Pch晶体管MPv1～MPvm分别成为非导通，如图5(b)所示，对于时钟信号CLK1或CLK2的振幅VDD，振幅切换电路51、51的输出信号的振幅成为DD-m·Vt。这里，Vt表示Nch晶体管MNv1～MNvn的各阈值电压。于是，实施方式2的升压部10A，可以通过升压能力控制信号EN1～ENn，将驱动升压部10A动作的时钟信号的振幅变小，而降低该升压部10A的升压能力。
比如，对于升压电路，当在比较广的频带上升压电源电压时，在高电源电压情况，将从外部输入的时钟信号CLK1或CLK2的升压用时钟信号的振幅降低，只要减小升压部10A的升压能力即可。于是，由于升压用时钟信号的振幅变小，也可以防止在高电源电压时的过耐压。
如以上说明，由实施方式2的升压电路，根据来自外部的控制信号(升压能力切换信号EN1～ENn)，通过将升压用时钟信号的振幅做得比从外部输入来的时钟信号CLK1或者CLK2的振幅更小，因而可以调整升压部10A的升压能力，因此可以防止对设定于升压电压检测电路120上的目标电压(基准电压VREF)的过冲，因而可以提高构成升压电路的元件的可靠性。而且，在比较高的电源电压下动作时，可以防止各元件的过耐压。
另外，这里，虽然将实施方式2的升压部10A的升压单元21～23也作成三级构成，但是并不限于此，也可以是一级构成，或者四级及以上的构成。
实施方式3
以下，参照附图对本发明的实施方式3进行说明。
图6表示本发明实施方式3的升压电路。在图6中，对于与图1所示的同一要素采用同样的符号，因此省略其说明。
如图6所示，实施方式3的升压电路包括：升压部10B，其包含相互串联连接的三级升压单元31、32、33、和由设置在后级升压单元33的输出侧并连接成二极管的Nch晶体管构成的功率输出部34；升压电压检测电路120，其检测从该升压部10B输出的输出电压(升压电压)VPP，当检测出的输出电压VPP低于给定电压值时，输出时钟控制信号PEN；升压时钟控制电路140A，其根据时钟控制信号PEN，将从外部输入的时钟信号CLK10、CLK20、CLK30或者CLK40选择性输出到各升压单元31～33。
各升压单元31～33具有：n(n是大于等于2的整数)个Nch电荷传送晶体管M31～M3n，其设置在输入端子VIN与输出端子VO之间，相互并联连接；栅极升压用电容器Cg1～Cgn，其连接该电荷传送晶体管M31～M3n的各栅极，并驱动该各栅极；n个Nch晶体管的开关晶体管SW1～SWn，其在电荷传送晶体管M31～M3n的各栅极以及漏极之间分别串联连接，使该栅极以及漏极之间处于导通或非导通状态；升压用电容器CP，其设置于输出端子VO以及输入时钟信号CLK30或者CLK40的升压时钟输入端子CLKM之间。
进而，各升压单元31～33具有接受作为从外部输入的控制信号的升压能力切换信号EN1～ENn，选择性将驱动电压施加到栅极升压用电容器Cg1～Cgn之中的Cg2～Cgn的电荷传送晶体管控制电路330。这里，在栅极升压用电容器Cg1上，通过控制时钟输入端子CLKS直接输入时钟信号CLK10或CLK20。
电荷传送晶体管控制电路330由输入升压能力切换信号EN1～ENn-1之中的一个信号的n-1个反相器、以及分别其一方输入端子接收各反相器的输出而另一方输入端子接收时钟信号CLK10或者CLK20的n-1个与门电路构成。
根据该个构成，根据升压能力控制信号EN1～ENn-1，有选择地对栅极升压用电容器Cg2～Cgn施加时钟信号CLK10或CLK20，从而调节电荷传送晶体管M32～M3n之中被驱动的晶体管的个数。
在实施方式3中采用的时钟信号CLK10、CLK20、CLK30以及CLK40的时序如图7所示，比如，在后级的升压单元33中，在施加于控制时钟输入端子CLKS的时钟信号CLK10的电位为高电平期间，施加于升压时钟输入端子CLKM的时钟信号CLK40，在时钟信号CLK10的电位转移为高电平之前就转移为低电平，并且在时钟信号CLK10的电位转移成低电平后转移成高电平。
而且，升压时钟控制电路140A，与实施方式1一样，由来自升压检测电路120的时钟控制信号PEN，同时控制时钟信号CLK10、CLK20、CLK30以及CLK40的输出。
这里，为了提高升压部10B的升压效率，也希望各Nch晶体管M31～M3n的阈值电压为0V。
以下，说明上述那样构成的升压电路的动作。
在升压部10B中，从包含于初级的升压单元31中的升压用电容器CP，到包含于中级的升压单元32中的升压用电容器CP进而到包含于后级的升压单元33的升压用电容器CP那样，在各升压电容器CP依次积累电荷而得到给定升压电压。此时，将从初级的升压电容器CP升压的电压传送到中级的升压电容器CP之际，以给定时序，通过将输入到中级的各栅极升压电容Cg1～Cgn的时钟信号CLK20的电位从低电平转移成高电平，而抑制从初级传送来的升压电压的电压下降。
接着，从初级传送到中级的升压电容器CP的升压电压，通过将输入的时钟信号CLK30的电位从低电平转移成高电平而进一步升压，从中级的升压单元32传送的升压电压传送到后级的升压单元33，并只升压给定升压电压。通过反复进行这一系列的升压动作，可以产生比电源电压VDD还高的升压电压。升压的电压提供给构成功率输出部34的Nch晶体管的电流通路的输入端子。
在实施方式3中，将升压能力控制信号EN1～ENn-1之中，比如，第m(m为2≤m≤n的整数)的控制信号ENm的电位成高电平时，电荷传送晶体管控制电路330，对于连接于电荷传送晶体管M3m的栅极的栅极升压用电容器Cgm，不提供时钟信号CLK10或CLK20，因此电荷传送晶体管M3m成为非动作状态，因此不向输出端子VO传送电荷。
图8是表示在各升压单元31～33中，n个电荷传送晶体管M31～M3n之中动作的晶体管的数多的情况与少的情况的升压电压的内部波形。
如图8所示，当各升压单元31～33的电荷传送晶体管M31～M3n的动作数多的情况，由于电荷传送速度快，其升压能力也大。另一方面，当各升压单元31～33的电荷传送晶体管M31～M3n的动作数少的情况，由于电荷传送速度慢，其升压能力也小。于是，由于传送速度慢，可以减低升压动作时的电源电流的峰值。
比如，负载电流的大小不同的方式，比如，在装入该升压电路的半导体装置的动作模式或待机模式等中，在负载电流大的动作模式中，将各升压能力切换信号EN1～ENn之中的一部分或全部的值调整为低电平，通过增加连接于栅极升压用电容器Cg2～Cgn的电荷传送晶体管M32～M3n的动作数，可以增大各升压单元31～33的升压能力。
相反，在负载电流小的待机模式中，将各升压能力切换信号EN1～ENn之中的一部分或者全部的值调整为高电平，并可以通过减少连接于栅极升压用电容器Cg2～Cgn的电荷传送晶体管M32～M3n的动作数，来减小各升压单元31～33的升压能力。
这样，依据实施方式3的升压电路，根据来自外部的控制信号(升压能力切换信号EN1～ENn-1)，通过调整各升压单元31～33的电荷传送晶体管M32～M3n的动作数而调整升压部10B的升压能力，因此可以防止对设定在升压电压检测电路120上的目标电压(基准电压VREF)的过冲，因而，可以提高构成升压电路的元件的可靠性，并且减低升压动作时的电源电流的峰值，因而可以减低升压电路的动作噪音。
另外，这里，虽然将升压部10B的升压单元31～33作成三级构成，但是并不限于此，也可以一级构成，或者四级及以上的构成。
实施方式4
以下，参照附图对本发明的实施方式4进行说明。
图9表示本发明实施方式4的升压电路。在图9中，对于与图1以及图6所示的同一要素采用同样的符号，因此省略其说明。
如图9所示，实施方式4的升压电路包括：升压部10C，其包含相互串联连接的3级升压单元41、42、43、和设置在后级升压单元43的输出侧的功率输出部34；升压电压检测电路120，其检测从该升压部10C输出的输出电压(升压电压)VPP，当检测出的输出电压VPP低于给定电压值时，输出时钟控制信号PEN；升压时钟控制电路140A，根据时钟控制信号PEN，将从外部输入的时钟信号CLK50、CLK60、CLK1或CLK2有选择地输出到各升压单元41～43。
各升压单元41～43具有：3个Nch的电荷传送晶体管M41～M43，其设置在输入端子VIN与输出端子VO之间，相互并联连接；栅极升压用电容器Cg1～Cg3，其连接该电荷传送晶体管M41～M43的各栅极，并驱动该各栅极；3个Nch晶体管的开关晶体管SW1～SW3，其在电荷传送晶体管M41～M43的各栅极以及漏极之间分别串联连接，使该栅极以及漏极之间处于导通或非导通状态；升压用电容器CP，其设置于输出端子VO以及输入时钟信号CLK1或者CLK2的升压时钟输入端子CLKM之间。这里，将电荷传送晶体管41～43的个数设定为3，但是并不限于此。
进而，各升压单元41～43具有接受从外部输入的时钟信号CLK50或CLK60，对栅极升压用电容器Cg1～Cg3之中的Cg2以及Cg3，在驱动电压的施加时序上，设置延迟的电荷传送晶体管控制电路430。这里，在栅极升压用电容器Cg1上，通过控制时钟输入端子CLKS而直接地输入时钟信号CLK50或CLK60。
电荷传送晶体管控制电路430包括：第一与门电路432，其一方输入端子连接控制时钟输入端子CLKS，而另一方输入端子通过串联连接的两个反相器构成的延迟电路431连接控制时钟输入端子CLKS，其输出端子连接栅极升压用电容器Cg2；第二与门电路433，其一方输入端子连接控制时钟输入端子CLKS，而另一方输入端子通过串联连接的两组延迟电路431连接控制时钟输入端子CLKS，其输出端子连接栅极升压用电容器Cg3。
而且，升压时钟控制电路140A与实施方式3一样，由从升压电压检测电路120的时钟控制信号PEN同时控制时钟信号CLK50、CLK60、CLK1以及CLK2。
这里，为了提高升压部10B的升压效率，也希望各Nch晶体管M41～M43的阈值电压为0V。
以下，说明上述那样构成的升压电路的动作。
首先，如图2所示，输入到各升压单元41～43的升压用时钟信号CLK1以及CLK2具有相互互补的关系的方波。
在升压部10C中，从包含于初级的升压单元41中的升压用电容器CP，到包含于中级的升压单元42中的升压用电容器CP，进而到包含于后级的升压单元43的升压用电容器CP那样，在各升压电容器CP依次积累电荷而得到给定升压电压。此时，将从初级的升压电容器CP升压的电压传送到中级的升压电容器CP之际，以给定时序，通过将输入到中级的各栅极升压电容器Cg1～Cg3的时钟信号CLK60的电位从低电平转移成高电平，如图10所示，电荷传送晶体管M41～M43的各栅极电压CLKS1～CLKS3，从第一电荷传送晶体管M41到第三电荷传送晶体管M43为止，顺序移位上升。于是，在阶段性进行输入的电荷传送的同时，可以抑制升压动作时的电源电流的峰值。
如上所述，通过实施方式4的升压电路，以简单的电路构成，一边对各升压单元41～43的电荷传送晶体管M41～M43的动作时序进行移位，一边供给驱动电压，因而，可以减低升压部10C升压动作时的电源电流的峰值，减低升压电路的动作噪音。
另外，这里，虽然将升压部10C的升压单元41～43作成三级构成，但是并不限于此，也可以是一级构成，或者四级及以上的构成。
实施方式5
以下，参照附图对本发明的实施方式5进行说明。
图11表示本发明实施方式5的升压电路的构成框图。在图11中，对于与图1所示的同一要素采用同样的符号，因此省略其说明。
如图11所示，实施方式5的升压电路包括：升压部10；升压电压检测电路120，其检测从该升压部10输出的输出电压(升压电压)VPP，当检测出的输出电压VPP低于给定电压值时，向升压部10输出时钟控制信号PEN；升压电压检测控制电路60，其检测输出电压VPP，根据检测出的输出电压VPP，将作为控制信号的升压能力切换信号EN1～ENn输出到升压部10。这里，接受时钟控制信号PEN的升压时钟控制电路被装入升压部10。
图12表示升压电压检测控制电路60的电路构成的一例。
如图12所示，实施方式5的升压电压检测控制电路60包括：n+1(n是大于等于1的整数)个电阻器R1～Rn+1，其在输出电压VPP与接地端子之间相互串联连接；电压比较部61，向其输入各电阻器R1～Rn+1的各邻接间节点VPPD1～VPPDn的电位与基准电压VREF，并且对各1节点VPPD1～VPPDn的电位和基准电压VREF进行比较运算，并输出升压能力切换信号EN1～ENn。
电压比较部61，由分别输出升压能力切换信号EN1～ENn的n个差动放大器构成，向反相输入端子输入基准电位VREF，向正相输入端子分别输入各节点VPPD1～VPPDn的电位。
根据该构成，由升压电压检测电路60输出的，对应各节点的升压能力切换信号EN1～ENn，当对升压电压VPP进行电阻分割的各节点VPPD1～VPPDn比基准电压VREF还低的情况下，分别成为低电平，当比基准电压VREF还高的情况下，分别成为高电平。
以下，参照图13所示的从升压电路输出的升压电压VPP的电压波形对上述那样构成的升压电路的动作进行说明。
如图13所示，时钟控制信号PEN成为高电平，升压动作刚开始后，由于升压电压VPP具有VPP＜判定电平1＜判定电平2＜…＜判定电平n的关系，由升压电压检测控制电路60输出的升压能力切换信号EN1～ENn的电位全部成为低电平，比如实施方式1说明的那样，升压部10的升压能力成为最大。这里，各判定电平的算式如下。
判定电平n
＝VREF×(R1+R2+…+Rn+1)/R1
判定电平n-1
＝VREF×(R1+R2+…+Rn+1)/(R1+R2)
判定电平1
＝VREF×(R1+R2+…+Rn+1)/(R1+R2+…+Rn)
以后，升压电压VPP被依次升压，超过判定电平1后，从电压检测控制电路60输出的升压能力切换信号EN1的电位成为高电平，升压部10的升压能力下降。
而且，直到升压电压VPP超过比判定电平n更高的电位的升压有效电平为止，阶段性地一边降低升压能力一边继续升压动作，当超过升压有效电平时，时钟控制信号PEN成为非活性，升压部10停止其升压动作。
于是，根据实施方式5的升压电路，由于具备阶段性检测输出电压VPP的电压值，并输出控制信号(升压能力切换信号EN1～ENn)的升压电位检测控制电路60，升压电压VPP，随着不断接近设定的目标电压，升压能力在下降，防止了输出电压VPP的过冲，其结果可以提高构成升压电路的元件的可靠性。
另外，升压部10并不限于实施方式1的构成，也可以采用实施方式2、实施方式3的升压部10A、10B。
实施方式6
以下，参照附图对本发明的实施方式6进行说明。
图14表示本发明实施方式6的升压电路的构成框图。在图14中，对于与图1所示的同一要素采用同样的符号，因此省略其说明。
如图14所示，实施方式6的升压电路包括：升压部10；升压电压检测电路120，其检测从该升压部10输出的输出电压(升压电压)VPP，当检测出的输出电压VPP低于给定电压值时，向升压部10输出时钟控制信号PEN；电源电压检测控制电路70，对应电源电压VDD，将作为控制信号的升压能力切换信号EN1～ENn输出到升压部10。这里，接受时钟控制信号PEN的升压时钟控制电路被装入升压部10。
图15表示升压电压检测控制电路70的电路构成的一例。
如图15所示，实施方式6的电源电压检测控制电路70包括：n+1(n是大于等于1的整数)个电阻器R1～Rn+1，其在电源电压VDD与接地端子之间相互串联连接；电压比较部71，其输入各电阻器R1～Rn+1的各邻接间节点VDDD1～VDDDn的电位与基准电压VREF，并且对各节点VDDD1～VDDDn的电位和基准电压VREF进行比较运算，并输出升压能力切换信号EN1～ENn。
电压比较部71，由分别输出升压能力切换信号EN1～ENn的n个差动放大器构成，向反相输入端子输入基准电位VREF，向正相输入端子分别输入各节点VDDD1～VDDDn的电位。
根据该构成，由电源电压检测电路70输出的，对应各节点的升压能力切换信号EN1～ENn，当对电源电压VDD进行电阻分割的各节点VDDD1～VDDDn比基准电压VREF还低的情况下，分别成为低电平，当比基准电压VREF还高的情况下，分别成为高电平。
以下，参照图16所示的从升压电路输出的升压电压VPP的电压波形对上述那样构成的升压电路的动作进行说明。
如图16所示，在电源电压检测控制电路70中，电源电压VDD具有VDD＜判定电平1的关系时，升压能力切换信号EN1～ENn的电位全部成为低电平，升压部10的升压能力成为最大。
对此，当电源电压VDD具有VDD＞判定电平2的关系时，升压能力切换信号EN1的电位成为高电平，升压部10的升压能力下降。这里，各判定电平的算式如前所述。
于是，根据实施方式6的升压电路，由于具备阶段性检测电源电压VDD的电压值，并输出控制信号(升压能力切换信号EN1～ENn)的电源电位检测控制电路70，即使在电源电压VDD比较高时，也可以使升压部10的升压能力不上升得太高，因此即使在采用具有宽频带电源电压VDD使升压电路动作时，也可以防止输出电压VPP的过冲，其结果可以提高构成升压电路的元件的可靠性。
另外，升压部10并不限于实施方式1的构成，也可以采用实施方式2、实施方式3的升压部10A、10B。
实施方式7
以下，参照附图对本发明的实施方式7进行说明。
图17表示本发明实施方式7的升压电路的构成框图。在图17中，对于与图1所示的同一要素采用同样的符号，因此省略其说明。
如图17所示，实施方式7的升压电路包括：升压部10；升压电压检测电路120，其检测从该升压部10输出的输出电压(升压电压)VPP，当检测出的输出电压VPP低于给定电压值时，向升压部10输出时钟控制信号PEN；升压电压检测控制电路60A，其检测输出电压VPP，根据检测出的输出电压VPP，将作为控制信号的升压能力切换信号EN1～ENn输出到升压部10；电源电压检测控制电路70A，其检测电源电压VDD，将升压能力切换许可信号ENDET输出到升压电压检测控制电路60A。这里，接受时钟控制信号PEN的升压时钟控制电路被装入升压部10。
图18(a)以及图8(b)分别表示升压电压检测控制电路60A以及电源电压检测控制电路70A的电路构成的一例。
如图18(a)所示，如果只说明升压电压检测控制电路60A与图12所示的升压电压检测控制电路60的不同点，则是在电压比较部61与输出端子之间，具有由对应构成电压比较部61的n(n是大于等于1的整数)个差动放大器的与门电路构成的开关部62。
构成开关部62的各与门电路，其一方输入端子接收升压能力切换信号EN1～ENn之中的一个，而另一方输入端子接收来自电源电压检测控制电路70A的升压能力切换许可信号ENDET。
根据该构成，升压电压检测控制电路60A，在升压电压检测许可信号ENDET的电位为高电平期间，当被电阻分割的升压电压VPP的各节点VPPD1～VPPDn的电位比基准电压VREF还低时，以低电平输出对应各节点的升压能力切换信号EN1～ENn，相反，当比基准电压VREF更高时，以高电平输出对应各节点的升压能力切换信号EN1～ENn。
另一方面，升压能力切换许可信号ENDET的电位在低电平期间，升压电压检测控制电路60A，全部以低电平输出升压能力切换信号EN1～ENn的电位。
而且，如图18(b)所示，电源电压检测控制电路70A包括：电阻R1、R2，串联连接在电源电压VDD与接地端子之间；电压比较器，其一方输入端子连接电阻器R1、R2的连接节点VDDE，另一方输入端子接收基准电压VREF，对连接节点VDDE的电压与基准电压VREF进行比较运算，并输出升压能力切换许可信号ENDET。这里，作为电压比较器采用差动放大器，向反相输入端子施加基准电压VREF，向正相输入端子施加连接节点VDDE的电压。根据该构成，当连接节点VDDE的电压比基准电压VREF低时，升压能力切换许可信号ENDET成为低电平，当连接节点VDDE的电压比基准电压VREF高时，升压能力切换许可信号ENDET成为高电平。
以下参照附图19所示的从升压电路输出的升压电压VPP的电压波形对上述那样构成的升压电路的动作进行说明。
如图18(b)所示，当电源电压VDD高于由基准电压VREF以及电阻器R1、R2的电阻值决定的给定电压值以上的高电源电压时，升压能力切换许可信号ENDET成为高电平。
由此，如图18(a)所示，升压电压检测控制电路60A，由于对应升压电压VPP的值可以输出持有高电平或低电平的值的升压能力切换信号EN1～ENn，因此，如图19所示，可以将升压部10的升压能力调整到每个输出电压检测控制电平。
对此，当电源电压是比给定电压值更低的电源电压时，由于升压能力切换许可信号ENDET的电位成为低电平，从接收低电平的升压能力切换许可信号ENDET的升压电压检测控制电路60A输出的升压能力切换信号EN1～ENn的电位全部成为低电平，因此升压部10的升压能力成为最大，比如，如图19所示，即使达到输出电压检测控制电平2，升压部10的升压能力也可以不下降。
于是，根据实施方式7的升压电路，由于具备检测电源电压VDD，控制升压电压检测控制电路60A的输出的电源电压检测控制电路70A，可以对应电源电压VDD的电压值，调整升压部10的升压能力。其结果，即使采用持有宽频带的电源电压VDD使升压电路动作的情况，也可以防止输出电压VPP的过冲，而且，即使在低电源电压时，也不会使升压部10的升压能力降低得过小。所以，可以提高构成升压电路元件的可靠性，并且，即使在电源电压VDD比较低的情况，也可以防止设置时间的延迟。
另外，升压部10并不限于实施方式1的构成，也可以采用实施方式2、实施方式3的升压部10A、10B。
根据本发明的第一升压电路，由于可以调整升压部的升压能力，可以防止对设定的目标电压的过冲，因此，可以提高构成升压电路元件的可靠性，并且可以降低消耗电流。
根据本发明的第二升压电路，由于可以调整升压单元持有的升压能力，可以防止对设定的目标电压的过冲，因此，可以提高构成升压电路元件的可靠性，并且可以防止升压部的过耐压。
根据本发明的第三升压电路，由于可以调整升压部的升压能力，可以防止对设定的目标电压的过冲，因此，可以提高构成升压电路元件的可靠性，并且可以降低升压部动作时的电源电流的峰值。
根据本发明的第四升压电路，由于对多个电荷传送晶体管进行延迟的同时，可以使该多个电荷传送晶体管陆续地动作，因此电路构成简单，可以减低升压部动作时的电源电流的峰值
Claims (7)
1.一种升压电路，其特征在于，具有：
升压部，其具有根据时钟信号对输入电压升压后输出一个或者多个相互串联连接的升压单元，该升压单元分别包含电荷传送晶体管和相互并联连接的多个升压用电容器；
升压电压检测部，其检测所述升压部输出的电压，当检测出的升压电压低于给定电压值时，输出检测信号；和
时钟发生部，其根据所述检测信号输出所述时钟信号；
所述升压部具有根据控制信号切换所述多个升压用电容器的连接状态的连接切换电路。
2.一种升压电路，其特征在于，具备：
时钟振幅切换部，其根据控制信号，输出对第一时钟信号的振幅变更切换后的第二时钟信号；
升压部，其具有根据所述第二时钟信号对输入电压升压后输出的一个或者相互串联连接的多个升压单元，该升压单元分别包含电荷传送晶体管和升压用电容器；
升压电压检测部，其检测所述升压部输出的升压电压，当检测出的升压电压低于给定电压值时，输出检测信号；和
时钟发生部，其根据所述检测信号输出所述第一时钟信号。
3.一种升压电路，其特征在于，具备：
升压部，其具有一个或串联连接的多个升压单元，该升压单元分别包含相互并联连接的、将前级的输出电压作为输入并向后级输出的多个电荷传送晶体管、和一方电极与所述多个电荷传送晶体管的输出端子连接而另一方电极接收第一时钟信号的输出电压用电容器；
升压电压检测部，其检测所述升压部输出的升压电压，当检测出的升压电压低于给定电压值时，输出检测信号；和
时钟发生部，其根据所述检测信号，输出所述第一时钟信号以及与该第一时钟信号的相位不同的第二时钟信号；
所述升压部具有：
多个栅极升压用电容器，其各一方电极与所述电荷传送晶体管的栅极连接，而另一方电极接收所述第二时钟信号；
电荷传送晶体管控制电路，其与所述栅极升压用电容器连接，根据控制信号让所述各电荷传送晶体管选择性动作；和
多个开关晶体管，其让所述各电荷传送晶体管的输入端子与栅极之间导通或者非导通。
4.一种升压电路，其特征在于，具备：
升压部，其具有一个或串联连接的多个升压单元，该升压单元分别包含相互并联连接的、将前级的输出电压作为输入并向后级输出的多个电荷传送晶体管、和一方电极与所述多个电荷传送晶体管的输出端子连接而另一方电极接收第一时钟信号的输出电压用电容器；
升压电压检测部，其检测所述升压部输出的升压电压，当检测出的升压电压低于给定电压值时，输出检测信号；和
时钟发生部，其根据所述检测信号，输出所述第一时钟信号以及与该第一时钟信号的相位不同的第二时钟信号；
所述升压部具有：
多个栅极升压用电容器，其各一方电极与所述电荷传送晶体管的栅极连接，而另一方电极接收所述第二时钟信号；
电荷传送晶体管移位控制电路，其与所述栅极升压用电容器连接，让所述多个电荷传送晶体管一边依次移位一边动作；和
多个开关晶体管，其让所述各电荷传送晶体管的输入端子与栅极之间导通或者非导通。
5.如权利要求1～3中任一项所述的升压电路，其特征在于，还具备检测所述升压部的输出电压，输出所述控制信号的升压电压检测控制部。
6.如权利要求1～3中任一项所述的升压电路，其特征在于，还具备检测电源电压，输出所述控制信号的升压电压检测控制部。
7.如权利要求5所述的升压电路，其特征在于，还具备检测电源电压，控制所述升压电压检测控制部的输出的电源电压检测控制部。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003061219A JP2004274861A (ja) | 2003-03-07 | 2003-03-07 | 昇圧回路 |
| JP2003061219 | 2003-03-07 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2007101367997A Division CN101098105A (zh) | 2003-03-07 | 2004-03-05 | 升压电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1527324A true CN1527324A (zh) | 2004-09-08 |
Family
ID=33123496
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2007101367997A Pending CN101098105A (zh) | 2003-03-07 | 2004-03-05 | 升压电路 |
| CNA2004100077476A Pending CN1527324A (zh) | 2003-03-07 | 2004-03-05 | 升压电路 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2007101367997A Pending CN101098105A (zh) | 2003-03-07 | 2004-03-05 | 升压电路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7042275B2 (zh) |
| JP (1) | JP2004274861A (zh) |
| CN (2) | CN101098105A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102104330A (zh) * | 2009-12-22 | 2011-06-22 | 飞兆半导体公司 | 减流电荷泵 |
| CN102104336A (zh) * | 2009-12-22 | 2011-06-22 | 飞兆半导体公司 | 快速恢复式调压器 |
| CN102386762A (zh) * | 2010-09-01 | 2012-03-21 | 上海宏力半导体制造有限公司 | 一种升压时钟电路和带该升压时钟电路的电荷泵 |
| CN102881130A (zh) * | 2011-07-13 | 2013-01-16 | 易联全数位科技股份有限公司 | 低电能消耗的通讯控制装置 |
| CN107545913A (zh) * | 2016-06-24 | 2018-01-05 | 拉碧斯半导体株式会社 | 电压供给电路以及半导体存储装置 |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4263650B2 (ja) * | 2004-03-31 | 2009-05-13 | パナソニック株式会社 | 昇圧回路 |
| JP3972916B2 (ja) * | 2004-04-08 | 2007-09-05 | セイコーエプソン株式会社 | 昇圧回路及び半導体集積回路 |
| US7621463B2 (en) * | 2005-01-12 | 2009-11-24 | Flodesign, Inc. | Fluid nozzle system using self-propelling toroidal vortices for long-range jet impact |
| KR100890672B1 (ko) | 2005-02-03 | 2009-03-26 | 가부시끼가이샤 도시바 | 불휘발성 반도체 기억 장치 및 그 동작 방법 |
| TWI277853B (en) * | 2005-03-03 | 2007-04-01 | Novatek Microelectronics Corp | Method for efficiency enhancement in a charge pump circuit and a charge pump control selector |
| US7362084B2 (en) | 2005-03-14 | 2008-04-22 | Silicon Storage Technology, Inc. | Fast voltage regulators for charge pumps |
| US7737765B2 (en) * | 2005-03-14 | 2010-06-15 | Silicon Storage Technology, Inc. | Fast start charge pump for voltage regulators |
| EP1727146A1 (en) * | 2005-05-20 | 2006-11-29 | STMicroelectronics S.r.l. | Charge-pump type voltage-boosting device with reduced ripple, in particular for non-volatile flash memories |
| JP4791094B2 (ja) * | 2005-07-05 | 2011-10-12 | ルネサスエレクトロニクス株式会社 | 電源回路 |
| KR100746616B1 (ko) * | 2006-03-27 | 2007-08-08 | 주식회사 하이닉스반도체 | 스윙폭조절회로 및 이를 이용한 고전압 펌핑회로 |
| US7408330B2 (en) | 2006-06-06 | 2008-08-05 | Skyworks Solutions, Inc. | Voltage up-conversion circuit using low voltage transistors |
| JP2007336722A (ja) * | 2006-06-15 | 2007-12-27 | Sharp Corp | 昇圧回路及び昇圧回路を用いた半導体装置 |
| US20080012627A1 (en) * | 2006-07-13 | 2008-01-17 | Yosuke Kato | System and method for low voltage booster circuits |
| KR100791072B1 (ko) * | 2006-07-18 | 2008-01-02 | 삼성전자주식회사 | 반도체 장치의 승압 전압 발생기 및 이를 이용한 반도체메모리 장치 |
| US7629831B1 (en) | 2006-10-11 | 2009-12-08 | Altera Corporation | Booster circuit with capacitor protection circuitry |
| JP4793226B2 (ja) * | 2006-11-09 | 2011-10-12 | 株式会社デンソー | スイッチング昇圧電源回路 |
| KR100851993B1 (ko) * | 2007-02-09 | 2008-08-13 | 주식회사 하이닉스반도체 | 오버드라이빙 신호 공급 장치 |
| JP4359319B2 (ja) * | 2007-05-23 | 2009-11-04 | 株式会社東芝 | 電源回路 |
| JP2009105726A (ja) * | 2007-10-24 | 2009-05-14 | Panasonic Corp | 高周波電力検波回路及び無線通信装置 |
| TW200919959A (en) * | 2007-10-31 | 2009-05-01 | Au Optronics Corp | Charge pump system and method of operating the same |
| JP2010239609A (ja) * | 2009-03-12 | 2010-10-21 | Rohm Co Ltd | ブースト回路およびそれを用いたδς変調器、電子機器 |
| KR101005143B1 (ko) | 2009-05-29 | 2011-01-04 | 주식회사 하이닉스반도체 | 고전압 발생 장치의 동작 방법 및 이를 구현하는 고전압 발생 장치 |
| JP5535600B2 (ja) | 2009-11-30 | 2014-07-02 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置 |
| JP2011193579A (ja) * | 2010-03-12 | 2011-09-29 | Elpida Memory Inc | 半導体装置 |
| US8508287B2 (en) * | 2010-11-30 | 2013-08-13 | Infineon Technologies Ag | Charge pumps with improved latchup characteristics |
| US8981836B2 (en) | 2010-11-30 | 2015-03-17 | Infineon Technologies Ag | Charge pumps with improved latchup characteristics |
| US8896367B1 (en) * | 2013-07-18 | 2014-11-25 | Ememory Technology Inc. | Charge pump system |
| US9088280B2 (en) * | 2013-10-30 | 2015-07-21 | Freescale Semiconductor, Inc. | Body bias control circuit |
| JP2017512682A (ja) * | 2014-04-02 | 2017-05-25 | ウッド イノベーションズ リミティド | 波状木製部材を製造する方法、波状木製部材、及びその使用 |
| US10277117B2 (en) * | 2017-05-23 | 2019-04-30 | Taiwan Semiconductor Manufacturing Company Limited | Device with a voltage multiplier |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR920006991A (ko) | 1990-09-25 | 1992-04-28 | 김광호 | 반도체메모리 장치의 고전압발생회로 |
| US5563779A (en) * | 1994-12-05 | 1996-10-08 | Motorola, Inc. | Method and apparatus for a regulated supply on an integrated circuit |
| KR0142963B1 (ko) * | 1995-05-17 | 1998-08-17 | 김광호 | 외부제어신호에 적응 동작하는 승압회로를 갖는 반도체 메모리 장치 |
| US6188590B1 (en) * | 1996-12-18 | 2001-02-13 | Macronix International Co., Ltd. | Regulator system for charge pump circuits |
| US6002599A (en) * | 1998-04-22 | 1999-12-14 | Industrial Technology Research Institute | Voltage regulation circuit with adaptive swing clock scheme |
| JP2001273784A (ja) * | 2000-03-29 | 2001-10-05 | Mitsubishi Electric Corp | 昇圧回路および半導体記憶装置 |
| US6734718B1 (en) * | 2002-12-23 | 2004-05-11 | Sandisk Corporation | High voltage ripple reduction |
-
2003
- 2003-03-07 JP JP2003061219A patent/JP2004274861A/ja active Pending
-
2004
- 2004-02-23 US US10/783,025 patent/US7042275B2/en not_active Expired - Lifetime
- 2004-03-05 CN CNA2007101367997A patent/CN101098105A/zh active Pending
- 2004-03-05 CN CNA2004100077476A patent/CN1527324A/zh active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102104330A (zh) * | 2009-12-22 | 2011-06-22 | 飞兆半导体公司 | 减流电荷泵 |
| CN102104336A (zh) * | 2009-12-22 | 2011-06-22 | 飞兆半导体公司 | 快速恢复式调压器 |
| CN102386762A (zh) * | 2010-09-01 | 2012-03-21 | 上海宏力半导体制造有限公司 | 一种升压时钟电路和带该升压时钟电路的电荷泵 |
| CN102386762B (zh) * | 2010-09-01 | 2014-03-05 | 上海宏力半导体制造有限公司 | 一种升压时钟电路和带该升压时钟电路的电荷泵 |
| CN102881130A (zh) * | 2011-07-13 | 2013-01-16 | 易联全数位科技股份有限公司 | 低电能消耗的通讯控制装置 |
| CN102881130B (zh) * | 2011-07-13 | 2014-03-19 | 易联全数位科技股份有限公司 | 低电能消耗的通讯控制装置 |
| CN107545913A (zh) * | 2016-06-24 | 2018-01-05 | 拉碧斯半导体株式会社 | 电压供给电路以及半导体存储装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101098105A (zh) | 2008-01-02 |
| US7042275B2 (en) | 2006-05-09 |
| US20050024126A1 (en) | 2005-02-03 |
| JP2004274861A (ja) | 2004-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1527324A (zh) | 升压电路 | |
| CN1061484C (zh) | 内部电源电路 | |
| CN1254783C (zh) | 基准电压发生电路和方法、显示驱动电路、显示装置 | |
| CN100350443C (zh) | 电源电路、显示驱动器及电压供给方法 | |
| CN100345364C (zh) | 电源单元及具有该单元的电源系统 | |
| CN1210869C (zh) | 半导体器件 | |
| CN1452306A (zh) | 电荷泵电路和电源电路 | |
| CN1484368A (zh) | 电源供给装置及其电源供给方法 | |
| CN1744229A (zh) | 在半导体器件中使用的中点电势生成电路 | |
| CN1388634A (zh) | 开关电源 | |
| CN1713498A (zh) | Dc－dc变换方法及其变换器 | |
| CN1825485A (zh) | 多模式多级的充电泵 | |
| CN1398031A (zh) | 电源装置 | |
| CN1453762A (zh) | 高效液晶显示器驱动电压发生电路及其方法 | |
| CN1677824A (zh) | 开关电源控制用半导体装置 | |
| CN101079650A (zh) | 图像形成装置以及图像形成方法 | |
| CN1469216A (zh) | 电源电路 | |
| CN1893245A (zh) | 包括具不同放电时间常数的电荷泵型升压电路的电源设备 | |
| CN1848652A (zh) | 开关电源装置和开关方法 | |
| CN1691479A (zh) | 开关电源电路 | |
| CN1841900A (zh) | 开关调节器电路 | |
| CN1099753C (zh) | 电源装置 | |
| CN1866706A (zh) | 电子电路 | |
| CN1689230A (zh) | 电压发生电路、电压发生装置、半导体器件及其驱动方法 | |
| CN1538453A (zh) | 升压电源电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| AD01 | Patent right deemed abandoned | ||
| C20 | Patent right or utility model deemed to be abandoned or is abandoned |