CN1671031A - 升压电路、半导体装置以及电子设备 - Google Patents

升压电路、半导体装置以及电子设备 Download PDF

Info

Publication number
CN1671031A
CN1671031A CN 200510056362 CN200510056362A CN1671031A CN 1671031 A CN1671031 A CN 1671031A CN 200510056362 CN200510056362 CN 200510056362 CN 200510056362 A CN200510056362 A CN 200510056362A CN 1671031 A CN1671031 A CN 1671031A
Authority
CN
China
Prior art keywords
transistor
capacity cell
electrode
booster circuit
inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200510056362
Other languages
English (en)
Other versions
CN100555824C (zh
Inventor
木村肇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1671031A publication Critical patent/CN1671031A/zh
Application granted granted Critical
Publication of CN100555824C publication Critical patent/CN100555824C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

常规电路需要用于产生比外部电源电压更高电压的升压电路，因而，难以实现低功耗。另外，包括上述用于升压电路的常规开关元件的显示装置有以下问题：电流负载增加，随着更高的输出电流电源变得不稳定。本发明提供一种包括第一晶体管、第二晶体管、第一电容元件、第二电容元件、二极管、以及反相器的升压电路，其中，第一晶体管的一个电极保持为预定的电势；反相器的输出通过第二电容元件而连接到第一晶体管的栅电极和第二晶体管的一个电极；反相器的输入通过第一电容元件而连接到第一晶体管的另一电极，并连接到第二晶体管的栅电极；以及，二极管连接在第一晶体管的另一电极与第二晶体管的另一电极之间，以便正向偏置。

Description

升压电路、半导体装置以及电子设备
技术领域
本发明涉及一种具有新配置的升压电路，并更具体地，本发明涉及一种使用电荷泵作为升压电路的半导体装置。而且，本发明还涉及一种具有所述半导体装置的电子设备。
背景技术
升压电路分为具有线圈的升压电路以及具有电容元件的升压电路。后一具有电容元件的升压电路一般称作电荷泵。常规电荷泵包括第一升压部件和第二升压部件，其中，第一升压部件包括用于产生比外部电源电压更高电压的升压电路、连接到升压电路输出的二极管、以及根据二极管保持为预定电平的电压而产生预定电平基准电压的分压电阻元件，其中，二极管把升压电路的输出电压保持在预定电平并且具有比外部电源电压更高的齐纳电压；第二升压部件根据第一升压部件产生的基准电压而产生和输出其输出电平被控制在预定电平的电压，具有比第一升压部件更高的输出电流容量，并且在待机模式中不工作(参见专利文献1)。
[专利文献1]日本专利特开平7-79561
在专利文献1公布的电路中，此电路要求升压电路产生比外部电源电压更高的电压，难以实现低功耗。
另外，包含上述用于电荷泵的常规开关元件的显示装置具有以下问题。电荷泵与其它开关稳压器不同，它一般不具有反馈输出电压以使输出稳定的功能，导致更重的电流负载以及具有更高输出电流的不稳定电源。
发明内容
本发明提供其配置与专利文献1所公布电荷泵不同的电荷泵、以及使用该电荷泵的半导体装置。
考虑到前述情况，本发明提供一种具有以下配置的升压电路。
本发明升压电路的特征在于包括第一晶体管、第二晶体管、第一电容元件、第二电容元件、二极管、以及反相器，其中，第一晶体管的一个电极保持为预定的电势；反相器的输出通过第二电容元件而连接到第一晶体管的栅电极和第二晶体管的一个电极(第一电极)；反相器的输入通过第一电容元件而连接到第一晶体管的另一电极，并连接到第二晶体管的栅电极；以及，二极管连接在第一晶体管的另一电极(第二电极)与第二晶体管的另一电极之间，以便正向偏置。
具有另一配置的本发明升压电路的特征在于包括第一晶体管、第二晶体管、第一电容元件、第二电容元件、二极管、以及反相器，其中，第一晶体管的一个电极保持为预定的电势；反相器的输出通过第二电容元件而连接到第一晶体管的栅电极和第二晶体管的一个电极；反相器的输入通过第一电容元件而连接到第一晶体管的另一电极，并连接到第二晶体管的栅电极；以及，二极管连接到第一晶体管的另一电极，以便正向偏置。
具有上述配置的升压电路的特征在于：第一晶体管和第二晶体管具有N型导电性，并且预定电势为高电平电势；或者，第一晶体管和第二晶体管具有N型导电性，并且，预定电势为低电平电势。
具有另一配置的本发明升压电路的特征在于包括第一晶体管、第二晶体管、第三晶体管、电容元件、二极管、以及反相器，其中，第一晶体管的一个电极与第二晶体管的栅电极保持为预定的电势；反相器的输出连接到第三晶体管的栅电极；第三晶体管的一个电极连接到第一晶体管的栅电极和第二晶体管的一个电极；第一晶体管的另一电极连接到第二晶体管的另一电极；以及，二极管连接到第一晶体管的另一电极，以便正向偏置。
具有上述配置的升压电路的特征在于：第一晶体管和第二晶体管具有P型导电性，第三晶体管具有N型导电性，并且，预定电势为高电平电势；或者，第一晶体管和第二晶体管具有N型导电性，第三晶体管具有P型导电性，并且，预定电势为低电平电势。
具有另一配置的本发明升压电路的特征在于包括第一晶体管、第二晶体管、第一电容元件、第二电容元件、二极管、以及反相器，其中，第一晶体管的一个电极保持为预定的电势；反相器的输出通过第二电容元件而连接到第二晶体管的栅电极和第一晶体管的另一电极；反相器的输入通过第一电容元件而连接到第一晶体管的栅电极和第二晶体管的一个电极；以及，二极管连接到第一晶体管的栅电极，以便正向偏置。
具有另一配置的本发明升压电路的特征在于包括第一晶体管、第二晶体管、第一电容元件、第二电容元件、二极管、以及反相器，其中，二极管连接到第一电容元件和第一晶体管的一个电极以便正向偏置，并保持为预定电势；反相器的输出通过第二电容元件而连接到第二晶体管的栅电极和第一晶体管的另一电极；以及，反相器的输入通过第一晶体管的栅电极和第一电容元件而连接到第一晶体管的一个电极。
具有另一配置的本发明升压电路的特征在于包括第一晶体管、第二晶体管、第一电容元件、第二电容元件、二极管、以及反相器，其中，二极管连接到第一电容元件和第二晶体管的一个电极，并保持为预定电势；反相器的输出通过第二电容元件而连接到第二晶体管的栅电极和晶体管的一个电极；以及，反相器的输入通过第一电容元件而连接到第一晶体管的栅电极，并连接到第二晶体管的一个电极。
具有另一配置的本发明升压电路的特征在于包括第一晶体管、第二晶体管、第三晶体管、第一电容元件、第二电容元件、以及二极管，其中，二极管连接到第一电容元件、第一晶体管的栅电极和第二晶体管的一个电极，并保持为预定电势；第一晶体管的栅电极和第二晶体管的一个电极通过第一电容元件而连接到第三晶体管的栅电极；第一晶体管的一个电极连接到第二晶体管的另一电极；以及，第一晶体管的另一电极连接到第三晶体管的一个电极。
具有上述配置的升压电路的特征在于：时钟信号输入到第三晶体管的栅电极。
具有上述配置的升压电路的特征在于：第一晶体管具有N型导电性，第二晶体管具有P型导电性，并且，预定电势为高电平电势；或者，第一晶体管具有P型导电性，第二晶体管具有N型导电性，并且，预定电势为低电平电势。
具有另一配置的本发明升压电路的特征在于包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第一电容元件、第二电容元件、第三电容元件、以及反相器，其中，第一晶体管的一个电极连保持为预定电势，并连接到第三晶体管的一个电极；反相器的输出连接到第二晶体管的栅电极，并通过第一电容元件而连接到第三晶体管的栅电极和第四晶体管的一个电极；反相器的输入通过第二电容元件而连接到第一晶体管的栅电极和第二晶体管的一个电极，并通过第三电容元件而连接到第四晶体管的栅电极和第三晶体管的另一电极；第一晶体管的另一电极连接到第三晶体管的栅电极和第四晶体管的一个电极；以及，第二晶体管的另一电极连接到第四晶体管的另一电极。
具有上述配置的升压电路的特征在于：第一、第二和第三晶体管具有N型导电性，第四晶体管具有P型导电性，并且，预定电势为高电平电势；或者，第一、第二和第三晶体管具有P型导电性，第四晶体管具有N型导电性，并且，预定电势为低电平电势。
具有上述配置的升压电路的特征在于：时钟信号输入到反相器。
在本发明的上述升压电路中，薄膜晶体管(以下也称作TFT)用作晶体管。
根据本发明，可提供具有新配置的升压电路。结果，可实现低功耗、高输出电流和高输出电势。
由于本发明的电荷泵可由薄膜晶体管构成，因此，它可与液晶显示装置的象素部分、具有发光元件的显示装置(以下也称作发光装置)以及其它显示装置整体形成。相应地，可根据显示模式来选择使用电荷泵的开关元件的时钟频率，这导致显示装置的低功耗。进一步地，整体形成允许外部电路简化。因而，可减少电路中组件的数量，并可实现成本降低。
附图说明
图1A和1B均为示出本发明电荷泵的电路图。
图2为示出本发明电荷泵的电路图。
图3为示出本发明电荷泵的电路图。
图4A和4B均为示出本发明电荷泵的电路图。
图5为示出本发明电荷泵的电路图。
图6为示出本发明电荷泵的电路图。
图7A和7B均为示出本发明电荷泵的电路图。
图8为示出本发明电荷泵的电路图。
图9为示出本发明电荷泵的电路图。
图10为示出本发明电荷泵的电路图。
图11为示出本发明电荷泵的电路图。
图12为示出具有本发明电荷泵的显示装置的视图。
图13为示出电荷泵的电路图。
图14为示出电荷泵的电路图。
图15A-15H均为示出具有本发明电荷泵的电子设备的视图。
图16为示出具有本发明电荷泵的稳压器的视图。
图17A和17B均为示出具有本发明电荷泵的稳压器的视图。
图18为示出本发明电荷泵的俯视平面图。
图19为本发明的电荷泵和象素部分的横截面视图。
图20为示出本发明电荷泵的电路图。
图21为示出本发明电荷泵的电路图。
图22为示出本发明电荷泵的电路图。
图23为示出本发明电荷泵的电路图。
图24为示出本发明电荷泵的电路图。
图25为示出本发明电荷泵的电路图。
图26为示出本发明电荷泵的电路图。
图27为示出本发明电荷泵的电路图。
图28为示出本发明电荷泵的电路图。
图29为示出本发明电荷泵的电路图。
图30为示出本发明电荷泵的电路图。
图31为示出本发明电荷泵的电路图。
图32为示出本发明电荷泵的电路图。
图33为示出本发明电荷泵的电路图。
图34为示出本发明电荷泵的电路图。
图35为示出本发明电荷泵的电路图。
图36为示出本发明电荷泵的电路图。
图37为示出本发明电荷泵的电路图。
图38为示出本发明电荷泵的电路图。
图39为示出本发明电荷泵的电路图。
图40为示出本发明电荷泵的电路图。
图41为示出本发明电荷泵的电路图。
图42为示出本发明电荷泵的电路图。
图43为示出本发明电荷泵的电路图。
图44为示出本发明电荷泵的电路图。
图45为示出本发明电荷泵的电路图。
图46为示出本发明电荷泵的电路图。
具体实施方式
尽管结合附图通过实施例模式描述本发明，但应该理解，各种变化和变更对于本领域中技术人员是显而易见的。从而，除非这些变化和变更偏离本发明的范围，否则，应该认为它们包括在本发明中。
在描述实施例模式的全部附图中，相同的部分或具有相同功能的部分用相同的参考号标明，并且不再详细描述。
尽管晶体管具有三个端子，即栅极端子、源极端子和漏极端子，但在源电极端子(源电极)和漏电极端子(漏电极)之间在结构上没有明显的区别。从而，在元件之间连接的描述中，源电极和漏电极之一被称作一个电极，而其中另一个则称为另一电极。
[实施例模式1]
在此实施例模式中，描述电荷泵的配置和操作。应指出，多级电荷泵可使电压倍增。在图13所示的四级Dickson电荷泵中，输出电压理想地升压到四倍。在此实施例模式中描述的是可用于该电路第一级的电路配置。
图1A所示电荷泵包括第一晶体管101、第二晶体管102、第一电容元件103、第二电容元件104、反相器105、以及二极管106。图1A中的电容元件103与图13中的电容元件C1相对应。二极管106具有与图13中二极管D2相应的功能。第一晶体管101、第二晶体管102和电容元件104共同用作图13中的二极管D1。
为简单起见，假设高电平电势为Vdd，且低电平电势为0V，但本发明不局限于此。相应地，Vdd和0V分别输入到反相器105，作为高位信号和低位信号。而且，分别从反相器105输出Vdd和0V，作为高位信号和低位信号。在此实施例模式中，第一晶体管101和第二晶体管102具有N型导电性。二极管106可以是PN二极管、PIN二极管、肖特基二极管以及连接二极管的晶体管中的任一个。在使用连接二极管的晶体管的情况下，可具有N型导电性或P型导电性。二极管106也可具有任何的元件配置和电路配置。例如，对于二极管106，可采用在以下实施例模式4-7中描述的电路配置。第一晶体管101、第二晶体管102和电容元件104共同用作图13中的二极管D1。
以下描述每个元件之间的连接。
第一晶体管101的一个电极连接到电源，保持为高电平电势Vdd。反相器105的输出(点S)通过第二电容元件104连接到第一晶体管101的栅电极和第二晶体管102的一个电极(点R)。反相器105的输入(点Q)通过第一电容元件103连接到第一晶体管101的另一电极和二极管106的输入(点P)，并连接到第二晶体管102的栅电极。第二晶体管102的另一电极连接到二极管106的输出。也就是说，二极管106连接在第一晶体管101的另一电极与第二晶体管102的另一电极之间，以便正向偏置。
以下描述具有此电路配置的电荷泵的操作。
具有高位信号Vdd和低位信号0V的时钟信号输入到反相器105的输入(点Q)。例如，如果低位信号输入到反相器105的输入(点Q)，高位信号就输入到第二电容元件104，同时，低位信号输入到第二晶体管102的栅电极和第一电容元件103。此时，第一晶体管101的另一电极(点P)为0V，并且，其栅电极为Vdd。因而，开启其栅电极被施加高电压的第一晶体管101。由于开启第一晶体管101，因此，点P的电势升高，由此在第一电容元件103中积累预定的电荷。关闭其栅电极为0V的第二晶体管102。相应地，可保持第二电容元件104两端的电压。
当下一时钟波形，即高位信号输入到点Q时，高位信号输入到第二晶体管102的栅电极和第一电容元件103，同时，低位信号输入到第二电容元件104。由于高位信号输入到第一电容元件103，因此，点P上的电压增加与高位信号相应的Vdd，导致二极管106上的Vout增加。开启其栅电极为Vdd的第二晶体管102。因而，电流从Vout流向点R。当点Q与点R之间的电压变得与第二晶体管102的阈值电压(Vth)相等时，关闭第二晶体管102。相应地，点R上的电压比点Q上的电压低Vth。换句话说，关闭其栅电极被施加低电势的第一晶体管101，因而，在第一电容元件103中积累的电荷不通过第一晶体管101泄漏，并且肯定可输出到Vout。结果，二极管106的输入(点P)上的电势变得比其输出上的电势(Vout)更高，并且，预定电流可输出到Vout，由此升压Vout。由于点S此时为0V，因此，第二电容元件104两端的电压等于Vdd-Vth。
当下一时钟波形，即低位信号输入到点Q时，高位信号输入到第二电容元件104，同时低位信号输入到第二晶体管102的栅电极和第一电容元件103。如上所述，在第二电容元件104中已经积累预定的电荷，并且点R的电压等于Vdd-Vth。点R进一步增加与高位信号相应的Vdd，因而，第一晶体管101的栅电极上的电势增加。由于第二晶体管102此时关闭，因此，保留在第二电容元件104中积累的电荷，并且点R的电势增加Vdd。相应地，如上所述，开启第一晶体管101。第一晶体管101的栅电极此时具有比Vdd+Vth更高的电压，从而，点P的电势等于Vdd。担心二极管106的输入(点P)上的电势比其输出上的电势更低，然而，根据二极管的特性，没有电流流动。因而，Vout可保持在高电平。
当下一时钟波形，即高位信号输入到点Q时，如上所述，高位信号输入到第二晶体管102的栅电极和第一电容元件103，同时，低位信号输入到第二电容元件104。接着，高位信号输入到第一电容元件103，从而，点P的电压增加与高位信号相应的Vdd，导致二极管106上的Vout增加。开启其栅电极为Vdd的第二晶体管102。因而，电流从Vout流向点R。当点Q与点R之间的电压变得与第二晶体管102的阈值电压(Vth)相等时，关闭第二晶体管102。相应地，点R上的电压比点Q上的电压低Vth。换句话说，关闭其栅电极被施加低电势的第一晶体管101，因而，在第一电容元件103中积累的电荷不通过第一晶体管101泄漏，并且肯定可输出到Vout。结果，二极管106的输入(点P)上的电势变得比其输出上的电势(Vout)更高，并且，预定电流可输出到Vout，由此升压Vout。由于点S此时为0V，因此，第二电容元件104两端的电压等于Vdd-Vth。
通过重复此操作，Vout的电势可增加到2×Vdd(参见图1B)。
应指出，只有当没有负载连接到Vout时，Vout的电势才可增加到2×Vdd。如果提供消耗电流的负载(电阻器、电容器、晶体管、电路等)，Vout的电势就变得比2×Vdd更低。
在根据此实施例模式的电荷泵中，借助第二电容元件104，可使第一晶体管101的栅电极上的电压比Vdd+Vth更高。换句话说，可防止因第一晶体管101的阈值电压而引起的电压下降，即，可防止Vout的电势下降第一晶体管101的Vth。当高位信号输入到点Q时，借助第二晶体管102，点R的电压变得与Vdd-Vth相等。此时，通过关闭第一晶体管101可防止电荷泄漏。
此实施例模式不局限于图1A所示的连接。例如，点S和点Q通过反相器105互相连接，但本发明不局限于此。
可向点Q和点S提供不同的信号，以取代设置反相器105。在此情况下，反相信号根据需要提供给点Q和点S，但本发明不局限于此。提供给点Q和点S的信号不必反相，只要电路正常操作就行。
输入到点Q的高位信号不必等于Vdd，可具有比Vdd更低或更高的电压。相似地，输入到点Q的低位信号不必等于0V，可具有比0V更低或更高的电压。
输入到点S的高位信号不必等于Vdd，可具有比Vdd更低或更高的电压。相似地，输入到点S的低位信号不必等于0V，可具有比0V更低或更高的电压。
相似地，输入到点S的高位信号和输入到点Q的高位信号可具有不同的电势。相似地，输入到点S的低位信号和输入到点Q的低位信号可具有不同的电势。
在上述电荷泵中，薄膜晶体管用作所述晶体管。结果，电荷泵可与显示装置或非易失性存储器如闪存整体形成。然而，当在电荷泵中使用薄膜晶体管时，因为高阈值电压而难以把电势增加到预定电平。另外，薄膜晶体管阈值电压的变化导致将要输出的电势变化。此时，当使用根据此实施例模式的电荷泵时，第二电容元件104防止上述因阈值电压而引起的电压下降。从而，在使用其阈值电压比在硅晶片上形成的晶体管更高的薄膜晶体管的情况下，根据此实施例模式的电荷泵非常有效。
包括薄膜晶体管的电荷泵可与液晶显示装置、发光装置和其它显示装置整体形成。
在此情况下，第一电容元件103和第二电容元件104之一或两者可与显示装置整体形成。与显示装置整体形成允许减少组件的数量。另一方面，如果电容元件不与显示装置整体形成，就增加电容元件的电容量。要求第一电容元件103具有比第二电容元件104更高的电容量。因而，更小的第二电容元件104可与显示装置整体形成，由此减少组件数量，并实现成本下降。此时，更大的第一电容元件103可与显示装置独立形成，由此增加第一电容元件103的电容量。
尽管在此实施例模式中第一晶体管101和第二晶体管102具有N型导电性，但并不专门限制晶体管的导电性。例如，也可采用以下电路配置：第一晶体管101和第二晶体管102具有P型导电性，并且第一晶体管101的一个电极保持在低电平电势(在此实施例模式中为0V)。在此情况下，根据需要颠倒图1A所示二极管106的方向。也就是说，在此实施例模式中，晶体管的导电性可根据第一晶体管101的一个电极是保持在高电平电势还是低电平电势而改变。
[实施例模式2]
在此实施例模式中描述电荷泵的配置和操作，所述配置和操作与实施例模式1中的不同。在此实施例中，与在实施例模式1中一样地描述可用于第一级的电路配置。
与图1A所示相似地，图2所示电荷泵包括第一晶体管101、第二晶体管102、第一电容元件103、第二电容元件104、反相器105、以及二极管106。第一电容元件103与图13中的电容元件C1相对应。二极管106具有与图13中二极管D2相应的功能。为简单起见，假设高电平电势为Vdd，且低电平电势为0V，但本发明不局限于此。相应地，从反相器105输出Vdd作为高位信号，而从反相器105输出0V作为低位信号。在此实施例模式中，第一晶体管101和第二晶体管102具有N型导电性。二极管106可以是PN二极管、PIN二极管、肖特基二极管以及连接二极管的晶体管中的任一个。二极管106也可具有任何的元件配置和电路配置。例如，对于二极管106，可采用在实施例模式4-7中描述的电路配置。第一晶体管101、第二晶体管102和电容元件104共同用作图13中的二极管D1。
以下描述每个元件之间的连接。图2中电荷泵的连接与图1A所示的相似，不同的是第二晶体管102的另一电极连接到二极管106的输入(点P)。
具有此电路配置的电荷泵的操作与在实施例模式1中描述的相似。
与实施例模式1相似，通过重复操作(参见图1B)，可向Vout输出电压2×Vdd。
在根据此实施例模式的电荷泵中，借助第二电容元件104，可防止因第一晶体管101的阈值电压而引起的电压下降。当高位信号输入到点Q时，借助第二晶体管102，点R的电压变得与Vdd-Vth相等。此时，通过关闭第一晶体管101可防止电荷泄漏。
如在实施例模式1中描述地，此实施例模式不局限于图2所示的连接。
在上述电荷泵中，薄膜晶体管用作所述晶体管。结果，电荷泵可与显示装置或非易失性存储器如闪存整体形成。然而，当在电荷泵中使用薄膜晶体管时，因为高阈值电压而难以把电势增加到预定电平。另外，薄膜晶体管阈值电压的变化导致将要输出的电势变化。此时，当使用根据此实施例模式的电荷泵时，第二电容元件104防止上述因阈值电压而引起的电压下降。从而，在使用其阈值电压比在硅晶片上形成的晶体管更高的薄膜晶体管的情况下，根据此实施例模式的电荷泵非常有效。
包括薄膜晶体管的电荷泵可与液晶显示装置、发光装置和其它显示装置整体形成。
尽管在此实施例模式中第一晶体管101和第二晶体管102具有N型导电性，但并不专门限制晶体管的导电性。例如，也可采用以下电路配置：第一晶体管101和第二晶体管102具有P型导电性，并且第一晶体管101的一个电极保持在低电平电势(在此实施例模式中为0V)。在此情况下，二极管106的方向根据需要颠倒为图2所示的方向。也就是说，在此实施例模式中，晶体管的导电性可根据第一晶体管101的一个电极是保持在高电平电势还是低电平电势而改变。
[实施例模式3]
在此实施例模式中描述电荷泵的配置和操作，所述配置和操作与实施例模式1和2中的不同。在此实施例模式中，与实施例模式1和2一样地描述可用于第一级的电路配置。
图3所示电荷泵包括第一晶体管111、第二晶体管112、第三晶体管113、电容元件103、反相器105、以及二极管106。图3中电容元件103与图13中的电容元件C1相对应。二极管106具有与图13中二极管D2相应的功能。为简单起见，假设高电平电势为Vdd，且低电平电势为0V，但本发明不局限于此。相应地，从反相器105输出Vdd作为高位信号，而从反相器105输出0V作为低位信号。在此实施例模式中，第一晶体管111和第二晶体管112具有P型导电性，第三晶体管113具有N型导电性。二极管106可以是PN二极管、PIN二极管、肖特基二极管以及连接二极管的晶体管中的任一个。二极管106也可具有任何的元件配置和电路配置。例如，对于二极管106，可采用在实施例模式4-7中描述的电路配置。第一晶体管111、第二晶体管112和第三晶体管113共同用作图13中的二极管D1。
以下描述每个元件之间的连接。
第一晶体管111的一个电极与第二晶体管112的栅电极连接到电源，保持为高电平电势Vdd。反相器105的输出连接到第三晶体管113的栅电极。第三晶体管113的一个电极连接到第一晶体管111的栅电极和第二晶体管112的一个电极(点R)。第一晶体管111的另一电极连接到第二晶体管112的另一电极。反相器105的输入(点Q)通过电容元件103连接到二极管106的输入(点P)。也就是说，二极管106连接到第一晶体管111的另一电极，以便正向偏置。
以下描述具有此电路配置的电荷泵的操作。
具有高位信号Vdd和低位信号0V的时钟信号输入到反相器105的输入(点Q)。例如，如果低位信号输入到反相器105的输入(点Q)，高位信号就输入到第三晶体管113，同时，低位信号输入到电容元件103。此时，开启其另一电极(漏电极)为0V且栅电极为Vdd的第三晶体管113。因而，由于第一晶体管111的栅电极变为0V并且其一个电极为Vdd，因此，开启第一晶体管111。相应地，点P的电势变为Vdd，由此在电容元件103中积累预定的电荷。此时关闭其一个电极(源电极，点P)为Vdd且栅电极为Vdd的第二晶体管112。
当下一时钟波形，即高位信号输入到点Q时，低位信号输入到第三晶体管113，而高位信号输入到电容元件103。由于高位信号输入到电容元件103，因此，在已经在电容元件103中积累的电荷上增加与高位信号相应的Vdd，并且，点P上的电压增加，导致二极管106上的Vout增加。此时关闭其另一电极(源电极，点R)为0V并且栅电极为0V的第三晶体管113。第二晶体管112的另一电极(源电极，点P)变得等于电容元件103一端上的电势，即2×Vdd，并且，其栅电极为Vdd，因而，开启第二晶体管112。点R的电势升高到点P的电势。接着，第一晶体管111的栅电极(点R)的电势变得等于其源电极(点P)的电势，由此关闭第一晶体管111。结果，二极管106的输入(点P)上的电势变得比其输出更高，因而，可向Vout输出预定的电压。由于此时第一晶体管111关闭，因此，在电容元件103中积累的电荷不流向第一晶体管111，并可肯定地输出给Vout。
通过重复此操作，Vout的电势可增加到2×Vdd。
根据此实施例模式的电荷泵在以下方面是有利的：在电容元件103中保持的电压2×Vdd不损失，因为当向Vout输出预定电压时，即当高位信号输入到点Q时，第二晶体管112开启，而第一晶体管111关闭。另外，根据此实施例模式的电荷泵可使点P为电压Vdd，因为当低位信号输入到点Q时，点R的电压变为0V并且开启第一晶体管111。也就是说，点P的电压不变为Vdd-Vth。从而，与第一晶体管111的阈值电压(Vth)独立地，可向Vout输出预定电压。换句话说，可积累预定的电荷，不受因第一晶体管111阈值电压而引起的电压下降的影响。
此实施例模式不局限于图3所示的连接。例如，点S可连接到点Q。进一步地，尽管点Q与第三晶体管113的栅电极通过反相器105互相连接，但本发明不局限于此。
可向点Q和第三晶体管113的栅电极提供不同的信号，以取代设置反相器105。在此情况下，反相信号根据需要提供给点Q和第三晶体管113的栅电极，但本发明不局限于此。提供给点Q和第三晶体管113的栅电极的信号不必反相，只要电路正常操作就行。
输入到点Q的高位信号不必等于Vdd，可具有比Vdd更低或更高的电压。相似地，输入到点Q的低位信号不必等于0V，可具有比0V更低或更高的电压。
输入到第三晶体管113的栅电极的高位信号不必等于Vdd，可具有比Vdd更低或更高的电压。相似地，输入到第三晶体管113的栅电极的低位信号不必等于0V，可具有比0V更低或更高的电压。
输入到第三晶体管113的栅电极的高位信号和输入到点Q的高位信号可具有不同的电势。相似地，输入到第三晶体管113的栅电极的低位信号和输入到点Q的低位信号可具有不同的电势。
输入到点S的信号不必具有电压0V，并可具有比0V更低或更高的电压。
在上述电荷泵中，薄膜晶体管用作所述晶体管。结果，电荷泵可与显示装置或非易失性存储器如闪存整体形成。然而，当在电荷泵中使用薄膜晶体管时，因为高阈值电压而难以把电势增加到预定电平。另外，薄膜晶体管阈值电压的变化导致将要输出的电势变化。此时，当使用根据此实施例模式的电荷泵时，可输出预定电荷，且不受因阈值电压而引起的电压下降的影响，因为当低位信号如上所述输入到点Q时，点P的电压可以是Vdd。从而，在使用其阈值电压比在硅晶片上形成的晶体管更高的薄膜晶体管的情况下，根据此实施例模式的电荷泵非常有效。根据此实施例模式的电荷泵在以下方面也是有利的：当向点Q输入高位信号时，由于第一晶体管111可被第二晶体管112关闭，因此，电荷不会通过第一晶体管111泄漏。
包括薄膜晶体管的电荷泵可与液晶显示装置、发光装置和其它显示装置整体形成。
尽管在此实施例模式中第一晶体管111和第二晶体管112具有P型导电性而第三晶体管113具有N型导电性，但不专门限制晶体管的导电性。例如，也可采用以下电路配置：第一晶体管111和第二晶体管112具有N型导电性，第三晶体管113具有P型导电性并且第一晶体管111的一个电极保持在低电平电势(0V)。在此情况下，二极管106的方向根据需要颠倒为图3所示的方向，这与以下实施例模式9中示出的一样。也就是说，在此实施例模式中，晶体管的导电性可根据第一晶体管111的一个电极是保持在高电平电势还是低电平电势而改变。
[实施例模式4]
在此实施例模式中描述电荷泵的配置和操作，所述配置和操作与实施例模式1-3中的不同。如上所述，多级电荷泵可使电压倍增。在此实施例模式中，描述可用于第二级或后一级的电路配置。
图4A所示电荷泵包括第一晶体管121、第二晶体管122、第一电容元件103、第二电容元件123、反相器105、以及二极管116。图4A中的第一电容元件103与图13中的电容元件C1相对应。二极管116具有与图13中二极管D1相应的功能。第一晶体管121、第二晶体管122和第二电容元件123共同用作图13中的二极管D2。
为简单起见，假设高电平电势为Vdd，且低电平电势为0V，但本发明不局限于此。相应地，向反相器105输入并从反相器105输出Vdd作为高位信号，向反相器105输入并从反相器105输出0V作为低位信号。在此实施例模式中，第一晶体管121具有N型导电性，而第二晶体管122具有P型导电性。二极管116可以是PN二极管、PIN二极管、肖特基二极管以及连接二极管的晶体管中的任一个。如果使用连接二极管的晶体管，它就可具有N型导电性或P型导电性。二极管116也可具有任何的元件配置和电路配置。例如，对于二极管116，可采用在实施例模式1-3中描述的电路配置。
以下描述每个元件之间的连接。
第一晶体管121的一个电极与二极管116的输入连接到电源，保持为高电平电势Vdd。反相器105的输出通过第二电容元件123而连接到第二晶体管122的栅电极和第一晶体管121的另一电极(点R)。反相器105的输入(点Q)通过第一电容元件103而连接到第一晶体管121的栅电极和第二晶体管122的一个电极。二极管116的输出(点P)连接到第一晶体管121的栅电极。也就是说，二极管116连接到第一晶体管121的栅电极，以便正向偏置。
以下描述具有此电路配置的电荷泵的操作。
具有高位信号Vdd和低位信号0V的时钟信号输入到反相器105的输入(点Q)。例如，当低位信号输入到反相器105的输入(点Q)时，高位信号输入到第二电容元件123，同时低位信号输入到第一电容元件103。接着，开启二极管116，从而，点P的电压变为Vdd。进一步地，第一晶体管121的栅电极以及其一个电极(源电极)变为Vdd，从而，关闭第一晶体管121。也就是说，从二极管116向点P输出Vdd，因而，第一电容元件103的一端变为Vdd，同时，输入低位信号的另一端(点Q)变为0V，从而，在第一电容元件103中积累与Vdd相应的电荷。由于第二晶体管122的栅电极此时具有高电平电势，因此关闭第二晶体管122。
当下一时钟波形，即高位信号输入到点Q时，低位信号输入到第二电容元件123并且高位信号输入到第一电容元件103。此时，点P的电压为2×Vdd。接着，开启栅电极为2×Vdd的第一晶体管121，从而，第二晶体管122的栅电极(点R)的电压变为Vdd。由于第二晶体管122的一个电极(点P)变为2×Vdd，因此开启第二晶体管122。结果，可向Vout输出预定的电压。由于点R的电压为Vdd并且反相器105输出低位信号，因此，在第二电容元件123中积累与Vdd相应的电荷。
当下一时钟波形，即低位信号输入到点Q时，高位信号输入到第二电容元件123而低位信号输入到第一电容元件103。接着，开启二极管116，向第一电容元件103提供电荷，并且，点P的电压变为Vdd。也就是说，从二极管116输出Vdd，从而，第一电容元件103的一端变为Vdd，并且其输入低位信号的另一端(点Q)变为0V。结果，点P的电压变为Vdd，并且，在第一电容元件103中积累与Vdd相应的电荷。进一步地，第一晶体管121的栅电极以及其一个电极(源电压)变为Vdd，因而，关闭第一晶体管121。相应地，可保留在第二电容元件123中的电荷。此时，第二晶体管122的栅电极的电压为2×Vdd，因而，关闭第二晶体管122。结果，可防止与Vout相应的电荷通过第二晶体管122泄漏到点P。
通过重复此操作，Vout的电势可增加到2×Vdd。
在根据此实施例模式的电荷泵中，当高位信号输入到点Q时，点R，即第二晶体管122栅电极的电势可通过使用第一晶体管121而降低(到Vdd)，从而，可使点P的电势等于Vout。也就是说，Vout的电势不变为2×Vdd-Vth。相应地，预定电压可与第二晶体管122的阈值电压(Vth)独立地输出到Vout。换句话说，在根据此实施例模式的电荷泵中，预定电压可输出到Vout，不受因第二晶体管122阈值电压引起的电压下降的影响。此时，当低位信号输入到点Q时，点R，即第二晶体管122的栅电极的电势可借助第二电容元件123而增加到2×Vdd。从而，可防止Vout的电势因通过第二晶体管122泄漏电流而下降。
此实施例模式不局限于图4A所示的连接。例如，第二电容元件123通过反相器105连接到点Q，但本发明实施例不局限于此。
可向点Q和电容元件123提供不同的信号，以取代设置反相器105。在此情况下，反相信号根据需要提供给点Q和电容元件123，但本发明不局限于此。提供给点Q和电容元件123的信号不必反相，只要电路正常操作就行。
输入到点Q的高位信号不必等于Vdd，可具有比Vdd更低或更高的电压。相似地，输入到点Q的低位信号不必等于0V，可具有比0V更低或更高的电压。
输入到电容元件123的高位信号不必等于Vdd，可具有比Vdd更低或更高的电压。相似地，输入到电容元件123的低位信号不必等于0V，可具有比0V更低或更高的电压。
尽管在此实施例模式中图4A中电路应用于第二级，但也可应用于第三级或后一级。图4B示出应用于第三级的电路实例。图4B所示二极管150与图13中的二极管D1相对应，而电容元件153与图13中的电容元件C1相对应。
可向电容元件153、123和103提供不同的信号，以取代设置反相器105。在此情况下，根据需要向电容元件153或123和电容元件103提供反相信号，但本发明不局限于此。提供给电容元件153或123和电容元件103的信号不必反相，只要电路正常操作就行。进一步地，根据需要向电容元件153和电容元件123提供相同信号，但本发明不局限于此。可向电容元件153和电容元件123提供不同的定时或电压信号，只要电路正常操作就行。
输入到电容元件153的高位信号不必等于Vdd，可具有比Vdd更低或更高的电压。相似地，输入到电容元件153的低位信号不必等于0V，可具有比0V更低或更高的电压。
输入到电容元件123的高位信号不必等于Vdd，可具有比Vdd更低或更高的电压。相似地，输入到电容元件123的低位信号不必等于0V，可具有比0V更低或更高的电压。
输入到电容元件103的高位信号不必等于Vdd，可具有比Vdd更低或更高的电压。相似地，输入到电容元件103的低位信号不必等于0V，可具有比0V更低或更高的电压。
在上述电荷泵中，薄膜晶体管用作所述晶体管。结果，电荷泵可与显示装置或非易失性存储器如闪存整体形成。然而，当在电荷泵中使用薄膜晶体管时，因为高阈值电压而难以把电势增加到预定电平。另外，薄膜晶体管阈值电压的变化导致将要输出的电势变化。此时，当使用根据此实施例模式的电荷泵时，可输出预定电荷，且不受上述因阈值电压而引起的电压下降的影响。从而，在使用其阈值电压比在硅晶片上形成的晶体管更高的薄膜晶体管的情况下，根据此实施例模式的电荷泵非常有效。
第一电容元件103和第二电容元件123中的任一个或两者可与显示装置整体形成。与显示装置整体形成允许减少组件的数量。另一方面，如果电容元件不与显示装置整体形成，就增加电容元件的电容量。要求第一电容元件103具有比第二电容元件123更高的电容量。因而，更小的第二电容元件123可与显示装置整体形成，由此减少组件数量，并实现成本下降。此时，更大的第一电容元件103可与显示装置独立形成，由此增加第一电容元件103的电容量。
包括薄膜晶体管的电荷泵可与液晶显示装置、发光装置和其它显示装置整体形成。
尽管在此实施例模式中第一晶体管121具有N型导电性并且第二晶体管122具有P型导电性，但并不专门限制晶体管的导电性。例如，也可采用以下电路配置：第一晶体管121具有P型导电性，第二晶体管122具有N型导电性，并且二极管的输入保持为0V电势。在此情况下，根据需要把二极管116的方向颠倒为图4A所示的方向。也就是说，在此实施例模式中，晶体管的导电性可根据二极管的输入是保持为高电平电势还是低电平电势而改变。
[实施例模式5]
在此实施例模式中描述电荷泵的配置和操作，所述配置和操作与实施例模式1-4中的不同。在此实施例模式中，如实施例模式4中一样，描述可用于第二级或后一级的电路配置。
图5所示电荷泵包括第一晶体管121、第二晶体管122、第一电容元件103、第二电容元件123、反相器105、以及二极管116。在图5中，电容元件103与图13中的电容元件C1相对应。二极管116具有与图13中二极管D1相应的功能。第一晶体管121、第二晶体管122和第二电容元件123共同用作图13中的二极管D2。
为简单起见，假设高电平电势为Vdd，且低电平电势为0V，但本发明不局限于此。相应地，向反相器105输入并从反相器105输出Vdd作为高位信号，向反相器105输入并从反相器105输出0V作为低位信号。在此实施例模式中，第一晶体管121具有N型导电性，而第二晶体管122具有P型导电性。二极管116可以是PN二极管、PIN二极管、肖特基二极管以及连接二极管的晶体管中的任一个。如果使用连接二极管的晶体管，它就可具有N型导电性或P型导电性。二极管116也可具有任何的元件配置和电路配置。例如，对于二极管116，可采用在实施例模式1-3中描述的电路配置。
以下描述每个元件之间的连接。
二极管116的输入被输入到电源，保持为高电平电势Vdd。反相器105的输出(点Q)通过第二电容元件123而连接到第二晶体管122的栅电极和第一晶体管121的另一电极(点R)。反相器105的输入通过第一晶体管121的栅电极和第一电容元件103而连接到二极管116的输出和第一晶体管121的一个电极(点P)。也就是说，二极管116连接到第一电容元件103和第一晶体管121的一个电极，以便正向偏置。
以下描述具有此电路配置的电荷泵的操作。
具有高位信号Vdd和低位信号0V的时钟信号输入到反相器105的输入(点Q)。例如，当低位信号输入到反相器105的输入(点Q)时，高位信号输入到第二电容元件123，同时低位信号输入到第一电容元件103和第一晶体管121的栅电极。接着，开启二极管116并输出Vdd，从而，点P的电势变为Vdd，并且，在第一电容元件103中积累预定的电荷。此时，点P的电势为Vdd，并且第一晶体管121的栅电极为0V，因而关闭第一晶体管121。相应地，保持第二电容元件123两端的电压。由于第二晶体管122的栅电极此时具有高电平电势，因此关闭第二晶体管122。
当下一时钟波形，即高位信号输入到点Q时，低位信号输入到第二电容元件123并且高位信号输入到第一电容元件103和第一晶体管121的栅电极。接着，高位信号输入到第一电容元件103，因而，点P的电势增加与高位信号相应的Vdd。相应地，由于第二晶体管122源电极的电势(即点P的电势)为2×Vdd并且其栅电极为0V，因此，开启第二晶体管122。结果，可向Vout输出与点P的电势相应的预定电流，以使Vout上的电压升高。此时，开启其栅电极为Vdd并且其一个电极的电势(即点R的电势)下降的第一晶体管121。相应地，电流从点P流向点R。当点R与点Q之间的电压，即第一晶体管121的栅-源电压变得与第一晶体管121的阈值电压(Vth)相等时，关闭第一晶体管121，从而，点R的电势变得等于Vdd-Vth。此时，第二电容元件123两端的电压为Vdd-Vth，因为反相器105向第二电容元件123输出电压0V。
当接着向反相器105的输入，即点Q，输入低位信号时，向第二电容元件123输入高位信号，同时向第一电容元件103和第一晶体管121的栅电极输入低位信号。如上所述，第一晶体管121栅电极的电势为0V，而其一个电极的电势(点P的电势)为Vdd，因而关闭第一晶体管121。相应地，保留在第二电容元件123中的电荷。进一步地，第二电容元件123的一个电极具有高电平电势Vdd，因而，点R的电势变得等于(Vdd-Vth)+Vdd＝2×Vdd-Vth。结果，第二晶体管122栅电极的电势为2×Vdd-Vth，并且，点P的电势为Vdd，因而，关闭第二晶体管122。相应地，可防止通过第二晶体管122从Vout向点P泄漏电荷。由于开启二极管116，因此，如上所述，在第一电容元件103中积累与Vdd相应的预定电荷。
为了肯定地关闭第二晶体管122，第一晶体管121的阈值电压Vth的绝对值应该设定得比第二晶体管122的更小。这是因为在第二晶体管122栅电极(点R)的电势较高的情况下，容易关闭第二晶体管122，当向点Q输入低位信号时，点R的电势变得等于2×Vdd-Vth。这里，Vth是第一晶体管121的阈值电压。另一方面，当第二晶体管122的阈值电压Vth的绝对值比第一晶体管121的更小时，Vout的电势下降所述绝对值之差。
当肯定地关闭第二晶体管122时，优选地不丢失在第一电容元件103中积累的电荷。
通过重复此操作，Vout的电势可增加到2×Vdd。
在根据此实施例模式的电荷泵中，当高位信号输入到点Q时，第二晶体管122栅电极(点R)的电势可通过使用第一晶体管121而降低，从而，可使点P的电势等于Vout。也就是说，Vout的电势不变为2×Vdd-Vth。相应地，预定电压可与第二晶体管122的阈值电压(Vth)独立地输出到Vout。换句话说，在根据此实施例模式的电荷泵中，预定电压可输出到Vout，不受因第二晶体管122的阈值电压引起的电压下降的影响。
此时，当低位信号输入到点Q时，点R(第二晶体管122的栅电极)的电势可通过使用第二电容元件123而增加。从而，可防止Vout的电势通过第二晶体管122而下降。
此实施例模式不局限于图5所示的连接。可向点Q和第二电容元件123提供不同的信号，以取代设置反相器105。在此情况下，反相信号根据需要提供给点Q和电容元件123，但本发明不局限于此。提供给点Q和电容元件123的信号不必反相，只要电路正常操作就行。
输入到点Q的高位信号不必等于Vdd，可具有比Vdd更低或更高的电压。相似地，输入到点Q的低位信号不必等于0V，可具有比0V更低或更高的电压。
输入到电容元件123的高位信号不必等于Vdd，可具有比Vdd更低或更高的电压。相似地，输入到电容元件123的低位信号不必等于0V，可具有比0V更低或更高的电压。
在上述电荷泵中，薄膜晶体管用作所述晶体管。结果，电荷泵可与显示装置或非易失性存储器如闪存整体形成。然而，当在电荷泵中使用薄膜晶体管时，因为高阈值电压而难以把电势增加到预定电平。另外，薄膜晶体管阈值电压的变化导致将要输出的电势变化。此时，当使用根据此实施例模式的电荷泵时，如上所述，可防止因阈值电压而引起的电压下降。从而，在使用其阈值电压比在硅晶片上形成的晶体管更高的薄膜晶体管的情况下，根据此实施例模式的电荷泵非常有效。
包括薄膜晶体管的电荷泵可与液晶显示装置的象素部分、发光装置和其它显示装置整体形成。此时，第一电容元件103和第二电容元件123中的任一个或两者可与显示装置整体形成。与显示装置整体形成允许减少组件的数量。另一方面，如果电容元件不与显示装置整体形成，就增加电容元件的电容量。要求第一电容元件103具有比第二电容元件123更高的电容量。因而，更小的第二电容元件123可与显示装置整体形成，由此减少组件数量，并实现成本下降。此时，更大的第一电容元件103可与显示装置独立形成，由此增加第一电容元件103的电容量。
尽管在此实施例模式中第一晶体管具有N型导电性并且第二晶体管具有P型导电性，但并不专门限制晶体管的导电性。例如，也可采用以下电路配置：第一晶体管具有P型导电性，第二晶体管具有N型导电性，并且二极管的输入保持为0V电势。在此情况下，根据需要，二极管116的方向颠倒为图5所示的方向。也就是说，在此实施例模式中，晶体管的导电性可根据二极管的输入是保持为高电平电势还是低电平电势而改变。
[实施例模式6]
在此实施例模式中描述电荷泵的配置和操作，所述配置和操作与实施例模式1-5中的不同。与在实施例模式4和5中一样地，描述可用于第二级或后一级的电路配置。
图6所示电荷泵包括第一晶体管121、第二晶体管122、第一电容元件103、第二电容元件123、反相器105、以及二极管116。在图6中，第一电容元件103与图13中的电容元件C1相对应，并且，二极管116具有与图13中二极管D1相应的功能。第一晶体管121、第二晶体管122和第二电容元件123共同用作图13中的二极管D2。
为简单起见，假设高电平电势为Vdd，且低电平电势为0V，但本发明不局限于此。相应地，从反相器105输出Vdd作为高位信号，从反相器105输出0V作为低位信号。在此实施例模式中，第一晶体管121具有N型导电性，而第二晶体管122具有P型导电性。二极管116可以是PN二极管、PIN二极管、肖特基二极管以及连接二极管的晶体管中的任一个。如果使用连接二极管的晶体管，它就可具有N型导电性或P型导电性。二极管116也可具有任何的元件配置和电路配置。例如，对于二极管116，可采用在实施例模式1-3中描述的电路配置。
以下描述每个元件之间的连接。
二极管116的输入连接到电源，保持为高电平电势Vdd。反相器105的输出通过第二电容元件123而连接到第二晶体管122的栅电极和第一晶体管121的一个电极(点R)。反相器105的输入(点Q)连接到第一晶体管121的栅电极，并通过第一电容元件103而连接到第二晶体管122的一个电极和二极管116的输出(点P)。也就是说，二极管116连接到第一电容元件103和第二晶体管122的一个电极。在此实施例模式中示出的电荷泵的电路配置在以下方面与实施例模式5中示出的不同：第一晶体管121的另一电极连接到第二晶体管122的另一电极。
以下描述具有此电路配置的电荷泵的操作。
具有高位信号Vdd和低位信号0V的时钟信号输入到反相器105的输入(点Q)。例如，当低位信号输入到反相器105的输入(点Q)时，高位信号输入到第二电容元件123，同时低位信号输入到第一电容元件103和第一晶体管121的栅电极。接着，开启二极管116并向点P输出Vdd，同时向点Q输入0V，从而，在第一电容元件103中积累与Vdd相应的预定电荷。由于第二晶体管122的栅电极(点R)此时具有高电平电势，因此关闭第二晶体管122。此时，关闭其栅电极为0V且一个电极(点R)为Vdd的第一晶体管121。
当下一时钟波形，即高位信号输入到点Q时，低位信号输入到第二电容元件123，同时高位信号输入到第一电容元件103和第一晶体管121的栅电极。开启其栅电极(点Q)为Vdd且另一电极(点R)具有低电平电势的第一晶体管121。相应地，电流从Vout流向点R。接着，当点Q与点R之间的电压，即第一晶体管121的栅-源电压变得等于Vth时，关闭第一晶体管121。由于此时点Q的电压为Vdd，因此，点R的电压变为Vdd-Vth。因而，在第二电容元件123中积累与第一晶体管121的Vg，即第一晶体管121的Vdd-Vth，相应的电荷。向第一电容元件103输入高位信号，从而，点P的电压增加与高位信号相应的Vdd。此时，开启其一个电极(点P)为0V×Vdd且栅电极为Vdd-Vth的第二晶体管122。结果，可向Vout输出与2×Vdd相应的预定电流，从而，Vout的电压升高。
当反相器105(点Q)的输入接着被输入低位信号时，向第二电容元件123输入高位信号，同时，向第一电容元件103和第一晶体管121的栅电极输入低位信号。如上所述，第一晶体管121栅电极的电压为0V，而其一个电极的电势(点P的电势)为Vdd，因而，关闭第一晶体管121。相应地，保留第二电容元件123中的电荷。进一步地，第二电容元件123的一个电极具有高电平电势Vdd，因而，点R的电势变得等于(Vdd-Vth)+Vdd＝2×Vdd-Vth。结果，第二晶体管122栅电极的电压为2×Vdd-Vth，并且，Vout为0V×Vdd，因而，关闭第二晶体管122。由于开启二极管116并且点P的电势为Vdd，因此，如上所述，在第一电容元件103中积累与Vdd相应的预定电荷。
为了肯定地关闭第二晶体管122，第一晶体管121的阈值电压Vth的绝对值应该设定得比第二晶体管122的更小。这是因为在第二晶体管122栅电极(点R)的电势较高的情况下，容易关闭第二晶体管122，当向点Q输入低位信号时，点R的电势变得等于2×Vdd-Vth。这里，Vth是第一晶体管121的阈值电压。另一方面，当第二晶体管122的阈值电压(Vth)的绝对值比第一晶体管121的更小时，Vout的电势下降所述绝对值之差。
当肯定地关闭第二晶体管122时，优选地不丢失积累的电荷2×Vdd。
通过重复此操作，Vout的电势可增加到2×Vdd。
在根据此实施例模式的电荷泵中，预定电荷可与第二晶体管122的阈值电压(Vth)独立地输出到Vout。换句话说，在根据此实施例模式的电荷泵中，可积累预定电荷，不受因第二晶体管122阈值电压引起的电压下降的影响。
此实施例模式不局限于图6所示的连接。可向点Q和电容元件123提供不同的信号，以取代设置反相器105。在此情况下，反相信号根据需要提供给点Q和电容元件123，但本发明不局限于此。提供给点Q和电容元件123的信号不必反相，只要电路正常操作就行。
输入到点Q的高位信号不必等于Vdd，可具有比Vdd更低或更高的电压。相似地，输入到点Q的低位信号不必等于0V，可具有比0V更低或更高的电压。
输入到电容元件123的高位信号不必等于Vdd，可具有比Vdd更低或更高的电压。相似地，输入到电容元件123的低位信号不必等于0V，可具有比0V更低或更高的电压。
在上述电荷泵中，薄膜晶体管用作所述晶体管。结果，电荷泵可与显示装置或非易失性存储器如闪存整体形成。然而，当在电荷泵中使用薄膜晶体管时，因为高阈值电压而难以把电势增加到预定电平。另外，薄膜晶体管阈值电压的变化导致将要输出的电势变化。此时，当使用根据此实施例模式的电荷泵时，如上所述，可防止因阈值电压而引起的电压下降。从而，在使用其阈值电压比在硅晶片上形成的晶体管更高的薄膜晶体管的情况下，根据此实施例模式的电荷泵非常有效。
包括薄膜晶体管的电荷泵可与液晶显示装置的象素部分、发光装置和其它显示装置整体形成。此时，第一电容元件103和第二电容元件123中的任一个或两者可与显示装置整体形成。与显示装置整体形成允许减少组件的数量。另一方面，如果电容元件不与显示装置整体形成，就增加电容元件的电容量。要求第一电容元件103具有比第二电容元件123更高的电容量。因而，更小的第二电容元件123可与显示装置整体形成，由此减少组件数量，并实现成本下降。此时，更大的第一电容元件103可与显示装置独立形成，由此增加第一电容元件103的电容量。
尽管在此实施例模式中第一晶体管具有N型导电性并且第二晶体管具有P型导电性，但并不专门限制晶体管的导电性。例如，也可采用以下电路配置：第一晶体管具有P型导电性，第二晶体管具有N型导电性，并且二极管的输入保持为0V电势。在此情况下，根据需要，二极管116的方向颠倒为图6所示的方向。也就是说，在此实施例模式中，晶体管的导电性可根据二极管的输入是保持为高电平电势还是低电平电势而改变。
[实施例模式7]
在此实施例模式中描述电荷泵的配置和操作，所述配置和操作与实施例模式1-6中所示的不同。在此实施例模式中，与在实施例模式4-6中一样地描述可用于第一级或后一级的电路配置。
图7A所示电荷泵包括第一晶体管131、第二晶体管132、第三晶体管133、电容元件103、以及二极管116。也就是说，此实施例模式中的电荷泵不包括反相器。图7A中的电容元件103与图13中的电容元件C1相对应，二极管116具有与图13中二极管D1相应的功能。第一晶体管131、第二晶体管132和第三晶体管133共同用作图13中的二极管D2。
为简单起见，假设高电平电势为Vdd，且低电平电势为0V，但本发明不局限于此。相应地，向点Q输入Vdd作为高位信号，而向点Q输入0V作为低位信号。在此实施例模式中，第一晶体管131和第二晶体管132具有P型导电性，而第三晶体管133具有N型导电性。二极管116可以是PN二极管、PIN二极管、肖特基二极管以及连接二极管的晶体管中的任一个。如果使用连接二极管的晶体管，它就可具有N型导电性或P型导电性。二极管116也可具有任何的元件配置和电路配置。例如，对于二极管116，可采用在实施例模式1-3中描述的电路配置。
以下描述每个元件之间的连接。
二极管116的输入连接到电源，保持为高电平电势Vdd。二极管116的输出(点P)连接到第一晶体管131的栅电极和第二晶体管132的一个电极，并通过电容元件103而连接到第三晶体管133的栅电极(点Q)。也就是说，二极管116连接到电容元件103、第一晶体管131的栅电极和第二晶体管132的一个电极。第一晶体管131的一个电极连接到第二晶体管132的另一电极，而第一晶体管131的另一电极连接到第三晶体管133的一个电极(点R)。第三晶体管133的另一电极具有电压0V。
以下描述具有此电路配置的电荷泵的操作。
具有高位信号Vdd和低位信号0V的时钟信号输入到点Q。例如，当高位信号输入到点Q时，高位信号输入到电容元件103和第三晶体管133的栅电极。此时，开启其栅电极为Vdd并且一个电极为0V的第三晶体管133。开启其栅电极(点R)为0V的第二晶体管132。因而，第二晶体管132另一电极的电势，即Vout变得与点P的电势相等。结果，在电容元件103中积累的预定电流可输出给Vout，从而，点Vout的电压升高。由于Vout的电势等于点P的电势，因此，关闭第一晶体管131。
当下一时钟波形，即低位信号输入到点Q时，低位信号输入到电容元件103和第三晶体管133的栅电极。此时，关闭其栅电极(点Q)为0V且一个电极为0V的第三晶体管133。进一步地，从二极管116向点P输出Vdd，从而，在电容元件103中积累与Vdd相应的电荷。开启其栅电极(点P)为Vdd并且一个电极为0V×Vdd的第一晶体管131。结果，Vout的电势变得与点R的电势相等，因而，关闭第二晶体管132。相应地，可防止通过第二晶体管132从Vout向点P泄漏电荷。
当下一时钟波形，即高位信号接着输入到点Q时，向电容元件103和第三晶体管133的栅电极输入高位信号。此时，关闭其栅电极为Vdd且一个电极为0V的第三晶体管133。开启其栅电极(点R)为0V的第二晶体管132。因而，第二晶体管132另一电极，即Vout的电势变得与点P的电势相等，即2×Vdd。结果，在电容元件103中积累的预定电流可输出给Vout，从而，Vout的电压升高。由于点Vout的电势等于点P的电势，因此，关闭第一晶体管131。
通过重复此操作，Vout的电势可增加到2×Vdd。
在根据此实施例模式的电荷泵中，预定电荷可与第二晶体管132的阈值电压(Vth)独立地输出到Vout。换句话说，在根据此实施例模式的电荷泵中，可积累预定电荷，不受因第二晶体管132阈值电压引起的电压下降的影响。
可向电容元件103和第三晶体管133的栅电极提供不同的信号。在此情况下，根据需要向电容元件103和第三晶体管133的栅电极提供相同的信号，但本发明不局限于此。可向电容元件103和第三晶体管133的栅电极提供不同的定时或电压信号，只要电路正常操作就行。
输入到电容元件103的高位信号不必等于Vdd，可具有比Vdd更低或更高的电压。相似地，输入到电容元件103的低位信号不必等于0V，可具有比0V更低或更高的电压。
输入到第三晶体管133栅电极的高位信号不必等于Vdd，可具有比Vdd更低或更高的电压。相似地，输入到第三晶体管133的栅电极的低位信号不必等于0V，可具有比0V更低或更高的电压。
输入到第三晶体管133栅电极的高位信号和输入到电容元件103的高位信号可具有不同的电势。相似地，输入到第三晶体管133的栅电极的低位信号和输入到电容元件103的低位信号可具有不同的电势。
输入到第三晶体管133源电极的信号不必等于0V，可具有比0V更低或更高的电压。
尽管在此实施例模式中图7A所示电路应用于第二级，但它也可应用于第三级或后一级。图7B示出应用于第三级的电路实例。二极管150与图13中的二极管D1相对应，而电容元件153与图13中的电容元件C1相对应。
可向电容元件153和电容元件103提供不同的信号，以取代设置反相器105。在此情况下，反相信号根据需要提供给电容元件153和电容元件103，但本发明不局限于此。提供给电容元件153和电容元件103的信号不必反相，只要电路正常操作就行。
输入到电容元件153的高位信号不必等于Vdd，可具有比Vdd更低或更高的电压。相似地，输入到电容元件153的低位信号不必等于0V，可具有比0V更低或更高的电压。
输入到电容元件103的高位信号不必等于Vdd，可具有比Vdd更低或更高的电压。相似地，输入到电容元件103的低位信号不必等于0V，可具有比0V更低或更高的电压。
在上述电荷泵中，薄膜晶体管用作所述晶体管。结果，电荷泵可与显示装置或非易失性存储器如闪存整体形成。然而，当在电荷泵中使用薄膜晶体管时，因为高阈值电压而难以把电势增加到预定电平。另外，薄膜晶体管阈值电压的变化导致将要输出的电势变化。此时，当使用根据此实施例模式的电荷泵时，如上所述，可防止因阈值电压而引起的电压下降。从而，在使用其阈值电压比在硅晶片上形成的晶体管更高的薄膜晶体管的情况下，根据此实施例模式的电荷泵非常有效。
包括薄膜晶体管的电荷泵可与液晶显示装置的象素部分、发光装置和其它显示装置整体形成。此时，第一电容元件103和第二电容元件153中的任一个或两者可与显示装置整体形成。与显示装置整体形成允许减少组件的数量。另一方面，如果电容元件不与显示装置整体形成，就增加电容元件的电容量。要求第一电容元件103具有比第二电容元件153更高的电容量。因而，更小的第二电容元件153可与显示装置整体形成，由此减少组件数量，并实现成本下降。此时，更大的第一电容元件103可与显示装置独立形成，由此增加第一电容元件103的电容量。
尽管在此实施例模式中第一晶体管131和第二晶体管132具有P型导电性并且第三晶体管133具有N型导电性，但并不专门限制晶体管的导电性。例如，也可采用以下电路配置：第一晶体管131和第二晶体管132具有N型导电性，第三晶体管133具有P型导电性，并且二极管的输入保持为低电平电势0V。在此情况下，二极管116的方向颠倒为图7A所示的方向。也就是说，在此实施例模式中，晶体管的导电性可根据二极管的输入是保持为高电平电势还是低电平电势而改变。
[实施例模式8]
在此实施例模式中描述以下电荷泵的配置和操作，所述电荷泵组合在实施例模式1中描述的可用于第一级的电路配置以及在实施例模式4中描述的可用于第二级或后一级的电路配置。
图8所示电荷泵包括第一晶体管101、第二晶体管102、第三晶体管121、第四晶体管122、第一电容元件103、第二电容元件104、第三电容元件123、以及反相器105。图8的配置可通过组合图1A和图4A而获得。在此实施例模式中示出的此组合电路泵中，共享反相器。图8中的第一电容元件103与图13中的电容元件C1相对应，并且，第一晶体管101、第二晶体管102和第二电容元件104与二极管D1相对应。第三晶体管121、第四晶体管122和第三电容元件123与图13中的二极管D2相对应。为简单起见，假设高电平电势为Vdd，且低电平电势为0V，但本发明不局限于此。相应地，从反相器105输出Vdd作为高位信号，而从反相器105输出0V作为低位信号。在此实施例模式中，第一至第三晶体管101、102和121具有N型导电性，第四晶体管122具有P型导电性。
以下描述每个元件之间的连接。
第一晶体管101的一个电极(点S)连接到电源，保持为高电平电势Vdd，并且连接到第三晶体管121的一个电极。反相器105的输出连接到第二晶体管102的栅电极，并通过第一电容元件103连接到第三晶体管121的栅电极和第四晶体管122的一个电极(点R)。反相器105的输入(点Q)通过第二电容元件104连接到第一晶体管101的栅电极和第二晶体管102的一个电极(点P)，并通过第三电容元件123连接到第四晶体管122的栅电极和第三晶体管121的另一电极(点T)。第一晶体管101的另一电极连接到第三晶体管的栅电极和第四晶体管122的一个电极。第二晶体管102的另一电极连接到第四晶体管122的另一电极。
具有此电路配置的电荷泵的操作与实施例模式1和7所示的相似，从而在此省略其描述。
如上所述，可自由地组合在实施例模式1-3中描述的电路配置与在实施例模式4-7中描述的电路配置。
图18示出获得图8所示电荷泵的布局实例。第一晶体管101和第四晶体管122比第二晶体管102和第三晶体管121具有更大的通道宽度。
第一电容元件103、第二电容元件104和第三电容元件123可由增加N型杂质的半导体膜、诸如栅极绝缘膜的绝缘膜、以及作为栅电极的导电膜构成，或者可由作为栅电极的导电膜、诸如层间绝缘膜的绝缘膜、以及作为配线的导电膜构成。电荷在半导体膜中的流动性比在导电膜中的更低。从而，在第一电容元件103中，导电膜具有梳子形状，从而，即使在半导体膜的中心，电荷也可准确地移动。半导体膜和配线通过在层间绝缘膜和栅极绝缘膜中形成的许多接触孔而互相连接。结果，共享导电膜的电容元件并联，导致电容量增加，其中，所述导电膜作用栅电极。
图19示出图18中沿着直线A-A′和B-B′剖分的横截面视图、以及与其整体形成的象素部分。
在第一电容元件103、第一晶体管101和象素部分中，形成薄膜晶体管601和101，其中，在绝缘基板600上形成半导体膜602、覆盖半导体膜602的栅绝缘膜603、栅电极605、利用栅电极605以自对准方式形成的杂质区域、以及连接到杂质区域的配线606，在绝缘基板600与它们之间夹着基膜。所述薄膜晶体管用作第一晶体管101。形成层间绝缘膜605，以提高平面度。层间绝缘膜605由无机材料或有机材料形成，并具有单层结构或多层结构。
形成连接到配线606、电致发光层609和第二电极610的第一电极607，它们共同构成发光元件612。此时，形成由绝缘膜形成的分离层608，以便区别电致发光层609。
绝缘膜由无机材料或有机材料形成，并具有单层结构或多层结构。在电容元件103区域中，配线606通过在层间绝缘膜605和栅绝缘膜603中形成的接触孔而连接到半导体膜602。以此方式，可制造能保持大容量的电容元件103。
为取代利用栅电极605以自对准方式形成杂质区域，可在构成电容元件103的整个半导体膜中形成杂质区域。
随后，连接反基板610。如果通过连接反基板610而产生空间613，就优选用诸如氮气的气体填充，以防止导致发光元件降质的湿气进入。可替换地，空间613可用诸如树脂的粘附剂填充。因而完成发光装置。
在根据此实施例模式的电荷泵中，预定电荷可与第一晶体管101和第二晶体管102的阈值电压(Vth)独立地输出到Vout。也就是说，在根据此实施例模式的电荷泵中，电压可输出到Vout，不受因第一晶体管101和第二晶体管102的阈值电压引起的电压下降的影响。
在上述电荷泵中，薄膜晶体管用作所述晶体管。结果，电荷泵可与显示装置或非易失性存储器如闪存整体形成。然而，当在电荷泵中使用薄膜晶体管时，因为高阈值电压而难以把电势增加到预定电平。另外，薄膜晶体管阈值电压的变化导致将要输出的电势变化。此时，当使用根据此实施例模式的电荷泵时，可防止如上所述的由阈值电压引起的电压下降的影响。从而，在使用其阈值电压比在硅晶片上形成的晶体管更高的薄膜晶体管的情况下，根据此实施例模式的电荷泵非常有效。
包括薄膜晶体管的电荷泵可与液晶显示装置的象素部分、发光装置和其它显示装置整体形成。此时，第一电容元件103和第二电容元件104中的任一个或两者可与显示装置整体形成。与显示装置整体形成允许减少组件的数量。另一方面，如果电容元件不与显示装置整体形成，就增加电容元件的电容量。要求第一电容元件103具有比第二电容元件104更高的电容量。因而，更小的第二电容元件104可与显示装置整体形成，由此减少组件数量，并实现成本下降。此时，更大的第一电容元件103可与显示装置独立形成，由此增加第一电容元件103的电容量。
尽管在此实施例模式中第一至第三晶体管具有N型导电性并且第四晶体管具有P型导电性，但并不专门限制晶体管的导电性。例如，也可采用以下电路配置：第一至第三晶体管具有P型导电性，第四晶体管具有N型导电性，并且第一晶体管的一个电极保持为低电平电势0V。也就是说，在此实施例模式中，晶体管的导电性可根据第一晶体管一个电极的输入是保持为高电平电势还是低电平电势而改变。
可通过组合在上述实施例模式中描述的升压电路而配置电荷泵。例如，可获得以下电荷泵。
图20示出以下电荷泵的电路配置，所述电荷泵由在图1A中示出的可用于第一级的电路和在图5中示出的可用于第二级或后一级的电路配置。
图21示出以下电荷泵的电路配置，所述电荷泵由在图1A中示出的可用于第一级的电路和在图6中示出的可用于第二级或后一级的电路配置。
图22示出以下电荷泵的电路配置，所述电荷泵由在图1A中示出的可用于第一级的电路和在图7中示出的可用于第二级或后一级的电路配置。
图23示出以下电荷泵的电路配置，所述电荷泵由在图2中示出的可用于第一级的电路和在图4中示出的可用于第二级或后一级的电路配置。
图24示出以下电荷泵的电路配置，所述电荷泵由在图2中示出的可用于第一级的电路和在图5中示出的可用于第二级或后一级的电路配置。
图25示出以下电荷泵的电路配置，所述电荷泵由在图2中示出的可用于第一级的电路和在图6中示出的可用于第二级或后一级的电路配置。
图26示出以下电荷泵的电路配置，所述电荷泵由在图2中示出的可用于第一级的电路和在图7中示出的可用于第二级或后一级的电路配置。
图27示出以下电荷泵的电路配置，所述电荷泵由在图3中示出的可用于第一级的电路和在图4中示出的可用于第二级或后一级的电路配置。
图28示出以下电荷泵的电路配置，所述电荷泵由在图3中示出的可用于第一级的电路和在图5中示出的可用于第二级或后一级的电路配置。
图29示出以下电荷泵的电路配置，所述电荷泵由在图3中示出的可用于第一级的电路和在图6中示出的可用于第二级或后一级的电路配置。
图30示出以下电荷泵的电路配置，所述电荷泵由在图3中示出的可用于第一级的电路和在图7中示出的可用于第二级或后一级的电路配置。
以此方式，可自由地组合用于第一级的电路和用于第二级或后一级的电路。
[实施例模式9]
在此实施例模式中描述电荷泵的配置和操作，所述配置和操作与实施例模式1-8中的不同。在此实施例模式中，与在实施例模式1中一样地描述可用于第一级的电路配置，这里，第一晶体管的一个电极保持为低电平电势0V。
图14示出四级Dickson电荷泵的电路配置。图14中二极管的方向颠倒为图13所示Dickson电荷泵的二极管方向。相应地，可产生在负极侧的高电平电势。
图9示出其中晶体管的导电性和二极管106的方向与图1A中相反的电荷泵。与在图1A中一样，图9所示电荷泵包括第一晶体管101、第二晶体管102、第一电容元件103、第二电容元件104、反相器105、以及二极管106。第一晶体管101、第二晶体管102和第二电容元件104共同用作图13中的二极管D1。图9中的第一电容元件103与图14中的电容元件C1相对应，并且，二极管106与图14中的二极管D2相对应。为简单起见，假设低电平电势为0V，但本发明不局限于此。假设高电平电势为Vdd。相应地，向反相器105输入并从反相器105输出Vdd作为高位信号，而向反相器105输入并从反相器105输出0V作为低位信号。在此实施例模式中，第一晶体管101和第二晶体管102具有P型导电性。二极管106可以是PN二极管、PIN二极管、肖特基二极管以及连接二极管的晶体管中的任一个。在使用连接二极管的晶体管的情况下，可具有N型导电性或P型导电性。二极管106也可具有任何的电路配置。
每个元件之间的连接以及它们的操作与图1A中的相似，不同的是第一晶体管101的一个电极连接到电源，保持为低电平电势0V，并且颠倒二极管的方向。此连接允许向Vout输出-VDD。
以下描述具有此电路配置的电荷泵的操作。
具有高位信号Vdd和低位信号0V的时钟信号输入到反相器105的输入(点Q)。例如，如果低位信号输入到反相器105的输入(点Q)，高位信号就输入到第二电容元件104，同时，低位信号输入到第二晶体管102的栅电极和第一电容元件103。由于向第二电容元件104输入高位信号，因此，点R的电势增加。接着，开启其栅电极为0V的第二晶体管102，因而，电流从点R流向Vout。当点Q与点R之间的电压，即第二晶体管102的栅-源电压变得与第二晶体管102的Vth相等时，关闭第二晶体管102。从而，点R的电势比点Q上的电势低Vth(高出|Vth|)。应指出，Vth用负值表示，因为第二晶体管102具有P型导电性。因而，点R的电势为|Vth|(-Vth)。关闭其一个电极为0V且栅电极为|Vth|的第一晶体管。此时，开启二极管106，并且，点P的电势变得与Vout相等。
当下一时钟波形，即高位信号输入到点Q时，高位信号输入到第二晶体管102的栅电极和第一电容元件103，同时，低位信号输入到第二电容元件104。接着，除了先前积累的预定电荷之外，在第二电容元件104中积累与低位信号相应的-Vdd的电荷。此时，除了先前积累的预定电荷之外，在第一电容元件103中积累与高位信号相应的Vdd的电荷。此时，关闭其栅电极为Vdd的第二晶体管102，从而，保留在第二电容元件104中的电荷。由于向点S输入0V，因此，点R的电势下降Vdd，并且变得与|Vth|-Vdd相等。因而，第一晶体管101栅电极(点R)的电势变得与|Vth|-Vdd相等，从而，开启第一晶体管101。结果，点P的电势变为0V，并且向点Q输入Vdd，因而，在第一电容元件103中积累-Vdd的电荷。
当下一时钟波形，即低位信号接着输入到点Q时，高位信号输入到第二电容元件104，同时，低位信号输入到第二晶体管102的栅电极和第一电容元件103。开启其一个电极(Vout)为-Vdd并且栅电极为0V的第二晶体管。在第二电容元件104中积累预定的电荷，直到该电荷变得与第二晶体管102的阈值电压Vth相等为止。因而，点R的电势变为|Vth|。关闭其一个电极为0V且栅电极为|Vth|的第一晶体管101。第一电容元件103(点P)的电势下降与低位信号相应的-Vdd。此时，二极管106输出(点P)上的电势下降得低于其输入(Vout)上的电势，从而，向Vout输出预定的电流，即电流-Vdd，并且，Vout升压。
通过重复此操作，可使Vout的电势为-Vdd。
而且在根据此实施例模式的电荷泵中，通过第二电容元件104和第二晶体管102可防止因第一晶体管101阈值电压而引起的电压下降(电压增加)。
在上述电荷泵中，薄膜晶体管用作所述晶体管。结果，电荷泵可与显示装置或非易失性存储器如闪存整体形成。然而，当在电荷泵中使用薄膜晶体管时，因为高阈值电压而难以把电势增加到预定电平。另外，薄膜晶体管阈值电压的变化导致将要输出的电压变化。此时，当使用根据此实施例模式的电荷泵时，第二电容元件104防止上述因阈值电压而引起的电压下降。从而，在使用其阈值电压比在硅晶片上形成的晶体管更高的薄膜晶体管的情况下，根据此实施例模式的电荷泵非常有效。
包括薄膜晶体管的电荷泵可与液晶显示装置的象素部分、发光装置和其它显示装置整体形成。此时，第一电容元件103和第二电容元件104之一或两者可与显示装置整体形成。与显示装置整体形成允许减少组件的数量。另一方面，如果电容元件不与显示装置整体形成，就增加电容元件的电容量。要求第一电容元件103具有比第二电容元件104更高的电容量。因而，更小的第二电容元件104可与显示装置整体形成，由此减少组件数量，并实现成本下降。此时，更大的第一电容元件103可与显示装置独立形成，由此增加第一电容元件103的电容量。
以此方式，容易通过使晶体管的导电性和二极管106的方向与用于对Vout升压的电路相反，而配置用于使Vout的电压下降的电路。从而，图2和3所示的电路也可应用于使电压下降的电路。
图31示出使电压下降的电路配置，该电路配置与图2相对应。图32示出示出使电压下降的电路配置，该电路配置与图3相对应。
可通过仅改变晶体管的导电性和二极管的方向而获得使电压下降的这些电路，因而，在实施例模式1-3中描述的电路配置可应用于使电压下降的电路。
[实施例模式10]
在此实施例模式中描述电荷泵的配置和操作，所述配置和操作与实施例模式1-9中的不同。在此实施例模式中，与在实施例模式中一样地描述可用于第二级或后一级的电路配置，其中，第一晶体管的一个电极保持为低电平电势0V。
图10示出晶体管的极性和二极管116的方向与图4所示相反的电荷泵。与在图4中一样，图10电荷泵包括第一晶体管121、第二晶体管122、第一电容元件103、第二电容元件123、反相器105、以及二极管116。图10中的电容元件103与图14中的电容元件C1相对应，二极管116具有与图14中二极管D2相应的功能。第一晶体管121、第二晶体管122和第二电容元件123共同用作图14中的二极管D1。为简单起见，假设低电平电势为0V，但本发明不局限于此。假设高电平电势为Vdd。相应地，向反相器105输入并从反相器105输出Vdd作为高位信号，向反相器105输入并从反相器105输出0V作为低位信号。在此实施例模式中，第一晶体管121具有P型导电性，而第二晶体管122具有N型导电性。二极管116可以是PN二极管、PIN二极管、肖特基二极管以及连接二极管的晶体管中的任一个。如果使用连接二极管的晶体管，它就可具有N型导电性或P型导电性。二极管116也可具有任何的元件配置和电路配置。
每个元件之间的连接以及它们的操作与图4中的相似，不同的是第一晶体管121的一个电极连接到电源，保持为低电平电势0V，并且，二极管116的连接颠倒。从而，在此实施例模式中省略其描述。
在此情况下，当具有高位信号Vdd和低位信号0V的时钟信号输入到反相器105的输入时，向Vout输出电压-Vdd。
在根据此实施例模式的电荷泵中，可输出预定电荷，不受因阈值电压而引起的电压下降的影响。也就是说，可防止因第二晶体管122阈值电压而引起的电压下降的影响。此电路的操作与图4中的相似，从而，在此省略其描述。
在上述电荷泵中，薄膜晶体管用作所述晶体管。结果，电荷泵可与显示装置或非易失性存储器如闪存整体形成。然而，当在电荷泵中使用薄膜晶体管时，因为高阈值电压而难以把电势增加到预定电平。另外，薄膜晶体管阈值电压的变化导致将要输出的电势变化。此时，当使用根据此实施例模式的电荷泵时，可如上所述输出预定电荷，且不受因阈值电压而引起的电压下降的影响。从而，在使用其阈值电压比在硅晶片上形成的晶体管更高的薄膜晶体管的情况下，根据此实施例模式的电荷泵非常有效。
包括薄膜晶体管的电荷泵可与液晶显示装置的象素部分、发光装置和其它显示装置整体形成。此时，第一电容元件103和第二电容元件123中的任一个或两者可与显示装置整体形成。与显示装置整体形成允许减少组件的数量。另一方面，如果电容元件不与显示装置整体形成，就增加电容元件的电容量。要求第一电容元件103具有比第二电容元件123更高的电容量。因而，更小的第二电容元件123可与显示装置整体形成，由此减少组件数量，并实现成本下降。此时，更大的第一电容元件103可与显示装置独立形成，由此增加第一电容元件103的电容量。
以此方式，容易通过使晶体管的导电性和二极管116的方向与用于对Vout升压的电路相反，而配置用于使Vout的电压下降的电路。从而，图5-7所示的电路也可应用于使电压下降的电路。
图33示出与图5相对应的使电压下降的电路配置。图34示出示出与图7相对应的使电压下降的电路配置。
可通过仅改变晶体管的导电性和二极管的方向而获得使电压下降的电路，因而，在实施例模式1-3中描述的电路配置可应用于使电压下降的电路。
[实施例模式11]
在此实施例模式中描述以下电荷泵的配置和操作，所述电荷泵组合在实施例模式9中描述的可用于第一级的电路配置以及在实施例模式10中描述的可用于第二级或后一级的电路配置。
与在图8中一样，图11所示电荷泵包括第一晶体管101、第二晶体管102、第三晶体管121、第四晶体管122、第一电容元件103、第二电容元件104、第三电容元件123、以及反相器105。在此实施例模式中示出的此组合电路泵中，可共享反相器。图11中的第一电容元件103与图14中的电容元件C1相对应，并且，第一晶体管101、第二晶体管102和第二电容元件104具有与图14中二极管D1相对应的功能。第三晶体管121、第四晶体管122和第三电容元件123与图13中的二极管D2相对应。为简单起见，假设低电平电势为0V，但本发明不局限于此。假设高电平电势为Vdd。相应地，向反相器105输入并从反相器105输出Vdd作为高位信号，并且，向反相器105输入并从从反相器105输出0V作为低位信号。在此实施例模式中，第一至第三晶体管101、102和121具有P型导电性，第四晶体管122具有N型导电性。
每个元件之间的连接以及它们的操作与图8中的相似，不同的是第一晶体管101的一个电极连接到电源，保持为低电平电势0V。从而，在此实施例模式中省略其描述。
当具有高位信号Vdd和低位信号0V的时钟信号输入到反相器105的输入时，向Vout输出-Vdd。也就是说，在第一电容元件103中积累与-Vdd相应的电荷，向Vout输出-Vdd的电流，从而，在Vout上的电压下降。
如上所述，通过改变晶体管的导电性等，实施例模式1-7中描述的电路配置可应用于使电压下降的电路。可通过组合可用于第一级的电路配置和可用于第二级或后一级的电路配置而配置用于使电压下降的此电路。例如，可配置以下电荷泵。
图35示出使电压下降的电荷泵的电路配置，其中，所述电路配置通过改变图1A所示电路的晶体管等的导电性并改变图5所示电路的晶体管等的导电性而获得，图1A所示电路用于第一级，图5所示电路用于第二级或后一级。
图36示出使电压下降的电荷泵的电路配置，其中，所述电路配置通过改变图1A所示电路的晶体管等的导电性并改变图6所示电路的晶体管等的导电性而获得，图1A所示电路用于第一级，图6所示电路用于第二级或后一级。
图37示出使电压下降的电荷泵的电路配置，其中，所述电路配置通过改变图1A所示电路的晶体管等的导电性并改变图7所示电路的晶体管等的导电性而获得，图1A所示电路用于第一级，图7所示电路用于第二级或后一级。
图38示出使电压下降的电荷泵的电路配置，其中，所述电路配置通过改变图2所示电路的晶体管等的导电性并改变图4所示电路的晶体管等的导电性而获得，图2所示电路用于第一级，图4所示电路用于第二级或后一级。
图39示出使电压下降的电荷泵的电路配置，其中，所述电路配置通过改变图2所示电路的晶体管等的导电性并改变图5所示电路的晶体管等的导电性而获得，图2所示电路用于第一级，图5所示电路用于第二级或后一级。
图40示出使电压下降的电荷泵的电路配置，其中，所述电路配置通过改变图2所示电路的晶体管等的导电性并改变图6所示电路的晶体管等的导电性而获得，图2所示电路用于第一级，图6所示电路用于第二级或后一级。
图41示出使电压下降的电荷泵的电路配置，其中，所述电路配置通过改变图2所示电路的晶体管等的导电性并改变图7所示电路的晶体管等的导电性而获得，图2所示电路用于第一级，图7所示电路用于第二级或后一级。
图42示出使电压下降的电荷泵的电路配置，其中，所述电路配置通过改变图3所示电路的晶体管等的导电性并改变图4所示电路的晶体管等的导电性而获得，图3所示电路用于第一级，图4所示电路用于第二级或后一级。
图43示出使电压下降的电荷泵的电路配置，其中，所述电路配置通过改变图3所示电路的晶体管等的导电性并改变图5所示电路的晶体管等的导电性而获得，图3所示电路用于第一级，图5所示电路用于第二级或后一级。
图44示出使电压下降的电荷泵的电路配置，其中，所述电路配置通过改变图3所示电路的晶体管等的导电性并改变图6所示电路的晶体管等的导电性而获得，图3所示电路用于第一级，图6所示电路用于第二级或后一级。
图45示出使电压下降的电荷泵的电路配置，其中，所述电路配置通过改变图3所示电路的晶体管等的导电性并改变图7所示电路的晶体管等的导电性而获得，图3所示电路用于第一级，图7所示电路用于第二级或后一级。
以此方式，可自由地组合用于第一级的电路和用于第二级或后一级的电路。
图46示出图8所示电荷泵的电路配置，所述电路配置应用于使电压下降的电路配置。
在根据此实施例模式的电荷泵中，可与第一晶体管101阈值电压(Vth)和第四晶体管122独立地向Vout输出预定电荷。也就是说，在根据此实施例模式的电荷泵中，积累预定的电荷，不受因第一晶体管101阈值电压和第二晶体管122而引起的电压下降的影响。
在上述电荷泵中，薄膜晶体管用作所述晶体管。结果，电荷泵可与显示装置或非易失性存储器如闪存整体形成。然而，当在电荷泵中使用薄膜晶体管时，因为高阈值电压而难以把电势增加到预定电平。另外，薄膜晶体管阈值电压的变化导致将要输出的电势变化。此时，当使用根据此实施例模式的电荷泵时，如上所述，可输出预定电荷，且不受因阈值电压而引起的电压下降的影响。从而，在使用其阈值电压比在硅晶片上形成的晶体管更高的薄膜晶体管的情况下，根据此实施例模式的电荷泵非常有效。
包括薄膜晶体管的电荷泵可与液晶显示装置的象素部分、发光装置和其它显示装置整体形成。此时，第一电容元件103和第二电容元件104中的任一个或两者可与显示装置整体形成。与显示装置整体形成允许减少组件的数量。另一方面，如果电容元件不与显示装置整体形成，就增加电容元件的电容量。要求第一电容元件103具有比第二电容元件104更高的电容量。因而，更小的第二电容元件104可与显示装置整体形成，由此减少组件数量，并实现成本下降。此时，更大的第一电容元件103可与显示装置独立形成，由此增加第一电容元件103的电容量。
可通过组合上述用于使电压下降的电路而配置电荷泵。
[实施例模式12]
对于包括电荷泵的半导体装置的实例，在此实施例模式中描述以具有自发光元件的液晶显示装置和发光装置为代表的显示装置的配置。
在图12所示显示装置的平板部分中，在基板200上形成象素部分201、电平移动器202、栅极驱动器203、源极驱动器204以及电荷泵205。如果从电源输入的电源电压比象素部分201中元件所需的电压更低，电源电压就由电荷泵205升压，以提供给电平移动器202。
在使用薄膜晶体管形成电荷泵的情况下，可通过栅电极和搀杂质的半导体膜而形成电荷泵的电容器，其中，在所述栅电极和半导体膜之间设置栅极绝缘膜。
包括薄膜晶体管的电荷泵可与液晶显示装置的象素部分、发光装置和其它显示装置整体形成。结果，可根据显示模式而选择使用电荷泵的开关元件的时钟频率，这导致低功耗。
当使用薄膜晶体管时，从非晶形半导体、半非晶形半导体(也称作SAS)、微晶半导体和晶态半导体中选择半导体，其中，半非晶形半导体在非晶形半导体和晶态半导体之间具有中间态，在微晶半导体中，在非晶形半导体中可观察到0.5-20nm大小的晶粒。具体地，具有0.5-20nm大小晶粒的微晶态称作微晶(μc)。
在此实施例模式中，薄膜晶体管可采用顶部栅极结构或底部栅极结构，其中，在顶部栅极结构中，在半导体膜上形成栅电极，而在底部栅极结构中，在半导体膜之下形成栅电极。
[实施例模式13]
在此实施例模式中描述用于使电荷泵电路的输出电势稳定的电路，即，电源稳定电路(稳压器)。
在最简单的情况下，在电荷泵的输出上布置大电容元件。此大电容元件抑制电势变化，并使电势稳定。
大电容元件可与显示装置整体形成，或者在另一元件中形成。与显示装置整体形成允许减少组件的数量。另一方面，如果电容元件不与显示装置整体形成，就增加电容元件的电容量。
另一电源稳定电路监视电荷泵的输出电势，并控制提供给电荷泵的时钟信号的操作，以便使电压恒定。
也就是说，时钟脉冲(CLK)和反相时钟脉冲(CLKB)不总是必须输入到电荷泵电路，并且例如，当输出端的电势达到一定的电平时，可以停止时钟脉冲的输入。
图16为示出在停止输入时钟脉冲(CLK)和反相时钟脉冲(CLKB)的情况下的配置的示意图。
从恒压电源1800向电荷泵1801的输入端提供电压Vdd，并且，在其输出端得到升压后的电压。电势检测电路1803检测输出端的电势，并且，当电势达到一定的电平时，输出控制信号，由此停止从时钟脉冲产生电路1802输入时钟脉冲(CLK)或反相时钟脉冲(CLKB)。
当提供时钟脉冲时，电荷泵的输出电势增加。同时，当不提供时钟信号时，停止电势增加。通过利用此操作而控制输出电势。
相应地，可稳定电势，并且可输出预定的电势。
在图17A和17B中示出另一电源稳定电路(稳压器)的配置实例。
描述图17A中的配置。图17A的输入端连接到电荷泵电路的输出端。也就是说，在输出电压之前，电荷泵的输出端连接到齐纳二极管1503的一端，齐纳二极管1503的另一端连接到GND。因而，当输出电势达到一定的电平时，电流在齐纳二极管1503中流动，并且，可控制输出端的电势。
电源稳定电路1504包括电容元件1502和齐纳二极管1503。
对于电容元件1502，采用具有大静电电容的电容元件。相应地，电容元件1502两个电极之间的电压可保持恒定，并且，可向电源稳定电路1504的输出端输出恒定的电势。
齐纳二极管1503的数量不局限于一个，可串联布置多个齐纳二极管来控制电势。例如，可根据电势而布置多个齐纳二极管。可替换地，可串联具有不同击穿电势的齐纳二极管，以控制电势。
以下描述图17B所示的电源稳定电路1517。
电源稳定电路1517包括电容元件1512、放大器1513、第一电阻器1515和第二电阻器1516。
电容元件1512两个电极之间的电压用作放大器1513的电源。从基准电源1514向放大器1513的非反相输入端输入恒定电压。放大器1513的反相输入端通过第二电阻器1516而连接到输出端，并通过第一电阻器1515而连接到接地电源GND。对于放大器1513，采用高增益放大器。
放大器1513的输出电压由第二电阻器1516和第一电阻器1515电阻分压，并接着输入到反相输入端。放大器1513比较此电压值与从基准电源1514输入到非反相输入端的电压值。
放大器1513的输出电压V0用以下公式1表示，假设基准电源1514的电压为Vr，第一电阻器1515的电阻值为R1，并且，第二电阻器1516的电阻值为R2。
V 0 = V r R 1 + R 2 R 1 [公式1]
因此，放大器1513的输出电势可由第一电阻器1515与第二电阻器1516的电阻值之间比值R2/R1控制。也就是说，电源稳定电路1517输出端的电势可从基准电源1514的电势到输入电源稳定电路1517输入端的高电平电势中任意选择。
可通过平滑电路，而不是通过稳压器，从第一至第四输出端输出电势。
可替换地，可提供用于在输出端获得输出之前检测输出电势的装置。在此情况下，当电势达到预定电平时，停止向电容元件的第二电极输入时钟脉冲(CLK)或反相时钟脉冲(CLKB)。
[实施例模式14]
使用本发明电荷泵的显示装置可应用于电子设备，如：摄像机、数字照相机、护目镜式显示器(头戴显示器)、导航系统、音频再现装置(汽车音频装置、音频组件等)、笔记本计算机、游戏机、便携式信息终端(移动计算机、移动电话、便携式游戏机、电子书籍等)以及、设置有记录介质的图象再现装置(具体为再现记录介质如DVD(数字多用途盘)并包括用于显示所再现图象的显示器的装置)。具体地，便携式信息终端包括通常从一个角度观看的屏幕，并因而要求较宽的视角，所述终端根据需要配置显示装置。在图15A-15H示出这些电子设备的具体实例。
图15A示出包括壳体2001、支撑基座2002、显示部分2003、扬声器部分2004和视频输入终端2005的显示装置。本发明的电荷泵可应用于显示部分2003的电源电路，这导致低功耗。结果，电池寿命增加，并且显示装置可工作较长的时间。液晶显示装置或发光装置可用于显示装置，并且，所述显示装置例如包括所有用于个人计算机、电视广播接收器或广告显示器的信息显示装置。
图15B示出包括主体2101、显示部分2102、图象接收部分2103、操作键2104、外部连接端口2105和快门2106的数字静物照相机(数字照相机)。本发明的电荷泵可应用于显示部分2102的电源电路，这导致低功耗。结果，电池寿命增加，并且数字静物照相机可工作较长的时间。
图15C示出包括主体2201、壳体2202、显示部分2203、键盘2204、外部连接端口2205以及定点鼠标2206的笔记本计算机。本发明的电荷泵可应用于显示部分2203的电源电路，这导致低功耗。结果，电池寿命增加，并且笔记本计算机可工作较长的时间。
图15D示出包括主体2301、显示部分2302、开关2303、操作键2304和红外线端口2305的移动计算机。本发明的电荷泵可应用于显示部分2302的电源电路，这导致低功耗。结果，电池寿命增加，并且移动计算机可工作较长的时间。
图15E示出设置有记录介质的便携式图象再现装置(具体为DVD再现装置)，该装置包括主体2401、壳体2402、显示部分A 2403、显示部分B 2404、记录介质(如DVD)读取部分2405、操作键2406和扬声器部分2407。显示部分A 2403主要显示图象数据，而显示部分B 2404主要显示字符数据。本发明的电荷泵可应用于显示部分A2403和显示部分B 2404的电源电路，这导致低功耗。结果，电池寿命增加，并且图象再现装置可工作较长的时间。配置有记录介质的图象再现装置包括家庭游戏机等。
图15F示出包括主体2501、显示部分2502和臂状部分2503的护目镜式显示器(头戴显示器)。本发明的电荷泵可应用于显示部分2502的电源电路，这导致低功耗。结果，电池寿命增加，并且头戴显示器可工作较长的时间。
图15G示出包括主体2601、显示部分2602、壳体2603、外部连接端口2604、遥控接收部分2605、图象接收部分2606、电池2607、音频输入部分2608和操作键2609的摄像机。本发明的电荷泵可应用于显示部分2602的电源电路，这导致低功耗。结果，电池寿命增加，并且摄像机可工作较长的时间。
图15H示出包括主体2701、壳体2702、显示部分2703、音频输入部分2704、音频输出部分2705、操作键2706、外部连接端口2707和天线2708的移动电话。本发明的电荷泵可应用于显示部分2703的电源电路，这导致低功耗。结果，电池寿命增加，并且移动电话可工作较长的时间。如果显示部分2703在黑背景上显示白字符，移动电话就消耗更少的功率。
如上所述，本发明的电荷泵可应用于各种电子设备。
本专利申请基于2004年3月19日向日本专利局提交的日本专利申请序列号2004-080124，此专利申请的全部内容在此引作参考。

Claims (57)

1、一种升压电路，包括：第一晶体管；第二晶体管；第一电容元件；第二电容元件；二极管；以及反相器，
其中，第一晶体管的一个电极保持为预定的电势；
其中，反相器的输出通过第二电容元件而连接到第一晶体管的栅电极和第二晶体管的一个电极；
其中，反相器的输入通过第一电容元件而连接到第一晶体管的另一电极，并连接到第二晶体管的栅电极；以及
其中，二极管连接在第一晶体管的另一电极与第二晶体管的另一电极之间，以便正向偏置。
2、一种升压电路，包括：第一晶体管；第二晶体管；第一电容元件；第二电容元件；二极管；以及反相器，
其中，第一晶体管的一个电极保持为预定的电势；
其中，反相器的输出通过第二电容元件而连接到第一晶体管的栅电极和第二晶体管的一个电极；
其中，反相器的输入通过第一电容元件而连接到第一晶体管的另一电极，并连接到第二晶体管的栅电极；以及
其中，二极管连接到第一晶体管的另一电极，以便正向偏置。
3、如权利要求1所述的升压电路，其中，第一晶体管和第二晶体管具有N型导电性；并且，预定电势为高电平电势。
4、如权利要求2所述的升压电路，其中，第一晶体管和第二晶体管具有N型导电性；并且，预定电势为高电平电势。
5、如权利要求1所述的升压电路，其中，第一晶体管和第二晶体管具有P型导电性；并且，预定电势为低电平电势。
6、如权利要求2所述的升压电路，其中，第一晶体管和第二晶体管具有P型导电性；并且，预定电势为低电平电势。
7、一种升压电路，包括：第一晶体管；第二晶体管；第三晶体管；电容元件；二极管；以及反相器，
其中，第一晶体管的一个电极与第二晶体管的栅电极保持为预定的电势；
其中，反相器的输出连接到第三晶体管的栅电极；
其中，第三晶体管的一个电极连接到第一晶体管的栅电极和第二晶体管的一个电极；
其中，第一晶体管的另一电极连接到第二晶体管的另一电极；以及
其中，二极管连接到第一晶体管的另一电极，以便正向偏置。
8、如权利要求7所述的升压电路，其中，第一晶体管和第二晶体管具有P型导电性；第三晶体管具有N型导电性；并且，预定电势为高电平电势。
9、如权利要求7所述的升压电路，其中，第一晶体管和第二晶体管具有N型导电性；第三晶体管具有P型导电性；并且，预定电势为低电平电势。
10、一种升压电路，包括：第一晶体管；第二晶体管；第一电容元件；第二电容元件；二极管；以及反相器，
其中，第一晶体管的一个电极保持为预定的电势；
其中，反相器的输出通过第二电容元件而连接到第二晶体管的栅电极和第一晶体管的另一电极；
其中，反相器的输入通过第一电容元件而连接到第一晶体管的栅电极和第二晶体管的一个电极；以及
其中，二极管连接到第一晶体管的栅电极，以便正向偏置。
11、一种升压电路，包括：第一晶体管；第二晶体管；第一电容元件；第二电容元件；二极管；以及反相器，
其中，二极管连接到第一电容元件和第一晶体管的一个电极以便正向偏置，并保持为预定电势；
其中，反相器的输出通过第二电容元件而连接到第二晶体管的栅电极和第一晶体管的另一电极；以及
其中，反相器的输入通过第一晶体管的栅电极和第一电容元件而连接到第一晶体管的所述一个电极。
12、一种升压电路，包括：第一晶体管；第二晶体管；第一电容元件；第二电容元件；二极管；以及反相器，
其中，二极管连接到第一电容元件和第二晶体管的一个电极，并保持为预定电势；
其中，反相器的输出通过第二电容元件而连接到第二晶体管的栅电极和第一晶体管的一个电极；以及
其中，反相器的输入连接到第一晶体管的栅电极，并通过第一电容元件而连接到第二晶体管的所述一个电极。
13、一种升压电路，包括：第一晶体管；第二晶体管；第三晶体管；第一电容元件；第二电容元件；以及二极管，
其中，二极管连接到第一电容元件、第一晶体管的栅电极和第二晶体管的一个电极，并保持为预定电势；
其中，第一晶体管的栅电极和第二晶体管的所述一个电极通过第一电容元件而连接到第三晶体管的栅电极；
其中，第一晶体管的一个电极连接到第二晶体管的另一电极；以及
其中，第一晶体管的另一电极连接到第三晶体管的一个电极。
14、如权利要求13所述的升压电路，其中，时钟信号输入到第三晶体管的栅电极。
15、如权利要求10所述的升压电路，其中，第一晶体管具有N型导电性；第二晶体管具有P型导电性；并且，预定电势为高电平电势。
16、如权利要求11所述的升压电路，其中，第一晶体管具有N型导电性；第二晶体管具有P型导电性；并且，预定电势为高电平电势。
17、如权利要求12所述的升压电路，其中，第一晶体管具有N型导电性；第二晶体管具有P型导电性；并且，预定电势为高电平电势。
18、如权利要求13所述的升压电路，其中，第一晶体管具有N型导电性；第二晶体管具有P型导电性；并且，预定电势为高电平电势。
19、如权利要求10所述的升压电路，其中，第一晶体管具有P型导电性；第二晶体管具有N型导电性；并且，预定电势为低电平电势。
20、如权利要求11所述的升压电路，其中，第一晶体管具有P型导电性；第二晶体管具有N型导电性；并且，预定电势为低电平电势。
21、如权利要求12所述的升压电路，其中，第一晶体管具有P型导电性；第二晶体管具有N型导电性；并且，预定电势为低电平电势。
22、如权利要求13所述的升压电路，其中，第一晶体管具有P型导电性；第二晶体管具有N型导电性；并且，预定电势为低电平电势。
23、一种升压电路，包括：第一晶体管；第二晶体管；第三晶体管；第四晶体管；第一电容元件；第二电容元件；第三电容元件；以及反相器，
其中，第一晶体管的一个电极连保持为预定电势，并连接到第三晶体管的一个电极；
其中，反相器的输出连接到第二晶体管的栅电极，并通过第一电容元件而连接到第三晶体管的栅电极和第四晶体管的一个电极；
其中，反相器的输入通过第二电容元件而连接到第一晶体管的栅电极和第二晶体管的一个电极，并通过第三电容元件而连接到第四晶体管的栅电极和第三晶体管的另一电极；
其中，第一晶体管的另一电极连接到第三晶体管的栅电极和第四晶体管的所述一个电极；以及
其中，第二晶体管的另一电极连接到第四晶体管的另一电极。
24、如权利要求23所述的升压电路，其中，第一晶体管、第二晶体管和第三晶体管具有N型导电性；第四晶体管具有P型导电性；并且，预定电势为高电平电势。
25、如权利要求23所述的升压电路，其中，第一晶体管、第二晶体管和第三晶体管具有P型导电性；第四晶体管具有N型导电性；并且，预定电势为低电平电势。
26、如权利要求1所述的升压电路，其中，时钟信号输入到反相器。
27、如权利要求2所述的升压电路，其中，时钟信号输入到反相器。
28、如权利要求7所述的升压电路，其中，时钟信号输入到反相器。
29、如权利要求10所述的升压电路，其中，时钟信号输入到反相器。
30、如权利要求11所述的升压电路，其中，时钟信号输入到反相器。
31、如权利要求12所述的升压电路，其中，时钟信号输入到反相器。
32、如权利要求1所述的升压电路，其中，晶体管为薄膜晶体管。
33、如权利要求2所述的升压电路，其中，晶体管为薄膜晶体管。
34、如权利要求7所述的升压电路，其中，晶体管为薄膜晶体管。
35、如权利要求10所述的升压电路，其中，晶体管为薄膜晶体管。
36、如权利要求11所述的升压电路，其中，晶体管为薄膜晶体管。
37、如权利要求12所述的升压电路，其中，晶体管为薄膜晶体管。
38、如权利要求13所述的升压电路，其中，晶体管为薄膜晶体管。
39、如权利要求23所述的升压电路，其中，晶体管为薄膜晶体管。
40、一种包括如权利要求1所述升压电路的半导体装置。
41、一种包括如权利要求2所述升压电路的半导体装置。
42、一种包括如权利要求7所述升压电路的半导体装置。
43、一种包括如权利要求10所述升压电路的半导体装置。
44、一种包括如权利要求11所述升压电路的半导体装置。
45、一种包括如权利要求12所述升压电路的半导体装置。
46、一种包括如权利要求13所述升压电路的半导体装置。
47、一种包括如权利要求23所述升压电路的半导体装置。
48、一种具有如权利要求1所述半导体装置的电子设备，其中，所述半导体装置从包括显示装置、数字照相机、笔记本计算机、移动计算机、便携式图象再现装置、护目镜式显示器、摄像机和移动电话的组中选择。
49、一种具有如权利要求2所述半导体装置的电子设备，其中，所述半导体装置从包括显示装置、数字照相机、笔记本计算机、移动计算机、便携式图象再现装置、护目镜式显示器、摄像机和移动电话的组中选择。
50、一种具有如权利要求7所述半导体装置的电子设备，其中，所述半导体装置从包括显示装置、数字照相机、笔记本计算机、移动计算机、便携式图象再现装置、护目镜式显示器、摄像机和移动电话的组中选择。
51、一种具有如权利要求10所述半导体装置的电子设备，其中，所述半导体装置从包括显示装置、数字照相机、笔记本计算机、移动计算机、便携式图象再现装置、护目镜式显示器、摄像机和移动电话的组中选择。
52、一种具有如权利要求11所述半导体装置的电子设备，其中，所述半导体装置从包括显示装置、数字照相机、笔记本计算机、移动计算机、便携式图象再现装置、护目镜式显示器、摄像机和移动电话的组中选择。
53、一种具有如权利要求12所述半导体装置的电子设备，其中，所述半导体装置从包括显示装置、数字照相机、笔记本计算机、移动计算机、便携式图象再现装置、护目镜式显示器、摄像机和移动电话的组中选择。
54、一种具有如权利要求13所述半导体装置的电子设备，其中，所述半导体装置从包括显示装置、数字照相机、笔记本计算机、移动计算机、便携式图象再现装置、护目镜式显示器、摄像机和移动电话的组中选择。
55、一种具有如权利要求23所述半导体装置的电子设备，其中，所述半导体装置从包括显示装置、数字照相机、笔记本计算机、移动计算机、便携式图象再现装置、护目镜式显示器、摄像机和移动电话的组中选择。
56、如权利要求13所述的升压电路，其中，时钟信号输入到反相器。
57、如权利要求23所述的升压电路，其中，时钟信号输入到反相器。
CN 200510056362 2004-03-19 2005-03-18 升压电路、半导体装置以及电子设备 Expired - Fee Related CN100555824C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004080124 2004-03-19
JP2004080124 2004-03-19

Publications (2)

Publication Number Publication Date
CN1671031A true CN1671031A (zh) 2005-09-21
CN100555824C CN100555824C (zh) 2009-10-28

Family

ID=34985626

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200510056362 Expired - Fee Related CN100555824C (zh) 2004-03-19 2005-03-18 升压电路、半导体装置以及电子设备

Country Status (2)

Country Link
US (7) US7256642B2 (zh)
CN (1) CN100555824C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104539151A (zh) * 2014-11-12 2015-04-22 上海华虹宏力半导体制造有限公司 Boost电路
CN107546976A (zh) * 2017-09-29 2018-01-05 珠海市杰理科技股份有限公司 电荷泵电路及电荷泵
CN112383232A (zh) * 2020-10-16 2021-02-19 中国兵器工业集团第二一四研究所苏州研发中心 一种输出可控六倍压整流电路

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7719343B2 (en) 2003-09-08 2010-05-18 Peregrine Semiconductor Corporation Low noise charge pump method and apparatus
US7256642B2 (en) 2004-03-19 2007-08-14 Semiconductor Energy Laboratory Co., Ltd. Booster circuit, semiconductor device, and electronic apparatus
US7248096B2 (en) * 2004-11-22 2007-07-24 Stmicroelectronics S.R.L. Charge pump circuit with dynamic biasing of pass transistors
JP4284345B2 (ja) * 2006-08-30 2009-06-24 株式会社 日立ディスプレイズ 電圧変換回路およびその電圧変換回路を備えた表示装置
JP5361176B2 (ja) * 2006-12-13 2013-12-04 株式会社半導体エネルギー研究所 半導体装置
JP5179849B2 (ja) 2006-12-28 2013-04-10 株式会社半導体エネルギー研究所 半導体装置
US8581260B2 (en) * 2007-02-22 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a memory
US20090066407A1 (en) * 2007-09-12 2009-03-12 Rochester Institute Of Technology Charge pump systems and methods thereof
US7683699B2 (en) * 2007-09-14 2010-03-23 Atmel Corporation Charge pump
CN101821929A (zh) * 2007-11-13 2010-09-01 夏普株式会社 电源电路及具备电源电路的显示装置
CN101842969A (zh) * 2007-12-28 2010-09-22 夏普株式会社 电源电路和具备该电源电路的显示装置
US7928719B2 (en) * 2008-01-07 2011-04-19 Shenzhen Sts Microelectronics Co., Ltd. Zero current detector for a DC-DC converter
TW200933562A (en) * 2008-01-31 2009-08-01 Tpo Displays Corp Images display system
US9660590B2 (en) 2008-07-18 2017-05-23 Peregrine Semiconductor Corporation Low-noise high efficiency bias generation circuits and method
US8816659B2 (en) 2010-08-06 2014-08-26 Peregrine Semiconductor Corporation Low-noise high efficiency bias generation circuits and method
JP2010283954A (ja) * 2009-06-03 2010-12-16 Panasonic Corp 昇圧回路及び昇圧回路装置
US8441307B2 (en) * 2009-09-01 2013-05-14 Aptus Power Semiconductor Methods and circuits for a low input voltage charge pump
US8219843B2 (en) * 2010-02-17 2012-07-10 Taiwan Semiconductor Manufacturing Company, Ltd. Power management mechanism
KR101712070B1 (ko) * 2010-05-06 2017-03-06 삼성디스플레이 주식회사 전압 발생회로 및 이를 구비한 표시장치
US8686787B2 (en) * 2011-05-11 2014-04-01 Peregrine Semiconductor Corporation High voltage ring pump with inverter stages and voltage boosting stages
US8816748B2 (en) 2012-06-12 2014-08-26 Lsi Corporation Jitter reduction in high speed low core voltage level shifter
CN103107695B (zh) * 2013-01-25 2016-01-27 上海华虹宏力半导体制造有限公司 电荷泵电路及存储器
US9673696B2 (en) * 2013-03-13 2017-06-06 Analog Devices Technology Ultra low-voltage circuit and method for nanopower boost regulator
EP2860865A1 (en) * 2013-10-11 2015-04-15 Dialog Semiconductor GmbH High efficiency charge pump circuit
US20150109500A1 (en) * 2013-10-18 2015-04-23 Omnivision Technologies, Inc. Image sensor including spread spectrum charge pump
US9431901B2 (en) * 2014-01-21 2016-08-30 Analog Devices Global Charge pump stage and a charge pump
US9473018B2 (en) * 2014-05-07 2016-10-18 Broadcom Corporation High efficiency voltage level multiplier
CN104409053B (zh) * 2014-10-22 2016-08-17 重庆金宏汽车电子有限公司 车载导航系统的驱动控制电路
JP6736834B2 (ja) * 2015-03-04 2020-08-05 セイコーエプソン株式会社 ドライバー、電気光学装置及び電子機器
CN104811034B (zh) * 2015-05-29 2017-07-11 聚辰半导体(上海)有限公司 适合低电压操作的简单电荷泵电路
CN107306082B (zh) * 2016-04-18 2020-05-22 晶门科技（深圳）有限公司 电荷泵电路
EP3376502A3 (en) * 2017-02-22 2019-01-16 Samsung Electronics Co., Ltd. Voltage generation circuit and semiconductor device including same
US11373702B2 (en) 2018-10-31 2022-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Boost schemes for write assist
CN112255618B (zh) * 2020-09-29 2024-01-05 中国兵器工业集团第二一四研究所苏州研发中心 一种像元级的时刻鉴别电路
US11907042B2 (en) 2021-12-13 2024-02-20 Dell Products L.P. Reduction of high battery voltage by ratios using a main board for power supply of processing unit based on battery voltage changes over time
US11829223B2 (en) 2021-12-13 2023-11-28 Dell Products L.P. Information handling system battery disposition automated using performance metrics
US11579663B1 (en) 2021-12-13 2023-02-14 Dell Products L.P. Modular information handling system with automated housing cover removal
US11915207B2 (en) 2021-12-13 2024-02-27 Dell Products L.P. Modular information handling system with automated display removal

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2805210B2 (ja) 1989-06-09 1998-09-30 日本テキサス・インスツルメンツ株式会社 昇圧回路
IT1246238B (it) * 1990-02-16 1994-11-17 Sgs Thomson Microelectronics Oscillatore a fasi survoltate per il pilotaggio di un moltiplicatore di tensione
JPH0779561A (ja) 1993-09-10 1995-03-20 Sony Corp 昇圧電源回路および昇圧回路
US7102422B1 (en) * 1994-04-20 2006-09-05 Nippon Steel Corporation Semiconductor booster circuit having cascaded MOS transistors
US5493486A (en) * 1995-03-17 1996-02-20 Motorola, Inc. High efficiency compact low power voltage doubler circuit
US5774405A (en) * 1996-03-28 1998-06-30 Mitsubishi Denki Kabushiki Kaisha Dynamic random access memory having an internal circuit using a boosted potential
US5818289A (en) * 1996-07-18 1998-10-06 Micron Technology, Inc. Clocking scheme and charge transfer switch for increasing the efficiency of a charge pump or other circuit
JPH1098380A (ja) * 1996-09-24 1998-04-14 Mitsubishi Electric Corp Ｐｌｌ回路
JPH10247386A (ja) * 1997-03-03 1998-09-14 Mitsubishi Electric Corp 昇圧電位供給回路及び半導体記憶装置
US5926059A (en) * 1997-08-27 1999-07-20 Sgs-Thomson Microelectronics S.R.L. Stacked Charge pump circuit
JP3385960B2 (ja) * 1998-03-16 2003-03-10 日本電気株式会社 負電圧チャージポンプ回路
JP3580693B2 (ja) * 1998-03-19 2004-10-27 シャープ株式会社 チャージ・ポンプ回路
US6151229A (en) * 1999-06-30 2000-11-21 Intel Corporation Charge pump with gated pumped output diode at intermediate stage
IT1319841B1 (it) * 2000-02-15 2003-11-03 St Microelectronics Srl Dispositivo survoltore bidirezionale ad elevata efficienza.
ITTO20010143A1 (it) * 2001-02-16 2002-08-16 St Microelectronics Srl Dispositivo survoltore per memorie non volatili con pompa di carica di stand-by integrata.
JP2003033007A (ja) * 2001-07-09 2003-01-31 Sanyo Electric Co Ltd チャージポンプ回路の制御方法
JP4024557B2 (ja) 2002-02-28 2007-12-19 株式会社半導体エネルギー研究所 発光装置、電子機器
US6674317B1 (en) * 2002-09-18 2004-01-06 Taiwan Semiconductor Manufacturing Company Output stage of a charge pump circuit providing relatively stable output voltage without voltage degradation
US6930536B2 (en) * 2003-11-04 2005-08-16 Micron Technology, Inc. Voltage booster
US7256642B2 (en) * 2004-03-19 2007-08-14 Semiconductor Energy Laboratory Co., Ltd. Booster circuit, semiconductor device, and electronic apparatus
JP4763371B2 (ja) * 2005-07-25 2011-08-31 株式会社 日立ディスプレイズ 表示装置
KR100842744B1 (ko) * 2006-11-20 2008-07-01 주식회사 하이닉스반도체 클럭조절회로 및 이를 이용한 전압펌핑장치
US7446596B1 (en) * 2007-05-25 2008-11-04 Atmel Corporation Low voltage charge pump
US7714636B2 (en) * 2007-11-26 2010-05-11 Elite Semiconductor Memory Technology Inc. Charge pump circuit and cell thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104539151A (zh) * 2014-11-12 2015-04-22 上海华虹宏力半导体制造有限公司 Boost电路
CN104539151B (zh) * 2014-11-12 2017-02-15 上海华虹宏力半导体制造有限公司 Boost电路
CN107546976A (zh) * 2017-09-29 2018-01-05 珠海市杰理科技股份有限公司 电荷泵电路及电荷泵
CN107546976B (zh) * 2017-09-29 2022-03-04 珠海市杰理科技股份有限公司 电荷泵电路及电荷泵
CN112383232A (zh) * 2020-10-16 2021-02-19 中国兵器工业集团第二一四研究所苏州研发中心 一种输出可控六倍压整流电路

Also Published As

Publication number Publication date
US20090058509A1 (en) 2009-03-05
US7256642B2 (en) 2007-08-14
US8179191B2 (en) 2012-05-15
US8847673B2 (en) 2014-09-30
US7724074B2 (en) 2010-05-25
CN100555824C (zh) 2009-10-28
US20130293285A1 (en) 2013-11-07
US7893753B2 (en) 2011-02-22
US7432757B2 (en) 2008-10-07
US20100289558A1 (en) 2010-11-18
US20110133823A1 (en) 2011-06-09
US20080007324A1 (en) 2008-01-10
US20120273810A1 (en) 2012-11-01
US8482341B2 (en) 2013-07-09
US20050206441A1 (en) 2005-09-22

Similar Documents

Publication Publication Date Title
CN1671031A (zh) 升压电路、半导体装置以及电子设备
CN1277247C (zh) 电平移动电路及包括其的显示装置
CN1192474C (zh) 供电装置、供电方法、携带式电子机器和电子表
CN1260889C (zh) 低消耗电流的驱动电路
CN1252914C (zh) 差动电路、放大电路及使用它们的显示装置
CN1248031C (zh) 显示装置和便携设备
CN1976229A (zh) 半导体集成电路及泄漏电流降低方法
CN1200510C (zh) 反馈型放大电路及驱动电路
CN1317686C (zh) 显示装置
CN1130775C (zh) 中间电压发生电路及含有该电路的非易失半导体存储器
CN1744440A (zh) 电平转换、电源电压发生、移位、移位寄存器电路和显示设备
CN1829092A (zh) 电平移动电路和移位寄存器和显示设备
CN1433144A (zh) 电路
CN1992523A (zh) 开关电路和二极管
CN1568569A (zh) 电压检测电路和使用它的内部电压发生电路
CN1707586A (zh) 半导体器件、显示器件、以及电子装置
CN1795484A (zh) 像素电路、显示设备和像素电路驱动方法
CN1103950C (zh) 能与阈电压无关地稳定产生中间电位的电压发生电路
CN1925058A (zh) 半导体装置
CN1734544A (zh) 半导体装置、其驱动方法和电子装置
CN1573854A (zh) 电流生成供给电路及显示装置
CN101040440A (zh) 电平移位器电路、驱动电路及显示装置
CN1224509A (zh) 有源矩阵型液晶显示器件的驱动电路
CN1604156A (zh) 运算放大电路、驱动电路及驱动方法
CN1873759A (zh) 显示装置及其控制方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091028