JP2008159736A - 半導体装置及びその電源供給方法 - Google Patents

半導体装置及びその電源供給方法 Download PDF

Info

Publication number
JP2008159736A
JP2008159736A JP2006345439A JP2006345439A JP2008159736A JP 2008159736 A JP2008159736 A JP 2008159736A JP 2006345439 A JP2006345439 A JP 2006345439A JP 2006345439 A JP2006345439 A JP 2006345439A JP 2008159736 A JP2008159736 A JP 2008159736A
Authority
JP
Japan
Prior art keywords
power supply
voltage
semiconductor device
supplied
predetermined operating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006345439A
Other languages
English (en)
Inventor
Junji Yamada
淳二 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2006345439A priority Critical patent/JP2008159736A/ja
Priority to US12/000,884 priority patent/US20080150359A1/en
Publication of JP2008159736A publication Critical patent/JP2008159736A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 半導体装置の配線は比較的電気抵抗が高いことから、半導体装置の動作電圧の低電圧化、消費電力の大電力化に伴い、供給電流が大電流化し、電源配線による電源電圧降下が顕著となり、電力供給が困難になっているという問題がある。
【解決手段】 半導体装置を構成するｎ個の内部構成部品の低位側及び高位側電源配線を接地電圧ＧＮＤと電源ＶＤＤ間に順に直列接続する。構成部品の所定動作電圧を加算した電圧を中間電源及び電源として供給し、構成部品の低位側及び高位側電源の差電圧を所定動作電圧となるようにする。本発明の電源供給方法によれば、半導体装置に流れる電流は１／ｎ、電源電圧の電圧降下を１／ｎに低減でき、電力の供給が容易となる半導体装置が得られる。
【選択図】 図５

Description

本発明は半導体装置に係り、特に半導体装置における電源供給方法に関するものである。
近年の半導体装置は大規模化され、使用されるデバイスは微細化されるとともに、電源電圧は低電圧化されている。デバイスの微細化に伴い電源配線も微細化されることで、電源の配線抵抗は大きくなっている。一方半導体装置が大規模化されることで、電源からの供給電流としても大電流が必要となる。そのため電源配線の抵抗による電源電圧降下が顕著となり、電源の安定供給が困難になっている。
また、最近は更なる半導体装置の小型化のために、複数の半導体チップを搭載したマルチチップパッケージ半導体装置や、貫通電極による積層型半導体装置が採用されている。貫通電極による積層型半導体装置では、貫通電極の材質によっては貫通電極抵抗が高いため、電源の安定供給が困難になっている。従来の半導体装置の電源供給について、図１、図４を参照して説明する。
図１に示す半導体装置１は、１つの半導体チップから構成され、その内部回路領域は４つの内部回路領域１−Ａ、１−Ｂ、１−Ｃ、１−Ｄに分割できる。半導体装置１は、例えば電源電圧１．８Ｖ、消費電力３．６Ｗの半導体装置であり、４つの内部回路領域はそれぞれ０．９Ｗの消費電力とする。この場合それぞれの内部回路領域には電流０．５Ａが流れ、電源ＶＤＤからは電流２Ａが流れる。電流２Ａを流すときの電源電圧降下を抑えるためには、大きな電源配線幅が必要になる。このように４つの内部回路領域を並列接続し、内部回路領域の低位側電源を接地電圧ＧＮＤ、高位側電源を電源ＶＤＤに接続する。そのため半導体装置１に流れる電流は加算され、２Ａとなる。
図４に示す積層型半導体装置２０は、貫通電極を備えた半導体チップ（２０−Ａ、２０−Ｂ、２０−Ｃ、２０−Ｄ）を４個積層している。４つの半導体チップの内部回路２１は、例えばそれぞれ電源電圧１．８Ｖ、消費電力０．９Ｗとする。従って半導体装置２０は、電源電圧１．８Ｖ、消費電力は４つの半導体チップの合計電力３．６Ｗとなる。この場合それぞれの半導体チップには電流０．５Ａが流れ、電源ＶＤＤからは電流２Ａが流れる。電流２Ａを流すときの電源電圧降下を抑えるためには大きな電源用貫通電極が必要になる。
このように従来の電源供給方法においては、各内部回路領域又は半導体チップを並列接続し、低位側電源を接地電圧ＧＮＤ、高位側電源を電源ＶＤＤとして、所定動作電圧を供給している。そのため流れる電流はその総和となり、電源電圧を供給する電源配線は低抵抗であることが要求される。電源配線の抵抗が大きい場合には、電源電圧降下が大きく安定動作ができなくなるという問題がある。
半導体装置の電源供給や、端子構成に関する先行特許文献として下記文献がある。特許文献１（特開2004-260059）では、フリップチップ型半導体装置の内部回路用電源パッドと入出力バッファ用電源パッド間を最上層アルミ配線で接続することで、電圧降下を抑えて電源供給量を増大させている。特許文献２（特開2002-305283）では、貫通電極による積層型半導体装置のチップ選択信号等の信号線用貫通電極の入力端子位置と出力端子位置とを異ならせ、スパイラル接続している。特許文献３（特開2000-195254）では、メイン電源とサブ電源間に切断用の制御トランジスタを設け、それぞれのメイン電源線とサブ電源線間キャパシタを設けることでサブ電源線の電圧降下を軽減している。しかしこれらの先行文献においては、本発明の課題、及びその解決技術を示唆する事項に関しては何ら記載されていない。
特開２００４−２６００５９号公報 特開２００２−３０５２８３号公報 特開２０００−１９５２５４号公報
半導体装置の内部配線は比較的電気抵抗が高いことから、半導体装置の動作電圧の低電圧化、消費電力の大電力化に伴い、供給電流が大電流化し、内部電源配線による電源電圧降下が顕著となる。そのため、電力供給が困難になるという問題がある。また、貫通電極による積層型半導体では、貫通電極の材質によっては抵抗が高いため、電力供給が困難であるという問題がある。本発明の目的はこれらの問題に鑑み、流れる電流を少なくすることで、電源配線抵抗による電圧降下を少なくできる電源の供給方法及び半導体装置を提供することにある。
本願は上記した課題を解決するため、基本的には下記に記載される技術を採用するものである。またその技術趣旨を逸脱しない範囲で種々変更できる応用技術も、本願に含まれることは言うまでもない。
本発明の半導体装置は、複数の構成部品から構成され、前記複数の構成部品の低位側及び高位側電源配線を接地電圧と第１の電源間に順に直列接続し、それぞれの構成部品の電源電圧が所定動作電圧となるように、それぞれの構成部品の所定動作電圧を加算した電圧を供給することを特徴とする。
本発明の半導体装置においては、前記複数の構成部品の低位側電源電圧と高位側電源電圧とを供給する配線間に、それぞれ静電容量を設けたことを特徴とする。
本発明の半導体装置は１つの半導体チップから構成され、内部回路を同等の電力を消費するｎ個（ｎは２以上の自然数）の内部回路領域に分割し、それぞれの内部回路領域の低位側電源電圧として、接地電圧、所定動作電圧の１倍、２倍、・・、（ｎ―１）倍の電圧を、高位側電源電圧として所定動作電圧の１倍、２倍、・・、（ｎ―１）倍、ｎ倍の電圧を供給し、それぞれの内部回路領域に前記所定動作電圧を供給することを特徴とする。
本発明の半導体装置は複数の半導体チップを構成部品としたマルチチップパッケージ半導体装置であり、接地電圧側から電源側へ順に、それぞれの半導体チップの所定動作電圧を加算した電圧を供給し、それぞれの半導体チップに所定動作電圧を供給することを特徴とする。
本発明の半導体装置は同じ構成のｎ個（ｎは２以上の自然数）の半導体チップを構成部品としたマルチチップパッケージ半導体装置であり、それぞれの半導体チップの低位側電源電圧として、接地電圧、所定動作電圧の１倍、２倍、・・、（ｎ―１）倍の電圧を、高位側電源電圧として所定動作電圧の１倍、２倍、・・、（ｎ―１）倍、ｎ倍の電圧を供給し、それぞれの半導体チップに所定動作電圧を供給することを特徴とする。
本発明の半導体装置は貫通電極を備えた複数の半導体チップを構成部品とした積層型半導体装置であり、接地電圧側から電源側へ順に、それぞれの半導体チップの所定動作電圧を加算した電圧を供給し、それぞれの半導体チップに所定動作電圧を供給することを特徴とする。
本発明の半導体装置は同じ構成の貫通電極を備えたｎ個（ｎは２以上の自然数）の半導体チップを構成部品とした積層型半導体装置であり、それぞれの半導体チップの低位側電源電圧として、接地電圧、所定動作電圧の１倍、２倍、・・、（ｎ―１）倍の電圧を、高位側電源電圧として所定動作電圧の１倍、２倍、・・、（ｎ―１）倍、ｎ倍の電圧を供給し、それぞれの半導体チップに所定動作電圧を供給することを特徴とする。
本発明の半導体装置の電源供給方法は、複数の構成部品からなる半導体装置であって、前記複数の構成部品の低位側及び高位側電源配線を接地電圧と電源間に順に直列接続し、それぞれの構成部品の電源電圧が所定動作電圧となるように、接地電圧側から電源側へ、直列接続された構成部品のそれぞれの所定動作電圧を加算した電圧を供給することを特徴とする。
本発明では、同等の電力を消費するｎ個の領域に分割された半導体装置の内部回路、または、同等の電力を消費するｎ個の半導体チップについて、それぞれの電源を直列に接続して、ｎ倍の電圧を供給する。電源を直列に接続することで、同一電力に対する電源電流を１／ｎ化し、電源電圧降下を緩和し、電力の供給を容易にする。
分割された内部回路領域又は各半導体チップ間を相互に直列に接続する電源配線を、中間電源配線として引き出し、中間電圧を供給する。中間電圧を供給することで、電力のバラツキに伴う電圧バラツキを吸収する。中間電源配線は各内部回路領域又は各半導体チップ間の電力のバラツキ分に相当する電流を供給すれば良いため、低い電源配線抵抗は必要とされない。短い期間内の電力のバラツキに対しては、静電容量を接続することで、電圧のバラツキを吸収することも可能である。
本発明によれば、それぞれの電源を直列に接続して少ない電流値を流すことで、電源配線による電圧降下を少なくできる電源の供給方法及び半導体装置を提供できる。
本発明の半導体装置の実施形態について、図面を参照して説明する。
本発明実施例１の半導体装置について、図２を参照して詳細に説明する。図２には、半導体装置の各内部回路領域への電源供給方法の説明図を示す。本実施例では、内部回路領域を１／４に４分割し、１／４の電流で同一の電力供給を行っている半導体装置を示している。
図２に示す半導体装置１は、全体の消費電力が３．６Ｗ、動作電圧が１．８Ｖである。この半導体装置１を、消費電力０．９Ｗになるように内部回路領域（１−Ａ、１−Ｂ、１−Ｃ、１−Ｄ）として４つに分割する。それぞれの内部回路領域（１−Ａ、１−Ｂ、１−Ｃ、１−Ｄ）の低位側及び高位側電源配線を接地電圧ＧＮＤと電源ＶＤＤ間に順に直列接続する。内部回路領域の電源として、それぞれの中間電源配線により中間電圧を供給する。直列接続することで、電源ＶＤＤ７．２Ｖ、電流０．５Ａで動作させる。
内部回路領域（１−Ａ）の高位側電源には電源ＶＤＤ（７．２Ｖ）、低位側電源には中間電圧（５．４Ｖ）を供給する。内部回路領域（１−Ｂ）の高位側電源には中間電圧（５．４Ｖ）、低位側電源には中間電圧（３．６Ｖ）を供給する。内部回路領域（１−Ｃ）の高位側電源には中間電圧（３．６Ｖ）、低位側電源には中間電圧（１．８Ｖ）を供給する。内部回路領域（１−Ｄ）の高位側電源には中間電圧（１．８Ｖ）、低位側電源には接地電圧ＧＮＤを供給する。このように内部回路領域のそれぞれの低位側及び高位側電源配線を接地電圧ＧＮＤと電源ＶＤＤ間に順に直列接続し、それぞれの内部回路領域に所定動作電圧を供給する。さらにそれぞれの高位側電源と低位側電源との間には、静電容量を接続する。
接地電圧ＧＮＤと電源ＶＤＤ間の中間電圧を中間電源配線により供給する。中間電圧は、それぞれの内部回路領域（１−Ａ、１−Ｂ、１−Ｃ、１−Ｄ）の高位側電源と低位側電源間の差電圧を所定動作電圧（１．８Ｖ）になるように設定する。このとき各内部回路領域に流れる電流は０．５Ａである。従来例（図１）の電源配線に流れる電流は２Ａであるが、本発明においては１／４の電流０．５Ａが流れることになる。このように電流が減少することから、電源配線による電圧降下を少なくすることが出来る。例えば電源配線の抵抗値をＲとした場合には、従来例においては電源電圧の降下は２Ｒであり、電源電圧は（１．８Ｖ-２Ｒ）まで低下する。本発明における電源電圧降下は０．５Ｒであり、低下する電源電圧は（１．８Ｖ-０．５Ｒ）と低減される。
この電源配線を直列接続する場合には、各内部回路領域が消費する電力にバラツキが生じ、各内部回路領域に供給される電圧にバラツキが生じることになる。各内部回路領域を相互に直列に接続する電源配線を、中間電源配線として引き出し、中間電圧を供給することで、電力のバラツキに伴う電圧バラツキを吸収する。これらの中間電源配線には、各内部回路領域の電力のバラツキ分に相当する電流を供給すれば良いため、低い電源配線抵抗は必要とされない。さらに短い期間内の電力のバラツキに対しては、静電容量を接続することで、電圧のバラツキを吸収することも可能である。
本実施例の半導体装置は、内部回路領域をｎ分割し、各内部回路領域の低位側及び高位側電源配線を直列接続する。電源として所定動作電圧のｎ倍の電圧を供給し、その間を中間電源配線により各内部回路領域に所定動作電圧を供給する。半導体装置に流れる電流は１／ｎとなり、電源電圧の電圧降下を１／ｎに低減できる。さらに各内部回路領域間の電源間に静電容量を設けることで電圧のバラツキを吸収する。本発明の電源供給方法によれば、電源電圧の電圧降下を１／ｎに低減でき、電力の供給が容易となる半導体装置が得られる。
本発明の半導体装置の実施例２について、図３、図５を参照して説明する。本実施例は、複数の半導体チップを備えた半導体装置に関する。図３にはマルチチップパッケージ半導体装置の電源供給の説明図を示す。図５には貫通電極による積層型半導体装置の電源供給の説明図を示す。
図３に示すマルチチップパッケージ半導体装置１０には、４個の半導体チップ（１０−Ａ、１０−Ｂ、１０−Ｃ、１０−Ｄ）が搭載されている。４個の半導体チップは動作電圧１．８Ｖ、消費電力０．９Ｗ（電流０．５Ａ）とする。４個の半導体チップの低位側及び高位側電源配線を接地電圧ＧＮＤと電源ＶＤＤ間に順に直列接続し、それぞれの半導体チップに所定動作電圧を供給する。半導体チップの電源は中間電源配線により直列接続され、それぞれの高位側電源には電源ＶＤＤ（７．２Ｖ）、中間電圧（５．４Ｖ）、中間電圧（３．６Ｖ）、中間電圧（１．８Ｖ）が供給される。低位側電源には中間電圧（５．４Ｖ）、中間電圧（３．６Ｖ）、中間電圧（１．８Ｖ）、接地電圧ＧＮＤが供給される。各半導体チップの高位側電源と低位側電源間には静電容量が設けられている。
それぞれの半導体チップ（１０−Ａ、１０−Ｂ、１０−Ｃ、１０−Ｄ）は、高位側電源と低位側電源間の差電圧として所定動作電圧（１．８Ｖ）が供給されることで動作する。このとき各半導体チップに流れる電流は０．５Ａである。従来例の電源供給方式のように並列接続の場合に流れる電流は２Ａであるが、本発明においては１／４の０．５Ａが流れる電流となる。このように電流が減少することから、電源配線による電圧降下を少なくすることが出来る。
この電源配線を直列接続する場合には、各半導体チップが消費する電力にバラツキが生じ、各半導体チップに供給される電圧にバラツキが生じることになる。各半導体チップを相互に直列に接続する電源配線を、中間電源配線として引き出し、中間電圧を供給することで、電力のバラツキに伴う電圧バラツキを吸収する。これらの中間電源配線には、各半導体チップの電力のバラツキ分に相当する電流を供給すれば良いため、低い電源配線抵抗は必要とされない。さらに短い期間内の電力のバラツキに対しては、静電容量を接続することで、電圧のバラツキを吸収することも可能である。
図５に示す半導体装置３０には、４個の貫通電極を備えた半導体チップ（３０−Ａ、３０−Ｂ、３０−Ｃ、３０−Ｄ）が貫通電極により接続されている。４個の半導体チップの内部回路３１は動作電圧１．８Ｖ、消費電力０．９Ｗ（電流０．５Ａ）とする。４個の半導体チップの低位側及び高位側電源配線を接地電圧ＧＮＤと電源ＶＤＤ間に順に直列接続し、それぞれの半導体チップに所定動作電圧を供給する。
半導体チップの電源は中間電源配線により接続され、それぞれの高位側電源には電源ＶＤＤ（７．２Ｖ）、中間電圧（５．４Ｖ）、中間電圧（３．６Ｖ）、中間電圧（１．８Ｖ）が供給される。低位側電源には中間電圧（５．４Ｖ）、中間電圧（３．６Ｖ）、中間電圧（１．８Ｖ）、接地電圧ＧＮＤが供給される。ここでの半導体チップの貫通電極は特開2002-305283などで開示されているスパイラル接続の貫通電極を用いることができる。各半導体チップの高位側電源と低位側電源間には静電容量が設けられている。
それぞれの半導体チップ（３０−Ａ、３０−Ｂ、３０−Ｃ、３０−Ｄ）は、高位側電源と低位側電源間の差電圧として所定動作電圧（１．８Ｖ）が供給されることで動作する。このとき各半導体チップに流れる電流は０．５Ａである。従来例（図４）の電源供給方式のように並列接続の場合に流れる電流は、４個分の和である２Ａとなる。本発明のように直列接続の場合に流れる電流は、１個分のみの０．５Ａが流れる電流となる。このように電流が減少することから、電源配線による電圧降下を少なくすることが出来る。
この電源を直列接続する場合には、各半導体チップが消費する電力にバラツキが生じ、各半導体チップに供給される電圧にバラツキが生じることになる。各半導体チップを相互に直列に接続する電源配線を、中間電源配線として引き出し、中間電圧を供給することで、電力のバラツキに伴う電圧バラツキを吸収する。これらの中間電源配線には、各半導体チップの電力のバラツキ分に相当する電流を供給すれば良いため、低い電源配線抵抗は必要とされない。さらに短い期間内の電力のバラツキに対しては、静電容量を接続することで、電圧のバラツキを吸収することも可能である。
本実施例の半導体装置は、ｎ個の半導体チップから構成される。各半導体チップの低位側及び高位側電源配線を接地電圧ＧＮＤと電源ＶＤＤ間に順に直列接続し、それぞれの半導体チップに所定動作電圧を供給する。電源ＶＤＤとしてｎ倍の電源電圧を供給し、中間電源配線により各半導体チップに所定動作電圧を供給する。半導体装置に流れる電流は１／ｎとなり、電源電圧の電圧降下を１／ｎに低減できる。さらに各半導体チップの電源間に静電容量を設けることで電圧のバラツキを吸収する。本発明の電源供給方法によれば、電源電圧の電圧降下を１／ｎに低減でき、電力の供給が容易な半導体装置が得られる。
上記した本発明の説明においては、内部回路領域及び半導体チップは同じ動作電圧及び電力で動作している。しかし、特にこれらに限定されるものではなく、内部回路領域及び半導体チップは異なる動作電圧で、ほぼ同じ動作電流で動作する場合にも適用できる。例えば図５の実施例において、半導体チップ３０−Ａ、３０−Ｂ、３０−Ｃは動作電圧１．８Ｖ、動作電流０．５Ａとし、半導体チップ３０−Ｄは動作電圧１．５Ｖ、動作電流０．５Ａとする。
この場合には、接地電圧ＧＮＤから電源方向に順次それぞれの動作電圧を加算した電圧を中間電圧として供給すればよい。すなわち中間電圧（１．５Ｖ）、中間電圧（１．５＋１．８＝３．３Ｖ）、中間電圧（１．５＋１．８＊２＝５．１Ｖ）、電源ＶＤＤ（１．５＋１．８＊３＝６．９Ｖ）を供給する。動作電圧を加算した電圧を供給することで各半導体チップにはそれぞれ所定の動作電圧１．５Ｖ、あるいは１．８Ｖが低位側及び高位側電源配線から供給され、動作する。
本発明においては、半導体装置を構成するｎ個の構成部品の低位側及び高位側電源配線を接地電圧ＧＮＤと電源ＶＤＤ間に順に直列接続し、それぞれの構成部品に所定動作電圧を供給する。１つの半導体装置の場合には、消費電流が等しくなるように内部回路領域を分割し、それぞれを構成部品とする。複数の半導体チップから構成される場合には、それぞれの半導体チップを構成部品とする。それぞれの所定動作電圧を加算した電圧を中間電源及び電源ＶＤＤとして供給する。このように内部構成部品の低位側及び高位側電源の差電圧を所定動作電圧となるように電圧を供給する。電源電圧を直列に供給することで、半導体装置に流れる電流は１／ｎとなり、電源電圧の電圧降下を１／ｎに低減できる。さらに各内部構成部品の電源間に静電容量を設けることで電圧のバラツキを吸収する。本発明の電源供給方法によれば、電源電圧の電圧降下を１／ｎに低減でき、電力の供給が容易となる半導体装置が得られる。
以上実施例に基づき本発明を具体的に説明したが、本発明は上述の実施例に制限されるものではなく、その要旨を逸脱しない範囲で種々の変更を施すことができ、これらの変更例も本願に含まれることはいうまでもない。
本発明の利用分野として、特に電源配線抵抗値の高い貫通電極を使用した積層型半導体装置がある。
従来例における半導体装置の各内部回路領域への電源供給方法を示す説明図である。 実施例１における半導体装置の各内部回路領域への電源供給方法を示す説明図である。 実施例２におけるマルチチップパッケージ半導体装置の各半導体チップへの電源供給方法を示す説明図である。 従来例における貫通電極による積層型半導体装置の各半導体チップへの電源供給方法を示す説明図である。 実施例２における貫通電極による積層型半導体装置の各半導体チップへの電源供給方法を示す説明図である。
符号の説明
１ 半導体装置
１−Ａ、１−Ｂ、１−Ｃ、１−Ｄ 内部回路領域
１０ マルチチップパッケージ半導体装置
１０−Ａ、１０−Ｂ、１０−Ｃ、１０−Ｄ 半導体チップ
２０、３０ 積層型半導体装置
２０−Ａ、２０−Ｂ、２０−Ｃ、２０−Ｄ、３０−Ａ、３０−Ｂ、３０−Ｃ、３０−Ｄ 貫通電極を備えた半導体チップ
２１、３１ 内部回路

Claims (8)

  1. 複数の構成部品からなる半導体装置において、前記複数の構成部品の低位側及び高位側電源配線を接地電圧と第１の電源間に順に直列接続し、それぞれの構成部品の電源電圧が所定動作電圧となるように、それぞれの構成部品の所定動作電圧を加算した電圧を供給することを特徴とする半導体装置。
  2. 前記複数の構成部品の低位側電源電圧と高位側電源電圧とを供給する配線間に、それぞれ静電容量を設けたことを特徴とする請求項１に記載の半導体装置。
  3. 前記半導体装置は１つの半導体チップから構成され、内部回路を同等の電力を消費するｎ個（ｎは２以上の自然数）の内部回路領域に分割し、それぞれの内部回路領域の低位側電源電圧として、接地電圧、所定動作電圧の１倍、２倍、・・、（ｎ―１）倍の電圧を、高位側電源電圧として所定動作電圧の１倍、２倍、・・、（ｎ―１）倍、ｎ倍の電圧を供給し、それぞれの内部回路領域に前記所定動作電圧を供給することを特徴とする請求項１に記載の半導体装置。
  4. 前記半導体装置は複数の半導体チップを構成部品としたマルチチップパッケージ半導体装置であり、接地電圧側から電源側へ順に、それぞれの半導体チップの所定動作電圧を加算した電圧を供給し、それぞれの半導体チップに所定動作電圧を供給することを特徴とする請求項１に記載の半導体装置。
  5. 前記半導体装置は同じ構成のｎ個（ｎは２以上の自然数）の半導体チップを構成部品としたマルチチップパッケージ半導体装置であり、それぞれの半導体チップの低位側電源電圧として、接地電圧、所定動作電圧の１倍、２倍、・・、（ｎ―１）倍の電圧を、高位側電源電圧として所定動作電圧の１倍、２倍、・・、（ｎ―１）倍、ｎ倍の電圧を供給し、それぞれの半導体チップに所定動作電圧を供給することを特徴とする請求項１に記載の半導体装置。
  6. 前記半導体装置は貫通電極を備えた複数の半導体チップを構成部品とした積層型半導体装置であり、接地電圧側から電源側へ順に、それぞれの半導体チップの所定動作電圧を加算した電圧を供給し、それぞれの半導体チップに所定動作電圧を供給することを特徴とする請求項１に記載の半導体装置。
  7. 前記半導体装置は同じ構成の貫通電極を備えたｎ個（ｎは２以上の自然数）の半導体チップを構成部品とした積層型半導体装置であり、それぞれの半導体チップの低位側電源電圧として、接地電圧、所定動作電圧の１倍、２倍、・・、（ｎ―１）倍の電圧を、高位側電源電圧として所定動作電圧の１倍、２倍、・・、（ｎ―１）倍、ｎ倍の電圧を供給し、それぞれの半導体チップに所定動作電圧を供給することを特徴とする請求項１に記載の半導体装置。
  8. 複数の構成部品からなる半導体装置の電源供給方法において、前記複数の構成部品の低位側及び高位側電源配線を接地電圧と電源間に順に直列接続し、それぞれの構成部品の電源電圧が所定動作電圧となるように、接地電圧側から電源側へ、直列接続された構成部品のそれぞれの所定動作電圧を加算した電圧を供給することを特徴とする半導体装置の電源供給方法。
JP2006345439A 2006-12-22 2006-12-22 半導体装置及びその電源供給方法 Pending JP2008159736A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006345439A JP2008159736A (ja) 2006-12-22 2006-12-22 半導体装置及びその電源供給方法
US12/000,884 US20080150359A1 (en) 2006-12-22 2007-12-18 Semiconductor device and power supply for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006345439A JP2008159736A (ja) 2006-12-22 2006-12-22 半導体装置及びその電源供給方法

Publications (1)

Publication Number Publication Date
JP2008159736A true JP2008159736A (ja) 2008-07-10

Family

ID=39541779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006345439A Pending JP2008159736A (ja) 2006-12-22 2006-12-22 半導体装置及びその電源供給方法

Country Status (2)

Country Link
US (1) US20080150359A1 (ja)
JP (1) JP2008159736A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010109264A (ja) * 2008-10-31 2010-05-13 Hitachi Ltd 半導体集積回路装置
US8587117B2 (en) 2011-04-25 2013-11-19 Elpida Memory, Inc. Stacked semiconductor chips having circuit element provided with each of the semiconductor chips
JP2014107543A (ja) * 2012-11-22 2014-06-09 Soongsil Univ Research Consortium Techno-Park 積層構造を有する集積回路
JP2015163433A (ja) * 2014-02-28 2015-09-10 キヤノン株式会社 記録装置及び記録ヘッド
WO2018055814A1 (ja) * 2016-09-23 2018-03-29 東芝メモリ株式会社 メモリデバイス

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110004649A (ko) * 2009-07-08 2011-01-14 삼성전자주식회사 멀티칩 시스템
KR102498883B1 (ko) * 2018-01-31 2023-02-13 삼성전자주식회사 전류를 분산시키는 관통 전극들을 포함하는 반도체 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5079441A (en) * 1988-12-19 1992-01-07 Texas Instruments Incorporated Integrated circuit having an internal reference circuit to supply internal logic circuits with a reduced voltage
US5381330A (en) * 1993-09-08 1995-01-10 Grundl & Hoffmann Half-bridge arrangement for switching electrical power
JP3300593B2 (ja) * 1995-06-15 2002-07-08 株式会社東芝 半導体集積回路装置
US5856918A (en) * 1995-11-08 1999-01-05 Sony Corporation Internal power supply circuit
JP3517154B2 (ja) * 1998-04-30 2004-04-05 株式会社東芝 誘電体分離集積回路
JP2001110184A (ja) * 1999-10-14 2001-04-20 Hitachi Ltd 半導体装置
JP4748867B2 (ja) * 2001-03-05 2011-08-17 パナソニック株式会社 集積回路装置
US6635970B2 (en) * 2002-02-06 2003-10-21 International Business Machines Corporation Power distribution design method for stacked flip-chip packages
US6861894B2 (en) * 2002-09-27 2005-03-01 Sandisk Corporation Charge pump with Fibonacci number multiplication
US7239193B2 (en) * 2003-12-25 2007-07-03 Kabushiki Kaisha Toshiba Semiconductor device
TWI298828B (en) * 2005-06-29 2008-07-11 Novatek Microelectronics Corp Charge pump for generating arbitrary voltage level

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010109264A (ja) * 2008-10-31 2010-05-13 Hitachi Ltd 半導体集積回路装置
US8587117B2 (en) 2011-04-25 2013-11-19 Elpida Memory, Inc. Stacked semiconductor chips having circuit element provided with each of the semiconductor chips
JP2014107543A (ja) * 2012-11-22 2014-06-09 Soongsil Univ Research Consortium Techno-Park 積層構造を有する集積回路
JP2015163433A (ja) * 2014-02-28 2015-09-10 キヤノン株式会社 記録装置及び記録ヘッド
WO2018055814A1 (ja) * 2016-09-23 2018-03-29 東芝メモリ株式会社 メモリデバイス
WO2018055734A1 (ja) * 2016-09-23 2018-03-29 東芝メモリ株式会社 メモリデバイス
JPWO2018055814A1 (ja) * 2016-09-23 2019-04-25 東芝メモリ株式会社 メモリデバイス
JPWO2018055734A1 (ja) * 2016-09-23 2019-06-24 東芝メモリ株式会社 メモリデバイス
TWI698976B (zh) * 2016-09-23 2020-07-11 日商東芝記憶體股份有限公司 記憶體裝置
US10790266B2 (en) 2016-09-23 2020-09-29 Toshiba Memory Corporation Memory device with a plurality of stacked memory core chips
US10811393B2 (en) 2016-09-23 2020-10-20 Toshiba Memory Corporation Memory device
US11270981B2 (en) 2016-09-23 2022-03-08 Kioxia Corporation Memory device

Also Published As

Publication number Publication date
US20080150359A1 (en) 2008-06-26

Similar Documents

Publication Publication Date Title
US9479154B2 (en) Semiconductor integrated circuit
US7411267B2 (en) Semiconductor integrated circuit device
JP2008159736A (ja) 半導体装置及びその電源供給方法
US8451050B2 (en) Information technology equipment
JP2006121654A (ja) レベル変換回路
JP2008053319A (ja) 半導体装置
JP5312849B2 (ja) 集積回路
JP2008028004A (ja) 半導体装置
WO2015083289A1 (ja) 半導体装置
US8928513B1 (en) Current steering digital-to-analog converter (DAC) switch driver
US6946876B2 (en) Semiconductor integrated circuit device and electronic system
CN107112280B (zh) 半导体集成电路装置
JP2006121377A (ja) 入力回路及び半導体装置
JP3730003B2 (ja) 半導体装置
JP2006319267A (ja) 半導体集積回路
US20090284287A1 (en) Output buffer circuit and integrated circuit
US20110102954A1 (en) Semiconductor integrated circuit
JP2006166384A (ja) 二重絶縁ゲート電界トランジスタを用いたｍｏｓトランジスタ回路およびそれを用いたｃｍｏｓトランジスタ回路、ｓｒａｍセル回路、ｃｍｏｓ−ｓｒａｍセル回路、集積回路
JP5254596B2 (ja) 半導体集積回路および電子回路
KR101211683B1 (ko) 반도체 집적회로
US8829970B2 (en) Standard cell circuit, semiconductor integrated circuit, and semiconductor integrated circuit device
JP2010245413A (ja) 半導体集積回路装置
WO2023127218A1 (ja) 電源装置
JP2007027401A (ja) 半導体装置
JP2008011242A (ja) 駆動回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090617

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091021