CN111338419B - 基准电压供应电路及其供应方法 - Google Patents
基准电压供应电路及其供应方法 Download PDFInfo
- Publication number
- CN111338419B CN111338419B CN202010145018.6A CN202010145018A CN111338419B CN 111338419 B CN111338419 B CN 111338419B CN 202010145018 A CN202010145018 A CN 202010145018A CN 111338419 B CN111338419 B CN 111338419B
- Authority
- CN
- China
- Prior art keywords
- voltage
- module
- control signal
- reference voltage
- port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/625—Regulating voltage or current wherein it is irrelevant whether the variable actually regulated is ac or dc
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Control Of Electrical Variables (AREA)
Abstract
本发明提供了一种基准电压供应电路,包括:稳压分压模块,具有电压源接入端口、电压输出端口、控制信号接入端口、分压模块、以及稳压模块,用以根据来自控制信号接入端口的切换控制信号,而在第一状态下输出一稳定的电源电压,并在第二状态下提供电压源的分压,而输出一基准电压;以及,基准电压快速建立模块,具有控制信号接入端口与电压调整模块,用以接受切换控制信号,而在第一状态时电隔离电压输出端口,并在第二状态时使电压调整模块与稳压模块并联,而使电压输出端口快速建立基准电压。本发明提供的基准电压供应电路,通过在其处于第二状态时使其电压调整模块与稳压模块并联并进行电荷共享,从而提高了其建立基准电压的速度。
Description
技术领域
本申请涉及通讯技术领域,尤其涉及一种基准电压供应电路及其供应方法。
背景技术
在DRAM(Dynamic Random Access Memory,动态随机存取存储器)的应用中,通常会使用ZQ校准电路来调节输出端的上拉/下拉的电阻值,以提高输出信号的完整性。而在ZQ校准电路中,通常需要对电源电压(VCCQ)进行二分之一的分压以得到0.5倍电源电压(VCCQ)的基准电压(VREF),这个基准电压的精准与否直接影响到校准电路的最终结果。
一般来说,终端是利用发出进行ZQ校准的命令到比较器开始校准的这段时间来建立基准电压(VREF),但是,这段时间通常只有短短的几十ns,在这段时间里,如果基准电压(VREF)的建立速度不够,达不到所需的精度,那么势必会影响到比较器的精度,降低结果的可靠性,因而达不到ZQ校准电路精确校准的目的。
发明内容
本申请提供了一种基准电压供应电路及其供应方法,有效地提高了ZQ校准电路中基准电压的建立速度。
为了解决上述问题,本发明提供了一种基准电压供应电路,其特征在于,包括:
稳压分压模块,具有电压源接入端口、电压输出端口、控制信号接入端口、分压模块、以及稳压模块,用以根据来自所述控制信号接入端口的切换控制信号,而在第一状态下输出一稳定的电源电压,并在第二状态下提供所述电压源的分压,而输出一基准电压;以及,
基准电压快速建立模块,具有控制信号接入端口与电压调整模块,用以接受所述切换控制信号,而在第一状态时电隔离所述电压输出端口,并在第二状态时使所述电压调整模块与所述稳压模块并联,而使所述电压输出端口快速建立所述基准电压。
进一步优选的,所述稳压模块为第一电容,所述电压调整模块为第二电容。
另一方面,本发明还提供了一种基准电压供应电路,其特征在于,包括分压模块、稳压模块、以及基准电压快速建立模块,其中:
所述分压模块分别与控制信号接入端口、电压输出端口、电压源接入端口以及接地端口电连接;
所述稳压模块分别与所述电压输出端口和所述接地端口电连接;
所述基准电压快速建立模块分别与所述电压输出端口、所述控制信号接入端口以及所述接地端口电连接,并具有电压调整模块,所述电压调整模块依据来自所述控制信号接入端口的切换控制信号,而选择性处于电隔离所述电压输出端口的第一状态与处于电连接所述电压输出端口的第二状态二者其中之一,而使所述电压输出端口输出电源电压与由所述电源电压分压而得的基准电压二者其中之一。
进一步优选的,所述分压模块包括第一电阻、第二电阻以及第一NMOS晶体管,其中:
所述第一电阻的一端与所述电压源接入端口电连接,另一端分别与所述第二电阻和所述电压输出端口电连接;
所述第二电阻的一端分别与所述第一电阻和所述电压输出端口电连接,另一端与所述第一NMOS晶体管的漏极电连接;
所述第一NMOS晶体管的栅极与所述控制信号接入端口电连接,所述第一NMOS晶体管的源极与所述接地端口电连接。
进一步优选的,所述第一电阻与所述第二电阻的阻值相等。
进一步优选的,所述稳压模块包括第一电容,所述第一电容的两端分别与所述电压输出端口和所述接地端口电连接。
进一步优选的,所述基准电压快速建立模块还包括传输门、放电模块以及相位反转模块,且所述电压调整模块为第二电容,其中:
所述传输门的一端与所述电压输出端口电连接,另一端分别与所述放电模块和所述第二电容电连接,并根据所述切换控制信号而选择性导通和断开;
所述放电模块分别与所述传输门、所述相位反转模块以及所述接地端口电连接;
所述相位反转模块分别与所述控制信号接入端口和所述放电模块电连接;
所述第二电容的两端分别与所述传输门和所述接地端口电连接。
进一步优选的,所述第一电容与所述第二电容的电容量相等。
进一步优选的,所述放电模块包括第二NMOS晶体管,其中:
所述第二NMOS晶体管的漏极与所述传输门电连接,所述第二NMOS晶体管的栅极与所述相位反转模块电连接,所述第二NMOS晶体管的源极与所述接地端口电连接。
进一步优选的,所述相位反转模块包括反相器,所述反相器的输入端与所述控制信号接入端口电连接,所述反相器的输出端控制所述传输门与所述放电模块。
进一步优选的,所述稳压模块具有高电压阶段以及电荷共享阶段,所述控制信号接入端口用于接入所述切换控制信号,其中:
当所述切换控制信号为第一状态时,所述稳压模块处于所述高电压阶段;
当所述切换控制信号为第二状态时,所述稳压模块处于所述电荷共享阶段。
进一步优选的,当所述基准电压供应电路处于所述高电压阶段时,所述分压模块将所述稳压模块充电至高电平,且所述电压调整模块放电至低电平;
当所述基准电压供应电路处于所述电荷共享阶段时,所述稳压模块与所述电压调整模块进行电荷共享,使得所述电压输出端口的电压值为基准电压值。
进一步优选的,所述电压调整模块放电至接地。
另一方面,本发明还提供了一种基准电压供应方法,其特征在于,包括:
提供稳压分压模块与基准电压快速建立模块,其中所述稳压分压模块具有电压源接入端口、电压输出端口、控制信号接入端口、分压模块、以及稳压模块,且所述基准电压快速建立模块具有控制信号接入端口与电压调整模块,其中,所述控制信号接入端口用于接入切换控制信号;
利用处于第一状态的所述切换控制信号,使所述稳压分压模块输出一稳定的电源电压,并使所述基准电压快速建立模块与所述稳压分压模块电隔离;
利用处于第二状态的所述切换控制信号,使所述基准电压快速建立模块的所述电压调整模块与所述稳压模块并联,而使所述电压输出端口快速建立一个基准电压,并使所述稳压分压模块输出一分压电压作为所述基准电压。
进一步优选的,所述稳压模块为第一电容,所述电压调整模块为第二电容,所述分压电压等同于所述基准电压,且所述电压调整模块于所述切换控制信号处于第一状态时处于低电平。
本发明的有益效果为:本发明提供了一种基准电压供应电路,包括:稳压分压模块,具有电压源接入端口、电压输出端口、控制信号接入端口、分压模块、以及稳压模块,用以根据来自控制信号接入端口的切换控制信号,而在第一状态下输出一稳定的电源电压,并在第二状态下提供电压源的分压,而输出一基准电压;以及,基准电压快速建立模块,具有控制信号接入端口与电压调整模块,用以接受切换控制信号,而在第一状态时电隔离电压输出端口,并在第二状态时使电压调整模块与稳压模块并联,而使电压输出端口快速建立基准电压。区别于现有技术,本发明提供的基准电压供应电路通过在其处于第二状态时使其电压调整模块与稳压模块并联并进行电荷共享,从而提高了其电压输出端口建立基准电压的速度,同时,也降低了该电路的功耗。
附图说明
为了更清楚地说明本发明的技术方案,下面将对根据本发明而成的各实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是根据本发明而成的第一实施例所提供的基准电压供应电路的结构示意图。
图2是根据本发明而成的第一实施例所提供的基准电压供应电路的另一结构示意图。
图3是根据本发明而成的第二实施例所提供的基准电压供应电路的结构示意图。
图4是根据本发明而成的第二实施例所提供的基准电压供应电路的另一结构示意图。
图5是根据本发明而成的实施例所提供的基准电压供应方法的流程示意图。
具体实施方式
以下各实施例的说明是参考附加的图示,用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语,例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等,仅是参考附加图式的方向。因此,使用的方向用语是用以说明及理解本发明,而非用以限制本发明。在图中,结构相似的单元是用以相同标号表示。
需要说明的是,本发明附图中的厚度和形状不反映真实比例,目的只是示意说明本发明而成的各实施内容。
本发明针对现有的ZQ校准电路中,因基准电压的建立速度过慢而达不到所需的精度,从而导致ZQ校准电路的校准结果不可靠的问题,本发明实施例用以解决该问题。
请参阅图1,图1是根据本发明而成的第一实施例所提供的基准电压供应电路的结构示意图,从图中可以很直观的看到根据本发明而成的实施例的各组成部分,以及各组成部分的相对位置关系。
如图1所示,该基准电压供应电路100包括:稳压分压模块110以及基准电压快速建立模块120。
具体地,稳压分压模块110具有分压模块111、稳压模块112、电压源接入端口1、电压输出端口2以及控制信号接入端口3,该稳压分压模块110用以根据来自控制信号接入端口3的切换控制信号,而在第一状态下输出一稳定的电源电压VCCQ,并在第二状态下提供电压源的分压,而输出一基准电压VREF。
具体地,基准电压快速建立模块120具有电压调整模块121以及控制信号接入端口3,该基准电压快速建立模块120用以接受切换控制信号,而在第一状态时电隔离电压输出端口2,并在第二状态时使电压调整模块121与稳压模块112并联,而使电压输出端口2快速建立基准电压VREF。
请参阅图2,图2是根据本发明而成的第一实施例所提供的基准电压供应电路的另一结构示意图,从图中可以很直观的看到根据本发明而成的实施例的各组成部分,以及各组成部分的相对位置关系。
如图2所示,该分压模块111包括第一电阻R1、第二电阻R2以及第一NMOS晶体管MN1,其中:
第一电阻R1的一端与电压源接入端口1电连接,另一端分别与第二电阻R2和电压输出端口2电连接;
第二电阻R2的一端分别与第一电阻R1和电压输出端口2电连接,另一端与第一NMOS晶体管MN1的漏极电连接;
第一NMOS晶体管MN1的栅极与控制信号接入端口3电连接,第一NMOS晶体管MN1的源极与接地端口4电连接。
具体地,该稳压模块112为第一电容C1。
具体地,该基准电压快速建立模块120还包括传输门TG、放电模块122以及相位反转模块123,且电压调整模块121为第二电容C2,其中:
传输门TG的一端与电压输出端口2电连接,另一端分别与放电模块122和第二电容C2电连接,并根据切换控制信号而选择性导通和断开;
放电模块122分别与传输门TG、相位反转模块123以及接地端口4电连接;
相位反转模块123分别与控制信号接入端口3和放电模块122电连接;
第二电容C2的两端分别与传输门TG和接地端口4电连接。
具体地,放电模块122包括第二NMOS晶体管MN2,其中,第二NMOS晶体管MN2的漏极与传输门TG电连接,第二NMOS晶体管MN2的栅极与相位反转模块123电连接,第二NMOS晶体管MN2的源极与接地端口4电连接。
具体地,相位反转模块123包括反相器INV,反相器INV的输入端与控制信号接入端口3电连接,反相器INV的输出端控制传输门TG与放电模块122。
进一步地,该基准电压供应电路100快速建立基准电压VREF的原理为:稳压模块112具有高电压阶段以及电荷共享阶段,控制信号接入端口3用于接入切换控制信号,其中:
当该切换控制信号为第一状态时,第一NMOS晶体管MN1处于截止断开状态,该切换控制信号通过反相器INV输入至第二NMOS晶体管MN2的栅极,使其处于导通状态,且传输门TG处于截止断开状态。此时,电源通过分压模块111中的第一电阻R1将稳压模块112中的第一电容C1充电至高电平(即VCCQ),而使该稳压模块112处于高电压阶段,且电压调整模块121通过接地端口4放电至低电平,优选的,放电至接地;
当该切换控制信号为第二状态时,该切换控制信号通过反相器INV输入至第二NMOS晶体管MN2的栅极,使其处于截止断开状态,且传输门TG处于导通状态。此时,因为传输门TG处于导通状态,第一电容C1与第二电容C2瞬间出现电压差,而使该稳压模块112处于电荷共享阶段,稳压模块112中的第一电容C1通过传输门TG对电压调整模块121中的第二电容C2进行电荷共享(即第一电容C1对第二电容C2充电),使得电压输出端口2的电压值为基准电压值VREF。
需要说明的是,当所需的基准电压VREF为电源电压VCCQ的二分之一时,第一电容C1与第二电容C2的电容量相等,又,为了维持该基准电压VREF,且避免第一电容C1通过第二电阻R2进行放电,需要使第一电阻R1与第二电阻R2所分得的电压均为电源电压VCCQ的二分之一,故此时,第一电阻R1与第二电阻R2的阻值相等。
进一步地,第一电容C1对第二电容C2充电的充电时间常数为τ(等于传输门TG的导通电阻),且该导通电阻可以尽可能做到最小,使得该充电过程所花费的时间可以短至几ns(一般情况下,留给终端建立基准电压的时间有几十ns)。
进一步地,因为本实施例提供的基准电压供应电路100中,第一电容C1不会通过第二电阻R2进行放电,故此时第一电阻R1与第二电阻R2的阻值可以取较大值,以降低电阻支路的静态功耗。
区别于现有技术,本发明提供了一种基准电压供应电路100,包括:稳压分压模块110,具有电压源接入端口1、电压输出端口2、控制信号接入端口3、分压模块111、以及稳压模块112,用以根据来自控制信号接入端口3的切换控制信号,而在第一状态下输出一稳定的电源电压VCCQ,并在第二状态下提供电压源的分压,而输出一基准电压VREF;以及,基准电压快速建立模块120,具有控制信号接入端口3与电压调整模块121,用以接受切换控制信号,而在第一状态时电隔离电压输出端口2,并在第二状态时使电压调整模块121与稳压模块112并联,而使电压输出端口2快速建立基准电压VREF。区别于现有技术,本发明提供的基准电压供应电路100通过在其处于第二状态时使其电压调整模块121与稳压模块112并联并进行电荷共享,从而提高了其电压输出端口2建立基准电压VREF的速度,同时,也降低了该电路的功耗。
请参阅图3,图3是根据本发明而成的第二实施例所提供的基准电压供应电路的结构示意图,从图中可以很直观的看到根据本发明而成的实施例的各组成部分,以及各组成部分的相对位置关系。
如图3所示,该基准电压供应电路200包括:分压模块210、稳压模块220、以及基准电压快速建立模块230。
具体地,分压模块210分别与控制信号接入端口3、电压输出端口2、电压源接入端口1以及接地端口4电连接;稳压模块220分别与电压输出端口2和接地端口4电连接;基准电压快速建立模块230分别与电压输出端口2、控制信号接入端口3以及接地端口4电连接,并具有电压调整模块231,电压调整模块231依据来自控制信号接入端口3的切换控制信号,而选择性处于电隔离电压输出端口2的第一状态与处于电连接电压输出端口2的第二状态二者其中之一,而使电压输出端口2输出电源电压VCCQ与由电源电压VCCQ分压而得的基准电压VREF二者其中之一。
请参阅图4,图4是根据本发明而成的第二实施例所提供的基准电压供应电路的另一结构示意图,从图中可以很直观的看到根据本发明而成的实施例的各组成部分,以及各组成部分的相对位置关系。
如图4所示,该分压模块210包括第一电阻R1、第二电阻R2以及第一NMOS晶体管MN1,其中:
第一电阻R1的一端与电压源接入端口1电连接,另一端分别与第二电阻R2和电压输出端口2电连接;
第二电阻R2的一端分别与第一电阻R1和电压输出端口2电连接,另一端与第一NMOS晶体管MN1的漏极电连接;
第一NMOS晶体管MN1的栅极与控制信号接入端口3电连接,第一NMOS晶体管MN1的源极与接地端口4电连接。
具体地,该稳压模块220包括第一电容C1,第一电容C1的两端分别与电压输出端口2和接地端口4电连接。
具体地,该基准电压快速建立模块230还包括传输门TG、放电模块232以及相位反转模块233,且电压调整模块231为第二电容C2,其中:
传输门TG的一端与电压输出端口2电连接,另一端分别与放电模块232和第二电容C2电连接,并根据切换控制信号而选择性导通和断开;
放电模块232分别与传输门TG、相位反转模块233以及接地端口4电连接;
相位反转模块233分别与控制信号接入端口3和放电模块232电连接;
第二电容C2的两端分别与传输门TG和接地端口4电连接。
具体地,放电模块232包括第二NMOS晶体管MN2,其中,第二NMOS晶体管MN2的漏极与传输门TG电连接,第二NMOS晶体管MN2的栅极与相位反转模块233电连接,第二NMOS晶体管MN2的源极与接地端口4电连接。
具体地,相位反转模块233包括反相器INV,反相器INV的输入端与控制信号接入端口3电连接,反相器INV的输出端控制传输门TG与放电模块232。
进一步地,该基准电压供应电路100快速建立基准电压VREF的原理为:稳压模块220具有高电压阶段以及电荷共享阶段,控制信号接入端口3用于接入切换控制信号,其中:
当该切换控制信号为第一状态时,第一NMOS晶体管MN1处于截止断开状态,该切换控制信号通过反相器INV输入至第二NMOS晶体管MN2的栅极,使其处于导通状态,且传输门TG处于截止断开状态。此时,电源通过分压模块210中的第一电阻R1将稳压模块220中的第一电容C1充电至高电平(即VCCQ),而使该稳压模块220处于高电压阶段,且电压调整模块231通过接地端口4放电至低电平,优选的,放电至接地;
当该切换控制信号为第二状态时,该切换控制信号通过反相器INV输入至第二NMOS晶体管MN2的栅极,使其处于截止断开状态,且传输门TG处于导通状态。此时,因为传输门TG处于导通状态,第一电容C1与第二电容C2瞬间出现电压差,而使该稳压模块220处于电荷共享阶段,稳压模块220中的第一电容C1通过传输门TG对电压调整模块231中的第二电容C2进行电荷共享(即第一电容C1对第二电容C2充电),使得电压输出端口2的电压值为基准电压值VREF。
需要说明的是,当所需的基准电压VREF为电源电压VCCQ的二分之一时,第一电容C1与第二电容C2的电容量相等,又,为了维持该基准电压VREF,且避免第一电容C1通过第二电阻R2进行放电,需要使第一电阻R1与第二电阻R2所分得的电压均为电源电压VCCQ的二分之一,故此时,第一电阻R1与第二电阻R2的阻值相等。
进一步地,第一电容C1对第二电容C2充电的充电时间常数为τ(等于传输门TG的导通电阻),且该导通电阻可以尽可能做到最小,使得该充电过程所花费的时间可以短至几ns(一般情况下,留给终端建立基准电压的时间有几十ns)。
进一步地,因为本实施例提供的基准电压供应电路200中,第一电容C1不会通过第二电阻R2进行放电,故此时第一电阻R1与第二电阻R2的阻值可以取较大值,以降低电阻支路的静态功耗。
区别于现有技术,本发明提供了一种基准电压供应电路200,包括:分压模块210、稳压模块220、以及基准电压快速建立模块230,其中,分压模块210分别与控制信号接入端口3、电压输出端口2、电压源接入端口1以及接地端口4电连接;稳压模块220分别与电压输出端口2和接地端口4电连接;基准电压快速建立模块230分别与电压输出端口2、控制信号接入端口3以及接地端口4电连接,并具有电压调整模块231,电压调整模块231依据来自控制信号接入端口3的切换控制信号,而选择性处于电隔离电压输出端口2的第一状态与处于电连接电压输出端口2的第二状态二者其中之一,而使电压输出端口2输出电源电压VCCQ与由电源电压VCCQ分压而得的基准电压VREF二者其中之一。区别于现有技术,本发明提供的基准电压供应电路200通过在其处于第二状态时使其电压调整模块231与稳压模块220并联并进行电荷共享,从而提高了其电压输出端口2建立基准电压VREF的速度,同时,也降低了该电路的功耗。
请参阅图5,图5是根据本发明而成的实施例所提供的基准电压供应方法的流程示意图。
如图5所示,该基准电压供应方法的具体步骤为:
S101.提供稳压分压模块与基准电压快速建立模块,其中稳压分压模块具有电压源接入端口、电压输出端口、控制信号接入端口、分压模块、以及稳压模块,且基准电压快速建立模块具有控制信号接入端口与电压调整模块,其中,控制信号接入端口用于接入切换控制信号;
S102.利用处于第一状态的切换控制信号,使稳压分压模块输出一稳定的电源电压,并使基准电压快速建立模块与稳压分压模块电隔离;
S103.利用处于第二状态的切换控制信号,使基准电压快速建立模块的电压调整模块与稳压模块并联,而使电压输出端口快速建立一个基准电压,并使稳压分压模块输出一分压电压作为基准电压。
具体地,稳压模块为第一电容,电压调整模块为第二电容,分压电压等同于基准电压,且电压调整模块于切换控制信号处于第一状态时处于低电平。
除上述实施例外,本发明还可以有其他实施方式。例如,使基准电压VREF为电源电压VCCQ的三分之一,此时,第二电容C2的电容量即作相对应的调整,使第一电容C1与第二电容C2的电容量并联后的电压,为第一电容C1原充电压压的三分之一;同样地,第二电阻R2也分压出原电源电压的1/3。因此,基准电压是可因应状况设定的。又例如稳压模块与基准电压快速建立模块,除了电容以外,也可以采用能达成同样效果的充放电电路组件。凡采用等同替换或等效替换形成的技术方案,均落在本发明要求的保护范围。
综上所述,虽然本发明已将优选实施例揭露如上,但上述优选实施例并非用以限制本发明,本领域的普通技术人员,在不脱离本发明的精神和范围内,均可作各种更动与润饰,因此本发明的保护范围以权利要求界定的范围为准。
Claims (15)
1.一种基准电压供应电路,其特征在于,包括:
稳压分压模块,具有电源电压接入端口、电压输出端口、控制信号接入端口、分压模块、以及稳压模块,用以根据来自所述控制信号接入端口的切换控制信号,而在第一状态下输出一稳定的电源电压,并在第二状态下提供所述电源电压的分压,而输出一基准电压;以及,
基准电压快速建立模块,具有控制信号接入端口与电压调整模块,用以接受所述切换控制信号,而在第一状态时电隔离所述电压输出端口,并在第二状态时使所述电压调整模块与所述稳压模块并联,而使所述电压输出端口快速建立所述基准电压。
2.如权利要求1所述的基准电压供应电路,其特征在于,所述稳压模块为第一电容,所述电压调整模块为第二电容。
3.一种基准电压供应电路,其特征在于,包括分压模块、稳压模块、以及基准电压快速建立模块,其中:
所述分压模块分别与控制信号接入端口、电压输出端口、电源电压接入端口以及接地端口电连接;
所述稳压模块分别与所述电压输出端口和所述接地端口电连接;
所述基准电压快速建立模块分别与所述电压输出端口、所述控制信号接入端口以及所述接地端口电连接,并具有电压调整模块, 所述电压调整模块依据来自所述控制信号接入端口的切换控制信号,而选择性处于电隔离所述电压输出端口的第一状态与处于电连接所述电压输出端口的第二状态二者其中之一;
其中,当所述电压调整模块处于所述第一状态时,所述分压模块经由所述电压输出端口输出电源电压,当所述电压调整模块处于所述第二状态时,所述分压模块经由所述电压输出端口输出所述电源电压分压而得的基准电压。
4.如权利要求1或3所述的基准电压供应电路,其特征在于,所述分压模块包括第一电阻、第二电阻以及第一NMOS晶体管,其中:
所述第一电阻的一端与所述电源电压接入端口电连接,另一端分别与所述第二电阻和所述电压输出端口电连接;
所述第二电阻的一端分别与所述第一电阻和所述电压输出端口电连接,另一端与所述第一NMOS晶体管的漏极电连接;
所述第一NMOS晶体管的栅极与所述控制信号接入端口电连接,所述第一NMOS晶体管的源极与所述接地端口电连接。
5.如权利要求4所述的基准电压供应电路,其特征在于,所述第一电阻与所述第二电阻的阻值相等。
6.如权利要求3所述的基准电压供应电路,其特征在于,所述稳压模块包括第一电容,所述第一电容的两端分别与所述电压输出端口和所述接地端口电连接。
7.如权利要求1或3所述的基准电压供应电路,其特征在于,所述基准电压快速建立模块还包括传输门、放电模块以及相位反转模块,且所述电压调整模块为第二电容,其中:
所述传输门的一端与所述电压输出端口电连接,另一端分别与所述放电模块和所述第二电容电连接,并根据所述切换控制信号而选择性导通和断开;
所述放电模块分别与所述传输门、所述相位反转模块以及所述接地端口电连接;
所述相位反转模块分别与所述控制信号接入端口和所述放电模块电连接;
所述第二电容的两端分别与所述传输门和所述接地端口电连接。
8.如权利要求2或7所述的基准电压供应电路,其特征在于,所述第一电容与所述第二电容的电容量相等。
9.如权利要求7所述的基准电压供应电路,其特征在于,所述放电模块包括第二NMOS晶体管,其中:
所述第二NMOS晶体管的漏极与所述传输门电连接,所述第二NMOS晶体管的栅极与所述相位反转模块电连接,所述第二NMOS晶体管的源极与所述接地端口电连接。
10.如权利要求7所述的基准电压供应电路,其特征在于,所述相位反转模块包括反相器,所述反相器的输入端与所述控制信号接入端口电连接,所述反相器的输出端控制所述传输门与所述放电模块。
11.如权利要求1或3所述的基准电压供应电路,其特征在于,所述稳压模块具有高电压阶段以及电荷共享阶段,所述控制信号接入端口用于接入所述切换控制信号,其中:
当所述切换控制信号为第一状态时,所述稳压模块处于所述高电压阶段;
当所述切换控制信号为第二状态时,所述稳压模块处于所述电荷共享阶段。
12.如权利要求11所述的基准电压供应电路,其特征在于,当所述基准电压供应电路处于所述高电压阶段时,所述分压模块将所述稳压模块充电至高电平,且所述电压调整模块放电至低电平;
当所述基准电压供应电路处于所述电荷共享阶段时,所述稳压模块与所述电压调整模块进行电荷共享,使得所述电压输出端口的电压值为基准电压值。
13.如权利要求12所述的基准电压供应电路,其特征在于, 所述电压调整模块放电至接地。
14.一种基准电压供应方法,其特征在于,包括:
提供稳压分压模块与基准电压快速建立模块,其中所述稳压分压模块具有电源电压接入端口、电压输出端口、控制信号接入端口、分压模块、以及稳压模块,且所述基准电压快速建立模块具有控制信号接入端口与电压调整模块,其中,所述控制信号接入端口用于接入切换控制信号;
利用处于第一状态的所述切换控制信号,使所述稳压分压模块输出一稳定的电源电压,并使所述基准电压快速建立模块与所述稳压分压模块的所述电压输出端口之间电隔离;
利用处于第二状态的所述切换控制信号,使所述基准电压快速建立模块的所述电压调整模块与所述稳压模块并联,而使所述电压输出端口快速建立一个基准电压,并使所述稳压分压模块输出一分压电压作为所述基准电压。
15.如权利要求14所述的基准电压供应方法,其特征在于,所述稳压模块为第一电容,所述电压调整模块为第二电容,所述分压电压等同于所述基准电压,且所述电压调整模块于所述切换控制信号处于第一状态时处于低电平。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010145018.6A CN111338419B (zh) | 2020-03-04 | 2020-03-04 | 基准电压供应电路及其供应方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010145018.6A CN111338419B (zh) | 2020-03-04 | 2020-03-04 | 基准电压供应电路及其供应方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111338419A CN111338419A (zh) | 2020-06-26 |
CN111338419B true CN111338419B (zh) | 2021-05-25 |
Family
ID=71184210
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010145018.6A Active CN111338419B (zh) | 2020-03-04 | 2020-03-04 | 基准电压供应电路及其供应方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111338419B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1159094A (zh) * | 1995-11-08 | 1997-09-10 | 索尼公司 | 内部电源电路 |
CN107908220A (zh) * | 2017-11-30 | 2018-04-13 | 上海华虹宏力半导体制造有限公司 | 一种适用于宽电源电压范围的参考电压产生电路 |
CN108417239A (zh) * | 2017-02-09 | 2018-08-17 | 华大半导体有限公司 | 适用于存储器的电荷泵输出分压电路 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102204388B1 (ko) * | 2014-01-09 | 2021-01-18 | 삼성전자주식회사 | 필터링 특성이 개선된 기준 전압 생성기 |
US10521045B2 (en) * | 2018-02-14 | 2019-12-31 | Microchip Technology Incorporated | Reference noise rejection improvement based on sample and hold circuitry |
-
2020
- 2020-03-04 CN CN202010145018.6A patent/CN111338419B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1159094A (zh) * | 1995-11-08 | 1997-09-10 | 索尼公司 | 内部电源电路 |
CN108417239A (zh) * | 2017-02-09 | 2018-08-17 | 华大半导体有限公司 | 适用于存储器的电荷泵输出分压电路 |
CN107908220A (zh) * | 2017-11-30 | 2018-04-13 | 上海华虹宏力半导体制造有限公司 | 一种适用于宽电源电压范围的参考电压产生电路 |
Also Published As
Publication number | Publication date |
---|---|
CN111338419A (zh) | 2020-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10679710B2 (en) | Semiconductor device | |
US7728641B2 (en) | Apparatus and method for outputting data of semiconductor memory apparatus | |
US4943745A (en) | Delay circuit for semiconductor integrated circuit devices | |
US20160078909A1 (en) | Output buffer circuit with low sub-threshold leakage current | |
KR20000057264A (ko) | 조절가능한 출력 구동 회로 | |
US7570094B2 (en) | Automatic duty cycle correction circuit with programmable duty cycle target | |
KR20000069915A (ko) | 조정 가능한 출력 드라이버 회로 | |
CN112542185B (zh) | 灵敏放大器及其控制方法、存储器读写电路以及存储器 | |
US9443569B2 (en) | Driver for a semiconductor memory and method thereof | |
KR20010006700A (ko) | 반도체 장치 | |
KR101138706B1 (ko) | 반도체 회로 | |
US10659016B2 (en) | Semiconductor device | |
CN111338419B (zh) | 基准电压供应电路及其供应方法 | |
US8692604B2 (en) | Impedance calibration circuit | |
KR20050101863A (ko) | 듀티 비 조정 회로 및 이를 포함하는 메모리 장치 | |
US8716897B2 (en) | Voltage generators having reduced or eliminated cross current | |
US7196572B2 (en) | Integrated circuit for stabilizing a voltage | |
US20180254750A1 (en) | Amplifier circuit | |
US8115532B2 (en) | Linear monotonic delay chain circuit | |
CN111381654B (zh) | 负载探测电路、soc系统、及负载探测电路的配置方法 | |
CN106849922A (zh) | 一种可调延时电路 | |
KR100338928B1 (ko) | 입력 버퍼 회로 | |
US20140111182A1 (en) | Reference voltage generation circuit | |
JP6530226B2 (ja) | 電圧レギュレータ、半導体装置、及び電圧レギュレータの電圧生成方法 | |
EP4198984A1 (en) | Adaptive control circuit of static random access memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |