KR101138706B1 - 반도체 회로 - Google Patents

반도체 회로 Download PDF

Info

Publication number
KR101138706B1
KR101138706B1 KR1020090117230A KR20090117230A KR101138706B1 KR 101138706 B1 KR101138706 B1 KR 101138706B1 KR 1020090117230 A KR1020090117230 A KR 1020090117230A KR 20090117230 A KR20090117230 A KR 20090117230A KR 101138706 B1 KR101138706 B1 KR 101138706B1
Authority
KR
South Korea
Prior art keywords
pad
voltage
signal
response
code
Prior art date
Application number
KR1020090117230A
Other languages
English (en)
Other versions
KR20110060605A (ko
Inventor
김철
이종천
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020090117230A priority Critical patent/KR101138706B1/ko
Priority to CN201010216191.7A priority patent/CN102081954B/zh
Priority to US12/836,544 priority patent/US8159261B2/en
Priority to TW099140048A priority patent/TWI513187B/zh
Publication of KR20110060605A publication Critical patent/KR20110060605A/ko
Application granted granted Critical
Publication of KR101138706B1 publication Critical patent/KR101138706B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

반도체 회로는 패드, 출력단이 상기 패드와 연결되며, 코드 신호에 응답하여 상기 패드의 전압을 조정하도록 구성된 패드 드라이버, 기준 전압과 상기 패드의 전압을 비교하여 비교 신호를 생성하도록 구성된 비교부, 및 상기 비교 신호에 응답하여 상기 코드 신호의 코드 값을 조정하도록 구성된 코드 발생부를 포함한다.
터미네이션, 패드

Description

반도체 회로{SEMICONDUCTOR CIRCUIT}
본 발명은 반도체 회로에 관한 것이다.
반도체 회로의 신호 입/출력 단자 즉, 패드(Pad)의 전압 레벨은 PVT(Process, Voltage, Temperature) 변동에 따라 목표 레벨과 다르게 변할 수 있다.
이는 반도체 회로의 패드, 그리고 이와 연결된 외부 회로의 임피던스가 다르기 때문에 발생되며, 이와 같이 서로의 임피던스가 다를 경우 전송되는 신호의 손실이 발생할 수 있다.
따라서 반도체 회로는 송/수신 신호의 손실을 최소화하기 위해서 패드의 임피던스와 목표 임피던스의 차이를 최소화하는 것이 중요하다.
본 발명의 실시예는 패드, 출력단이 상기 패드와 연결되며, 코드 신호에 응답하여 상기 패드의 전압을 조정하도록 구성된 패드 드라이버, 기준 전압과 상기 패드의 전압을 비교하여 비교 신호를 생성하도록 구성된 비교부, 및 상기 비교 신호에 응답하여 상기 코드 신호의 코드 값을 조정하도록 구성된 코드 발생부를 포함함을 특징으로 한다.
본 발명의 다른 실시예는 패드; 출력단이 상기 패드와 연결되며, 코드 신호에 응답하여 상기 패드의 전압을 조정하도록 구성된 패드 드라이버; 제 1 기준 전압과 상기 패드의 전압을 비교하여 제 1 비교 신호를 생성하도록 구성된 제 1 비교부; 제 2 기준 전압과 상기 패드의 전압을 비교하여 제 2 비교 신호를 생성하도록 구성된 제 2 비교부; 및 상기 제 1 비교 신호에 응답하여 상기 코드 신호의 코드 값을 조정하며, 상기 제 1 비교 신호와 상기 제 2 비교 신호에 응답하여 상기 코드 신호의 코드 값을 고정시키도록 구성된 코드 발생부를 포함함을 특징으로 한다.
본 발명의 또 다른 실시예는 패드; 출력단이 상기 패드와 연결되며, 제어 전압에 응답하여 상기 패드의 전압을 조정하도록 구성된 패드 드라이버; 기준 전압과 상기 패드의 전압을 비교하여 비교 신호를 생성하도록 구성된 비교부; 및 상기 비교 신호에 응답하여 상기 제어 전압의 레벨을 조정하도록 구성된 전압 발생부를 포함함을 특징으로 한다.
본 발명의 또 다른 실시예는 패드; 출력단이 상기 패드와 연결되며, 제어 전압에 응답하여 상기 패드의 전압을 조정하도록 구성된 패드 드라이버; 제 1 기준 전압과 상기 패드의 전압을 비교하여 제 1 비교 신호를 생성하도록 구성된 제 1 비교부; 제 2 기준 전압과 상기 패드의 전압을 비교하여 제 2 비교 신호를 생성하도록 구성된 제 2 비교부; 및 상기 제 1 비교 신호에 응답하여 상기 제어 전압의 레벨을 조정하며, 상기 제 1 비교 신호와 상기 제 2 비교 신호에 응답하여 상기 제어 전압의 레벨을 고정시키도록 구성된 전압 발생부를 포함함을 특징으로 한다.
본 발명의 또 다른 실시예는 기설정된 제 1 코드 신호에 따라 설정된 전압을 패드에 인가하도록 구성된 데이터 출력 드라이버; 및 제 2 코드 신호를 이용하여 상기 패드의 전압과 기준 전압의 차이를 보상하도록 구성된 임피던스 보상부를 포함함을 특징으로 한다.
본 발명의 또 다른 실시예는 기설정된 코드 신호에 따라 설정된 전압을 패드에 인가하도록 구성된 데이터 출력 드라이버; 및 제어 전압를 이용하여 상기 패드의 전압과 기준 전압의 차이를 보상하도록 구성된 임피던스 보상부를 포함함을 특징으로 한다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예들을 보다 상세히 설명하기로 한다.
도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 반도체 회로(100)는 임피던스 조정 블록(110) 및 복수개의 데이터 출력 드라이버(120-1 ~ 120-M)를 포함한다.
복수개의 데이터 출력 드라이버(120-1 ~ 120-M)의 출력단이 신호 입/출력 단 자 즉, 패드(130)와 공통 연결된다.
복수개의 데이터 출력 드라이버(120-1 ~ 120-M)는 동일하게 구성할 수 있으며, 각각 복수개의 트랜지스터를 포함한다.
복수개의 트랜지스터는 제 1 트랜지스터 그룹(MA) 및 제 2 트랜지스터 그룹(MB)을 포함한다.
제 1 트랜지스터 그룹(MA)은 게이트에 데이터(DATA_P1/DATA_N1 ~ DATA_PM/DATA_NM)를 입력 받도록 구성된다.
제 2 트랜지스터 그룹(MB)은 게이트에 제 1 코드 신호(PCODE<0:N>, NCODE<0:N>)를 입력 받으며, 제 1 코드 신호(PCODE<0:N>, NCODE<0:N>)에 따라 제 1 트랜지스터 그룹(MB)에 전원 전압(VDDQ) 또는 접지 전압(VSSQ)을 인가하도록 구성된다.
복수개의 데이터 출력 드라이버(120-1 ~ 120-M)는 제 1 코드 신호(PCODE<0:N>, NCODE<0:N>)에 따라 임피던스가 정해지며, 데이터(DATA_P1/DATA_N1 ~ DATA_PM/DATA_NM)에 상응하는 레벨로 패드(130)를 구동한다.
임피던스 조정 블록(110)은 복수개의 데이터 출력 드라이버(120-1 ~ 120-M와 동일하게 모델링된 드라이버의 출력 전압과 기준 전압이 일치되도록 제 1 코드 신호(PCODE<0:N>, NCODE<0:N>)를 조정하는 동작 즉, ZQ Calibration 동작을 수행한다.
이때 임피던스 조정 블록(110)은 반도체 회로의 초기화 구간에 동작할 수 있다. 즉, 반도체 회로의 초기화 이후 정상 동작 구간에는 제 1 코드 신 호(PCODE<0:N>, NCODE<0:N>)를 조정하지 않는다.
물론, 별도의 명령에 따라 제 1 코드 신호(PCODE<0:N>, NCODE<0:N>)를 조정하는 동작을 수행할 수도 있다.
도 2에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 반도체 회로(101)는 임피던스 조정 블록(110), 복수개의 데이터 출력 드라이버(120-1 ~ 120-M) 및 임피던스 보상부(140)를 포함한다.
임피던스 조정 블록(110) 및 복수개의 데이터 출력 드라이버(120-1 ~ 120-M)는 도 1에 도시된 본 발명의 실시예와 동일하게 구현할 수 있다.
복수개의 데이터 출력 드라이버(120-1 ~ 120-M)의 출력단이 패드(130)와 공통 연결된다.
임피던스 보상부(140)는 패드 드라이버(150), 비교부(160), 코드 발생부(170) 및 제어부(180)를 포함한다.
패드 드라이버(150)는 제어 신호(CTRLP, CTRLN)와 제 2 코드 신호(PCODE2<0:L>, NCODE2<0:L>)에 따라 패드(130)의 임피던스를 조정하도록 구성된다.
패드 드라이버(150)는 패드(130)와 연결되며, 복수개의 데이터 출력 드라이버(120-1 ~ 120-M)와 동일한 형태로 구현할 수 있다.
이때 패드 드라이버(150)를 구성하는 트랜지스터들은 해상도 즉, 단위 임피던스 조정량에 따라 복수개의 데이터 출력 드라이버(120-1 ~ 120-M)를 구성하는 트 랜지스터들과 다른 사이즈 및 다른 수로 설계될 수 있다. 즉, 패드 드라이버(150)의 트랜지스터들은 복수개의 데이터 출력 드라이버(120-1 ~ 120-M)의 트랜지스터들에 비해 상대적으로 작은 사이즈 및 적은 수로 설계될 수 있다.
비교부(160)는 기준 전압(VREF)과 패드 드라이버(150)에 의해 조정된 조정 패드 전압(VPAD_CAL)을 비교하여 비교 신호(CMP)를 생성하도록 구성된다.
이때 기준 전압(VREF)은 예를 들어, 전원 전압(VDDQ)의 절반 즉, VDDQ/2가 될 수 있다.
비교부(160)는 예를 들어, 기준 전압(VREF)에 비해 조정 패드 전압(VPAD_CAL)이 높으면 하이 레벨의 비교 신호(CMP)를 출력하도록 구성할 수 있다.
코드 발생부(170)는 비교 신호(CMP)에 따라 제 2 코드 신호(PCODE2<0:L>, NCODE2<0:L>)를 증가 또는 감소시키도록 구성된다.
코드 발생부(170)는 카운터로 구현할 수 있다.
제어부(180)는 리드/라이트 구분 신호(RD/WT)에 따라 제어 신호(CTRLP, CTRLN)를 생성하도록 구성된다.
이때 리드/라이트 구분 신호(RD/WT)는 반도체 회로의 라이트(write) 동작 구간 즉, 데이터 입력 동작 구간과 리드(read) 동작 구간 즉, 데이터 출력 동작 구간을 구분하는 신호이다. 예를 들어, 리드/라이트 구분 신호(RD/WT)는 반도체 회로의 리드 동작 구간에는 하이 레벨, 라이트 동작 구간에는 로우 레벨일 수 있다.
도 3에 도시된 바와 같이, 제어부(180)는 반도체 회로의 리드 동작 구간과 라이트 동작 구간에 대하여 반대의 위상을 갖는 제어 신호(CTRLP, CTRLN)를 생성하 도록 구성된다.
도 3은 반도체 회로의 리드 동작 구간에는 하이 레벨과 로우 레벨의 제어 신호(CTRLP, CTRLN)를 생성하고, 반도체 회로의 라이트 동작 구간에는 로우 레벨과 하이 레벨의 제어 신호(CTRLP, CTRLN)를 생성하도록 회로를 구성한 예를 든 것이다.
제어부(180)는 복수개의 트리 스테이트 인버터(TIV1, TIV2) 및 복수개의 인버터(IV1 ~ IV3)로 구현할 수 있다.
이와 같이 구성된 본 발명의 다른 실시예에 따른 반도체 회로(101)의 동작을 도 2 및 도 3을 참조하여 설명하면 다음과 같다.
이때 본 발명의 다른 실시예에 따른 반도체 회로(101)가 반도체 메모리에 적용된 예를 들어, 그 동작을 설명하기로 한다.
임피던스 조정 블록(110)에서 생성된 제 1 코드 신호(PCODE<0:N>, NCODE<0:N>)가 복수개의 데이터 출력 드라이버(120-1 ~ 120-M)에 제공된다.
제 1 코드 신호(PCODE<0:N>, NCODE<0:N>)에 따라 복수개의 데이터 출력 드라이버(120-1 ~ 120-M)의 임피던스가 정해진다.
반도체 메모리의 리드 동작 구간 동안, 복수개의 데이터 출력 드라이버(120-1 ~ 120-M)는 데이터(DATA_P1/DATA_N1 ~ DATA_PM/DATA_NM)에 상응하는 레벨로 패드(130)를 구동하여 데이터 출력 동작을 수행한다.
한편, 반도체 메모리의 라이트 동작 구간에는 복수개의 데이터 출력 드라이버(120-1 ~ 120-M)는 패드(130)의 임피던스를 목표 임피던스로 설정하며, 패 드(130)의 전압 레벨을 예를 들어, VDDQ/2로 설정하는 동작을 수행한다.
이때 데이터(DATA_P1/DATA_N1 ~ DATA_PM/DATA_NM)가 하이 레벨과 로우 레벨로 제공된다.
즉, 데이터(DATA_P1)는 하이 레벨로 제공되고, 데이터(DATA_N1)는 로우 레벨로 제공된다. 다른 데이터(DATA_P2/DATA_N2 ~ DATA_PM/DATA_NM)도 동일한 형식으로 제공된다.
따라서 도 1을 참조하면, 복수개의 데이터 출력 드라이버(120-1 ~ 120-M)의 제 1 트랜지스터 그룹(MA)의 모든 트랜지스터들이 턴 온 되어 전원 전압(VDDQ)의 절반에 해당하는 전압 레벨(VDDQ/2)을 패드(130)에 인가하도록 동작한다.
이때 라이트 동작 성능 즉, 데이터 입력 효율을 높이기 위해서는 패드(130)의 전압 레벨을 VDDQ/2로 정확히 일치시키는 것이 중요하다.
그러나 패드(130)와 직접 연결되지 않은 임피던스 조정 블록(110)을 통해 생성된 제 1 코드 신호(PCODE<0:N>, NCODE<0:N>)를 이용하여 패드(130)의 전압 레벨을 조정하기 때문에 실제 패드(130)의 전압 레벨은 목표 전압 레벨(VDDQ/2)과는 차이가 발생할 수 있다.
따라서 임피던스 보상부(140)는 패드(130)의 전압 레벨이 목표 전압 레벨(VDDQ/2)과 실질적으로 동일해질 수 있도록 패드(130)의 전압 레벨을 조정하는 동작을 수행한다.
패드(130)와 직접 연결된 패드 드라이버(150)가 제 2 코드 신호(PCODE2<0:L>, NCODE2<0:L>)에 따라 패드(130)의 전압을 조정한다.
비교부(160)가 기준 전압(VREF)과 패드 드라이버(150)에 의해 조정된 조정 패드 전압(VPAD_CAL)과 기준 전압(VREF)을 비교하여 하이 레벨 또는 로우 레벨의 비교 신호(CMP)를 출력한다.
코드 발생부(170)는 비교 신호(CMP)에 따라 제 2 코드 신호(PCODE2<0:L>, NCODE2<0:L>)의 코드 값을 증가 또는 감소시킨다.
제어부(180)는 리드/라이트 구분 신호(RD/WT)에 따라 라이트 동작 구간 동안 만 패드 드라이버(150)가 패드(130)의 전압 레벨을 조정하는 동작을 수행할 수 있도록 제어 신호(CTRLP, CTRLN)를 생성한다.
즉, 라이트 동작 구간 동안 리드/라이트 구분 신호(RD/WT)는 로우 레벨이다. 따라서 도 3을 참조하면, 제어부(180)는 라이트 동작 구간에 제어 신호(CTRLP, CTRLN)를 로우 레벨과 하이 레벨로 출력한다.
패드 드라이버(150)는 도 1의 데이터 출력 드라이버(120-1)를 모델링한 것으로서, 제 1 트랜지스터 그룹(MA)에 데이터(DATA_P1, DATA_N1)를 대신하여 제어 신호(CTRLP, CTRLN)가 입력된다.
또한 패드 드라이버(150)의 제 2 트랜지스터 그룹(MB)에 제 1 코드 신호(PCODE<0:N>, NCODE<0:N>)를 대신하여 제 2 코드 신호(PCODE2<0:L>, NCODE2<0:L>)가 입력된다.
따라서 패드 드라이버(150)는 라이트 동작 구간 동안 패드(130)의 전압 레벨 변화를 직접적으로 반영하여 조정된 제 2 코드 신호(PCODE2<0:L>, NCODE2<0:L>)에 따라 패드(130)의 전압 레벨을 기준 전압(VREF)과 실질적으로 동일한 레벨로 조정 한다.
한편, 리드 동작 구간 동안 리드/라이트 구분 신호(RD/WT)는 하이 레벨이다. 따라서 도 3을 참조하면, 제어부(180)는 리드 동작 구간에 제어 신호(CTRLP, CTRLN)를 하이 레벨과 로우 레벨로 출력한다.
하이 레벨과 로우 레벨의 제어 신호(CTRLP, CTRLN)에 따라 패드 드라이버(150)의 제 1 트랜지스터 그룹(MA)의 모든 트랜지스터들이 턴 오프 되어 패드(130)와 전기적으로 분리된다.
따라서 리드 동작 구간 동안 패드 드라이버(150)는 패드(130)의 전압 레벨에 영향을 끼치지 않는다.
상술한 바와 같이, 패드 드라이버(150)의 트랜지스터들의 사이즈는 복수개의 데이터 출력 드라이버(120-1 ~ 120-M)의 트랜지스터들의 사이즈에 비해 작게 설계된다.
결국, 임피던스 보상부(140)는 복수개의 데이터 출력 드라이버(120-1 ~ 120-M)에 비해 높은 해상도로 패드(130)의 임피던스를 조정함으로써, 복수개의 데이터 출력 드라이버(120-1 ~ 120-M)에 의해 조정된 패드(130)의 임피던스와 목표 임피던스의 차이를 보상할 수 있다.
도 4에 도시된 바와 같이, 본 발명의 또 다른 실시예에 따른 반도체 회로(102)는 임피던스 조정 블록(110), 복수개의 데이터 출력 드라이버(120-1 ~ 120-M) 및 임피던스 보상부(141)를 포함한다.
임피던스 조정 블록(110) 및 복수개의 데이터 출력 드라이버(120-1 ~ 120-M)는 도 1의 실시예와 동일하게 구현할 수 있다.
임피던스 보상부(141)는 패드 드라이버(151), 비교부(160), 제어부(180) 및 전압 발생부(190)를 포함한다.
이때 비교부(160) 및 제어부(180)는 도 2의 실시예와 동일하게 구현할 수 있다.
전압 발생부(190)는 비교 신호(CMP)에 따라 선형적으로 변하는 제어 전압(VP, VN)을 생성하도록 구성된다.
전압 발생부(190)는 차지 펌프(charge pump)로 구성할 수 있다.
이때 패드 드라이버(151)는 제어 전압(VP, VN)에 따라 트랜지스터의 게이트 레벨을 제어하는 방식으로 구현되므로 도 2의 패드 드라이버(150)에 비해 간소하게 구성할 수 있다.
즉, 도 5에 도시된 바와 같이, 패드 드라이버(151)는 전원 전압(VDDQ) 단자와 접지 전압(VSSQ) 사이에 연결된 복수개의 트랜지스터(M1 ~ M4)를 포함한다.
트랜지스터(M1)에 게이트에 제어 전압(VP)이 인가되고, 트랜지스터(M2)의 게이트에 제어 신호(CTRLP)가 인가되며, 트랜지스터(M3)의 게이트에 제어 신호(CTRLN)가 인가되고, 트랜지스터(M4)의 게이트에 제어 전압(VN)이 인가된다.
트랜지스터(M2)의 드레인과 트랜지스터(M3)의 드레인에 패드(130)가 연결된다.
이와 같이 구성된 본 발명의 또 다른 실시예에 따른 반도체 회로(102)의 동 작을 설명하면 다음과 같다.
이때 임피던스 조정 블록(110)과 복수개의 데이터 출력 드라이버(120-1 ~ 120-M)의 동작은 본 발명의 다른 실시예에 따른 반도체 회로(101)의 동작에서 이미 설명한 바와 같다.
임피던스 보상부(141)는 패드(130)의 전압 레벨과 목표 전압 레벨(VDDQ/2)의 차이가 감소되도록 패드(130)의 전압 레벨을 조정하는 동작을 수행한다.
패드(130)와 직접 연결된 패드 드라이버(151)가 제어 전압(VP, VN)에 따라 패드(130)의 전압을 조정한다.
비교부(160)가 기준 전압(VREF)과 패드 드라이버(151)에 의해 조정된 조정 패드 전압(VPAD_CAL)과 기준 전압(VREF)을 비교하여 하이 레벨 또는 로우 레벨의 비교 신호(CMP)를 출력한다.
전압 발생부(190)는 비교 신호(CMP)에 따라 충/방전을 수행하여 제어 전압(VP, VN)의 레벨을 조정한다.
제어부(180)는 리드/라이트 구분 신호(RD/WT)에 따라 라이트 동작 구간 동안 만 패드 드라이버(150)가 패드(130)의 전압 레벨을 조정하는 동작을 수행할 수 있도록 제어 신호(CTRLP, CTRLN)를 생성한다.
즉, 라이트 동작 구간 동안 리드/라이트 구분 신호(RD/WT)는 로우 레벨이다. 따라서 도 3을 참조하면, 제어부(180)는 라이트 동작 구간에 제어 신호(CTRLP, CTRLN)를 로우 레벨과 하이 레벨로 출력한다.
패드 드라이버(151)는 라이트 동작 구간 동안 패드(130)의 전압 레벨 변화를 직접적으로 반영하여 조정된 제어 전압(VP, VN)에 따라 패드(130)의 전압 레벨을 오차범위 이내에서 기준 전압(VREF)과 실질적으로 동일한 레벨로 조정한다.
한편, 리드 동작 구간 동안 리드/라이트 구분 신호(RD/WT)는 하이 레벨이다. 따라서 도 3을 참조하면, 제어부(180)는 리드 동작 구간에 제어 신호(CTRLP, CTRLN)를 하이 레벨과 로우 레벨로 출력한다.
하이 레벨과 로우 레벨의 제어 신호(CTRLP, CTRLN)에 따라 패드 드라이버(151)의 트랜지스터들(M2, M3)이 턴 오프 되어 패드(130)와 전기적으로 분리된다.
따라서 리드 동작 구간 동안 패드 드라이버(151)는 패드(130)의 전압 레벨에 영향을 끼치지 않는다.
상술한 바와 같이, 패드 드라이버(151)의 트랜지스터들(M1 ~ M3)은 복수개의 데이터 출력 드라이버(120-1 ~ 120-M)의 트랜지스터들의 사이즈에 비해 작게 설계된다.
결국, 임피던스 보상부(141)는 복수개의 데이터 출력 드라이버(120-1 ~ 120-M)와 달리 아날로그 방식으로 패드(130)의 임피던스를 조정함으로써, 복수개의 데이터 출력 드라이버(120-1 ~ 120-M)에 의해 조정된 패드(130)의 임피던스와 목표 임피던스의 차이를 보상할 수 있다.
도 6에 도시된 바와 같이, 본 발명의 또 다른 실시예에 따른 반도체 회로(103)는 임피던스 조정 블록(110), 복수개의 데이터 출력 드라이버(120-1 ~ 120- M) 및 임피던스 보상부(142)를 포함한다.
임피던스 조정 블록(110) 및 복수개의 데이터 출력 드라이버(120-1 ~ 120-M)는 도 1에 도시된 본 발명의 실시예와 동일하게 구현할 수 있다.
임피던스 보상부(142)는 패드 드라이버(150), 제 1 및 제 2 비교부(161, 162), 코드 발생부(171), 낸드 게이트(ND1) 및 제어부(180)를 포함한다.
패드 드라이버(150)는 패드(130)와 연결되며, 도 2와 동일하게 구현할 수 있다.
제어부(180)는 도 3과 동일하게 구현할 수 있다.
제 1 비교부(161)는 제 1 기준 전압(VREF1)과 패드 드라이버(150)에 의해 조정된 조정 패드 전압(VPAD_CAL)을 비교하여 제 1 비교 신호(CMP1)를 생성하도록 구성된다.
제 2 비교부(162)는 제 2 기준 전압(VREF2)과 조정 패드 전압(VPAD_CAL)을 비교하여 제 2 비교 신호(CMP2)를 생성하도록 구성된다.
이때 제 1 기준 전압(VREF1)은 VDDQ/2 보다 높게 그리고 제 2 기준 전압(VREF2)은 VDDQ/2 보다 낮게 정해지거나, 그 반대의 경우도 가능하다. 또한 제 1 기준 전압(VREF1) 및 제 2 기준 전압(VREF2) 각각과 VDDQ/2의 차이는 회로 설계에 따라 달라질 수 있다.
제 1 및 제 2 비교부(161, 162)는 예를 들어, 조정 패드 전압(VPAD_CAL)이 제 1 기준 전압(VREF1)과 제 2 기준 전압(VREF2)의 사이의 레벨이면, 공통적으로 하이 레벨 또는 로우 레벨의 제 1 및 제 2 비교 신호(CMP1, CMP2)를 출력하도록 구 성될 수 있다.
코드 발생부(170)는 카운터로 구현할 수 있다.
코드 발생부(171)는 제 1 비교 신호(CMP1)에 따라 제 2 코드 신호(PCODE2<0:L>, NCODE2<0:L>)를 증가 또는 감소시키도록 구성된다.
또한 코드 발생부(171)는 제 1 및 제 2 비교 신호(CMP1, CMP2)가 동일한 레벨, 예를 들어, 하이 레벨인 경우 낸드 게이트(ND1)에서 생성된 로우 레벨 신호에 따라 제 2 코드 신호(PCODE2<0:L>, NCODE2<0:L>)의 코드 값을 고정시키도록 구성된다.
이때 제 1 기준 전압(VREF1)과 조정 패드 전압(VPAD_CAL)을 이상적으로 일치시키는 것은 거의 불가능하므로 제 1 비교 신호(CMP1)는 하이 레벨과 로우 레벨을 반복하게 된다.
따라서 본 발명의 또 다른 실시예에 따른 반도체 회로(103)는 조정 패드 전압(VPAD_CAL)이 실질적으로 VDDQ/2와 동일한 레벨 즉, 제 1 기준 전압(VREF1)과 제 2 기준 전압(VREF2)의 사이에 해당하는 레벨이 되면 코드 발생부(171)의 제 2 코드 신호(PCODE2<0:L>, NCODE2<0:L>) 조정 동작을 중지시키도록 임피던스 보상부(142)를 구성 한 것이다.
이와 같이 구성된 본 발명의 또 다른 실시예에 따른 반도체 회로(103)의 동작을 설명하면 다음과 같다.
이때 임피던스 조정 블록(110)과 복수개의 데이터 출력 드라이버(120-1 ~ 120-M)의 동작은 본 발명의 다른 실시예에 따른 반도체 회로(101)의 동작에서 이미 설명한 바와 같다.
임피던스 보상부(142)는 패드(130)의 전압 레벨이 목표 전압 레벨(VDDQ/2)과 실질적으로 동일해질 수 있도록 패드(130)의 전압 레벨을 조정하는 동작을 수행한다.
패드(130)와 직접 연결된 패드 드라이버(150)가 제 2 코드 신호(PCODE2<0:L>, NCODE2<0:L>)에 따라 패드(130)의 전압을 조정한다.
제 1 비교부(161)가 제 1 기준 전압(VREF1)과 조정 패드 전압(VPAD_CAL)을 비교하여 하이 레벨 또는 로우 레벨의 제 1 비교 신호(CMP1)를 출력한다.
코드 발생부(171)는 제 1 비교 신호(CMP1)에 따라 제 2 코드 신호(PCODE2<0:L>, NCODE2<0:L>)의 코드 값을 증가 또는 감소시킨다.
한편, 조정 패드 전압(VPAD_CAL)이 실질적으로 VDDQ/2와 동일한 레벨 즉, 제 1 기준 전압(VREF)과 제 2 기준 전압(VREF2)의 사이에 해당하는 레벨이 되면 제 1 비교 신호(CMP1)와 제 2 비교 신호(CMP2)가 모두 하이 레벨이 된다.
제 1 비교 신호(CMP1)와 제 2 비교 신호(CMP2)가 모두 하이 레벨이므로 낸드 게이트(ND1)가 로우 레벨의 신호를 출력한다.
코드 발생부(171)는 낸드 게이트(ND1)에서 출력된 로우 레벨의 신호에 따라 제 2 코드 신호(PCODE2<0:L>, NCODE2<0:L>)를 현재의 코드 값으로 고정시킨다.
제 2 코드 신호(PCODE2<0:L>, NCODE2<0:L>)가 고정되므로 패드 드라이버(150)에 의한 전류 소모량이 감소한다.
제어부(180)는 리드/라이트 구분 신호(RD/WT)에 따라 라이트 동작 구간 동안 만 패드 드라이버(150)가 패드(130)의 전압 레벨을 조정하는 동작을 수행할 수 있도록 제어 신호(CTRLP, CTRLN)를 생성한다.
즉, 라이트 동작 구간 동안 리드/라이트 구분 신호(RD/WT)는 로우 레벨이다. 따라서 도 3을 참조하면, 제어부(180)는 라이트 동작 구간에 제어 신호(CTRLP, CTRLN)를 로우 레벨과 하이 레벨로 출력한다.
패드 드라이버(150)는 도 1의 데이터 출력 드라이버(120-1)를 모델링한 것으로서, 제 1 트랜지스터 그룹(MA)에 데이터(DATA_P1, DATA_N1)를 대신하여 제어 신호(CTRLP, CTRLN)가 입력된다.
또한 패드 드라이버(150)의 제 2 트랜지스터 그룹(MB)에 제 1 코드 신호(PCODE<0:N>, NCODE<0:N>)를 대신하여 제 2 코드 신호(PCODE2<0:L>, NCODE2<0:L>)가 입력된다.
따라서 패드 드라이버(150)는 라이트 동작 구간 동안 패드(130)의 전압 레벨 변화를 직접적으로 반영하여 조정된 제 2 코드 신호(PCODE2<0:L>, NCODE2<0:L>)에 따라 패드(130)의 전압 레벨을 오차범위 이내에서 VDDQ/2와 실질적으로 동일한 레벨로 조정한다.
한편, 리드 동작 구간 동안 리드/라이트 구분 신호(RD/WT)는 하이 레벨이다. 따라서 도 3을 참조하면, 제어부(180)는 리드 동작 구간에 제어 신호(CTRLP, CTRLN)를 하이 레벨과 로우 레벨로 출력한다.
하이 레벨과 로우 레벨의 제어 신호(CTRLP, CTRLN)에 따라 패드 드라이버(150)의 제 1 트랜지스터 그룹(MA)의 모든 트랜지스터들이 턴 오프 되어 패 드(130)와 전기적으로 분리된다.
따라서 리드 동작 구간 동안 패드 드라이버(150)는 패드(130)의 전압 레벨에 영향을 끼치지 않는다.
결국, 임피던스 보상부(142)는 복수개의 데이터 출력 드라이버(120-1 ~ 120-M)에 비해 높은 해상도로 패드(130)의 임피던스를 조정함으로써, 복수개의 데이터 출력 드라이버(120-1 ~ 120-M)에 의해 조정된 패드(130)의 임피던스와 목표 임피던스의 차이를 보상할 수 있다.
또한 본 발명의 또 다른 실시예에 따른 반도체 회로(103)는 낸드 게이트(ND1)의 출력이 로우 레벨이 되거나, 제어 신호(CTRLP, CTRLN)가 하이 레벨과 로우 레벨이 되는 두 가지 조건 중에서 하나만 만족해도 패드 드라이버(150)의 전류 패스가 차단되어 전류 소모량을 감소시킬 수 있다.
도 7에 도시된 바와 같이, 본 발명의 또 다른 실시예에 따른 반도체 회로(104)는 임피던스 조정 블록(110), 복수개의 데이터 출력 드라이버(120-1 ~ 120-M) 및 임피던스 보상부(143)를 포함한다.
임피던스 조정 블록(110) 및 복수개의 데이터 출력 드라이버(120-1 ~ 120-M)는 도 1에 도시된 본 발명의 실시예와 동일하게 구현할 수 있다.
임피던스 보상부(143)는 패드 드라이버(151), 제 1 및 제 2 비교부(161, 162), 전압 발생부(191), 낸드 게이트(ND1) 및 제어부(180)를 포함한다.
패드 드라이버(151)는 도 5와 동일하게 구현할 수 있다.
제어부(180)는 도 3과 동일하게 구현할 수 있다.
제 1 비교부(161) 및 제 2 비교부(162)는 도 6과 동일하게 구현할 수 있다.
이때 제 1 기준 전압(VREF1)은 VDDQ/2 보다 높게 그리고 제 2 기준 전압(VREF2)은 VDDQ/2 보다 낮게 정해지거나, 그 반대의 경우도 가능하다. 또한 제 1 기준 전압(VREF1) 및 제 2 기준 전압(VREF2) 각각과 VDDQ/2의 차이는 회로 설계에 따라 달라질 수 있다.
제 1 및 제 2 비교부(161, 162)는 예를 들어, 조정 패드 전압(VPAD_CAL)이 제 1 기준 전압(VREF1)과 제 2 기준 전압(VREF2)의 사이의 레벨이면, 공통적으로 하이 레벨 또는 로우 레벨의 제 1 및 제 2 비교 신호(CMP1, CMP2)를 출력하도록 구성될 수 있다.
전압 발생부(191)는 차지 펌프(charge pump)로 구성할 수 있다.
전압 발생부(191)는 제 1 비교 신호(CMP1)에 따라 선형적으로 변하는 제어 전압(VP, VN)을 생성하도록 구성된다.
또한 전압 발생부(191)는 제 1 및 제 2 비교 신호(CMP1, CMP2)가 동일한 레벨, 예를 들어, 하이 레벨인 경우 낸드 게이트(ND1)에서 생성된 로우 레벨 신호에 따라 충/방전 경로를 차단하여 제어 전압(VP, VN)의 레벨을 유지시키도록 구성된다.
이때 제 1 기준 전압(VREF1)과 조정 패드 전압(VPAD_CAL)을 이상적으로 일치시키는 것은 거의 불가능하므로 제 1 비교 신호(CMP1)는 하이 레벨과 로우 레벨을 반복하게 된다.
따라서 본 발명의 또 다른 실시예에 따른 반도체 회로(104)는 조정 패드 전압(VPAD_CAL)이 실질적으로 VDDQ/2와 동일한 레벨 즉, 제 1 기준 전압(VREF1)과 제 2 기준 전압(VREF2)의 사이에 해당하는 레벨이 되면 전압 발생부(191)의 제어 전압(VP, VN)의 레벨 변화를 중지시키도록 임피던스 보상부(143)를 구성 한 것이다.
이와 같이 구성된 본 발명의 또 다른 실시예에 따른 반도체 회로(104)의 동작을 설명하면 다음과 같다.
이때 임피던스 조정 블록(110)과 복수개의 데이터 출력 드라이버(120-1 ~ 120-M)의 동작은 본 발명의 다른 실시예에 따른 반도체 회로(101)의 동작에서 이미 설명한 바와 같다.
임피던스 보상부(143)는 패드(130)의 전압 레벨이 목표 전압 레벨(VDDQ/2)과 실질적으로 동일해질 수 있도록 패드(130)의 전압 레벨을 조정하는 동작을 수행한다.
패드(130)와 직접 연결된 패드 드라이버(151)가 제어 전압(VP, VN)에 따라 패드(130)의 전압을 조정한다.
제 1 비교부(161)가 제 1 기준 전압(VREF1)과 조정 패드 전압(VPAD_CAL)을 비교하여 하이 레벨 또는 로우 레벨의 제 1 비교 신호(CMP1)를 출력한다.
전압 발생부(191)는 제 1 비교 신호(CMP1)에 따라 제어 전압(VP, VN)의 레벨을 증가 또는 감소시킨다.
한편, 조정 패드 전압(VPAD_CAL)이 실질적으로 VDDQ/2와 동일한 레벨 즉, 제 1 기준 전압(VREF1)과 제 2 기준 전압(VREF2)의 사이에 해당하는 레벨이 되면 제 1 비교 신호(CMP1)와 제 2 비교 신호(CMP2)가 모두 하이 레벨이 된다.
제 1 비교 신호(CMP1)와 제 2 비교 신호(CMP2)가 모두 하이 레벨이므로 낸드 게이트(ND1)가 로우 레벨의 신호를 출력한다.
전압 발생부(191)는 낸드 게이트(ND1)에서 출력된 로우 레벨의 신호에 따라 제어 전압(VP, VN)을 현재의 레벨로 고정시킨다.
제어 전압(VP, VN)의 레벨 변화가 중지되므로 패드 드라이버(151)에 의한 전류 소모량이 감소한다.
제어부(180)는 리드/라이트 구분 신호(RD/WT)에 따라 라이트 동작 구간 동안 만 패드 드라이버(150)가 패드(130)의 전압 레벨을 조정하는 동작을 수행할 수 있도록 제어 신호(CTRLP, CTRLN)를 생성한다.
즉, 라이트 동작 구간 동안 리드/라이트 구분 신호(RD/WT)는 로우 레벨이다. 따라서 도 3을 참조하면, 제어부(180)는 라이트 동작 구간에 제어 신호(CTRLP, CTRLN)를 로우 레벨과 하이 레벨로 출력한다.
따라서 패드 드라이버(150)는 라이트 동작 구간 동안 패드(130)의 전압 레벨 변화를 직접적으로 반영하여 조정된 제 2 코드 신호(PCODE2<0:L>, NCODE2<0:L>)에 따라 패드(130)의 전압 레벨을 오차범위 이내에서 VDDQ/2와 실질적으로 동일한 레벨로 조정한다.
한편, 리드 동작 구간 동안 리드/라이트 구분 신호(RD/WT)는 하이 레벨이다. 따라서 도 3을 참조하면, 제어부(180)는 리드 동작 구간에 제어 신호(CTRLP, CTRLN)를 하이 레벨과 로우 레벨로 출력한다.
하이 레벨과 로우 레벨의 제어 신호(CTRLP, CTRLN)에 따라 패드 드라이버(150)의 제 1 트랜지스터 그룹(MA)의 모든 트랜지스터들이 턴 오프 되어 패드(130)와 전기적으로 분리된다.
따라서 리드 동작 구간 동안 패드 드라이버(150)는 패드(130)의 전압 레벨에 영향을 끼치지 않는다.
결국, 임피던스 보상부(143)는 복수개의 데이터 출력 드라이버(120-1 ~ 120-M)와 달리 아날로그 방식으로 패드(130)의 임피던스를 조정함으로써, 복수개의 데이터 출력 드라이버(120-1 ~ 120-M)에 의해 조정된 패드(130)의 임피던스와 목표 임피던스의 차이를 보상할 수 있다.
또한 본 발명의 또 다른 실시예에 따른 반도체 회로(104)는 낸드 게이트(ND1)의 출력이 로우 레벨이 되거나, 제어 신호(CTRLP, CTRLN)가 하이 레벨과 로우 레벨이 되는 두 가지 조건 중에서 하나만 만족해도 패드 드라이버(151)의 전류 패스가 차단되어 전류 소모량을 감소시킬 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 본 발명의 실시예에 따른 반도체 회로(100)의 블록도,
도 2는 본 발명의 다른 실시예에 따른 반도체 회로(101)의 블록도,
도 3은 도 2의 제어부(180)의 회로도,
도 4는 본 발명의 또 다른 실시예에 따른 반도체 회로(102)의 블록도,
도 5는 도 4의 패드 드라이버((151)의 회로도,
도 6은 본 발명의 또 다른 실시예에 따른 반도체 회로(103)의 블록도,
도 7은 본 발명의 또 다른 실시예에 따른 반도체 회로(104)의 블록도이다.

Claims (42)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 패드;
    출력단이 상기 패드와 연결되며, 코드 신호에 응답하여 상기 패드의 전압을 조정하도록 구성된 패드 드라이버;
    제 1 기준 전압과 상기 패드의 전압을 비교하여 제 1 비교 신호를 생성하도록 구성된 제 1 비교부;
    제 2 기준 전압과 상기 패드의 전압을 비교하여 제 2 비교 신호를 생성하도록 구성된 제 2 비교부; 및
    상기 제 1 비교 신호에 응답하여 상기 코드 신호의 코드 값을 조정하며, 상기 제 1 비교 신호와 상기 제 2 비교 신호에 응답하여 상기 코드 신호의 코드 값을 고정시키도록 구성된 코드 발생부를 포함하는 반도체 회로.
  6. 제 5 항에 있어서,
    상기 패드 드라이버는
    제어 신호에 응답하여 상기 패드와 전기적으로 분리되도록 구성되는 반도체 회로.
  7. 제 6 항에 있어서,
    반도체 회로의 라이트 동작 구간을 판별하여 상기 제어 신호를 생성하도록 구성된 제어부를 더 포함하는 반도체 회로.
  8. 제 5 항에 있어서,
    상기 코드 발생부는
    상기 패드 전압이 상기 제 1 기준 전압과 상기 제 2 기준 전압의 사이에 해당하는 레벨인 경우 생성된 상기 제 1 비교 신호와 상기 제 2 비교 신호에 응답하여 상기 코드 신호의 코드 값을 고정시키도록 구성되는 반도체 회로.
  9. 제 5 항에 있어서,
    상기 코드 발생부는 카운터를 포함하는 반도체 회로.
  10. 패드;
    출력단이 상기 패드와 연결되며, 제어 전압에 응답하여 상기 패드의 전압을 조정하도록 구성된 패드 드라이버;
    기준 전압과 상기 패드의 전압을 비교하여 비교 신호를 생성하도록 구성된 비교부;
    상기 비교 신호에 응답하여 상기 제어 전압의 레벨을 조정하도록 구성된 전압 발생부;
    코드 신호에 따라 정해진 임피던스를 상기 패드에 제공하도록 구성된 데이터 출력 드라이버, 및
    상기 데이터 출력 드라이버와 동일하게 모델링된 드라이버의 출력 전압과 기준 전압이 일치되도록 상기 코드 신호를 조정하도록 구성된 임피던스 조정 블록을 포함하는 반도체 회로.
  11. 삭제
  12. 제 10 항에 있어서,
    반도체 회로의 라이트 동작 구간 동안 상기 패드와 상기 패드 드라이버를 전기적으로 분리시키기 위한 제어 신호를 생성하도록 구성된 제어부를 더 포함하는 반도체 회로.
  13. 제 10 항에 있어서,
    상기 전압 발생부는 차지 펌프를 포함하는 반도체 회로.
  14. 패드;
    출력단이 상기 패드와 연결되며, 제어 전압에 응답하여 상기 패드의 전압을 조정하도록 구성된 패드 드라이버;
    제 1 기준 전압과 상기 패드의 전압을 비교하여 제 1 비교 신호를 생성하도록 구성된 제 1 비교부;
    제 2 기준 전압과 상기 패드의 전압을 비교하여 제 2 비교 신호를 생성하도록 구성된 제 2 비교부; 및
    상기 제 1 비교 신호에 응답하여 상기 제어 전압의 레벨을 조정하며, 상기 제 1 비교 신호와 상기 제 2 비교 신호에 응답하여 상기 제어 전압의 레벨을 고정 시키도록 구성된 전압 발생부를 포함하는 반도체 회로.
  15. 제 14 항에 있어서,
    상기 패드 드라이버는
    제어 신호에 응답하여 상기 패드와 전기적으로 분리되도록 구성되는 반도체 회로.
  16. 제 15 항에 있어서,
    반도체 회로의 라이트 동작 구간을 판별하여 상기 제어 신호를 생성하도록 구성된 제어부를 더 포함하는 반도체 회로.
  17. 제 14 항에 있어서,
    상기 전압 발생부는
    상기 패드 전압이 상기 제 1 기준 전압과 상기 제 2 기준 전압의 사이에 해당하는 레벨인 경우 생성된 상기 제 1 비교 신호와 상기 제 2 비교 신호에 응답하여 상기 제어 전압의 레벨을 고정시키도록 구성되는 반도체 회로.
  18. 제 14 항에 있어서,
    상기 전압 발생부는 차지 펌프를 포함하는 반도체 회로.
  19. 기설정된 제 1 코드 신호에 따라 설정된 전압을 패드에 인가하도록 구성된 데이터 출력 드라이버; 및
    제 2 코드 신호를 이용하여 상기 패드의 전압과 기준 전압의 차이를 보상하도록 구성된 임피던스 보상부를 포함하며,
    상기 임피던스 보상부는
    출력단이 상기 패드와 연결되며, 상기 제 2 코드 신호에 응답하여 상기 패드의 전압을 조정하도록 구성된 패드 드라이버,
    제 1 기준 전압과 상기 패드의 전압을 비교하여 제 1 비교 신호를 생성하도록 구성된 제 1 비교부,
    제 2 기준 전압과 상기 패드의 전압을 비교하여 제 2 비교 신호를 생성하도록 구성된 제 2 비교부, 및
    상기 제 1 비교 신호에 응답하여 상기 제 2 코드 신호의 코드 값을 조정하며, 상기 제 1 비교 신호와 상기 제 2 비교 신호에 응답하여 상기 제 2 코드 신호의 코드 값을 고정시키도록 구성된 코드 발생부를 포함하는 반도체 회로.
  20. 제 19 항에 있어서,
    상기 데이터 출력 드라이버는
    반도체 회로의 라이트 동작 구간 동안 상기 제 1 코드 신호에 따라 설정된 전압을 상기 패드에 인가하도록 구성된 반도체 회로.
  21. 제 19 항에 있어서,
    상기 임피던스 보상부는
    출력단이 상기 패드와 연결되며, 상기 제 2 코드 신호에 응답하여 상기 패드의 전압을 조정하도록 구성된 패드 드라이버,
    상기 기준 전압과 상기 패드의 전압을 비교하여 비교 신호를 생성하도록 구성된 비교부, 및
    상기 비교 신호에 응답하여 상기 제 2 코드 신호의 코드 값을 조정하도록 구성된 코드 발생부를 포함하는 반도체 회로.
  22. 제 19 항에 있어서,
    상기 데이터 출력 드라이버와 동일하게 모델링된 드라이버의 출력 전압과 기준 전압이 일치되도록 상기 제 1 코드 신호를 조정하도록 구성된 임피던스 조정 블록을 더 포함하는 반도체 회로.
  23. 제 21 항에 있어서,
    상기 임피던스 보상부는
    반도체 회로의 라이트 동작 구간 동안 상기 패드와 상기 패드 드라이버를 전기적으로 분리시키기 위한 제어 신호를 생성하도록 구성된 제어부를 더 포함하는 반도체 회로.
  24. 삭제
  25. 제 19 항에 있어서,
    상기 패드 드라이버는
    제어 신호에 응답하여 상기 패드와 전기적으로 분리되도록 구성되는 반도체 회로.
  26. 제 25 항에 있어서,
    상기 임피던스 보상부는
    반도체 회로의 라이트 동작 구간을 판별하여 상기 제어 신호를 생성하도록 구성된 제어부를 더 포함하는 반도체 회로.
  27. 제 19 항에 있어서,
    상기 코드 발생부는
    상기 패드의 전압이 상기 제 1 기준 전압과 상기 제 2 기준 전압의 사이에 해당하는 레벨인 경우 생성된 상기 제 1 비교 신호와 상기 제 2 비교 신호에 응답하여 상기 제 2 코드 신호의 코드 값을 고정시키도록 구성되는 반도체 회로.
  28. 기설정된 코드 신호에 따라 설정된 전압을 패드에 인가하도록 구성된 데이터 출력 드라이버; 및
    제어 전압를 이용하여 상기 패드의 전압과 기준 전압의 차이를 보상하도록 구성된 임피던스 보상부를 포함하며,
    상기 임피던스 보상부는
    출력단이 상기 패드와 연결되며, 제어 전압에 응답하여 상기 패드의 전압을 조정하도록 구성된 패드 드라이버;
    제 1 기준 전압과 상기 패드의 전압을 비교하여 제 1 비교 신호를 생성하도록 구성된 제 1 비교부;
    제 2 기준 전압과 상기 패드의 전압을 비교하여 제 2 비교 신호를 생성하도록 구성된 제 2 비교부; 및
    상기 제 1 비교 신호에 응답하여 상기 제어 전압의 레벨을 조정하며, 상기 제 1 비교 신호와 상기 제 2 비교 신호에 응답하여 상기 제어 전압의 레벨을 고정시키도록 구성된 전압 발생부를 포함하는 반도체 회로.
  29. 제 28 항에 있어서,
    상기 데이터 출력 드라이버는
    반도체 회로의 라이트 동작 구간 동안 상기 코드 신호에 따라 설정된 전압을 상기 패드에 인가하도록 구성된 반도체 회로.
  30. 삭제
  31. 제 28 항에 있어서,
    상기 데이터 출력 드라이버와 동일하게 모델링된 드라이버의 출력 전압과 기준 전압이 일치되도록 상기 코드 신호를 조정하도록 구성된 임피던스 조정 블록을 더 포함하는 반도체 회로.
  32. 삭제
  33. 삭제
  34. 제 28 항에 있어서,
    상기 패드 드라이버는
    제어 신호에 응답하여 상기 패드와 전기적으로 분리되도록 구성되는 반도체 회로.
  35. 제 34 항에 있어서,
    상기 임피던스 보상부는
    반도체 회로의 라이트 동작 구간을 판별하여 상기 제어 신호를 생성하도록 구성된 제어부를 더 포함하는 반도체 회로.
  36. 제 28 항에 있어서,
    상기 전압 발생부는
    상기 패드 전압이 상기 제 1 기준 전압과 상기 제 2 기준 전압의 사이에 해당하는 레벨인 경우 생성된 상기 제 1 비교 신호와 상기 제 2 비교 신호에 응답하여 상기 제어 전압의 레벨을 고정시키도록 구성되는 반도체 회로.
  37. 패드;
    각각의 출력단이 상기 패드와 연결되며, 반도체 회로의 데이터 라이트 동작 구간 동안 설정 전압을 상기 패드에 인가하도록 구성된 하나 또는 그 이상의 데이터 출력 드라이버;
    상기 패드와 연결되며, 상기 데이터 라이트 동작 구간 동안 상기 패드의 전압과 기준 전압과의 차이를 보상하도록 구성된 임피던스 보상부; 및
    상기 데이터 출력 드라이버와 동일하게 모델링된 드라이버의 출력 전압과 기준 전압이 일치되도록 상기 설정 전압을 조정하도록 구성된 임피던스 조정 블록을 포함하는 반도체 회로.
  38. 제 37 항에 있어서,
    상기 임피던스 보상부는
    출력단이 상기 패드와 연결되며, 코드 신호에 응답하여 상기 패드의 전압을 조정하고 제어 신호에 응답하여 상기 패드와 전기적으로 분리되도록 구성된 패드 드라이버,
    상기 기준 전압과 상기 패드의 전압을 비교하여 비교 신호를 생성하도록 구성된 비교부,
    상기 비교 신호에 응답하여 상기 코드 신호의 코드 값을 조정하도록 구성된 코드 발생부, 및
    상기 데이터 라이트 동작 구간을 판별하여 상기 제어 신호를 생성하도록 구성된 제어부를 포함하는 반도체 회로.
  39. 제 37 항에 있어서,
    상기 임피던스 보상부는
    출력단이 상기 패드와 연결되며, 코드 신호에 응답하여 상기 패드의 전압을 조정하고 제어 신호에 응답하여 상기 패드와 전기적으로 분리되도록 구성된 패드 드라이버,
    제 1 기준 전압과 상기 패드의 전압을 비교하여 제 1 비교 신호를 생성하도 록 구성된 제 1 비교부,
    제 2 기준 전압과 상기 패드의 전압을 비교하여 제 2 비교 신호를 생성하도록 구성된 제 2 비교부,
    상기 제 1 비교 신호에 응답하여 상기 코드 신호의 코드 값을 조정하며, 상기 제 1 비교 신호와 상기 제 2 비교 신호에 응답하여 상기 코드 신호의 코드 값을 고정시키도록 구성된 코드 발생부, 및
    상기 데이터 라이트 동작 구간을 판별하여 상기 제어 신호를 생성하도록 구성된 제어부를 포함하는 반도체 회로.
  40. 제 37 항에 있어서,
    상기 임피던스 보상부는
    출력단이 상기 패드와 연결되며, 제어 전압에 응답하여 상기 패드의 전압을 조정하고 제어 신호에 응답하여 상기 패드와 전기적으로 분리되도록 구성된 패드 드라이버,
    상기 기준 전압과 상기 패드의 전압을 비교하여 비교 신호를 생성하도록 구성된 비교부,
    상기 비교 신호에 응답하여 상기 제어 전압의 레벨을 조정하도록 구성된 전압 발생부, 및
    상기 데이터 라이트 동작 구간을 판별하여 상기 제어 신호를 생성하도록 구성된 제어부를 포함하는 반도체 회로.
  41. 제 37 항에 있어서,
    상기 임피던스 보상부는
    출력단이 상기 패드와 연결되며, 제어 전압에 응답하여 상기 패드의 전압을 조정하고 제어 신호에 응답하여 상기 패드와 전기적으로 분리되도록 구성된 패드 드라이버,
    제 1 기준 전압과 상기 패드의 전압을 비교하여 제 1 비교 신호를 생성하도록 구성된 제 1 비교부,
    제 2 기준 전압과 상기 패드의 전압을 비교하여 제 2 비교 신호를 생성하도록 구성된 제 2 비교부,
    상기 제 1 비교 신호에 응답하여 상기 제어 전압의 레벨을 조정하며, 상기 제 1 비교 신호와 상기 제 2 비교 신호에 응답하여 상기 제어 전압의 레벨을 고정시키도록 구성된 코드 발생부, 및
    상기 데이터 라이트 동작 구간을 판별하여 상기 제어 신호를 생성하도록 구성된 제어부를 포함하는 반도체 회로.
  42. 삭제
KR1020090117230A 2009-11-30 2009-11-30 반도체 회로 KR101138706B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020090117230A KR101138706B1 (ko) 2009-11-30 2009-11-30 반도체 회로
CN201010216191.7A CN102081954B (zh) 2009-11-30 2010-07-02 半导体电路
US12/836,544 US8159261B2 (en) 2009-11-30 2010-07-14 Semiconductor circuit
TW099140048A TWI513187B (zh) 2009-11-30 2010-11-19 半導體電路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090117230A KR101138706B1 (ko) 2009-11-30 2009-11-30 반도체 회로

Publications (2)

Publication Number Publication Date
KR20110060605A KR20110060605A (ko) 2011-06-08
KR101138706B1 true KR101138706B1 (ko) 2012-04-20

Family

ID=44068396

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090117230A KR101138706B1 (ko) 2009-11-30 2009-11-30 반도체 회로

Country Status (4)

Country Link
US (1) US8159261B2 (ko)
KR (1) KR101138706B1 (ko)
CN (1) CN102081954B (ko)
TW (1) TWI513187B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130120020A1 (en) * 2011-11-11 2013-05-16 Qualcomm Incorporated Adaptive output swing driver
US8754677B2 (en) 2012-10-01 2014-06-17 Qualcomm Incorporated System and method of implementing input/output drivers with low voltage devices
KR102010091B1 (ko) * 2012-12-20 2019-08-12 에스케이하이닉스 주식회사 내부전압 생성회로
US9704591B2 (en) 2014-12-17 2017-07-11 Sandisk Technologies Llc Temperature independent reference current generation for calibration
US9614529B1 (en) 2016-02-01 2017-04-04 Qualcomm Incorporated Input/output (I/O) driver implementing dynamic gate biasing of buffer transistors
CN105976748A (zh) * 2016-07-01 2016-09-28 武汉华星光电技术有限公司 显示面板驱动装置及显示装置
CN116758965B (zh) * 2023-08-18 2023-11-03 浙江力积存储科技有限公司 Zq校准方法、校准电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100681881B1 (ko) * 2006-04-06 2007-02-15 주식회사 하이닉스반도체 반도체 메모리의 온 다이 터미네이션 장치 및 방법
KR100805696B1 (ko) * 2005-09-29 2008-02-21 주식회사 하이닉스반도체 반도체 메모리 장치

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6181157B1 (en) * 1997-11-10 2001-01-30 Lsi Logic Corporation Resistor mirror
US6836142B2 (en) * 2002-07-12 2004-12-28 Xilinx, Inc. Asymmetric bidirectional bus implemented using an I/O device with a digitally controlled impedance
US6963218B1 (en) * 2002-08-09 2005-11-08 Xilinx, Inc. Bi-directional interface and communication link
KR100487138B1 (ko) * 2003-04-30 2005-05-04 주식회사 하이닉스반도체 입/출력 드라이버
KR100610007B1 (ko) * 2004-06-14 2006-08-08 삼성전자주식회사 임피던스 랜지 시프팅 기능을 갖는 반도체 장치의프로그래머블 임피던스 콘트롤 회로 및 그에 따른임피던스 랜지 시프팅 방법
KR100642008B1 (ko) * 2004-06-28 2006-11-02 삼성전자주식회사 임피던스 제어회로 및 임피던스 제어방법
KR100673694B1 (ko) * 2005-10-10 2007-01-24 주식회사 하이닉스반도체 저전력 소비형 칼럼 디코더를 가지는 반도체 메모리 장치및 그 리드 동작 방법
JP4879555B2 (ja) 2005-10-24 2012-02-22 エルピーダメモリ株式会社 Ｄｌｌ回路及びこれらを備えた半導体装置
JP4916699B2 (ja) 2005-10-25 2012-04-18 エルピーダメモリ株式会社 Ｚｑキャリブレーション回路及びこれを備えた半導体装置
US7528626B2 (en) 2006-06-30 2009-05-05 Hynix Semiconductor Inc. Semiconductor memory device with ZQ calibration circuit
US7417452B1 (en) * 2006-08-05 2008-08-26 Altera Corporation Techniques for providing adjustable on-chip termination impedance
US7423450B2 (en) * 2006-08-22 2008-09-09 Altera Corporation Techniques for providing calibrated on-chip termination impedance
US7902875B2 (en) * 2006-11-03 2011-03-08 Micron Technology, Inc. Output slew rate control
US7459930B2 (en) * 2006-11-14 2008-12-02 Micron Technology, Inc. Digital calibration circuits, devices and systems including same, and methods of operation
KR100853466B1 (ko) * 2007-03-02 2008-08-21 주식회사 하이닉스반도체 온 다이 터미네이션 장치 및 이의 캘리브래이션 동작을빠르게 하기 위한 방법
KR100862316B1 (ko) 2007-03-08 2008-10-13 주식회사 하이닉스반도체 반도체 메모리장치, 반도체 메모리장치의 ｚｑ캘리브래이션동작 제어회로 및 반도체 메모리장치의 ｚｑ캘리브래이션방법
KR100902104B1 (ko) 2007-06-08 2009-06-09 주식회사 하이닉스반도체 반도체 메모리장치
US7586325B1 (en) * 2007-12-03 2009-09-08 Lattice Semiconductor Corporation Integrated circuit having independent voltage and process/temperature control

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100805696B1 (ko) * 2005-09-29 2008-02-21 주식회사 하이닉스반도체 반도체 메모리 장치
KR100681881B1 (ko) * 2006-04-06 2007-02-15 주식회사 하이닉스반도체 반도체 메모리의 온 다이 터미네이션 장치 및 방법

Also Published As

Publication number Publication date
CN102081954B (zh) 2015-09-30
TWI513187B (zh) 2015-12-11
US8159261B2 (en) 2012-04-17
CN102081954A (zh) 2011-06-01
US20110128039A1 (en) 2011-06-02
TW201121240A (en) 2011-06-16
KR20110060605A (ko) 2011-06-08

Similar Documents

Publication Publication Date Title
KR101138706B1 (ko) 반도체 회로
US9641175B2 (en) Output circuit for semiconductor device, semiconductor device having output circuit, and method of adjusting characteristics of output circuit
US8553471B2 (en) Data output buffer and memory device
KR100937951B1 (ko) 캘리브래이션 회로, 온 다이 터미네이션 장치 및 반도체 메모리 장치
US9520164B1 (en) ZQ calibration circuit and semiconductor device including the same
US7573288B2 (en) Dynamically adjusting operation of a circuit within a semiconductor device
US8120381B2 (en) Impedance adjusting device
US20080054937A1 (en) Output circuit of semiconductor device
US10884674B2 (en) Semiconductor memory device
EP3203475B1 (en) Memory interface circuit capable of controlling driving ability and associated control method
US8471590B2 (en) Calibrating resistance for integrated circuit
US8692604B2 (en) Impedance calibration circuit
US9478262B2 (en) Semiconductor device including input/output circuit
US7759994B2 (en) Skew signal generation circuit and semiconductor memory device having the same
US11799481B2 (en) Buffer circuit, receiver circuit including the buffer circuit, and semiconductor apparatus including the receiver circuit
US20140269107A1 (en) Semiconductor device, semiconductor memory device and method of controlling the same
KR100976414B1 (ko) 캘리브래이션 회로, 온 다이 터미네이션 장치 및 반도체 메모리 장치
JPH08288821A (ja) プログラマブルなドライブ特性を有する出力ドライバ
KR20180047209A (ko) 레퍼런스 선택 회로
KR100853467B1 (ko) 반도체메모리소자
US9564185B1 (en) Semiconductor memory device
US11923843B2 (en) Semiconductor device and memory device
KR20120099908A (ko) 임피던스 조절회로
KR20070116363A (ko) 반도체 메모리의 온 다이 터미네이션 장치
JP2007028330A (ja) 半導体回路及び抵抗値制御方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160321

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170323

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180326

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190325

Year of fee payment: 8