CN111381654B - 负载探测电路、soc系统、及负载探测电路的配置方法 - Google Patents

Abstract

本发明提供一种负载探测电路、SOC系统、及负载探测电路的配置方法。负载探测电路用于在具有多个电源域的SOC系统中探测电源负载，每个所述电源域中的模块被供给相同的电源电压，所述负载探测电路中以环形振荡器的连接方式串联连接多个延迟单元，多个所述延迟单元被划分为与多个所述电源域分别对应的多个组，并且在每个所述组中配置的所述延迟单元所产生的总计延迟时间在各组之间的比例对应于每个所述电源域中的延迟时间在各电源域之间的比例。本发明的负载探测电路能够准确地探测系统延迟。

Description

负载探测电路、SOC系统、及负载探测电路的配置方法

技术领域

本发明涉及负载探测电路、SOC系统、及负载探测电路的配置方法，更具体而言，涉及利用环形振荡器来对多个电源域中的负载进行探测的负载探测电路、包括该负载探测电路的具有多个电源域的SOC系统、以及在该SOC系统中配置该负载探测电路的配置方法。

背景技术

在SOC系统设计中，系统负载随着指令变化而变化，当系统负载较大甚至极限时，工作电流较大，各个模块接收到的实际电压和理想电压有一定偏差，这样设计的高速模块容易失效。因此通常在大型SOC设计中，均有设计系统负载探测模块，当系统负载较大时，或降低频率，或加大供电能力，以避免模块失效，提供系统安全性。

现有技术中，SOC系统中通常为单电源域，系统负载探测模块以该电源域的电源电压作为输入电压来探测其电压变化。然而，SOC系统中也存在多电源域的情况，在该情况下可能设置有多个串联的电源域，各个电源域之间电源电压不同，但对于多电源域的SOC系统的负载检测尚没有很好的解决方案。

发明内容

发明要解决的课题

本发明的目的在于提供一种跨多电源领域的系统负载探测电路、SOC系统、及负载探测电路的配置方法，通过在多个电源域之间调整配置比例，从而准确地探测系统延迟。

用于解决课题的手段

针对上述的现有技术中存在的问题，本发明的第一技术方案提供一种负载探测电路，用于在具有多个电源域的SOC系统中探测电源负载，每个上述电源域中的模块被供给相同的电源电压，其特征在于，

上述负载探测电路中以环形振荡器的连接方式串联连接多个延迟单元，

多个上述延迟单元被划分为与多个上述电源域分别对应的多个组，并且在每个上述组中配置的上述延迟单元所产生的总计延迟时间在各组之间的比例对应于每个上述电源域中的延迟时间在各电源域之间的比例。

在上述的负载探测电路中，其特征在于，

每一个上述延迟单元针对多个上述电源域的每一个分别具有对应的开关，通过将上述开关中与某个上述电源域对应的开关接通来选择连接对应的电源域的电源电压。

在上述的负载探测电路中，其特征在于，

调整每个上述组中的上述延迟单元的数目，使得在上述SOC系统中，每个上述组中配置的上述延迟单元所产生的总计延迟时间在各组之间的比例对应于每个上述电源域中的延迟时间在各电源域之间的比例。

在上述的负载探测电路中，其特征在于，

进一步调整上述延迟单元相对于电源电压的敏感度，使得在上述SOC系统中，每个上述组中配置的上述延迟单元所产生的总计延迟时间在各组之间的比例进一步对应于每个上述电源域中的延迟时间在各电源域之间的比例。

在上述的负载探测电路中，其特征在于，

事先通过仿真而找出当负载正常时时钟频率最慢的路径，上述延迟单元的数目或敏感度的调整针对该路径进行。

在上述的负载探测电路中，其特征在于，

上述延迟单元根据其被提供的上述电源电压的变化来调整其敏感度。

在上述的负载探测电路中，其特征在于，

每一个上述延迟单元中针对一个以上电源域的每一个具有并联的多个特性不同的开关，通过改变上述开关接通的数量来调整上述延迟单元对电源电压的敏感度。

在上述的负载探测电路中，其特征在于，

每个上述开关中包含1个以上PMOS，且PMOS之间为并联连接，

上述PMOS的源极连接于与该电源域对应的电源电压，栅极接收接通/断开信号。

在上述的负载探测电路中，其特征在于，

上述延迟单元包括电压转换电路，连接在上述PMOS的漏极。

在上述的负载探测电路中，其特征在于，

上述电压转换电路为单端，上述环形振荡器为单环振荡器结构。

在上述的负载探测电路中，其特征在于，

上述电压转换电路为双端，上述环形振荡器为双环振荡器结构。

本发明的其它技术方案提供一种SOC系统，其特征在于，

包括：

上述的负载探测电路；以及

控制单元，

上述控制单元基于上述负载探测电路的输出来调整上述SOC系统中的频率或供电能力。

在上述的SOC系统中，其特征在于，

上述振荡频率越低，上述控制单元判断为系统负载越大，降低整个系统频率或加大供电能力。

本发明的其它技术方案提供一种负载探测电路的配置方法，上述负载探测电路用于在具有多个电源域的SOC系统中探测电源负载，每个上述电源域中的模块被供给相同的电源电压，其特征在于，

上述配置方法包括以下步骤：

仿真步骤，通过仿真来模拟每个上述电源域中的延迟时间；以及

延迟单元配置步骤，针对上述负载探测电路中以环形振荡器的连接方式串联连接的多个延迟单元，划分为与多个上述电源域分别对应的多个组，并且在每个上述组中配置的上述延迟单元所产生的总计延迟时间在各组之间的比例对应于每个上述电源域中的延迟时间在各电源域之间的比例。

在上述的负载探测电路的配置方法中，其特征在于，

还包括通过仿真确定当负载正常时时钟频率最慢的路径的系统路径确定步骤，

在上述仿真步骤中，针对该时钟频率最慢的路径的每个上述电源域模拟其延迟时间。

在上述的负载探测电路的配置方法中，其特征在于，

在上述延迟单元配置步骤中，调整每个上述组中的上述延迟单元的数目，使得在上述SOC系统时钟频率最慢时，每个上述组中配置的上述延迟单元所产生的总计延迟时间在各组之间的比例对应于每个上述电源域中的延迟时间在各电源域之间的比例。

在上述的负载探测电路的配置方法中，其特征在于，

在上述延迟单元配置步骤中，进一步调整上述延迟单元相对于电源电压的敏感度，使得在上述SOC系统时钟频率最慢时，每个上述组中配置的上述延迟单元所产生的总计延迟时间在各组之间的比例进一步对应于每个上述电源域中的延迟时间在各电源域之间的比例。

在上述的负载探测电路的配置方法中，其特征在于，

在上述延迟单元配置步骤中，对于每一个上述延迟单元，通过改变其中针对一个以上电源域的每一个所具有的并联的多个特性不同的开关的接通的数量来调整上述延迟单元对电源电压的敏感度。

发明效果

根据本发明的负载探测电路、SOC系统、及负载探测电路的配置方法，能够针对多电源系统准确地探测系统延迟，能够根据探测结果准确地进行反馈控制。

附图说明

图1是示出用于对系统负载进行探测的最基本的系统负载探测模块的示意图。

图2是用于说明系统负载变大导致模块的性能下降的原理的框图。

图3示出了现有技术中的改进的三级环形振荡器的示意图。

图4是示出了图3所示的三级环形振荡器的双电源延迟单元的详细结构的电路图。

图5示出了本发明的实施方式1的SOC系统中的负载探测模块的框图。

图6示出了本发明的实施方式1的SOC系统中的调整环形振荡器级数比的流程及SOC系统电源控制流程。

图7示出了环形振荡器中级数比的配置方式的框图。

图8示出实施方式1中采用的延迟单元的结构。

图9示出实施方式1中采用的延迟单元的又一结构。

图10示出实施方式1中采用图8所示的延迟单元构成的环形振荡器的结构。

图11示出了在包括3个电源域的SOC系统中配置的环形振荡器的示意图。

图12示出了实施方式2采用的可配置的延迟单元的结构的示意图。

图13示出了实施方式2可以采用的另一个可配置的延迟单元的结构的示意图。

图14示出了实施方式4可以采用的延迟单元的结构的示意图。

图15示出了实施方式4的跨2个电源域构成的双环振荡器的结构的示意图。

图16示出了实施方式4的双环振荡器工作时的波形图。

具体实施方式

下面将结合附图具体说明本发明的示例性实施方式，应当理解，给出这些实施方式仅仅是为了使本领域技术人员能够更好地理解进而实现本发明，而并非以任何方式限制本发明的范围。

在说明本发明的实施方式之前，详细分析成为本发明的基础的现有技术中存在问题的原因。

图1是示出用于对系统负载进行探测的最基本的系统负载探测模块的示意图。如图1所示，系统负载探测模块为一个基本环形振荡器，图中的X1为延迟单元。延迟单元可以是反向器，并且可以是单端、双端等多种结构。当系统负载较大，其中所有的延迟单元电压下降，环形振荡器频率下降。该频率作为探测结果送回系统，系统根据该探测结果而降低整个系统频率，或加大供电能力。

图2是用于说明系统负载变大导致模块的性能下降的原理的框图。当工作频率高或者工作在一个比较坏的情况下面，会有较大的电流流过传输电源的金属线，则金属线上的压降为IR，实际送到模块的电压与理想值有偏差，使内部模块的性能下降。而负载探测模块会探测到实际送到模块附近的电压，如果有偏差，则降低频率，减小各个模块的电流，减小IR。如果电源由先行电压源(LDO)提供，则还会要求LDO加大电流供应，保证内部供电。

已知的最基本的环形振荡器存在对于控制电压(即VDD)的电平敏感的缺点，即，如果稍微改变控制电压电平，通常会造成振荡频率相当大的改变，对于控制电压的噪音敏感度较高。

对于这一问题，美国专利US20090267698A1提供了一种改进的环形振荡器的技术。图3示出了该改进的三级环形振荡器的示意图。图4是示出了图3所示的三级环形振荡器的双电源延迟单元的详细结构的电路图。如图3所示，环形振荡器300包括3个双电源延迟单元301、302、303。如图4所示，在1级双电源延迟单元301中，一对晶体管310、312构成第1反相电路，第1电源电压VDD1连接于晶体管310的源极，一对晶体管314、316构成第2反相电路，第2电源电压VDD2连接于晶体管314的源极，第1反相电路和第2反相电路并联而构成1级双电源延迟单元301，第1反相电路和第2反相电路共用同一输入节点和同一输出节点。另外两级双电源延迟单元302、303分别包括晶体管320、322、324、326、330、332、334、336，其电路结构与1级双电源延迟单元301相同，在此不重复说明。

在图3、4所示的三级环形振荡器中，使第2电源电压VDD2固定不变，并使作为控制电压的第1电源电压VDD1可变。基于上述的电路结构，每一级双电源延迟单元中的延迟长度介于第1反相电路的延迟长度与第2反相电路的延迟长度之间，由此，总延迟长度相对于控制电压(第1电源电压VDD1)的敏感度将会降低。

在上述的专利文献所公开的技术中，尽管使用了第2电源电压VDD2，但是，该第2电源电压VDD2固定不变，仅用于降低环形振荡器相对于控制电压(VDD1)的敏感度，其本身并非控制电压。即，该专利文献的系统可视为仅包括1个电源域(VDD1)，并非多电源域的系统。

如上所述，现有技术中没有对多电源域系统中的环形振荡器的配置方式给出合理的方案，而且，对于敏感度的调整，采用了附加固定电源的方式，但是，这种调整方式的可调范围较小，在多电源域系统中的适用性差。

SOC在运行中，各个电源域处于一个系统，并且工作状态在动态变化中，因此分配给每个电源域的电压有可能因为电源域的工作变化而变化，这将会影响整个电源系统的稳定性，甚至影响系统的正常工作，通过发明人提出的技术方案，可以实现实时监测电源域的电压变化，从而实时调节SOC的时钟频率，使得电源更加稳定，提高芯片工作的可靠性。

以下，详细说明本发明的实施方式如何解决上述的问题。

[实施方式1]

[多电源域SOC系统]

图5示出了本发明的实施方式1的SOC系统中的负载探测模块的框图。在图5中，示出了SOC系统包括串联配置的第1电源域和第2电源域这2个电源域，分别向不同的模块供给电源电压VDD1、VDD2，针对每个电源域，分别配置有多个延迟单元Z1，这些延迟单元Z1相互串联起来，构成了环形振荡器。

在本发明中，被配置于各个电源域中的延迟单元Z1具有基本相同的电路结构。

需要说明的是，为了简化说明，举例说明了SOC系统包括2个电源域，但是SOC系统可以包括3个以上的电源域。此外，在实施方式中，以SOC系统为例进行说明，但是也可以是SOC系统以外的其它计算机系统，只要是具有多个电源域并且对多个电源域进行统一控制的计算机系统，就可以应用本发明。

[环形振荡器中的延迟单元的配置方式]

在本发明中，在仿真阶段，拟合SOC系统实际运行状况，通过调整环形振荡器中的针对第1电源域配置的延迟单元Z1的级数和针对第2电源域配置的延迟单元Z1的级数，从而使得环形振荡器所输出的振荡信号能够准确地反映SOC系统的各个电压域中的延迟。

图6示出了本发明的实施方式1的SOC系统中的调整环形振荡器级数比的流程及SOC系统电源控制流程。图7示出了环形振荡器中级数比的配置方式的框图。

如图6所示，在仿真阶段，拟合SOC系统实际运行状况，在步骤s1中，得出第1电压域中的实际延迟和第2电压域中的实际延迟，两者的比例为m：n。在步骤S2中，调整环形振荡器中对第1电压域设置的延迟单元与对第2电压域设置的延迟单元的级数(数量)的比例，使得环形振荡器的振荡信号中来自被设置于第1电压域的多个延迟单元的第1合计延迟时间与来自被设置于第2电压域的多个延迟单元的第2合计延迟时间的比例为对应于m：n的r：s。此处所说的“对应”包含比值的接近和相同，即，r/s＝m/n，或者r/s≈m/n。在步骤S3中，SOC系统的控制器根据环形振荡器输出的振荡信号来调整时钟频率、或调整电压。

在此，根据图7详细说明上述的步骤2中的操作。电路中信号由时钟发生器启动，进入第1电源域，然后进入第2电源域，最后输出。拟合时钟频率最慢而周期最受限制的路径，即，关键路径，此时，第1电源域中的延迟为m个单位，而第2电源域中的延迟n个单位，通过仿真得到。因此，将可配置延迟单元在系统中配置成两部分，第1部分选择VDD1，在电源电压VDD1下合计延迟时间为r，而第2部分选择VDD2，电源电压VDD2下合计延迟时间为s，并且，r/s＝m/n，或者r/s≈m/n。

对于包括3个以上的电源域的SOC系统，其中的延迟单元的配置方式可以参照上述的配置方式，其原理相同。

下面，说明针对多电源域配置延迟单元的方式的具体实施例。

实施例1

在仿真中，在上述步骤s1中，拟合关键路径，获取各个电源域的延迟的时间，各个电源域的设定电压为实际工作电压。假设得到第1电源域的电压VDD1为1v，第1电源域的延迟时间为1纳秒(ns)，第2电源域的电压VDD2为1.2v，第2电源域的延迟时间为1.5纳秒(ns)。

在上述步骤S2中，拟合可配置延迟单元在VDD1和VDD2下的延迟，如果延迟单元在VDD1下的延迟为10皮秒(ps)，在VDD2下的延迟为8皮秒(ps)，则在整个环形振荡器中选择第1电源域的延迟单元的数量为1ns/10ps＝100个，选择第2电源域的延迟单元的数量为1.5ns/8ps＝187.5个，取接近的整数为188个。由此，在环形振荡器中，配置于第1电源域的延迟单元与配置于第2电源域的延迟单元的级数比为100:188。

在上述步骤S3中，环形振荡器输出振荡信号，因为总延迟为100×10ps+188×8ps＝2.504ns，周期T＝2.504ns×2＝5.008ns，所以振荡频率f＝1/5.008ns＝199.68MHz。

在本实施方式中，将上述的关键路径的振荡频率(199.68MHz)作为判断阈值，当环形振荡器的输出信号的振荡频率低于判断阈值时，表示系统负载变大，此时，SOC系统需要降低时钟发生器的时钟信号频率，以减轻系统负载而避免系统中的模块失效，当环形振荡器的输出信号的振荡频率高于判断阈值时，表示系统负载变小，此时，SOC系统可以加快时钟发生器的时钟信号频率。

关于上述的关键路径，是指拟合SOC系统中各个模块的实际工作状态，会出现多种系统路径，将其中的一种系统路径作为关键路径，当检测到SOC系统的延迟比该关键路径下的延迟更大时，判断为SOC系统负载较高，SOC中的模块，尤其是高速容易失效。即，将该关键路径的振荡频率作为判断SOC系统中的模块是否会失效的判断阈值。作为关键路径，可以根据实际需要来选择，例如，从兼顾系统效率和安全性的目的出发，优选将SOC系统的时钟频率最慢的负载状况选择为关键路径。此外，在重视安全性而希望将模块失效的风险尽可能降低的情况下，可以将SOC系统的比最慢时钟频率更快的时钟频率下的路径选择为关键路径。

根据本实施例1，将配置于第1电源域的延迟单元与配置于第2电源域的延迟单元的级数比设为100:188，在采用该级数比时，由环形振荡器探测到的第1电源域的延迟时间与第2电源域的延迟时间合计为2.504ns，与实际的第1电源域中的延迟时间和第2电源域中的合计延迟时间2.5ns极为接近，因此，环形振荡器的振荡信号能够准确地反映该多电源域SOC系统的实际延迟状况。

实施例2

在仿真中，在上述步骤s1中，拟合关键路径，获取各个电源域的延迟的时间，各个电源域的设定电压为实际工作电压。假设得到第1电源域的电压VDD1为1v，第1电源域的延迟时间为1纳秒(ns)，第2电源域的电压VDD2为1.2v，第2电源域的延迟时间为1.6纳秒(ns)。

在上述步骤S2中，拟合可配置电源延迟单元在VDD1和VDD2下的延迟，如果延迟单元在VDD1下的延迟为10皮秒(ps)，在VDD2下的延迟为8皮秒(ps)，则在整个环形振荡器中选择第1电源域的延迟单元的数量为1ns/10ps＝100个，选择第2电源域的延迟单元的数量为1.6ns/8ps＝200个。由此，在环形振荡器中，配置于第1电源域的延迟单元与配置于第2电源域的延迟单元的级数比为100:200。

在上述步骤S3中，环形振荡器输出振荡信号，因为总延迟为100×10ps+200×8ps＝2.6ns，周期T＝2.6ns×2＝5.2ns，所以振荡频率f＝1/5.2ns＝192.3MHz。

在本实施例2中，将上述的振荡频率192.3MHz作为判断阈值，当环形振荡器的输出信号的振荡频率低于192.3MHz时，SOC系统降低时钟发生器的时钟信号频率，以减轻系统负载而避免系统中的模块失效，当环形振荡器的输出信号的振荡频率高于192.3MHz时时，表示系统负载变小，此时，SOC系统可以加快时钟发生器的时钟信号频率。

根据本实施例2，将配置于第1电源域的延迟单元与配置于第2电源域的延迟单元的级数比设为100:200，在采用该级数比时，由环形振荡器探测到的第1电源域的延迟时间与第2电源域的延迟时间合计为2.6ns，与实际的第1电源域中的延迟时间和第2电源域中的合计延迟时间2.6ns相同，因此，环形振荡器的振荡信号能够准确地反映该多电源域SOC系统的实际延迟状况。

尽管上述的实施例1、2都简化成包含2个电源域的SOC系统进行了说明，但是，对于包含3个以上电源域的SOC系统，针对各个电源域配置的延迟单元的级数比可以参照上述的实施例1、2，其原理相同。

[延迟单元]

图8示出本实施方式中采用的延迟单元的结构。延迟单元随着电压变化，其延迟会发生变化，从而使得整个环形振荡器的输出频率变化。如图8所示，延迟单元基本结构为交叉耦合结构，跨电源时，无漏电通路。2个NMOS(M1、M2)和2个PMOS(M3、M4)和反相器构成电压转换电路，属于已知技术，在此不再详细说明。在2个PMOS的源极分别连接有作为选择开关的PMOS，用于分别连接电源电压VDD1、VDD2，根据栅极信号s0、s1来选择连接电源电压VDD1还是连接电源电压VDD2。这里，以PMOS开关的具体实施例，但只要是能够实现开关作用的器件，则不限定于PMOS。另外，图9示出本实施方式中采用的延迟单元的又一结构，该结构中比图8的延迟单元多了一个NMOS(M5)，M1和M2的漏极共同连接到M5的源极，并且M5的栅极输入一控制信号ITNE。相比于图8所示的延迟单元，图9中的延迟单元因为外部电源还会通过M5来影响延迟，其延迟受电源的影响更大，从而灵敏度较高。

图10示出本实施方式中采用图8所示的延迟单元构成的环形振荡器的结构。如图10所示，将图8所示的延迟单元针对第1电源域和第2电源域分别配置多个，配置比例根据如上所述的配置方式来决定(例如，实施例1中的100:188，或者实施例2中的100:200，或者其它比例)。

因为具有作为选择开关的2个PMOS，所以可以根据所拟合的SOC系统的不同工作状态，通过栅极信号s0、s1来控制其选择连接到第1电源域的电源电压VDD1还是第2电源域的电源电压VDD2。由此，能够在仿真中灵活地调整被配置于第1电源域的延迟单元与被配置于第2电源域的延迟单元之间的级数比。

此外，为了便于说明而在图8-图10中示出了每个延迟单元仅具有2个作为选择开关的PMOS，但是，其数量可以为3个以上。图11示出了在包括3个电源域的SOC系统中配置的环形振荡器的示意图。如图11所示，SOC系统包括3个电源域，每个延迟单元具有3个作为选择开关的PMOS，通过栅极信号s01、s02、s03……来控制其选择连接到第1电源域的电源电压VDD1、第2电源域的电源电压VDD2、第3电源域的电源电压VDD3之中的哪一个。如此，可以按照实际设计中的电源域数量，采用具有相同数量的选择开关的延迟单元，能够扩展适用到具有更多电源域的SOC系统中。

[实施方式2]

实施方式2的SOC系统、环形振荡器的基本结构与上述的第1实施方式大致相同，不同点在于，实施方式2中的延迟单元具有敏感度调整功能。

实施例3

图12示出了实施方式2采用的可配置的延迟单元的结构的示意图。如图12所示，该延迟单元中的电压转换电路与实施方式1中的电压转换电路相同，但是，用于与电源域进行连接的作为选择开关的PMOS不同。具体而言，针对第1电源域，具有D0a和D0b这2个并联的开关，其中的D0a在内部具有1个PMOS，D0b在内部具有2个并联的PMOS，由此，开关D0a与开关D0b的特性不同。针对第2电源域，具有D1a和D1b这2个开关，其中的D1a在内部具有1个PMOS，D1b在内部具有2个并联的PMOS，由此，开关D1a与开关D1b的特性不同。基于这些开关的不同特性，在选择打开2个开关中的一部分和全部时，延迟单元表现出不同的敏感度，能够改变环形振荡器的延迟时间、振荡周期。

当采用图12所示的延迟单元时，可以调整该延迟单元对电源的敏感度。假设电源域为第1电源域，实际电压为1.3V，信号s1a、s1b均表示关闭，当电源改变10mv时，电源域中实际延迟改变0.1ns，当仅打开信号s0a时，整个环形振荡器的周期改变0.3ns；而仅打开信号s0b时，整个环形振荡器周期改变0.2ns；而当信号s0a、s0b均打开时，整个环形振荡器的周期变化为0.1ns。因此，对于配置于第1电源域的延迟单元，设置成信号s0a、s0b均打开。在另一种情况下，假设电源域为第1电源域，实际电压为1.1V，信号s1a、s1b均表示关闭，当电源改变10mv时，电源域中实际延迟改变0.4ns，当仅打开信号s0a时，整个环形振荡器的周期改变0.6ns；而仅打开信号s0b时，整个环形振荡器周期改变0.4ns；而当信号s0a、s0b均打开时，整个环形振荡器的周期变化为0.2ns。因此，对于配置于第1电源域的延迟单元，设置成仅信号s0b打开。

在上述的实施方式1中，说明了拟合关键路径并且仅通过调整环形振荡器中针对各个电源域配置的延迟单元的级数比来准确地匹配实际的SOC系统延迟，然而，在调整延迟单元的级数比时，由于物理空间的限制等，级数比的可调整范围受限，有时仅调整环形振荡器中的级数比可能无法完全匹配关键路径下的SOC系统延迟。

对此，在本实施方式2中，通过采用上述的具有敏感度调整功能的延迟单元，从而在仿真时，可以在调整环形振荡中的级数比的同时，调整延迟单元的敏感度。关于延迟单元的敏感度的调整，不限于在整个环形振荡器中调整为完全一致，也可以以每一个延迟单元为单位来调整成针对所对应的电源电压具有不同的敏感度，还可以以每一个电源域为单位来调整成针对所对应的电源电压具有不同的敏感度。

根据实施例3，环形振荡器采用具有敏感度调整功能的延迟单元，在调整针对不同电源域设置的延迟单元的级数比的同时，还以调整延迟单元的敏感度，由此，环形振荡器的设计自由度大幅提高，能够适用于更大范围的SOC系统负载的探测。

实施例4

图13示出了实施方式2可以采用的另一个可配置的延迟单元的结构的示意图。如图13所示，该延迟单元针对1个电源域具有并联的3个开关，分别在内部具有1个、2个、4个并联的PMOS。该3个开关由栅极信号s0a、s0b、s0c、s1a、s1b、s1c控制，在选择打开该3个开关中的一部分或全部时，延迟单元表现出不同的敏感度。由于与图12所示的延迟单元相比，开关增加了1位，所以增加了敏感度的可调整精度。而且，开关的位数不限于图12、13所示的2位、3位，还可以增加到更多位。

根据实施例4，环形振荡器采用针对1个电源电压具有更多位开关的延迟单元，由此，增加了敏感度的可调整精度。

在实施方式2中，通过仿真得到的针对SOC系统的关键路径拟合各级延迟单元的栅极信号作为控制数据记录在存储介质中，在SOC工作时，根据从存储介质读出的控制数据来设定各级延迟单元的栅极信号，使得环形振荡器的振荡信号能够准确地反映SOC系统的实际延迟状况。

此外，与上述的第1实施方式同样，实施方式2的环形振荡器也能够扩展适用到具有更多电源域的SOC系统中。

[实施方式3]

实施方式3的SOC系统、环形振荡器的基本结构与上述的实施方式2大致相同，不同点在于，在实施方式3中具有对延迟单元的敏感度进行实时调整的功能。

在实施方式1、2所述的环形振荡器中，通过在仿真中针对多个电源域调整环形振荡器中的延迟单元的级数比，或者在调整级数比的同时调整延迟单元的敏感度，从而实现了对关键路径的系统延迟的准确探测。然而，当SOC系统并非在上述关键路径下工作，即，系统路径与上述关键路径不同的情况下，各电源域的实际电压与上述关键路径下的实际电压存在差异，此时，因为延迟单元对不同的电压具有不同的敏感度，所以实施方式1、2的环形振荡器仅在上述关键路径下能进行最准确探测，在SOC系统的其它路径下探测结果会略有偏差。

对此，在实施方式3中，环形振荡器同样采用图12、13所示的具有敏感度调整功能的延迟单元。在仿真时，拟合关键路径，调整环形振荡器中的级数比和延迟单元的敏感度，并且，拟合SOC系统的其它路径，同时调整环形振荡器中的延迟单元的敏感度，由此得到匹配各种系统路径(电源域电压)的敏感度设置，将该系统路径与匹配的延迟单元的敏感度建立关联并作为控制数据存储在存储器中。在SOC系统实际工作时，若SOC路径发生变化，则基于上述的控制数据来控制上述的栅极信号s0a、s0b、s0c、s1a、s1b、s1c……的打开/关闭，将延迟单元的敏感度调整成与实际电压匹配。

根据实施方式3，在SOC实际工作时，基于实际电压来控制环形振荡器中的延迟单元的敏感度，使得环形振荡器的探测结果始终接近SOC系统的实际路径中的负载状况，环形振荡器能够追随实际电压的变化而始终保持对SOC系统负载进行准确的探测。因此，实施方式3的环形振荡器不仅能够准确地探测SOC系统的关键路径而确保SOC系统中的模块不会失效，还能够对SOC系统的各种路径下的负载状况都进行准确的探测，使得针对各种负载状况的准确反馈控制成为可能。

[实施方式4]

在上述实施方式1、2、3中，说明了以单环振荡器构成了负载探测电路，然而，负载探测电路的结构不限于单环振荡器，也可以使用双环振荡器。

图14示出了实施方式4可以采用的延迟单元的结构的示意图。该延迟单元与实施方式1所采用的延迟单元的基本结构类似，但是具有2个输入端In1、In2和2个输出端out1、out2。图15示出了利用该延迟单元跨2个电源域构成的双环振荡器的结构的示意图。图16示出了该双环振荡器工作时的波形图。In1到out2为同相位，in2到out1为同相位，在尾部，out1接回in1，而out2接回in2，形成方向，当环增益大于1，环便会震荡。该结构原理同单端环形振荡器相同。

在该双环振荡器中，与实施方式1同样，针对关键路径调整延迟单元的级数比，或者，与实施方式2同样，针对关键路径在调整延迟单元的级数比的同时调整各延迟单元的敏感度，或者，与实施方式3同样，在实际工作时，基于通过仿真得到的控制数据来实时控制各延迟单元的敏感度。由此，双环振荡器的振荡信号能够准确地反映该多电源域SOC系统的实际负载状况。

以上参考附图，基于实施方式的实施例和变形例说明了本发明，但本发明并非限定于上述的实施方式，根据实际需要等将各实施方式的部分构成适当组合或置换后的方案，也包含在本发明的范围内。另外，还可以基于本领域技术人员的知识适当重组各实施方式的组合和处理顺序，或者对各实施方式施加各种设计变更等变形，被施加了这样的变形的实施方式也可能包含在本发明的范围内。

Claims (18)

1.一种负载探测电路，用于在具有多个电源域的SOC系统中探测电源负载，每个所述电源域中的模块被供给相同的电源电压，其特征在于，

所述负载探测电路中以环形振荡器的连接方式串联连接多个延迟单元，

多个所述延迟单元被划分为与多个所述电源域分别对应的多个组，并且在每个所述组中配置的所述延迟单元所产生的总计延迟时间在各组之间的比例对应于每个所述电源域中的延迟时间在各电源域之间的比例。

2.如权利要求1所述的负载探测电路，其特征在于，

每一个所述延迟单元针对多个所述电源域的每一个分别具有对应的开关，通过将所述开关中与某个所述电源域对应的开关接通来选择连接对应的电源域的电源电压。

3.如权利要求1所述的负载探测电路，其特征在于，

调整每个所述组中的所述延迟单元的数目，使得在所述SOC系统中，每个所述组中配置的所述延迟单元所产生的总计延迟时间在各组之间的比例对应于每个所述电源域中的延迟时间在各电源域之间的比例。

4.如权利要求3所述的负载探测电路，其特征在于，

进一步调整所述延迟单元相对于电源电压的敏感度，使得在所述SOC系统中，每个所述组中配置的所述延迟单元所产生的总计延迟时间在各组之间的比例进一步对应于每个所述电源域中的延迟时间在各电源域之间的比例。

5.如权利要求3所述的负载探测电路，其特征在于，

事先通过仿真而找出当负载正常时时钟频率最慢的路径，所述延迟单元的数目或敏感度的调整针对该路径进行。

6.如权利要求3至5的任一项所述的负载探测电路，其特征在于，

所述延迟单元根据其被提供的所述电源电压的变化来调整其敏感度。

7.如权利要求6所述的负载探测电路，其特征在于，

每一个所述延迟单元中针对一个以上电源域的每一个具有并联的多个特性不同的开关，通过改变所述开关接通的数量来调整所述延迟单元对电源电压的敏感度。

8.如权利要求7所述的负载探测电路，其特征在于，

每个所述开关中包含1个以上PMOS，且PMOS之间为并联连接，

所述PMOS的源极连接于与该电源域对应的电源电压，栅极接收接通/断开信号。

9.如权利要求8所述的负载探测电路，其特征在于，

所述延迟单元包括电压转换电路，连接在所述PMOS的漏极。

10.如权利要求9所述的负载探测电路，其特征在于，

所述电压转换电路为单端，所述环形振荡器为单环振荡器结构。

11.如权利要求9所述的负载探测电路，其特征在于，

所述电压转换电路为双端，所述环形振荡器为双环振荡器结构。

12.一种SOC系统，其特征在于，

包括：

权利要求1至11的任一项所述的负载探测电路；以及

控制单元，

所述控制单元基于所述负载探测电路的输出来调整所述SOC系统中的频率或供电能力。

13.如权利要求12所述的SOC系统，其特征在于，

所述环形振荡器的振荡频率越低，所述控制单元判断为系统负载越大，降低整个系统频率或加大供电能力。

14.一种负载探测电路的配置方法，所述负载探测电路用于在具有多个电源域的SOC系统中探测电源负载，每个所述电源域中的模块被供给相同的电源电压，其特征在于，

所述配置方法包括以下步骤：

仿真步骤，通过仿真来模拟每个所述电源域中的延迟时间；以及

延迟单元配置步骤，针对所述负载探测电路中以环形振荡器的连接方式串联连接的多个延迟单元，划分为与多个所述电源域分别对应的多个组，并且在每个所述组中配置的所述延迟单元所产生的总计延迟时间在各组之间的比例对应于每个所述电源域中的延迟时间在各电源域之间的比例。

15.如权利要求14所述的负载探测电路的配置方法，其特征在于，

还包括通过仿真确定当负载正常时时钟频率最慢的路径的系统路径确定步骤，

在所述仿真步骤中，针对该时钟频率最慢的路径的每个所述电源域模拟其延迟时间。

16.如权利要求15所述的负载探测电路的配置方法，其特征在于，

在所述延迟单元配置步骤中，调整每个所述组中的所述延迟单元的数目，使得在所述SOC系统时钟频率最慢时，每个所述组中配置的所述延迟单元所产生的总计延迟时间在各组之间的比例对应于每个所述电源域中的延迟时间在各电源域之间的比例。

17.如权利要求16所述的负载探测电路的配置方法，其特征在于，

在所述延迟单元配置步骤中，进一步调整所述延迟单元相对于电源电压的敏感度，使得在所述SOC系统时钟频率最慢时，每个所述组中配置的所述延迟单元所产生的总计延迟时间在各组之间的比例进一步对应于每个所述电源域中的延迟时间在各电源域之间的比例。

18.如权利要求17所述的负载探测电路的配置方法，其特征在于，

在所述延迟单元配置步骤中，对于每一个所述延迟单元，通过改变其中针对一个以上电源域的每一个所具有的并联的多个特性不同的开关的接通的数量来调整所述延迟单元对电源电压的敏感度。

Images