CN1260881C - 差动电路和放大电路以及使用该放大电路的显示装置 - Google Patents

Abstract

提供一种差动电路和放大电路，可以做到宽输入输出范围，进行充电动作和放电动作时均能实现快速驱动，能够削减消耗电力。包括：分别由恒流源(217、227)驱动，接受输入电压VinP、VinM的第1、第2差动对(215、216)(225、226)；第1、第2组晶体管(211～214)(221～224)；和开关组(511～514、521～526)，在第1连接状态，第1组晶体管构成一组电流镜，第2组晶体管构成两组电流镜，在第2连接状态，第2组晶体管构成一组电流镜，第1组晶体管构成两组电流镜。

Description

差动电路和放大电路以及使用该放大电路的显示装置

发明领域

本发明涉及一种差动电路和放大电路以及具备该放大电路的显示装置。

背景技术

如图17所示，可以实现宽输入输出范围的运算放大器，有特开平5-63464号公报记载的宽输入输出范围的运算放大器。图17的运算放大器由差动电路910和输出级950构成。差动电路910中，在由通过电流源917驱动的NMOS晶体管(915、916)组成的差动对(也称为“NMOS差动对”)的输出对上，连接着由PMOS晶体管(912、913)组成的电流镜电路(称为“PMOS电流镜电路”)作为负载电路。另外，在由通过电流源927驱动的PMOS晶体管(925、926)组成的差动对(也称为“PMOS差动对”)的输出对上，分别连接着由NMOS晶体管组成的两组电流镜电路(也称为“NMOS电流镜电路”)的输入端。即，形成PMOS差动对的输出端的PMOS晶体管925的漏极连接第1NMOS电流镜电路(921、922)的输入端(晶体管922的漏极)，形成PMOS差动对的输出端的PMOS晶体管926的漏极连接第2NMOS电流镜电路(923、924)的输入端(晶体管923的漏极)。

形成第1NMOS电流镜电路(921、922)的输出端的晶体管921的漏极，连接形成NMOS差动对(915、916)的输出端的晶体管915的漏极与形成PMOS电流镜电路(912、913)的输出端的晶体管912的漏极的连接点。形成第2NMOS电流镜电路(923、924)的输出端的晶体管924的漏极，连接形成NMOS差动对(915、916)的输出端的晶体管916的漏极与形成PMOS电流镜电路(912、913)的输入端的晶体管913的漏极的连接点。

NMOS差动对的晶体管915的栅极与PMOS差动对的晶体管926的栅极相互连在一起，并输入有输入端子电压Vin。

NMOS差动对的晶体管916的栅极与PMOS差动对的晶体管925的栅极相互连在一起，并输入有输出端子电压Vout。

晶体管912、915、921的漏极的共同连接点形成差动电路910的输出Vdf。

另一方面，输出级950由以下部分构成，POMS晶体管951，漏极连接输出端子，源极连接高位电源端子VDD，栅极接受差动电路910的输出Vdf；连接在输出端子和低位电源端子VSS间的恒流源952；和连接在PMOS晶体管951的栅极和输出端子之间的相位补偿电容953。

即，图17的运算放大器是把和输入到输入端子1的输入电压Vin相等的电压作为输出电压Vout，输出到输出端子2的电压跟随电路。

下面，说明差动电路910的动作。为了容易说明，构成差动对和电流镜电路的配对晶体管是以晶体管特性相互相同、两个差动输入电压Vin、Vout以Vin＝Vout时为基准状态，来进行说明。

在Vin＝Vout的基准状态时，流向PMOS差动对(925、926)的各配对晶体管的电流相互相等，分别流过恒流源927的电流的二分之一。晶体管925、926的各自电流作为密勒电流以相同大小通过电流镜电路(921、922)、电流镜电路(923、924)流向晶体管921、924。流向NMOS差动对(915、916)的各配对晶体管的电流也相互相等，分别流过恒流源917的电流的二分之一。而流向电流镜电路(912、913)的各配对晶体管的电流也相互相等，流过晶体管912、913的电流是各恒流源917的电流的二分之一和恒流源927的电流的二分之一的合计电流。

这样，流向差动对和电流镜电路的各配对晶体管的电流相等，所以配对晶体管的各端子电压也相等，差动电路的输出Vdf(晶体管912的漏极输出)在晶体管913的漏极电压(＝栅极电压)附近形成稳定状态。

当差动输入电压Vin、Vout中Vin＞Vout时，差动对(915、916)中晶体管915的栅-源间电压增加，晶体管916的栅-源间电压减少，所以流向晶体管915的电流多。因此，晶体管915的放电作用增强，使差动电路的输出Vdf降低。

另一方面，差动对(925、926)中晶体管925的栅-源间电压增加，晶体管926的栅-源间电压减少，所以流向晶体管925的电流多，流过该密勒电流的晶体管921的电流也增加。因此，晶体管921的放电作用增强，这些也使差动电路的输出Vdf降低。

当差动输入电压Vin、Vout中Vin＜Vout时，差动对(915、916)中晶体管916的栅-源间电压增加，晶体管915的栅-源间电压减少，所以晶体管915的放电作用减弱，使差动电路的输出Vdf上升。另一方面，差动对(925、926)中晶体管926的栅-源间电压增加，晶体管925的栅-源间电压减少，抑制晶体管925的电流，流过该密勒电流的晶体管921的电流也减少。因此，晶体管921的放电作用减弱，这些也使差动电路的输出Vdf上升。

这样，差动电路910在Vin＞Vout时，差动电路的输出Vdf降低，在Vin＜Vout时，差动电路输出Vdf上升。所以，图17的放大电路在Vin＞Vout时，输出级950的PMOS晶体管951的栅极电压被下拉，输出端子2被快速充电，而在Vin＜Vout时，PMOS晶体管951的栅极电压被上拉，呈截止状态，通过恒流源952，输出端子2放电，在Vin＝Vout时，当PMOS晶体管951的漏极电流和由恒流源952控制的电流匹配时达到稳定状态。

该运算放大器的特征在于差动电路910。差动电路910在输入电压Vin位于电源电压范围(从电源VSS到电源VDD的范围)中间的宽电压范围时，使NMOS差动对(915、916)和PMOS差动对(925、926)均动作，由差动电路的输出Vdf来控制输出级950的晶体管951的栅极，使运算放大器动作。在输入电压Vin位于电源电压附近时，即使在一个差动对的动作停止的场合，也能通过另一个差动对的动作，使差动电路的输出Vdf进行正常输出，使运算放大器正常动作。

例如，输入电压Vin位于低位电源电压VSS附近时，如果低于NMOS晶体管915、916的阈值电压Vtn，NMOS差动对(915、916)将停止(截止状态)，但PMOS差动对(925、926)和NMOS电流镜电路(921、922及923、924)和PMOS电流镜电路912、913动作，所以可以借助于差动电路的输出Vdf，使输出级950正常动作。

输入电压Vin位于高位电源电压VDD附近时，如果PMOS晶体管925、926的栅-源间电压小于阈值电压Vtp的绝对值，PMOS差动对(925、926)将停止(截止状态)，NMOS电流镜电路(921、922及923、924)也停止，但NMOS差动对(915、916)和PMOS电流镜电路(912、913)动作，所以可以借助于差动单元的输出Vdf，使输出级950正常动作。因此，图17的运算放大器可以实现在基本等于电源电压范围的宽输入输出范围的动作。

但是，把图17的运算放大器用于液晶显示装置的驱动电路等比较大的电容性负载的驱动电路时，通过输出级950进行的输出端子2的充电动作，虽可以通过晶体管951快速进行，但输出端子2的放电动作是通过恒流源952进行，所以如果缩小恒流源952的电流，放电动作会变慢，驱动速度不足，而如果加大恒流源952的电流，虽然放电动作变快，但具有消耗电力增大的问题。

与此相对，作为可以实现宽输入输出范围、快速驱动输出端子的充电动作、放电动作的运算放大器，有各种出版物(特开平7-31351号公报、特开平9-93055号公报、特开2000-252768号公报)等记载的技术。作为代表例，有图18表示特开2000-252768号公报所记载的运算放大器的构成(参照该公报的图10)图。图18所示的运算放大器和图17所示的运算放大器相同，是把和输入电压Vin相等的电压作为输出电压Vout进行输出的电压跟随电路。

参照图18，该运算放大器由差动电路910和联络级930和输出级940构成。差动电路910的构成和图17的差动电路910相同，所以对各要素标以和图17相同的参照标号。

联络级930由以下部分构成，PMOS晶体管931，其源极连接高位电源端子VDD，栅极接受差动单元的输出Vdf；恒流源934，被连接在PMOS晶体管931的漏极和低位电源端子VSS之间PMOS晶体管932，其源极连接高位电源端子VDD，栅极和漏极连接在PMOS晶体管931的漏极和恒流源934的连接点上PMOS晶体管933，其源极连接高位电源端子VDD，栅极连接在PMOS晶体管931的漏极和恒流源934的连接点上；和恒流源935，被连接在PMOS晶体管933的漏极和低位电源端子VSS之间，PMOS晶体管933的漏极和恒流源935的连接点形成联络级930的输出。

输出级940由以下部分构成，PMOS晶体管941，其漏极连接输出端子2，源极连接高位电源端子VDD，栅极接受差动单元的输出Vdf；NMOS晶体管942，其漏极连接输出端子2，源极连接低位电源端子VSS，栅极接受联络级930的输出；和相位补偿电容943，连接在PMOS晶体管941的栅极和输出端子之间。

图18的差动电路910的作用和图17所示作用相同，可以相对基本等于电源电压范围的宽输入范围输出差动单元输出Vdf。

图18的输出级940的PMOS晶体管941和相位补偿电容943的构成也与图17的输出级950的PMOS晶体管951和相位补偿电容953相同。

图18的运算放大器的特征是设有联络级930，把图17的运算放大器的输出级950的恒流源952置换为NMOS晶体管942，根据差动单元输出Vdf的变化来控制NMOS晶体管942的栅极。下面，说明联络级930和输出级940的作用。

联络级930的PMOS晶体管931接受差动单元输出Vdf，进行和输出级940的PMOS晶体管941相同的动作。

即，输入电压和输出电压Vin、Vout在Vin＞Vout时，电压Vdf从稳定状态下降，PMOS晶体管941产生充电作用，上拉输出电压Vout。此时，PMOS晶体管931也上拉其漏极电压，PMOS晶体管933呈截止状态，联络级930的输出通过恒流源935被下拉。因此，在产生使PMOS晶体管941上拉输出电压的作用时，NMOS晶体管942呈截止状态。

另一方面，在Vin＜Vout时，电压Vdf从稳定状态上升，PMOS晶体管941截止。此时，PMOS晶体管931也截止，其漏极电压通过恒流源934被下拉，所以PMOS晶体管933上拉其漏极电压，上拉联络级930的输出电压，使NMOS晶体管942导通。因此，PMOS晶体管941呈截止状态时，NMOS晶体管942产生放电作用，快速下拉输出电压Vout。

这样，图18的运算放大器由于输出级940的晶体管941、942根据差动电路910的输出Vdf，分别实现输出端子2的充电作用、放电作用，所以即使在电容性负载驱动时，也能快速进行充电动作和放电动作。

但是，图18的运算放大器的联络级930为了快速控制NMOS晶体管942的放电动作，必须快速响应电压Vdf的变化。

因此，存在的问题是联络级930的恒流源934、935的消耗电流必须大到某种程度，运算放大器的消耗电力大。

具体而言，例如，把恒流源934的电流抑制得非常小时，因晶体管933的栅极电压从稳定状态到低电位侧的变化变缓慢，所以晶体管942的栅极电压从稳定状态到高电位侧的变化也变缓慢，输出端子2不能快速进行放电动作。

另一方面，把恒流源935的电流抑制得非常小时，因晶体管942的栅极电压向低电位侧的变化缓慢，所以即使输出级940从放电动作切换为充电动作，晶体管942也不能快速截止，晶体管941、942产生贯通电流。

虽然特开2000-252768提出了与图18的构成不同的联络级930，但构成联络单元的恒流源均具有消耗电流必须大到某种程度，运算放大器的消耗电力大的问题。

发明内容

为解决上述课题，本发明提供一种差动电路和放大电路，在进行电容性负载驱动时，可以做到宽输入输出范围，充电动作和放电动作均实现快速驱动，能够缩减消耗电力。

为解决上述课题，本发明提供一种低消耗电力的显示装置，把上述电路用于显示装置的数据线驱动电路上。

上述课题的原因在于，虽然可以利用差动电路的输出信号来直接控制给输出端子(2)充电的PMOS晶体管的栅极电压，但是不能利用差动电路的输出信号来直接控制使输出端子(2)放电的NMOS晶体管的栅极电压。

图17所示示例是通过恒流源(952)进行输出端子(2)的放电，图18所示示例是通过联络单元(930)控制使输出端子(2)放电的NMOS晶体管(942)的栅极电压。

图17、图18所示的现有电路可以是分别调换各晶体管的极性，并调换电源电压VDD和VSS的导电型对称构成方式。该导电型对称构成方式虽然可以利用差动电路的输出信号直接控制使输出端子(2)放电的NMOS晶体管的栅极电压，但是不能利用差动电路的输出信号直接控制给输出端子(2)充电的PMOS晶体管的栅极电压。

因此，本发明为了解决上述课题，通过根据输出端子的充电和放电来切换差动电路的导电型对称性，可以利用差动电路的输出信号直接控制对输出端子进行充电和放电的各晶体管的栅极电压。另外，虽然可以采用分别设计导电型对称的两个差动电路，根据输出端子的充电和放电进行选择的方法，但是会大幅度增加元件数目，导致面积增大。与此相对，本发明采用不增加元件数目又节省面积的差动电路，解决了上述课题。

用于解决上述课题或其他课题中的至少一个课题的本发明的其他方面涉及的差动电路，其构成包括：第1导电型的第1差动对，由第1恒流源所驱动，接受第1、第2输入电压；第2导电型的第2差动对，由第2恒流源所驱动，接受第1、第2输入电压；第1导电型的晶体管组，可以构成至少两组电流镜电路；第2导电型的晶体管组，可以构成至少两组电流镜电路；和用于切换第1及第2连接状态的切换单元，在通过上述切换单元切换后的上述第1连接状态下，上述第2导电型的晶体管组构成一组第2导电型电流镜电路，其输入端和输出端分别连接上述第1差动对的输出对，上述第1导电型的晶体管组构成两组第1导电型电流镜电路，各输入端连接上述第2差动对的输出对，上述两组第1导电型电流镜电路的输出端分别连接上述一组第2导电型电流镜电路的输入端和输出端，把上述一组第2导电型电流镜电路的输出端作为第1输出端子；在通过上述切换单元切换后的上述第2连接状态下，上述第1导电型的晶体管组构成一组第1导电型电流镜电路，其输入端和输出端分别连接上述第2差动对的输出对，上述第2导电型的晶体管组构成两组第2导电型电流镜电路，各输入端连接上述第1差动对的输出对，上述两组第2导电型电流镜电路的输出端分别连接上述一组第1导电型电流镜电路的输入端和输出端，把上述一组第1导电型电流镜电路的输出端作为第2输出端子。

用于解决上述课题或其他课题中的至少一个课题的本发明的其他方面涉及的放大电路，具有：上述本发明涉及的差动电路；充电用放大级，接受差动电路的两个输出信号中的一个输出信号，对输出端子进行充电；和放电用放大级，接受上述差动电路的另一方输出信号，使上述输出端子放电，上述输出端子被反馈输入到上述差动电路的差动输入端子的反相输入端子。

本发明的其他方面涉及的放大电路具有本发明涉及的差动电路，上述差动电路具有：充电电路，差动输入输入端子电压和输出端子电压，根据上述差动电路的输出信号，执行使上述输出端子充电的作用；跟随器型放电电路，该跟随器型放电电路包括：第1偏置控制单元，接受上述输入端子电压，控制输出偏置电压；和跟随晶体管，连接在上述输出端子和形成低位侧电源的第2电源之间，把从上述第1偏置控制单元输出的偏置电压作为输入，该跟随器型放电电路，根据上述输入端子电压和上述输出端子电压的电压差，通过有源元件的跟随动作执行使上述输出端子放电的作用；放电电路，根据上述差动电路的输出信号，执行使上述输出端子放电的作用；跟随器型充电电路，该跟随器型充电电路包括：第2偏置控制单元，接受上述输入端子电压，控制输出偏置电压；和跟随晶体管，连接在形成高位侧电源的第1电源和上述输出端子之间，把上述第2偏置控制单元的偏置电压作为输入，该跟随器型充电电路，根据上述输入端子电压和上述输出端子电压的电压差，通过有源元件的跟随动作执行使上述输出端子充电的作用。

用于解决上述课题或其他课题中的至少一个课题的本发明的其他方面涉及的显示装置，把放大电路作为数据线的驱动电路，该放大电路具有：本发明涉及的差动电路，以输入端子电压和输出端子电压为输入；和控制上述输出端子的充电和放电的放大单元。

附图说明

图1是表示本发明的第1实施例的构成图。

图2是表示本发明的第1实施例的连接切换控制图。

图3是表示本发明的第1实施例的连接切换1、2的等价电路图。

图4是表示本发明的第2实施例的构成图。

图5是表示本发明的第2实施例的连接切换控制图。

图6是表示本发明的第3实施例的构成图。

图7是表示本发明的第3实施例的连接切换控制图。

图8是表示本发明的第4实施例的构成图。

图9是表示本发明的第4实施例的连接切换控制图。

图10是表示本发明的第5实施例的构成图。

图11是表示本发明的第5实施例的连接切换控制图。

图12是表示本发明的第5实施例的变形示例图。

图13是表示本发明的第5实施例的变形例的连接切换控制图。

图14是表示本发明的第6实施例的构成图。

图15是表示本发明的第7实施例的构成图。

图16是表示本发明的第8实施例的构成图。

图17是表示以往的第1放大电路的构成图。

图18是表示以往的第2放大电路的构成图。

具体实施方式

下面，说明本发明的实施方式。本发明涉及的差动电路包括：第1导电型的第1差动对(215、216)，由第1恒流源(217)驱动，通过差动输入对接受第1、第2输入电压(VinP、VinM)第2导电型的第2差动对(225、226)，由第2恒流源(227)驱动，通过差动输入对接受上述第1、第2输入电压；第1负载电路(由211、212、213、214组成的至少两组电流镜电路)，由连接至第1电源(VDD)，形成第1差动对的有源负载的第2导电型晶体管构成；第2负载电路(由221、222、223、224组成的至少两组电流镜电路)，由至连接第2电源，形成第2差动对的有源负载的第1导电型晶体管构成；联络单元(图1的212和221的连接、213和224的连接、211和222的连接、223和214的连接)，可以在第1负载电路和第2负载电路之间进行联络，使电流从第1及第2负载电路的至少一方流向另一方；从第1负载电路输出的第1输出(Vdf1)；和从第2负载电路输出的第2输出(Vdf2)，包括切换单元，用于切换第1连接状态和第2连接状态，其中，第1连接状态使上述第1输出(Vdf1)为激活态并使上述第2输出(Vdf2)作为非激活态，第2连接状态使上述第2输出(Vdf2)为激活态并使上述第1输出(Vdf1)为非激活态。

本发明涉及的差动电路的构成包括：第1导电型的第1差动对(215、216)，由第1恒流源(217)所驱动，接受第1、第2输入电压(VinP、VinM)；第2导电型的第2差动对(225、226)，由第2恒流源(227)所驱动，接受第1、第2输入电压(VinP、VinM)；第1导电型的晶体管组(221、222、223、224)，可以构成至少两组电流镜电路；第2导电型的晶体管组(211、212、213、214)，可以构成至少两组电流镜电路；和用于切换第1连接状态及第2连接状态的切换单元。

在通过上述切换单元切换后的第1连接状态下，第2导电型的晶体管组(211、212、213、214)构成一组第2导电型电流镜电路，一组第2导电型电流镜电路的输入端和输出端分别连接至第1差动对(215、216)的输出对，第1导电型的晶体管组(221、222、223、224)构成两组第1导电型电流镜电路，两组第1导电型电流镜电路的各输入端连接至第2差动对的输出对，两组第1导电型电流镜电路的各输出端分别连接至一组第2导电型电流镜电路的输入端和输出端，把一组第2导电型电流镜电路的输出端作为第1输出端子(3)。

在通过上述切换单元切换后的第2连接状态下，第1导电型的晶体管组(221、222、223、224)构成一组第1导电型电流镜电路，一组第1导电型电流镜电路的输入端和输出端分别连接至第2差动对(225、226)的输出对，第2导电型的晶体管组(211、212、213、214)构成两组第2导电型电流镜电路，两组第2导电型电流镜电路的各输入端连接至第1差动对的输出对，两组第2导电型电流镜电路的输出端分别连接至一组第1导电型电流镜电路的输入端和输出端，把一组第1导电型电流镜电路的输出端作为第2输出端子(4)。

在第1连接状态时，切换单元从第2导电型的晶体管组(211、212、213、214)选择两个晶体管，形成一组第2导电型电流镜电路，但是，此时未被选择的晶体管呈非激活态。此外，使第1输出端子(3)的输出电压(Vdf1)呈激活态，使第2输出端子(4)的输出电(Vdf2)呈非激活态。在第2连接状态时，切换单元从第1导电型的晶体管组(221、222、223、224)选择两个晶体管，形成一组第1导电型电流镜电路，但是，此时未被选择的晶体管呈非激活态。此外，使第1输出端子(3)的输出电压(Vdf1)呈非激活态，使第2输出端子(4)的输出电压(Vdf2)呈激活态。

上述电路构成除适用CMOS工艺外，也可适用于双极性晶体管。适用于液晶显示装置的驱动电路的放大电路时，MOS晶体管也可由多晶硅薄膜晶体管(poly-Si TFT)构成。多晶硅TFT能够以高场效应迁移率把外围电路集成在基片上。

上述构成的差动电路中，差动对的输出对在MOS晶体管时是漏极对，在双极性晶体管时是集电极对，电流镜电路的输入端在MOS晶体管时是漏极和栅极的共同连接端，在双极性晶体管时对应集电极和基极的共同连接端，电流镜电路的输出端在MOS晶体管时是漏极，在双极性晶体管时对应集电极。

本发明涉及的差动电路的优选，具有：第1导电型的第1、第2晶体管(215、216)，两源极相互连在一起，并连接至第1恒流源(217)，把输入电压VinP和VinM分别输入栅极，形成差动对；第2导电型的第3、第4晶体管(225、226)，两源极相互连在一起，并连接至第2恒流源(227)，把VinM和VinP分别输入栅极，形成差动对；第2导电型的第5晶体管(212)，其源极连接至第1电源(VDD)，漏极连接至第1晶体管(215)的漏极；第2导电型的第6晶体管(213)，其源极连接至第1电源(VDD)，漏极和栅极连接至第2晶体管(216)的漏极；第2导电型的第7、第8晶体管(211、214)，其源极分别通过第1、第2开关(511、512)连接至第1电源(VDD)，栅极分别连接至第5、第6晶体管(212、213)的栅极；第1导电型的第9晶体管(222)，其源极连接至第2电源(VSS)，漏极和栅极连接第3晶体管(225)的漏极；第1导电型的第10晶体管(223)，其源极连接至第2电源(VSS)，漏极连接至第4晶体管(226)的漏极；第1导电型的第11、第12晶体管(221、224)，其源极分别通过第3、第4开关(521、522)连接至第2电源(VSS)，栅极分别连接至第9、第10晶体管(222、223)的栅极；第5、第6开关(513、524)，连接在第5、第7晶体管(212、211)的共同栅极和第1、第2晶体管(215、216)的各漏极之间；和第7、第8开关(514、523)，连接在第10、第12晶体管(223、224)的共同栅极和第3、第4晶体管(225、226)的各漏极之间，第7、第8晶体管(211、214)的漏极分别连接至第3、第4晶体管(225、226)的漏极，第11、第12晶体管(221、224)的漏极分别连接至第1、第2晶体管(215、216)的漏极，通过第1晶体管(215)的漏极(端子3)输出第1差动输出(Vdf1)，通过第4晶体管(226)的漏极(端子4)输出第2差动输出(Vdf2)。具有控制单元，把第1差动输出(Vdf1)和第2差动输出(Vdf2)中的至少一方控制为非激活态。

本发明涉及的差动电路进行第1连接状态和第2连接状态的切换控制，当切换为第1连接状态时，第1、第2、第5及第7开关(511、512、513、514)为非接通状态，第3、第4、第6及第8开关(521、522、524、523)为接通状态，第1差动输出(Vdf1)呈激活态，第2差动输出(Vdf2)呈非激活态，当切换为第2连接状态时，第1、第2、第5及第7开关(511、512、513、514)为接通状态，第3、第4、第6及第8开关(521、522、524、523)为非接通状态，第1差动输出(Vdf1)呈非激活态，第2差动输出(Vdf2)呈激活态。

参照图4，本发明涉及的差动电路具有：第1导电型的第1、第2晶体管(215、216)，两源极相互连在一起，并连接第1恒流源(217)，把输入电压VinP和VinM分别输入栅极，形成差动对；第2导电型的第3、第4晶体管(225、226)，两源极相互连在一起，并连接第2恒流源(227)，把VinM和VinP分别输入栅极，形成差动对；第2导电型的第5晶体管(212)，其源极通过第9开关(532)连接第1电源(VDD)，漏极和栅极连接第1晶体管(215)的漏极；第2导电型的第6晶体管(213)，其源极连接第1电源(VDD)，漏极和栅极连接第2晶体管(216)的漏极；第2导电型的第7晶体管(211)，其源极通过第10开关(531)连接第1电源(VDD)，栅极连接第5晶体管(212)的栅极；第2导电型的第8晶体管(214)，其源极连接第1电源(VDD)，栅极连接第6晶体管(213)的栅极；第1导电型的第9晶体管(222)，其源极连接第2电源(VSS)，漏极连接第3晶体管(225)的漏极；第1导电型的第10晶体管(223)，其源极通过第11开关(541)连接第2电源(VSS)，漏极和栅极连接第4晶体管(226)的漏极；第1导电型的第11晶体管(221)，其源极连接第2电源(VSS)，栅极连接第9晶体管(222)的栅极；第1导电型的第12晶体管(224)，其源极通过第12开关(542)连接第2电源(VSS)，栅极连接第10晶体管(222)的栅极；第13开关(543)，被连接在第1、第8晶体管(215、214)的各漏极之间；第14开关(544)，被连接在第1、第11晶体管(215、221)的各漏极之间；第15开关(533)，被连接在第4、第11晶体管(226、221)的各漏极之间；和第16开关(534)，被连接在第4、第8晶体管(226、214)的各漏极之间，第7晶体管(211)的漏极连接第3晶体管(225)的漏极，第12晶体管(224)的漏极连接第2晶体管(216)的漏极，通过第1晶体管(215)的漏极(端子3)输出第1差动输出(Vdf1)，通过第4晶体管(226)的漏极(端子4)输出第2差动输出(Vdf2)。具有控制单元，把第1差动输出(Vdf1)和第2差动输出(Vdf2)中的至少一方控制为非激活态。

本发明涉及的差动电路进行第1连接状态和第2连接状态的切换控制，当切换为第1连接状态时，第9、第10、第15及第16开关(532、531、533、534)为非接通状态，第11、第12、第13及第14开关(541、542、543、544)为接通状态，第1差动输出(Vdf1)呈激活态，第2差动输出(Vdf2)呈非激活态，当切换为第2连接状态时，第9、第10、第15及第16开关(532、531、533、534)为接通状态，第11、第12、第13及第14开关(541、542、543、544)为非接通状态，第1差动输出(Vdf1)呈非激活态，第2差动输出(Vdf2)呈激活态。

本发明涉及的放大电路(驱动电路)，参照图6，差动电路具有：充电用放大级(310)，差动输入输入端子电压(Vin)和输出端子电压(Vout)，根据该差动电路的第1差动输出(Vdf1)，执行使输出端子(2)快速充电的作用；和放电用放大级(320)，根据差动电路的第2差动输出(Vdf2)，执行使输出端子(2)快速放电的作用，在差动电路中，输出端子电压(Vout)被反馈输入给其反相输入端子。

参照图8，本发明涉及的放大电路(驱动电路)的一个优选实施方式是，充电用放大级(310)具有第13晶体管(311)，其栅极接受差动电路210的第1差动输出(Vdf1)，源极连接高位侧电源(VDD)，漏极连接输出端子(2)，在第13晶体管(311)的栅极和差动电路的第1输出端子(3)间以及和高位侧电源(VDD)之间分别具有开关(551、552)，在第13晶体管(311)的漏极和低位侧电源(VSS)之间具有串联连接的开关(553)和电流源(313)，在第13晶体管(311)的栅极和输出端子(2)之间具有电容(312)。放电用放大级(320)具有第14晶体管(321)，其栅极接受差动电路210的第2差动输出(Vdf2)，源极连接低位侧电源(VSS)，漏极连接输出端子(2)，在第14晶体管(321)的栅极和差动电路的第2输出端子(4)间以及和低位侧电源(VSS)之间分别具有开关(561、562)，在第14晶体管(321)的漏极和高位侧电源(VDD)之间具有串联连接的开关(563)和电流源(323)，在第14晶体管(321)的栅极和输出端子(2)之间具有电容(322)。具有控制单元，把充电用放大级(310)和放电用放大级(320)中的至少一方控制为非激活态。

参照图10，本发明涉及的放大电路(驱动电路)的一个优选实施方式是，充电用放大级(310)具有：充电电路(311)，根据差动电路210的第1差动输出(Vdf1)，执行给输出端子(2)充电的作用；和跟随器型放电电路(410)，根据输入端子电压(Vin)和输出端子电压(Vout)的电压差，通过有源元件的跟随动作执行使输出端子(2)放电的作用，跟随器型放电电路(410)具有：第1偏置控制单元(晶体管411、电流源414)，接受输入端子电压(Vin)，控制输出偏置电压；和跟随晶体管(412)，连接在输出端子(2)和低位侧电源(VSS)之间，把从上述第1偏置控制单元输出的偏置电压作为输入。放电用放大级(320)具有：放电电路(321)，根据差动电路210的第2差动输出(Vdf2)，执行使输出端子(2)放电的作用；和跟随器型充电电路(420)，根据输入端子电压(Vin)和输出端子电压(Vout)的电压差，通过有源元件的跟随动作执行使输出端子(2)充电的作用，跟随器型充电电路(420)具有：第2偏置控制单元(晶体管421、电流源424)，接受输入端子电压(Vin)，控制输出偏置电压；和跟随晶体管(422)，连接在高位侧电源(VDD)和输出端子(2)之间，把从上述第2偏置控制单元输出的偏置电压作为输入。

具体而言，参照图10，本发明涉及的放大电路(驱动电路)的一个优选实施方式是，具有：充电电路，包括第13晶体管(311)，连接在高位侧电源(VDD)和上述输出端子(2)之间，把差动电路210的第1差动输出(Vdf1)输入到栅极；和跟随器型放电电路(410)，具有连接在输出端子(2)和低位侧电源(VSS)之间的跟随器结构的第15晶体管(412)，和被连接成二极管的第17晶体管(411)，插入在输入端子(1)和低位侧电源(VSS)之间，由恒流源(414)驱动，栅极连接上述跟随器结构的晶体管(412)的栅极。

此外，具有：放电电路，包括第14晶体管(321)，被连接在低位侧电源(VSS)和上述输出端子(2)之间，把差动电路的第2差动输出(Vdf2)输入到其栅极；和跟随器型充电电路(420)，具有连接在输出端子(2)和高位侧电源(VDD)之间的跟随器结构的第16晶体管(422)，和被连接成二极管的第18晶体管(421)，被插入在高位侧电源和输入端子(1)之间，由恒流源(424)驱动，栅极连接上述跟随器结构的第16晶体管(422)的栅极。

具有控制单元，把充电电路(311)和放电电路(321)中的至少一方控制为非激活态，同时分别控制上述跟随器型放电电路(410)和上述跟随器型充电电路(420)的激活和非激活。

另外，在第13晶体管(311)的栅极和差动电路的第1输出端子(3)之间以及和高位侧电源(VDD)之间，分别具有开关(551、552)，在第13晶体管(311)的栅极和输出端子(2)之间具有电容(312)。

在跟随器结构的第15晶体管(412)和低位侧电源之间具有开关(573)，在第17晶体管(411)和低位侧电源之间具有与恒流源(414)串联连接的开关(572)，在第17晶体管(411)和高位侧电源之间具有开关(571)和恒流源(413)。

在第14晶体管(321)的栅极和差动电路的第2输出端子(4)之间以及和低位侧电源(VSS)之间具有开关(561、562)，在第14晶体管(321)的栅极和输出端子(2)之间具有电容(322)。

在跟随器结构的第16晶体管(422)和高位侧电源(VDD)之间具有开关(583)，在第18晶体管(421)和高位侧电源(VDD)之间具有与恒流源(424)串联连接的开关(582)，在第18晶体管(421)和低位侧电源(VSS)之间具有开关(581)和恒流源(423)。

或者，作为向跟随器结构的第15晶体管(412)的栅极提供偏置的电路，参照图12，具有被连接成二极管的第17晶体管(411)，被连接在输入端子(1)和低位侧电源(VSS)之间；和电流源(414)，具有第19晶体管(419)，和第17晶体管(411)并联连接，其栅极接受第1偏置电压(VB1)，第17晶体管(411)的栅极和第15晶体管(412)的栅极相互连在一起。另外，作为向跟随器结构的第16晶体管(422)的栅极提供偏置的电路，参照图12，具有被连接成二极管的第18晶体管(421)，被连接在输入端子(1)和高位侧电源(VDD)之间；和电流源(424)，具有第20晶体管(429)，和第18晶体管(421)并联连接，其栅极接受第2偏置电压(VB2)，第18晶体管(421)的栅极和第16晶体管(422)的栅极相互连在一起。

参照图14，本发明涉及的显示电路具有上述放大电路，例如用作驱动数据线的输出电路(100)，其中，放大电路具有差动电路及充电用放大级和放电用放大级。

【实施例】

为了详细说明上述本发明的实施方式，下面参照附图说明本发明的实施例。图1表示本发明的第1实施例的构成图。

参照图1，该实施例涉及的差动电路，具有：n沟道晶体管215、216，两源极相互连在一起，并连接至恒流源217，把输入电压VinP和VinM分别输入栅极，形成差动对；p沟道晶体管212，其源极连接至电源VDD，漏极连接至n沟道晶体管215的漏极；p沟道晶体管213，其源极连接至电源VDD，漏极和栅极连接至n沟道晶体管216的漏极；p沟道晶体管211、214，其源极分别通过开关511、512连接电源VDD，栅极分别连接p沟道晶体管212、213的栅极；和开关513、524，被连接在p沟道晶体管211、212的共同栅极和n沟道晶体管215、216的漏极之间，通过n沟道215的漏极输出第1差动输出Vdf1。另外，具有：p沟道晶体管225、226，两源极相互连在一起，并连接至恒流源227，把输入电压VinM和VinP分别输入栅极，形成差动对；n沟道晶体管222，其源极连接电源VSS，漏极和栅极连接至p沟道晶体管225的漏极；n沟道晶体管223，其源极连接电源VSS，漏极连接p沟道晶体管226的漏极；n沟道晶体管221、224，其源极分别通过开关521、522连接电源VSS，栅极分别连接n沟道晶体管222、223的栅极；和开关514、523，被连接在n沟道晶体管223、224的共同栅极和p沟道晶体管225、226的漏极之间，p沟道晶体管211、214的漏极分别连接p沟道晶体管225、226的漏极，n沟道晶体管221、224的漏极分别连接n沟道晶体管215、216的漏极，通过p沟道晶体管226的漏极输出第2差动输出Vdf2。具有控制单元，把第1差动输出(Vdf1)和第2差动输出(Vdf2)中的至少一方控制为非激活态。

这样，该实施例涉及的差动电路包括：由恒流源217驱动的n沟道差动对215、216；由恒流源227驱动的p沟道差动对225、226；可以构成两组电流镜的p沟道晶体管组(211、212、213、214)；可以构成两组电流镜的n沟道晶体管组(221、222、223、224)；和连接切换单元(开关511～514、521～524)，在以两个输入电压VinP、VinM为差动输入的宽输入输出范围进行动作的差动电路的构成中，通过连接切换单元可以切换为导电型对称的两个差动电路。导电型对称的两个差动电路的状态通过连接切换单元的切换，在第1连接状态时，从p沟道晶体管组(211、212、213、214)中选择p沟道晶体管212、213，构成形成n沟道差动对215、216的负载电路的电流镜电路，n沟道晶体管组(221、222、223、224)构成输入端分别连接至p沟道差动对225、226的输出对的两组电流镜电路221、222和电流镜电路223、224。在第2连接状态时，从n沟道晶体管组(221、222、223、224)中选择n沟道晶体管222、223，构成形成p沟道差动对225、226的负载电路的电流镜电路，p沟道晶体管组(211、212、213、214)构成输入端分别连接至n沟道差动对215、216的输出对的两组电流镜电路211、212和电流镜电路213、214。

图2说明的是，在该实施例涉及的差动电路中，形成连接切换单元的图1的各开关的控制及第1差动输出Vdf1和第2差动输出Vdf2的激活、非激活的控制方法。图2中表示了用连接切换单元切换的两个连接状态(连接切换1、连接切换2)。图3(A)、(B)表示两个连接状态(连接切换1、连接切换2)时的图1差动电路的等价电路。本发明中的第1差动输出Vdf1或第2差动输出Vdf2的非激活态是指不向差动电路外部输出的状态。

在切换为连接状态1时，开关511、512、513、514断开，开关521、522、523、524接通，第1差动输出Vdf1为激活态，第2差动输出Vdf2为非激活态。

此时，p沟道晶体管212的栅极连接p沟道晶体管213的栅极及漏极，p沟道晶体管212、213形成以晶体管213的栅极和漏极的连接点为输入端、以晶体管212的漏极为输出端的电流镜电路，形成差动对215、216的负载电路。n沟道晶体管221、221形成以晶体管222的栅极和漏极的连接点为输入端、以晶体管221的漏极为输出端的电流镜电路，通过把n沟道晶体管223的栅极和漏极相连接，则把n沟道晶体管223、224形成以晶体管223的栅极和漏极的连接点为输入端、以晶体管224的漏极为输出端的电流镜电路。p沟道晶体管211、214通过使开关511、512断开而被非激活。此时，差动电路的输出是以从与晶体管212、215的两个漏极端子相连接的端子3取出的电压Vdf1为输出。因此，连接切换1时的等价电路形成图3(A)所示构成，电流镜电路212、213形成n沟道差动对215、216的负载电路，同时构成分别使p沟道差动对225、226的输出电流形成镜像的电流镜电路221、222及电流镜电路223、224的负载电路。

另一方面，在切换为连接状态2时，开关511、512、513、514接通，开关521、522、523、524断开，第1差动输出Vdf1为非激活态，第2差动输出Vdf2为激活态。

此时，n沟道晶体管223的栅极连接n沟道晶体管222的栅极及漏极，n沟道晶体管222、223形成以晶体管222的栅极和漏极的连接点为输入端、以晶体管223的漏极为输出端的电流镜电路，形成差动对225、226的负载电路。p沟道晶体管212的栅极和漏极相连接，p沟道晶体管211、212形成以晶体管212的栅极和漏极的连接点为输入端、以晶体管211的漏极为输出端的电流镜电路，p沟道晶体管213、214形成以晶体管213的栅极和漏极的连接点为输入端、以晶体管214的漏极为输出端的电流镜电路。N沟道晶体管221、224通过使开关521、522断开而被非激活。此时，差动电路的输出是以从与晶体管223、226的两个漏极端子相连接的端子4取出的电压Vdf2为输出。因此，连接切换2时的等价电路形成图3(B)所示构成，电流镜电路222、223形成p沟道差动对225、226的负载电路，同时构成分别使n沟道差动对215、216的输出电流形成镜像的电流镜电路211、212及电流镜电路213、214的负载电路。

图3(A)、(B)表示的两个连接状态(连接切换1、连接切换2)的等价电路是一切换一方等价电路的各晶体管的导电型并切换VDD和VSS，就和另一方等价电路相等的导电型对称的差动电路。即，图1的差动电路通过连接切换单元(开关511～514、521～524)，可以简单地切换差动电路的导电型对称性。另外，设有这种切换单元的差动电路中使用的元件数目，少于分别设计上述两个等价电路而构成的差动电路的元件数目，所以节省面积。

下面，说明图1的差动电路的动作。为了容易说明，以构成差动对及电流镜电路的配对晶体管的晶体管特性相同、两个差动输入电压VinP、VinM相等时为基准状态进行说明。

在切换为连接状态1时，在VinP＝VinM的基准状态下，流过p沟道差动对225、226的电流相互相等，分别流过恒流源227的电流的二分之一。晶体管225、226的各个电流通过电流镜电路221、222、电流镜电路223、224，作为镜像电流以相同大小流向晶体管221、224。流过n沟道差动对215、216的电流也相互相等，分别流过恒流源217的电流的二分之一。另一方面，电流镜电路212、213也相互相等，流过晶体管212、213的电流分别是恒流源217的电流的二分之一和恒流源227的电流的二分之一的合计电流。这样，流过各配对晶体管的电流相等，所以配对晶体管的各端子电压也相互相等，差动电路的第1输出Vdf1(晶体管212的漏极输出)约等于晶体管213的漏极电压(＝栅极电压)。

当差动输入电压VinP、VinM的关系是VinP＞VinM时，差动对215、216中，晶体管215的栅-源间电压增加，晶体管216的栅-源间电压减少，所以产生使晶体管215流过更多电流的作用。因此，产生使晶体管215的放电作用增强，差动电路的第1输出Vdf1降低的作用。另一方面，差动对225、226中，晶体管225的栅-源间电压增加，晶体管226的栅-源间电压减少，所以产生使晶体管225流过更多电流的作用，流过该镜像电流的晶体管221的电流也增加。因此，产生使晶体管221的放电作用增强，差动电路的第1输出Vdf1降低的作用。

这样，当VinP＞VinM时，差动电路的第1输出Vdf1降低。VinP、VinM的电压差越大，Vdf1的变化就越大。

当差动输入电压VinP、VinM的关系是VinP＜VinM时，差动对215、216中，晶体管216的栅-源间电压增加，晶体管215的栅-源间电压减少，所以产生使晶体管215的放电作用减弱，使差动电路的第1输出Vdf1上升的作用。另一方面，差动对225、226中，晶体管226的栅-源间电压增加，晶体管225的栅-源间电压减少，所以产生抑制晶体管225的电流的作用，流过该镜像电流的晶体管221的电流也减少。因此，产生使晶体管221的放电作用减弱，差动电路的第1输出Vdf1上升的作用。这样，当VinP＜VinM时，差动电路的第1输出Vdf1上升。VinP、VinM的电压差越大，Vdf1的变化就越大。

在输入电压VinP、VinM非常接近电源电压时，差动对晶体管截止，差动对215、216或225、226不起作用，但如果任一方差动对起作用，差动电路的第1输出Vdf1根据VinP、VinM的电压差而正常动作。

另一方面，差动电路的第2输出Vdf2(晶体管223、226的漏极端子的连接点电压)形成晶体管223被连接成二极管的构成，所以通常相对于差动输入电压VinP、VinM的变化基本没有变动，当VinP、VinM十分接近高位电源电压VDD时，差动对225、226停止，Vdf2变成低位电源电压VSS。

在切换为连接状态2时，在VinP＝VinM的基准状态下，流过n沟道差动对215、216的电流相互相等，分别流过恒流源217的电流的二分之一。晶体管215、216的各个电流通过电流镜电路211、212、电流镜电路213、214，作为镜像电流以相同大小流向晶体管211、214。流过p沟道差动对225、226的电流也相等，分别流过恒流源227的电流的二分之一。另一方面，电流镜电路222、223也相互相等，流过晶体管222、223的电流分别是恒流源217的电流的二分之一和恒流源227的电流的二分之一的合计电流。这样，流过各配对晶体管的电流相等，所以配对晶体管的各端子电压也相互相等，差动电路的第2输出Vdf2(晶体管223的漏极输出)约等于晶体管222的漏极电压(＝栅极电压)。

当差动输入电压VinP、VinM的关系是VinP＞VinM时，差动对225、226中，晶体管225的栅-源间电压增加，晶体管226的栅-源间电压较少，所以产生抑制晶体管226的电流的作用。因此，产生使晶体管226的充电作用减弱，差动电路的第2输出Vdf2降低的作用。另一方面，差动对215、216中，晶体管215的栅-源间电压增加，晶体管216的栅-源间电压减少，所以产生抑制晶体管214的电流的作用，流过该镜像电流的晶体管214的电流也减少。因此，产生使晶体管214的充电作用减弱，差动电路的第2输出Vdf2降低的作用。这样，当VinP＞VinM时，差动电路的第2输出Vdf2降低。VinP、VinM的电压差越大，Vdf2的变化就越大。

当差动输入电压VinP、VinM的关系是VinP＜VinM时，差动对225、226中，晶体管226的栅-源间电压增加，晶体管225的栅-源间电压减少，所以产生使晶体管226的充电作用增强，使差动电路的第2输出Vdf2上升的作用。另一方面，差动对215、216中，晶体管216的栅-源间电压增加，晶体管215的栅-源间电压减少，所以产生使晶体管216流过更多电流的作用，流过该镜像电流的晶体管214的电流也增加。因此，产生使晶体管214的充电作用增强，差动电路的第2输出Vdf2上升的作用。这样，当VinP＜VinM时，差动电路的第2输出Vdf2上升。VinP、VinM的电压差越大，Vdf2的变化就越大。

在输入电压VinP、VinM非常接近电源电压时，差动对215、216或差动对225、226不起作用，但如果任一方差动对起作用，差动电路的第2输出Vdf2根据VinP、VinM的电压差而正常动作。另一方面，差动电路的第1输出Vdf1(晶体管212、215的漏极端子的连接点电压)形成晶体管212被连接成二极管的构成，所以通常相对于差动输入电压VinP、VinM的变化基本没有变动，当VinP、VinM十分接近低位电源电压VSS时，差动对215、216停止，Vdf1变成高位电源电压VDD。

差动电路的输出信号Vdf1、Vdf2在基准状态时的电位各不相同。输出信号Vdf1的基准状态是在高位电源电压VDD侧，Vdf1相对VDD的电位电平形成比较接近p沟道晶体管的阈值电压的电平。另一方面，输出信号Vdf2的基准状态是在低位电源电压VSS侧，Vdf2相对VSS的电位电平形成比较接近n沟道晶体管的阈值电压的电平。

另外，用晶体管构成开关511、512、521、522时，开关一端是电源，所以可以使用由单体晶体管构成的通过晶体管开关(p沟道晶体管开关或n沟道晶体管开关)。开关513、524的两端在接通状态分别是和晶体管212、213的栅极相同的电位。如果流过差动电路的电流足够小，晶体管212、213的栅极的电位接近从电源VDD向低电位侧仅偏离p沟道晶体管的阈值电压的电压。因此，用晶体管构成开关513、524时，如果电源电压范围相对p沟道晶体管的阈值电压足够大，可以用p沟道晶体管开关构成。同样，用晶体管构成开关514、523时，如果电源电压范围相对n沟道晶体管的阈值电压足够大，可以用n沟道晶体管开关构成。

图4表示本发明的第2实施例的构成图，是第1实施例的变形例。参照图4，该实施例涉及的差动电路具有：n沟道晶体管215、216，两源极相互连在一起，并连接恒流源217，把输入电压VinP和VinM分别输入栅极，形成差动对；p沟道晶体管212，源极通过开关532连接电源VDD，漏极和栅极连接n沟道晶体管215的漏极；p沟道晶体管213，源极连接电源VDD，漏极和栅极连接n沟道晶体管216的漏极P沟道晶体管211，源极通过开关531连接电源VDD，栅极连接p沟道晶体管212的栅极；p沟道晶体管214，源极连接电源VDD，栅极连接p沟道晶体管213的栅极；和开关543，被连接在p沟道晶体管212、214的各个漏极之间，通过n沟道215的漏极输出第1差动输出Vdf1。另外，具有：p沟道晶体管225、226，其源极相互连在一起，并连接恒流源227，把VinM和VinP分别输入栅极，形成差动对；n沟道晶体管222，源极连接电源VSS，漏极和栅极连接p沟道晶体管225的漏极n沟道晶体管223，源极通过开关541连接电源VSS，漏极和栅极连接p沟道晶体管226的漏极n沟道晶体管221，源极连接电源VSS，栅极连接n沟道晶体管222的栅极；n沟道晶体管224，源极通过开关542连接电源VSS，栅极连接n沟道晶体管223的栅极；开关533，被连接在n沟道晶体管221、223的各个漏极之间；开关544，连接在n沟道晶体管215、221的各个漏极之间；和开关534，连接在p沟道晶体管214、226的各个漏极之间，p沟道晶体管211的漏极连接n沟道晶体管222的栅极和漏极的连接点，n沟道晶体管224的漏极连接p沟道晶体管213的栅极和漏极的连接点，通过p沟道晶体管226的漏极输出第2差动输出Vdf2。具有控制单元，把第1差动输出(Vdf1)和第2差动输出(Vdf2)中的至少一方控制为非激活态。

这样，该实施例涉及的差动电路包括：由恒流源217驱动的n沟道差动对215、216；由恒流源227驱动的p沟道差动对225、226；可以构成两组电流镜的p沟道晶体管组(211、212、213、214)；可以构成两组电流镜的n沟道晶体管组(221、222、223、224)；和连接切换单元(开关531～534、541～544)，在以两个输入电压VinP、VinM为差动输入的宽输入输出范围进行动作的差动电路的构成中，通过连接切换单元可以切换为导电型对称的两个状态。导电型对称的两个差动电路的状态通过连接切换单元的切换，在第1连接状态时，从p沟道晶体管组(211、212、213、214)中选择p沟道晶体管213、214，构成形成n沟道差动对215、216的负载电路的电流镜电路，n沟道晶体管组(221、222、223、224)构成输入端分别连接p沟道差动对225、226的输出对的两组电流镜电路221、222和电流镜电路223、224。

在第2连接状态时，从n沟道晶体管组(221、222、223、224)中选择n沟道晶体管221、222，构成形成p沟道差动对225、226的负载电路的电流镜电路，p沟道晶体管组(211、212、213、214)构成输入端分别连接n沟道差动对215、216的输出对的两组电流镜电路211、212和电流镜电路213、214。

图5说明的是，在该实施例涉及的差动电路中，形成连接切换单元的图4的各开关的控制及第1差动输出Vdf1和第2差动输出Vdf2的激活、非激活的控制方法。图5中表示了用连接切换单元切换的两个连接状态(连接切换1、连接切换2)。

在切换为连接状态1时，开关531、532、533、534断开，开关541、542、543、544接通，第1差动输出Vdf1为激活态，第2差动输出Vdf2为非激活态。

此时，p沟道晶体管213、214形成以晶体管213的栅极和漏极的连接点为输入端、以晶体管214的漏极为输出端的电流镜电路，形成差动对215、216的负载电路。p沟道晶体管211、212通过使开关531、532断开而被非激活。电流镜电路213、214构成分别使p沟道差动对225、226的输出电流形成镜像的电流镜电路221、222及电流镜电路223、224的负载电路。差动电路的输出是以从与晶体管212、215的两个漏极端子相连接的端子3取出的电压Vdf1为输出。

另一方面，在切换为连接状态2时，开关531、532、533、534接通，开关541、542、543、544断开，第1差动输出Vdf1为非激活态，第2差动输出Vdf2为激活态。

此时，n沟道晶体管221、222形成以晶体管222的栅极和漏极的连接点为输入端、以晶体管221的漏极为输出端的电流镜电路，形成差动对225、226的负载电路。N沟道晶体管223、224通过使开关541、542断开而被非激活。电流镜电路221、222构成分别使n沟道差动对215、216的输出电流形成镜像的电流镜电路211、212及电流镜电路213、214的负载电路。差动电路的输出是以从与晶体管223、226的两个漏极端子相连接的端子4取出的电压Vdf2为输出。

两个连接状态(连接切换1、连接切换2)中的图4所示差动电路的等价电路，在切换为连接状态1时，和在图3(A)中把p沟道晶体管212置换为p沟道晶体管214而得的构成相同，在切换为连接状态2时，和在图3(B)中把n沟道晶体管223置换为n沟道晶体管221而得的构成相同。

另外，用晶体管构成图4的各个开关时，开关531、532、541、542、533、543可以使用由和图1相同的单体晶体管构成的通过晶体管开关。但是开关534、544在接通状态时，开关两端的电位随着差动电路的动作而变化，所以需要把p沟道晶体管开关和n沟道晶体管开关作成并列设置的开关构成方式。

利用连接切换单元进行的差动电路的导电型对称性切换，可以进行把p沟道晶体管组(211、212、213、214)和n沟道晶体管组(221、222、223、224)的各晶体管组切换为一组电流镜电路和两组电流镜电路的所有组合。图1和图4表示的是代表性的两种切换方法的实施例，毋庸置言，也可使用其他方法。

下面说明本发明的另一实施例。图6表示本发明的第3实施例的构成图。图6表示了使用图1的差动电路构成的放大电路的构成。即，图6中由n沟道差动对215、216、p沟道差动对225、226、p沟道晶体管组(211、212、213、214)、n沟道晶体管组(221、222、223、224)、恒流源217、227、和连接切换单元(开关511～514、521～524)组成的差动电路和图1所示差动电路相同。图7表示图6的放大电路的控制方法的一个示例。

参照图6，该放大电路是反馈型放大电路，包括放大级310、320，分别接受图1所示的差动电路的输出Vdf1、Vdf2并动作。在图6中，输入电压Vin(图1的输入电压VinP)和输出电压Vout(图1的输出电压VinM)被输入到差动电路的两个输入端子(差动输入端子)，图6的驱动电路可以把和输入端子电压Vin相等的电压作为输出电压(输出端子电压)Vout从输出端子2输出。

放大级310是对输出端子2进行快速充电而构成的充电用放大级，放大级320是对输出端子2进行快速放电而构成的放电用放大级。关于充电用放大级310、放电用放大级320，将参照图8在后面进行说明。参照图7，说明图6的放大电路的动作。

图6中，在切换为连接状态1时，差动电路的开关511、512、513、514断开，开关521、522、523、524接通，将放大级310激活(可以动作)，使放大级320非激活(停止)。

输出端子电压Vout的电位低于输入端子电压Vin时，通过与输入端子电压Vin和输出端子电压Vout的电压差相适应的差动电路的动作及放大级310的快速充电作用，可以使输出端子电压Vout迅速上升到输入端子电压Vin。

另一方面，在切换为连接状态2时，差动电路的开关511、512、513、514接通，开关521、522、523、524断开，使放大级310非激活(停止)，使放大级320激活(可以动作)。

输出端子电压Vout的电位高于输入端子电压Vin时，通过与输入端子电压Vin和输出端子电压Vout的电压差相适应的差动电路的动作及放大级320的快速放电作用，可以使输出端子电压Vout迅速降低到输入端子电压Vin。即，如果在Vin＞Vout时，控制为连接切换1状态，Vin＜Vout时，控制为连接切换2状态，可以相对输入端子电压Vin的变化，使输出端子电压Vout随时都能快速跟随输入端子电压Vin。

差动电路在连接切换1、2的各状态下，均可相对从低位侧电源VSS到高位侧电源VDD的电源电压范围的输入端子电压Vin和输出端子电压Vout正常动作，所以在切换为连接状态1时，可以使输出端子2在电源电压范围内进行快速充电动作，在切换为连接状态2时，可以使输出端子2在电源电压范围内进行快速放电动作。

图6、图7说明的是使用图1所示构成的差动电路时的情况，但是，图6的差动电路也可以使用图4及以上说明的其他构成。

下面，说明本发明的另一实施例。图8表示本发明的第4实施例的构成图。图8表示了使用图1所示差动电路构成的放大电路的构成。即，图8中由n沟道差动对215、216、p沟道差动对225、226、p沟道晶体管组(211、212、213、214)、n沟道晶体管组(221、222、223、224)、恒流源217、227、和连接切换单元(开关511～514、521～524)组成的差动电路210和图1所示差动电路相同。

充电用放大级310具有：p沟道晶体管311，其源极连接高位侧电源VDD，漏极连接输出端子2，栅极通过开关551连接差动电路的第1输出端子3(晶体管212和215的漏极的连接点)；和以串联形式连接在晶体管311的漏极和低位侧电源VSS之间的开关553和恒流源313。电容312被反馈连接在输出端子2(晶体管311的漏极输出)和晶体管311的栅极之间，进行输出端子2的上升电压波形的整形。具有开关552，被插入在高位侧电源VDD和晶体管311的栅极之间，控制晶体管311的激活、非激活。

放电用放大级320具有：n沟道晶体管321，其源极连接低位侧电源VSS，漏极连接输出端子2，栅极通过开关561连接差动电路的第2输出端子4(晶体管223和226的漏极的连接点)；和以串联形式连接在晶体管321的漏极和高位侧电源VDD之间的开关563和恒流源323。电容322被反馈连接在输出端子2(晶体管321的漏极输出)和晶体管321的栅极之间，进行输出端子2的下降电压波形的整形。具有开关562，被插入在低位侧电源VSS和晶体管321的栅极之间，控制晶体管321的激活、非激活。

参照图8，该放大电路是反馈型放大电路，包括放大级310、320，分别接受图1所示的差动电路的输出Vdf1、Vdf2并动作。在图8中，输入电压Vin(图1的输入电压VinP)和输出电压Vout(图1的输出电压VinM)被输入到差动电路的两个输入端子(差动输入端子)，图8的驱动电路可以把和输入端子电压Vin相等的电压作为输出电压(输出端子电压)Vout从输出端子2输出。

图8中的放大级310表示可以对输出端子2进行快速充电的充电用放大级的电路构成的一个示例，放大级320表示的是可以对输出端子2进行快速放电的放电用放大级的电路构成的一个示例。

图9表示图8所示第4实施例的放大电路的各开关控制的一个示例。各开关控制可以进行连接切换1和连接切换2两个连接状态的控制，在切换为连接状态1时，可以进行输出端子2的快速充电动作，在切换为连接状态2时，可以进行输出端子2的快速放电动作。下面，参照图9说明图8的放大电路的动作。

在切换为连接状态1时，差动电路的开关511、512、513、514、561、563、552断开，开关521、522、523、524、551、553、562接通。此时，晶体管211、214被非激活，差动电路的第2输出Vdf2通过使开关561断开而被非激活，差动电路3和图3(A)的电路等价。放电用放大级320被非激活(停止)。

在切换为连接状态1时，输入端子电压Vin如果是Vin＞Vout，如图1的差动电路的动作说明所述，差动电路的第1输出信号Vdf1根据Vin(图1的VinP)和Vout(图1的VinM)的电压差而降低。因此，p沟道晶体管311的栅极被下拉，能够以高的充电能力把输出端子电压Vout快速上拉到输入端子电压Vin。

另外，输入端子电压Vin如果是Vin＜Vout，差动电路的第1输出信号Vdf1上升，上拉p沟道晶体管311的栅极，所以p沟道晶体管311呈截止状态，输出端子电压Vout以与恒流源313的放电能力相适应的速度被下拉到输入端子电压Vin。

另一方面，在切换为连接状态2时，差动电路的开关511、512、513、514、561、563、552接通，开关521、522、523、524、551、553、562断开。此时，晶体管211、214被非激活，差动电路的第1输出Vdf1通过使开关551断开而被非激活，差动电路3和图3(B)的电路等价。充电用放大级310被非激活(停止)。

在切换为连接状态2时，输入端子电压Vin如果是Vin＜Vout，如图1的差动电路的动作说明所述，差动电路的第2输出信号Vdf2随着Vin(图1的VinP)和Vout(图1的VinM)的电压差而上升。因此，n沟道晶体管321的栅极被上拉，能够以高的放电能力把输出端子电压Vout快速下拉到Vin。

另外，输入端子电压Vin如果是Vin＞Vout，差动电路的第2输出信号Vdf2降低，下拉n沟道晶体管321的栅极，所以n沟道晶体管321呈截止状态，输出端子电压Vout以与恒流源323的充电能力相适应的速度被上拉到Vin。

相位补偿电容312、322产生波形整形作用，以便在晶体管311进行充电动作时及晶体管321进行放电动作时，分别使输出端子电压Vout平滑变化。

充电用放大级310在从连接切换2状态(非激活)切换为连接状态1状态(激活)时，可以防止与输入端子电压Vin无关的瞬间输出噪声。充电用放大级310在连接切换2状态(非激活)，通过开关552使晶体管311非激活，同时把连接晶体管311的栅极的相位补偿电容312的一端充电到电源电压VDD。因此，在从连接切换2状态切换为连接状态1状态(激活)时，差动电路的输出电压Vdf1即使产生与输入端子电压Vin无关的临时变动，也可以利用电容312的一端被充电到电源电压VDD的电荷防止晶体管311的导通动作。在通过由输入端子电压Vin进行的正常的差动电路的输出电压Vdf1供给了足够的电荷时，晶体管311的栅极被控制，开始正常的充电动作。

同样，放电用放大级320在从连接切换1状态(非激活)切换为连接状态2状态(激活)时，可以防止与输入端子电压Vin无关的瞬间输出噪声。放电用放大级320在连接切换1状态(非激活)，通过开关562使晶体管321非激活，同时把连接晶体管321的栅极的相位补偿电容322的一端放电到电源电压VSS。因此，在从连接切换1状态切换为连接状态2状态(激活)时，差动电路的输出电压Vdf2即使产生与输入端子电压Vin无关的临时变动，也可以利用电容322的一端被放电到电源电压VSS的电荷防止晶体管321的导通动作。在通过由输入端子电压Vin进行的正常的差动电路的输出电压Vdf2供给了足够的电荷时，晶体管321的栅极被控制，开始正常的放电动作。

如上所述，图8的放大电路根据输入电压Vin的变化，通过进行图9所示的连接切换控制，可以在宽输入输出范围进行快速充电动作、快速放电动作。

即，当Vin＞Vout时，控制为连接切换1，当Vin＜Vout时，控制为连接切换2，由此，可以针对输入端子电压Vin的变化，使输出端子电压Vout随时快速跟随输入端子电压Vin。此时，恒流源313、323对直接驱动速度没有帮助，所以可以抑制为足够小的电流，图8的放大电路能够以低消耗电力进行快速驱动。

下面，说明本发明的第5实施例。图10表示本发明的第5实施例的构成图，表示的是使用了图6所示放大电路的另一电路构成。图10的放大电路的构成中，充电用放大级310把图8的放大级310的电流源313和开关553置换为跟随器型放电电路410，放电用放大级320把图8的放大级320的电流源323和开关563置换为跟随器型充电电路420，除充电用放大级310和放电用放大级320以外的其他构成及差动电路210和图8所示构成相同。

参照图10，差动电路差动输入输入端子1(输入端子电压)Vin和输出端子2(输出端子电压)Vout。下面的说明中将省略图10的差动电路210的构成部分的说明。

图10中，充电用放大级310具有：p沟道晶体管311，其源极连接高位侧电源VDD，漏极连接输出端子2，栅极通过开关551连接差动电路的第1输出端子3(晶体管212和215的漏极的连接点)；和跟随器型放电电路410，具有连接在输出端子2和低位侧电源VSS之间的跟随器结构的p沟道晶体管412，和被连接成二极管的p沟道晶体管411，插入在输入端子1和低位侧电源VSS之间，由恒流源414驱动，栅极连接跟随器结构的p沟道晶体管412的栅极。电容312反馈连接在输出端子2和晶体管311之间，进行输出端子2的上升电压波形的整形。具有开关552，插入在高位侧电源VDD和晶体管311的栅极之间，控制晶体管311的激活、非激活。

跟随器型放电电路410具有：开关573，插入在晶体管412和低位侧电源VSS之间；开关572，在晶体管411和低位侧电源VSS之间，和恒流源414串联连接；和以串联形式连接在晶体管411和高位侧电源VDD之间的开关571及恒流源413。

放电用放大级320具有：n沟道晶体管321，其源极连接低位侧电源VSS，漏极连接输出端子2，栅极通过开关561连接差动电路的第2输出端子4(晶体管223和226的漏极的连接点)；和跟随器型充电电路420，具有连接在输出端子2和高位侧电源VDD之间的跟随器结构的n沟道晶体管422，和被连接成二极管的n沟道晶体管421，插入在高位侧电源VDD和输入端子1之间，由恒流源424驱动，栅极连接跟随器结构的n沟道晶体管422的栅极。电容322反馈连接在输出端子2和晶体管321之间，进行输出端子2的下降电压波形的整形。具有开关562，插入在低位侧电源VSS和晶体管321的栅极之间，控制晶体管321的激活、非激活。

跟随器型充电电路420具有：开关583，插入在晶体管422和高位侧电源VDD之间；开关582，在晶体管411和高位侧电源VDD之间，和恒流源424串联连接；和以串联形式连接在晶体管421和低位侧电源VSS之间的开关581及恒流源423。关于图10中差动电路以外的构成，即和差动电路一起构成反馈型充电电路的晶体管311、和差动电路一起构成反馈型放电电路的晶体管321、跟随器型放电电路420和跟随器型充电电路420，在文献(基于特愿2000-402079的要求优先权的申请特愿2001-373302、在本申请时未公开)中有详细记述。

和图8相同，图10的放大电路也是反馈型放大电路，包括放大级310、320，分别接受差动电路的输出Vdf1、Vdf2并动作。图10中，输入电压Vin和输出电压Vout被输入到差动电路的两个输入端子，图10的放大电路可以把和输入电压Vin相等的电压作为输出电压(输出端子电压)Vout从输出端子2输出。

下面，简单说明跟随器型放电电路410和跟随器型充电电路420的动作。跟随器型放电电路410的p沟道晶体管411、412的晶体管特性相互相等，由电流源413、414控制的电流也相等。跟随器型充电电路420的n沟道晶体管421、422的晶体管特性相互相等，由电流源423、424控制的电流也相等。另外，以输出端子电压Vout和输入端子电压Vin相等时的状态为基准状态。

在跟随器型放电电路410可以动作的状态下，在Vout＝Vin的基准状态时，p沟道晶体管411、412为导通状态，各栅极电压为与输入端子电压Vin仅偏离栅-源间电压的电压。此时，p沟道晶体管411、412的栅-源间电压相等，各漏极电流也相等。

在从基准状态变化为Vin＜Vout时，p沟道晶体管412的栅-源间电压变大，通过由源极跟随动作产生的p沟道晶体管412的放电作用，输出端子电压Vout被下拉到Vout＝Vin。另一方面，在从基准状态变化为Vin＞Vout时，p沟道晶体管412的栅-源间电压小于Vout＝Vin状态时的电压，放电作用降低。

这样，跟随器型放电电路410在Vout＞Vin时，产生强的放电作用，随着Vout接近Vin，使具有降低放电能力、具有把输出端子电压Vout稳定到输入端子电压Vin的作用。即使把由电流源413、414控制的电流抑制得足够小时，与栅-源间电压相适应的p沟道晶体管412的源极跟随放电作用不变，所以跟随器型放电电路410能够以低消耗电力进行动作。

另外，在跟随器型充电电路420可以动作的状态下，在Vout＝Vin的基准状态时，n沟道晶体管421、422为导通状态，各栅极电压为与输入端子电压Vin仅偏离栅-源间电压的电压。此时，n沟道晶体管421、422的栅-源间电压相等，各漏极电流也相等。

在从基准状态变化为Vin＞Vout时，n沟道晶体管422的栅-源间电压变大，通过由源极跟随动作产生的n沟道晶体管422的充电作用，输出端子电压Vout被上拉到Vout＝Vin。另一方面，在从基准状态变化为Vin＜Vout时，n沟道晶体管422的栅-源间电压小于Vout＝Vin状态时的电压，充电作用降低。

这样，跟随器型充电电路420在Vout＜Vin时，产生强的充电作用，随着Vout接近Vin，使具有降低充电能力、具有把输出端子电压Vout稳定到输入端子电压Vin的作用。即使把由恒流源423、424控制的电流抑制得足够小时，与栅-源间电压相适应的n沟道晶体管422的源极跟随充电作用不变，所以跟随器型充电电路410能够以低消耗电力进行动作。

图11表示图10所示的放大电路的各开关控制的一个示例。各开关控制可以进行连接切换1和连接切换2两个连接状态的控制，在切换为连接状态1时，可以进行输出端子2的快速充电动作，在切换为连接状态2时，可以进行输出端子2的快速放电动作。下面，参照图11说明图10的放大电路的动作。

在切换为连接状态1时，差动电路的开关511、512、513、514、561、552、581、582、583断开，开关521、522、523、524、551、562、571、572、573接通。此时，差动电路210使晶体管211、214非激活，差动电路的第2输出Vdf2通过使开关561断开而被非激活，差动电路和图3(A)的电路等价。放电用放大级320被非激活(停止)。

在切换为连接状态1时，输入端子电压Vin如果是Vin＞Vout，如图1的差动电路的动作说明所述，差动电路的第1输出信号Vdf1根据Vin(图1的VinP)和Vout(图1的VinM)的电压差而降低。因此，p沟道晶体管311的栅极被下拉，能够以高的充电能力把输出端子电压Vout快速上拉到Vin。

另一方面，输入端子电压Vin如果是Vin＜Vout，差动电路的第1输出信号Vdf1上升，上拉p沟道晶体管311的栅极，所以p沟道晶体管311呈截止状态，通过跟随器型放电电路410的放电作用，把输出端子电压Vout下拉到输入端子电压Vin。

在Vin＝Vout的稳定状态(基准状态)时，p沟道晶体管412的漏极电流以和p沟道晶体管311的漏极电流相匹配的状态稳定下来。

跟随器型放电电路410为了产生源极跟随放电作用，输入端子电压Vin和输出端子电压Vout的电压差越大，其放电能力就越高，随着输出端子电压Vout接近输入端子电压Vin，其放电能力降低。

跟随器型放电电路410的源极跟随放电作用根据Vin和Vout的电压差而不延迟地瞬时动作。因此，p沟道晶体管311的快速充电作用即使由于反馈构成的响应迟缓而产生过冲时，跟随器型放电电路410也具有迅速抑制过冲、具有以Vin来稳定输出端子电压Vout的作用。所以，和使用了一定的恒流源313的图8的放大电路比，放电能力可以做到快速驱动快速稳定动作。

因此，图10所示的放大电路不需要用于稳定输出的相位补偿电容，或者，仅设计足够小的相位补偿电容，就能实现稳定输出。

另一方面，在切换为连接状态2时，差动电路的开关511、512、513、514、561、552、581、582、583接通，开关521、522、523、524、551、562、571、572、573断开。此时，差动电路210的晶体管221、224被非激活，差动电路的第1输出Vdf1通过使开关551断开而被非激活，差动电路和图3(B)的电路等价。充电用放大级310被非激活(停止)。

在切换为连接状态2时，输入端子电压Vin如果是Vin＜Vout，如图1的差动电路的动作说明所述，差动电路的第2输出信号Vdf2根据Vin(图1的VinP)和Vout(图1的VinM)的电压差而上升。因此，n沟道晶体管321的栅极被上拉，能够以高的放电能力把输出端子电压Vout快速下拉到Vin。

另外，输入端子电压Vin如果是Vin＞Vout，差动电路的第2输出信号Vdf2降低，下拉n沟道晶体管321的栅极，所以n沟道晶体管321呈截止状态，通过跟随器型充电电路420的充电作用，把输出端子电压Vout上拉到输入端子电压Vin。在Vin＝Vout的稳定状态(基准状态)时，n沟道晶体管422的漏极电流以和n沟道晶体管321的漏极电流相均衡的状态稳定下来。

跟随器型充电电路420为了产生源极跟随充电作用，输入端子电压Vin和输出端子电压Vout的电压差越大，其充电能力就越高，随着Vout接近Vin，其放电能力降低。另外，跟随器型充电电路420的源极跟随充电作用根据Vin和Vout的电压差而无延迟地瞬时动作。因此，n沟道晶体管321的快速放电作用即使由于反馈构成的响应迟缓而产生下冲时，跟随器型充电电路420也具有迅速抑制下冲、用输入端子电压Vin来稳定输出端子电压Vout的作用。所以，和使用了一定的恒流源323的图8的放电电路比，充电能力可以做到快速驱动快速稳定动作。

因此，图10所示的放大电路不需要用于稳定输出的相位补偿电容，或者，仅设计足够小的相位补偿电容，就能实现稳定输出。

这样，电压跟随器的构成不需要用于稳定输出的相位补偿电容，这形成本发明的一个主要特征。因此，足够小的相位补偿电容被专门用于波形整形等。通过缩小相位补偿电容，可以减小充放电相位补偿电容所需的电流，所以能够削减差动电路的消耗电流。

另外，使用了相位补偿电容的构成中，充电用放大级310从连接切换2状态(非激活)切换为连接状态1状态(激活)时，可以防止与输入端子电压Vin无关的瞬间输出噪声。同样，放电用放大级320在从连接切换1状态(非激活)切换为连接状态2状态(激活)时，可以防止与输入端子电压Vin无关的瞬间输出噪声。

如上所述，图10的放大电路通过根据输入电压Vin的变化进行图11所示的连接切换控制，可以在宽输入输出范围进行快速充电动作、快速放电动作。即，如果在Vin＞Vout时，控制为连接切换1状态，Vin＜Vout时，控制为连接切换2状态，可以相对输入端子电压Vin的变化，使输出端子电压Vout随时都能快速跟随输入端子电压Vin。跟随器型放电级410的恒流源413、414及跟随器型充电单元420的恒流源423、424可被抑制到足够小的电流，源极跟随放电级410、源极跟随充电单元420的消耗电力均小。所以，图10的放大电路能够以低消耗电力做到快速驱动。

图10的放大电路通过附加跟随器型放电级410和跟随器型充电单元420，与图8的放大电路比，能够以低容量的相位补偿电容提高输出稳定性。通过相位补偿电容的低容量化，即使流过差动电路的电流小时，也能迅速抑制放大级晶体管311、321，所以与图8的放大电路比，图10的放大电路可以做到快速驱动，另外，也比图8的放大电路更能抑制差动电路的电流。

图12表示的是图10所示的放大电路的变形例的图。图12中，关于差动电路210以外部分的构成，在文献(基于特愿2000-402079要求优先权的申请特愿2001-373302)中有详细记述。与图10所示构成比，图12减少了元件数目，把图10的跟随器型放电级410等效的置换为电路430，把图10的跟随器型充电级420等效的置换为电路440，其他构成和图10相同。

在图12中，对作用和图10所示元件相同的的元件标以相同标号。图12中追加了晶体管419，其漏极和源极分别连接晶体管411的漏极和源极；和晶体管429，其源极和漏极分别连接晶体管421的源极和漏极，向各晶体管419、429的栅极施加规定的偏置电压VB1、VB2。

图13表示图12所示的放大电路的各开关控制的一个示例。各开关控制可以进行连接切换1和连接切换2两个连接状态的控制，在切换为连接状态1时，可以进行输出端子2的快速充电动作，在切换为连接状态2时，可以进行输出端子2的快速放电动作。下面，参照图13说明图12的放大电路的动作。

在切换为连接状态1时，差动电路的开关511、512、513、514、561、552、583断开，开关521、522、523、524、551、562、573接通。此时，差动电路和图3(A)的电路等价，p沟道晶体管311和电路430被激活(动作)，偏置电压VB 1进行控制，使晶体管419截止，偏置电压VB2即使在晶体管421截止时，也能控制晶体管429，以使由电流源424控制的电流流向高位电源VDD和输入端子1之间。这样，电路430和图10的跟随器型放电级410等价。

另一方面，在切换为连接状态2时，差动电路的开关511、512、513、514、561、552、583接通，开关521、522、523、524、551、562、573断开。此时，差动电路和图3(B)的电路等价，n沟道晶体管321和电路440被激活(动作)，偏置电压VB2进行控制使晶体管429截止，偏置电压VB1即使在晶体管411截止时，也能控制晶体管419，以使由电流源414控制的电流流向低位电源VSS和输入端子1之间。这样，电路440和图10的跟随器型充电单元420等价。因此，图12的放大电路具有和图10的放大电路相同的性能。

下面说明本发明的第6实施例。图14是用于说明本发明的第6实施例的图，是表示把本发明的放大电路适用到多输出的驱动电路上的图。该实施例可以用作有源矩阵型显示装置的驱动电路。输出电路100可以使用图6、图8、图10、图12等说明的各实施例的放大电路。控制信号控制构成输出电路100的本发明的放大电路的开关。从设在参照电压VH和VL间的分压电阻的抽头输出模拟灰度电压，构成上具有解码器300、输出端子组400和输出级100。从由电阻串200的各端子(抽头)生成的多个灰度电压中，根据各个输出的图像数字信号，用解码器300选择灰度电压，用输出电路100进行放大，驱动连接输出端子400的数据线。在输出电路100，通过根据数据线的充电及放电控制连接切换1和连接切换2，来实现以低消耗电力实现快速驱动。

图15、图16是用于说明本发明的第7及第8实施例的图，图15及图16均表示图6、图8、图10、图12的各放大电路中的连接切换1和连接切换2的实施例。具体而言，把各放大电路用于图14的有源矩阵型显示装置的驱动电路时，图15或图16是非常适合的。下面，说明图15及图16的连接切换1和连接切换2的切换控制。

图15利用与输出端子的充电及放电对应的充放电控制信号，表示与其高电平(H)、低电平(L)输出对应的连接切换1和连接切换2的切换控制。

连接切换1和连接切换2的控制是通过与各连接状态对应的开关的接通、断开而进行的，所以用由晶体管构成的开关把充放电控制信号或其反转信号输入到开关晶体管(模拟开关、或CMOS传输门)的栅极。这种切换控制非常适合于充电动作和放电动作是规则进行的液晶显示装置的点阵反转驱动。

液晶显示装置的点阵反转驱动的数据线驱动电路相对一定的公用电压，交替输出正·负灰度电压，所以数据线驱动电路在输出正的灰度电压时(正极性)进行充电动作，在输出负的灰度电压时(负极性)进行放电动作。

因此，极性反转和充电动作、放电动作是相关联的，图15的充放电控制信号使用极性反转信号(H、L)，在正极性时控制为连接切换1，在负极性时控制为连接切换2，由此以低消耗电力实现快速驱动。

关于液晶显示装置的点阵反转驱动，作为一般的液晶显示装置的驱动方法被世人所知，所以省略其详细说明。

另一方面，图16表示非常适合于充电动作和放电动作是不规则进行的液晶显示装置的驱动电路的切换控制，非常适合于液晶显示装置的公用反转驱动等。关于液晶显示装置的公用反转驱动，作为一般的液晶显示装置的驱动方法被世人所知，所以省略其详细说明。

在图16中，把与输出电压对应的第(N-1)号和第N号数据输入比较器11，通过比较器11对两者进行比较，根据大小输出高电平(H)或低电平(L)。根据比较器11的输出，进行连接切换1和连接切换2的切换控制。切换控制是通过与各连接状态对应的开关的接通、断开而进行的，所以用由晶体管构成的开关把比较器11的输出信号输入到开关晶体管。这样，即使充电动作和放电动作是不规则地进行时，也可进行连接切换1和连接切换2的最佳切换控制。输入到比较器11的数据可以是数字信号，也可以是模拟信号，是数字信号时，可以使用图14的图像数字信号，是模拟信号时，可以使用图14的解码器300的输出电压。另外，根据需要，也可以设计用于临时存储第(N-1)号数据的锁存电路等。

上述实施例说明的差动电路、放大电路(驱动电路)可以由MOS晶体管构成，液晶显示装置的驱动电路例如可以用由多晶硅制成的MOS晶体管(TFT)构成。上述实施例说明的差动电路自然也适用于双极性晶体管。该场合时，高位侧电源侧的p沟道晶体管211～214、225、226由pnp晶体管组成，低位侧电源侧的n沟道晶体管221～224、215、216由npn晶体管组成。

以上是根据上述上述例来说明本发明，但是，本发明并不限定于上述实施例，自然包括本领域的技术人员在本专利的权利要求范围的各权利要求项的发明范围内进行的各种变形、修改。

发明效果

如上所述，根据本发明，具有宽输入输出范围的差动电路可以切换极性对称性，由此发挥利用使用了该差动电路的放大电路以低消耗电力实现快速驱动的效果。

另外，通过把该放大电路应用于显示装置的数据线的驱动电路，可以实现显示装置的低消耗电力化。

Claims (22)

1.一种差动电路，其特征在于，包括：

第1差动对，通过差动接受第1、第2输入电压，由第1导电型的第1、第2晶体管组成；

驱动上述第1差动对的第1恒流源；

第2差动对，通过差动接受第1、第2输入电压，由第2导电型的第3、第4晶体管组成；

驱动上述第2差动对的第2恒流源；

至少四个第2导电型的晶体管组，连接第1电源，选择性地构成形成上述第1差动对的有源负载的一组或多组第2导电型电流镜电路；

至少四个第1导电型的晶体管组，连接第2电源，选择性地构成形成上述第2差动对的有源负载的一组或多组第1导电型电流镜电路；和

切换单元，把由上述第1和第2差动对以及上述第1及第2导电型晶体管组构成的电路连接切换为第1连接状态和第2连接状态，

在通过上述切换单元切换后的上述第1连接状态下，

两个上述第2导电型的晶体管构成一组第2导电型电流镜电路，

上述一组第2导电型电流镜电路的输入端和输出端分别连接上述第1差动对的输出对，

四个上述第1导电型的晶体管构成两组第1导电型电流镜电路，

上述两组第1导电型电流镜电路的输入端分别连接上述第2差动对的输出对，

上述两组第1导电型电流镜电路的输出端分别连接上述一组第2导电型电流镜电路的输入端和输出端，

把上述一组第2导电型电流镜电路的输出端作为第1输出端子，

在通过上述切换单元切换后的上述第2连接状态下，

两个上述第1导电型的晶体管构成一组第1导电型电流镜电路，

上述一组第1导电型电流镜电路的输入端和输出端分别连接上述第2差动对的输出对，

四个上述第2导电型的晶体管构成两组第2导电型电流镜电路，

上述两组第2导电型电流镜电路的输入端分别连接上述第1差动对的输出对，

上述两组第2导电型电流镜电路的输出端分别连接上述一组第1导电型电流镜电路的输入端和输出端，

把上述一组第1导电型电流镜电路的输出端作为第2输出端子。

2.根据权利要求1所述的差动电路，其特征在于，

上述第2导电型晶体管组具有：

第5、第6晶体管，分别连接在上述第1差动对的输出对和上述第1电源之间；和

第7、第8晶体管，分别通过第1、第2开关连接上述第1电源，控制端子分别连接上述第5、第6晶体管的控制端子，

上述第6晶体管被连接成二极管，

上述第1导电型的晶体管组具有：

第9、第10晶体管，分别连接在上述第2差动对的输出对和上述第2电源之间；和

第11、第12晶体管，分别通过第3、第4开关连接上述第2电源，控制端子分别连接上述第9、第10晶体管的控制端子，

上述第9晶体管被连接成二极管，

具有：

第5开关，插入在上述第5晶体管的控制端子和输出之间，在导通时使上述第5晶体管被连接成二极管；

第6开关，插入在上述第5及第7晶体管的控制端子的连接点、和连接成二极管的上述第6晶体管的输出之间；

第7开关，插入在上述第10及第12晶体管的控制端子的连接点、和连接成二极管的上述第9晶体管的输出之间；和

第8开关，插入在上述第10晶体管的控制端子和输出之间，在导通时使上述第10晶体管被连接成二极管，

上述第5晶体管的输出和上述第11晶体管的输出相连接，

上述第6晶体管的输出和上述第12晶体管的输出相连接，

上述第7晶体管的输出和上述第9晶体管的输出相连接，

上述第8晶体管的输出和上述第10晶体管的输出相连接，

上述第5晶体管的输出和上述第11晶体管的输出的连接点连接上述第1输出端子，

上述第8晶体管的输出和上述第10晶体管的输出的连接点连接上述第2输出端子，

上述第1至第8开关构成上述切换单元。

3.根据权利要求2所述的差动电路，其特征在于，

在上述第1连接状态下，上述第1、第2、第5及第7开关断开，上述第3、第4、第6及第8开关接通，

在上述第2连接状态下，上述第1、第2、第5及第7开关接通，上述第3、第4、第6及第8开关断开。

4.根据权利要求1所述的差动电路，其特征在于，

上述第2导电型晶体管组具有：

第5晶体管，连接上述第1差动对的上述第1晶体管的输出，通过第1开关连接上述第1电源，并被连接成二极管；

第6晶体管，连接在上述第1差动对的上述第2晶体管的输出和上述第1电源之间，并被连接成二极管；

第7晶体管，通过第2开关连接上述第1电源，控制端子连接上述第1晶体管的控制端子；和

第8晶体管，连接上述第1电源，控制端子连接上述第6晶体管的控制端子，

上述第1导电型的晶体管组具有：

第9晶体管，连接在上述第2差动对的上述第3晶体管的输出和上述第2电源之间，并被连接成二极管；

第10晶体管，连接上述第2差动对的上述第4晶体管的输出，通过第3开关连接上述第2电源，并被连接成二极管；

第11晶体管，连接上述第2电源，控制端子连接上述第9晶体管的控制端子；和

第12晶体管，通过第4开关连接上述第2电源，控制端子连接上述第10晶体管的控制端子，

具有：

第5开关，插入在上述第5晶体管的输出和上述第8晶体管的输出之间；

第6开关，插入在上述第5晶体管的输出和上述第11晶体管的输出之间；

第7开关，插入在上述第10晶体管的输出和上述第11晶体管的输出之间；和

第8开关，插入在上述第8晶体管的输出和上述第10晶体管的输出之间，

上述第7晶体管的输出和被连接成二极管的上述第9晶体管的输出相连接，

被连接成二极管的上述第6晶体管的输出和上述第12晶体管的输出相连接，

上述第1晶体管的输出和上述第4晶体管的输出分别连接上述第1输出端子和上述第2输出端子，

上述第1至第8开关构成上述切换单元。

5.根据权利要求4所述的差动电路，其特征在于，

在上述第1连接状态下，上述第1、第2、第7及第8开关断开，上述第3、第4、第5及第6开关接通，

在上述第2连接状态下，上述第1、第2、第7及第8开关接通，上述第3、第4、第5及第6开关断开。

6.一种放大电路，其特征在于，具有：

输入端子和输出端子；

权利要求1所述的差动电路；

充电用放大级，接受上述差动电路的上述第1及第2输出端子的两个输出中的一个输出信号，对上述输出端子进行充电；和

放电用放大级，接受上述差动电路的上述两个输出中的另一个输出信号，使上述输出端子放电，

作为上述差动电路通过差动接受的上述第1、第2输入电压，输入上述输入端子的信号电压，同时反馈输入上述输出端子的信号电压。

7.一种放大电路，其特征在于，具有：

输入端子和输出端子；

权利要求1所述的差动电路；

充电电路，接受上述差动电路的第1及第2输出端子的两个输出中的一个输出信号，对上述输出端子进行充电；

跟随器型放电电路，所述跟随器型放电电路包括：

第1跟随器结构的晶体管及开关，以串联形式连接在上述输出端子和上述第2电源之间；和

第1偏置控制单元，根据上述输入端子电压，向上述第1跟随器结构的晶体管供给输入偏置电压，

所述跟随器型放电电路，根据上述输入端子电压和上述输出端子电压的电压差，通过上述第1跟随器结构的晶体管的跟随动作产生使上述输出端子放电的作用；

放电电路，接受上述差动电路的上述两个输出中的另一个输出信号，进行上述输出端子的放电；

跟随器型充电电路，所述跟随器型充电电路包括：

第2跟随器结构的晶体管及开关，以串联形式连接在上述输出端子和上述第1电源之间；和

第2偏置控制单元，根据上述输入端子电压，向上述第2跟随器结构的晶体管供给输入偏置电压，

所述跟随器型充电电路，根据上述输入端子电压和上述输出端子电压的电压差，通过上述第2跟随器结构的晶体管的跟随动作产生使上述输出端子充电的作用，

作为上述差动电路通过差动接受的上述第1、第2输入电压，输入上述输入端子的信号电压，同时反馈输入上述输出端子的信号电压。

8.根据权利要求6所述的放大电路，其特征在于，

上述充电用放大级具有：

第2导电型的第13晶体管，连接在上述第1电源和上述输出端子之间；

第9开关，连接在上述第13晶体管的控制端子和上述差动电路的上述第1输出端子之间；

第10开关，连接在上述第1电源和上述第13晶体管的控制端子之间；

第3恒流源及第11开关，以串联形式连接在上述输出端子和第2电源之间；和

第1电容元件，连接在上述输出端子和上述第13晶体管的控制端子之间，

上述放电用放大级具有：

第1导电型的第14晶体管，连接在上述输出端子和上述第2电源之间；

第12开关，连接在上述第14晶体管的控制端子和上述差动电路的上述第2输出端子之间；

第13开关，连接在上述第14晶体管的控制端子和上述第2电源之间；

第4恒流源及第14开关，以串联形式连接在上述输出端子和上述第1电源之间；和

第2电容元件，连接在上述输出端子和上述第14晶体管的控制端子之间。

9.根据权利要求6所述的放大电路，其特征在于，

上述充电用放大级具有：

第2导电型的第13晶体管，连接在上述第1电源和上述输出端子之间；

第9开关，连接在上述第13晶体管的控制端子和上述差动电路的上述第1输出端子之间；

第10开关，连接在上述第1电源和上述第13晶体管的控制端子之间；和

第1电容元件，连接在上述输出端子和上述第13晶体管的控制端子之间，

上述放电用放大级具有：

第1导电型的第14晶体管，连接在上述输出端子和上述第2电源之间；

第11开关，连接在上述第14晶体管的控制端子和上述差动电路的上述第2输出端子之间；

第12开关，连接在上述第14晶体管的控制端子和上述第2电源之间；和

第2电容元件，连接在上述输出端子和上述第14晶体管的控制端子之间，

上述充电用放大级还具有跟随放电电路，该跟随放电电路具有：

跟随器结构的第2导电型的第15晶体管及第13开关，以串联形式连接在上述输出端子和上述第2电源之间；和

第1偏置控制单元，根据上述输入端子的信号电压，向上述第15晶体管供给偏置电压，

上述放电用放大级还具有跟随充电电路，该跟随充电电路具有：

跟随器结构的第1导电型的第16晶体管及第14开关，以串联形式连接在上述输出端子和上述第1电源之间；和

第2偏置控制单元，根据上述输入端子的信号电压，向上述第16晶体管供给偏置电压。

10.根据权利要求8所述的放大电路，其特征在于，

在上述第1连接状态下，上述第10、第12及第14开关断开，上述第9、第11及第13开关接通，

在上述第2连接状态下，上述第10、第12及第14开关接通，上述第9、第11及第13开关断开。

11.根据权利要求9所述的放大电路，其特征在于，

在上述第1连接状态下，上述第10、第11及第14开关断开，上述第9、第12及第13开关接通，上述第1偏置控制单元根据上述输入端子的信号电压，向上述第11晶体管供给偏置电压，上述第2偏置控制单元呈截止状态，

在上述第2连接状态下，上述第10、第11及第14开关接通，上述第9、第12及第13开关断开，上述第2偏置控制单元根据上述输入端子的信号电压，向上述第13晶体管供给偏置电压，上述第1偏置控制单元呈截止状态。

12.根据权利要求9所述的放大电路，其特征在于，

上述第1偏置控制单元具有：

第3电流源及第15开关，以串联形式连接在上述输入端子和上述第1电源之间；和

被连接成二极管的第2导电型的第17晶体管和第4电流源及第16开关的串联电路，以串联形式连接在上述输入端子和上述第2电源之间，

上述第17晶体管的控制端子和上述第15晶体管的控制端子相互连在一起，

上述第2偏置控制单元具有：

第5电流源及第17开关，以串联形式连接在上述输入端子和上述第2电源之间；和

被连接成二极管的第1导电型的第18晶体管和第6电流源及第18开关的串联电路，以串联形式连接在上述输入端子和上述第1电源之间，

上述第18晶体管的控制端子和上述第16晶体管的控制端子相互连在一起。

13.根据权利要求12所述的放大电路，其特征在于，

在上述第1连接状态下，上述第17、第18开关断开，上述第15、第16开关接通，

在上述第2连接状态下，上述第17、第18开关接通，上述第15、第16开关断开。

14.根据权利要求9所述的放大电路，其特征在于，

上述第1偏置控制单元具有：

被连接成二极管的第2导电型的第17晶体管和第3电流源，以串联形式连接在上述输入端子和上述第2电源之间；和

第18晶体管，和上述第17晶体管并联连接，控制端子接受第1偏置电压，

上述第17晶体管的控制端子和上述第15晶体管的控制端子相互连在一起，

上述第2偏置控制单元具有：

被连接成二极管的第1导电型的第19晶体管和第4电流源，以串联形式连接在上述输入端子和上述第1电源之间；和

第20晶体管，和上述第19晶体管并联连接，控制端子接受第2偏置电压，

上述第19晶体管的控制端子和上述第16晶体管的控制端子相互连在一起。

15.一种显示装置，其特征在于，把权利要求6所述的上述放大电路用于驱动显示屏的数据线的驱动电路上。

16.一种驱动电路，其特征在于，

具有：灰度发生单元，具有以串联形式连接在第1、第2参照电压之间的多个电阻，由各抽头生成灰度电压；和

解码电路，输入数字信号，从上述灰度发生单元的输出电压选择输出对应的电压，

具有多个权利要求6所述的上述放大电路，是输入上述解码电路的输出，分别驱动多条数据线的驱动电路，并与上述多条数据线相对应，

向上述各放大电路中输入动作控制信号。

17.一种点阵反转驱动式液晶显示装置，其特征在于，具有：

液晶显示屏；和

驱动上述液晶显示屏的数据线的驱动电路，

上述驱动电路具有：权利要求6所述的上述放大电路，

根据极性反转信号控制上述放大电路的上述切换单元的切换，在正极性时切换为上述第1连接状态，负极性时切换为上述第2连接状态。

18.一种液晶显示装置，其特征在于，

具有：液晶显示屏；和

驱动上述液晶显示屏的数据线的驱动电路，

上述驱动电路具有：权利要求6所述的上述放大电路；和

比较器，输入两个数据信号，进行大小比较，

上述比较器的比较结果信号被输入给上述放大电路的上述切换单元，进行上述放大电路的上述第1、第2连接状态的切换控制。

19.一种显示装置，把权利要求7所述的上述放大电路用于驱动显示屏的数据线的驱动电路。

20.一种驱动电路，其特征在于，

具有：灰度发生单元，具有以串联形式连接在第1、第2参照电压之间的多个电阻，由各抽头生成灰度电压；和

解码电路，输入数字信号，从上述灰度发生单元的输出电压选择输出对应的电压，

具有多个权利要求7所述的上述放大电路，是输入上述解码电路的输出、分别驱动多条数据线的驱动电路，并与上述多条数据线相对应，

具有：开关控制单元，进行上述各放大电路中的开关控制；和

偏置电路，向上述放大电路的上述电流源供给偏置电压。

21.一种点阵反转驱动式液晶显示装置，其特征在于，具有：

液晶显示屏；和

驱动上述液晶显示屏的数据线的驱动电路，

上述驱动电路具有：权利要求7所述的上述放大电路，

根据极性反转信号控制上述放大电路的上述切换单元的切换，在正极性时切换为上述第1连接状态，负极性时切换为上述第2连接状态。

22.一种液晶显示装置，其特征在于，

具有：液晶显示屏；和

驱动上述液晶显示屏的数据线的驱动电路，

具有：上述驱动电路、权利要求7所述的上述放大电路；和

比较器，输入两个数据信号，进行大小比较，

上述比较器的比较结果信号被输入给上述放大电路的上述切换单元，进行上述放大电路的上述第1、第2连接状态的切换控制。

Images