JP6711691B2 - Opアンプおよび電子回路 - Google Patents
Opアンプおよび電子回路 Download PDFInfo
- Publication number
- JP6711691B2 JP6711691B2 JP2016098546A JP2016098546A JP6711691B2 JP 6711691 B2 JP6711691 B2 JP 6711691B2 JP 2016098546 A JP2016098546 A JP 2016098546A JP 2016098546 A JP2016098546 A JP 2016098546A JP 6711691 B2 JP6711691 B2 JP 6711691B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- input
- signal
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims description 27
- 238000005070 sampling Methods 0.000 claims description 27
- 238000006243 chemical reaction Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 12
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 10
- 238000000034 method Methods 0.000 description 8
- 238000001514 detection method Methods 0.000 description 7
- 230000010354 integration Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 230000002411 adverse Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000004378 air conditioning Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Landscapes
- Amplifiers (AREA)
Description
例えば、スイッチトキャパシタ回路を用いたΔΣ型のA/D変換回路の場合、センサの出力信号に応じた電荷を入力容量に蓄積することによって、センサの検出結果をサンプリングし、そのサンプリング結果を用いてA/D変換を行っている。しかしながら、このようなスイッチトキャパシタ回路を用いたA/D変換回路の場合、センサの出力信号を入力容量に直接入力すると、センサの出力インピーダンスが大きいため、入力容量を十分に充電することができず、センサの検出結果を正確に取り込むことができない。
図1は、本発明の一実施の形態に係るOPアンプの構成を示す図である。
図1に示されるように、OPアンプ1は、入力端子INn,INp、差動増幅回路10、選択回路13、出力回路11、12、出力端子OUTを有している。
図2に示すように、OPアンプ1は、差動増幅回路10の反転入力端子(INn,−)とOPアンプ1の出力ノードとを短絡することにより、差動増幅回路10の非反転入力端子(INp,+)に信号Vinを入力するバッファ回路(ボルテージフォロア)として機能させることができる。以下、差動増幅回路10の反転入力端子と出力ノードとを短絡した回路を、「ボルテージフォロア1A」と表記する。
図3に示すように、差動増幅回路10は、例えば、Pチャネル型のMOSトランジスタ(以下、「PMOSトランジスタ」と称する。)MP3,MP4,MP5、およびNチャネル型のMOSトランジスタ(以下、「NMOSトランジスタ」と称する。)MN3,MN4,MN5から構成された差動入力回路110と、PMOSトランジスタMP6,MP7,MP8,MP9、およびNMOSトランジスタMN6,MN7,MN8,MN9から構成されたカスコード増幅回路111と、PMOSトランジスタMP10、NMOSトランジスタMN10、容量C、および抵抗Rから構成されたソース接地増幅回路112とを含む。
例えば、OPアンプ1を図2に示したボルテージフォロア1Aとして使用する場合には、選択信号生成回路131は、入力端子INpまたは入力端子INnに入力された信号の直流成分の大きさに基づいて、選択信号SELを生成する。選択信号SELは、例えば2値の信号である。
次に、上述したOPアンプ1の適用例を示す。
図5は、本発明の一実施の形態に係るOPアンプ1をスイッチトキャパシタ回路の入力バッファ回路として用いた電子回路を示す図である。
Claims (2)
- 第1入力端子および第2入力端子と
前記第1入力端子に入力された信号と前記第2入力端子に入力された信号の差分に基づく差動出力信号を生成する差動増幅回路と、
Nチャネル型のトランジスタを出力トランジスタとするソースフォロア回路を含む第1出力回路と、
Pチャネル型のトランジスタを出力トランジスタとするソースフォロア回路を含む第2出力回路と、
前記第1出力回路の出力ノードおよび前記第2出力回路の出力ノードに接続された出力端子と、
前記差動出力信号を前記第1出力回路と前記第2出力回路の何れか一方に入力する選択回路と、を有する
ことを特徴とするOPアンプと、
前記OPアンプの前記出力端子から出力された信号をサンプリングするスイッチトキャパシタ回路と、を備え、
前記OPアンプの前記第2入力端子と前記出力端子とが接続され、
前記スイッチトキャパシタ回路は、前記OPアンプの前記出力端子から出力された信号に基づく電荷を容量に充電するサンプリング期間と、前記サンプリング期間に前記容量に充電された電荷を保持するホールド期間とを交互に繰り返し、
前記選択回路は、前記ホールド期間において、前記第1入力端子に入力された信号の直流成分が閾値よりも小さい場合に、前記差動増幅回路の出力ノードを前記第1出力回路の入力ノードに接続し、前記第1入力端子に入力された信号の直流成分が前記閾値よりも大きい場合に、前記差動増幅回路の出力ノードを前記第2出力回路の入力ノードに接続し、前記サンプリング期間において、直前の前記ホールド期間における前記差動増幅回路の出力ノードと前記第1出力回路の入力ノードおよび前記第2出力回路の入力ノードとの接続関係を維持する
ことを特徴とする電子回路。 - 第1入力端子および第2入力端子と
前記第1入力端子に入力された信号と前記第2入力端子に入力された信号の差分に基づく差動出力信号を生成する差動増幅回路と、
NPN型のトランジスタを出力トランジスタとするエミッタフォロア回路を含む第1出力回路と、
PNP型のトランジスタを出力トランジスタとするエミッタフォロア回路を含む第2出力回路と、
前記第1出力回路の出力ノードおよび前記第2出力回路の出力ノードに接続された出力端子と、
前記差動出力信号を前記第1出力回路と前記第2出力回路の何れか一方に入力する選択回路と、を有する
ことを特徴とするOPアンプと、
前記OPアンプの前記出力端子から出力された信号をサンプリングするスイッチトキャパシタ回路と、を備え、
前記OPアンプの前記第2入力端子と前記出力端子とが接続され、
前記スイッチトキャパシタ回路は、前記OPアンプの前記出力端子から出力された信号に基づく電荷を容量に充電するサンプリング期間と、前記サンプリング期間に前記容量に充電された電荷を保持するホールド期間とを交互に繰り返し、
前記選択回路は、前記ホールド期間において、前記第1入力端子に入力された信号の直流成分が閾値よりも小さい場合に、前記差動増幅回路の出力ノードを前記第1出力回路の入力ノードに接続し、前記第1入力端子に入力された信号の直流成分が前記閾値よりも大きい場合に、前記差動増幅回路の出力ノードを前記第2出力回路の入力ノードに接続し、前記サンプリング期間において、直前の前記ホールド期間における前記差動増幅回路の出力ノードと前記第1出力回路の入力ノードおよび前記第2出力回路の入力ノードとの接続関係を維持する
ことを特徴とする電子回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016098546A JP6711691B2 (ja) | 2016-05-17 | 2016-05-17 | Opアンプおよび電子回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016098546A JP6711691B2 (ja) | 2016-05-17 | 2016-05-17 | Opアンプおよび電子回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017208634A JP2017208634A (ja) | 2017-11-24 |
JP6711691B2 true JP6711691B2 (ja) | 2020-06-17 |
Family
ID=60416618
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016098546A Active JP6711691B2 (ja) | 2016-05-17 | 2016-05-17 | Opアンプおよび電子回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6711691B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6736229B2 (ja) * | 2017-10-27 | 2020-08-05 | 株式会社大一商会 | 遊技機 |
JP6736234B2 (ja) * | 2017-10-27 | 2020-08-05 | 株式会社大一商会 | 遊技機 |
JP6736232B2 (ja) * | 2017-10-27 | 2020-08-05 | 株式会社大一商会 | 遊技機 |
JP6736230B2 (ja) * | 2017-10-27 | 2020-08-05 | 株式会社大一商会 | 遊技機 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07115334A (ja) * | 1993-10-20 | 1995-05-02 | Sony Corp | ボルテージフォロア回路 |
JP3730886B2 (ja) * | 2001-07-06 | 2006-01-05 | 日本電気株式会社 | 駆動回路及び液晶表示装置 |
JP4103468B2 (ja) * | 2002-06-28 | 2008-06-18 | 日本電気株式会社 | 差動回路と増幅回路及び該増幅回路を用いた表示装置 |
JP4353759B2 (ja) * | 2003-09-22 | 2009-10-28 | Necエレクトロニクス株式会社 | 駆動回路 |
JP5522818B2 (ja) * | 2007-12-18 | 2014-06-18 | フリースケール セミコンダクター インコーポレイテッド | 増幅回路 |
JP2013168926A (ja) * | 2012-01-18 | 2013-08-29 | Semiconductor Energy Lab Co Ltd | 回路、センサ回路及びセンサ回路を用いた半導体装置 |
US9525426B2 (en) * | 2015-02-05 | 2016-12-20 | Infineon Technologies Ag | Cross-coupled input voltage sampling and driver amplifier flicker noise cancellation in a switched capacitor analog-to-digital converter |
-
2016
- 2016-05-17 JP JP2016098546A patent/JP6711691B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017208634A (ja) | 2017-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108574489B (zh) | 一种比较器及逐次逼近式模拟数字转换器 | |
JP6711691B2 (ja) | Opアンプおよび電子回路 | |
US20040108879A1 (en) | Comparison apparatus operated at a low voltage | |
JP4694323B2 (ja) | 差動増幅回路および半導体装置 | |
JP5690469B2 (ja) | 差動増幅器、基準電圧発生回路、差動増幅方法及び基準電圧発生方法 | |
US9407221B2 (en) | Differential amplifier circuit | |
US20110115538A1 (en) | High-speed latched comparator circuit | |
JP2008067143A (ja) | 差動増幅回路、サンプルホールド回路 | |
JP2005244276A (ja) | 差動増幅回路 | |
JP3593486B2 (ja) | 電圧比較回路およびこれを用いた基板バイアス調整回路 | |
JPWO2018055666A1 (ja) | インターフェース回路 | |
JP2015146497A (ja) | 増幅回路 | |
JPH0234490B2 (ja) | ||
JP2008187642A (ja) | 差動信号比較器 | |
CN111313871A (zh) | 动态预放大电路和动态比较器 | |
US7956690B2 (en) | Operational amplification circuit | |
JP2006287305A (ja) | 電圧比較器 | |
JP4667781B2 (ja) | 電流源回路及び差動増幅器 | |
JPH0613878A (ja) | レベル変換回路 | |
JP2006203762A (ja) | フリップフロップ回路および半導体装置 | |
JP4606884B2 (ja) | スイッチ制御回路 | |
JP2004304632A (ja) | パワーオンディテクタ、及びこのパワーオンディテクタを用いたパワーオンリセット回路 | |
JP4189283B2 (ja) | 低電圧で安定的に動作する比較器 | |
US11936354B2 (en) | Amplifier circuit | |
Liu et al. | A 1-V DTMOS-based fully differential telescopic OTA |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190311 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191203 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200519 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200528 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6711691 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |