JP2008067143A - 差動増幅回路、サンプルホールド回路 - Google Patents
差動増幅回路、サンプルホールド回路 Download PDFInfo
- Publication number
- JP2008067143A JP2008067143A JP2006243869A JP2006243869A JP2008067143A JP 2008067143 A JP2008067143 A JP 2008067143A JP 2006243869 A JP2006243869 A JP 2006243869A JP 2006243869 A JP2006243869 A JP 2006243869A JP 2008067143 A JP2008067143 A JP 2008067143A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- drain
- circuit
- differential amplifier
- gates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 14
- 238000005070 sampling Methods 0.000 claims description 16
- 239000003990 capacitor Substances 0.000 claims description 13
- 230000003321 amplification Effects 0.000 claims description 6
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 6
- 230000006866 deterioration Effects 0.000 abstract 1
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- 230000009977 dual effect Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 7
- 238000006731 degradation reaction Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000005513 bias potential Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
- H03F3/45188—Non-folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
- H03F3/45641—Measuring at the loading circuit of the differential amplifier
- H03F3/45654—Controlling the active amplifying circuit of the differential amplifier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45008—Indexing scheme relating to differential amplifiers the addition of two signals being made by a resistor addition circuit for producing the common mode signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45024—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors are cascode coupled transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45082—Indexing scheme relating to differential amplifiers the common mode signal being taken or deducted from the one or more outputs of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45342—Indexing scheme relating to differential amplifiers the AAC comprising control means on a back gate of the AAC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45354—Indexing scheme relating to differential amplifiers the AAC comprising offset means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45356—Indexing scheme relating to differential amplifiers the AAC comprising one or more op-amps, e.g. IC-blocks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45418—Indexing scheme relating to differential amplifiers the CMCL comprising a resistor addition circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45424—Indexing scheme relating to differential amplifiers the CMCL comprising a comparator circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45536—Indexing scheme relating to differential amplifiers the FBC comprising a switch and being coupled between the LC and the IC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45551—Indexing scheme relating to differential amplifiers the IC comprising one or more switched capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
【解決手段】第1のゲート、第2のゲート、ソース、およびドレインをそれぞれ有し、それぞれの該第1のゲートと該第2のゲートとは独立に制御され得、該第1のゲート両者間に差動入力が供給され得、該ソース両者が第1の基準電位に共通接続された第1、第2のトランジスタと、第1、第2のトランジスタのドレインの側それぞれに接続された第1、第2の負荷回路と、第1、第2のトランジスタそれぞれのドレイン側両者間での同相電圧を検出する検出回路と、この同相電圧を第2の基準電位と比較して増幅し出力信号を第1、第2のトランジスタの第2のゲート両者に共通に供給する比較・増幅回路とを具備する。
【選択図】図1
Description
Claims (10)
- 第1のゲート、第2のゲート、ソース、およびドレインをそれぞれ有し、それぞれの該第1のゲートと該第2のゲートとは独立に制御され得、該第1のゲート両者間に差動入力が供給され得、該ソース両者が第1の基準電位に共通接続された第1、第2のトランジスタと、
前記第1、第2のトランジスタの前記ドレインの側それぞれに接続された第1、第2の負荷回路と、
前記第1、第2のトランジスタそれぞれの前記ドレイン側両者間での同相電圧を検出する検出回路と、
前記同相電圧を第2の基準電位と比較して増幅し出力信号を前記第1、第2のトランジスタの前記第2のゲート両者に共通に供給する比較・増幅回路と
を具備することを特徴とする差動増幅回路。 - 前記第1、第2の負荷回路が、それぞれ、ソース、ドレイン、および2つのゲートを有するトランジスタを備え、該トランジスタそれぞれの該2つのゲート両者が共通して第3の基準電位に接続され、該トランジスタ両者の該ドレインそれぞれが前記第1、第2のトランジスタの前記ドレインの側のおのおのに接続され、該トランジスタの該ソース両者が共通して第4の基準電位に接続されていることを特徴とする請求項1記載の差動増幅回路。
- 前記第1、第2のトランジスタの前記ドレインの側と前記第1、第2の負荷回路との間それぞれに、ソースが前記第1、第2のトランジスタ側、ドレインが前記第1、第2の負荷回路の側となるように挿入・接続された第3、第4のトランジスタと、
前記第3、第4のトランジスタの前記ドレインの側と、前記第1、第2の負荷回路との間それぞれに、ソースが前記第1、第2の負荷回路側、ドレインが前記第3、第4のトランジスタ側となるように挿入・接続された第5、第6のトランジスタと
をさらに具備することを特徴とする請求項1記載の差動増幅回路。 - 前記第3、第4のトランジスタが、それぞれ、2つのゲートを備え、該2つのゲート両者が共通して第3の基準電位に接続され、
前記第5、第6のトランジスタが、それぞれ、2つのゲートを備え、該2つのゲート両者が共通して第4の基準電位に接続されていること
を特徴とする請求項3記載の差動増幅回路。 - それぞれ入力端および出力端を有し、該入力端から該出力端への極性が逆極性であり、前記第3、第4、第5、第6のトランジスタの前記ソースそれぞれに該入力端のおのおのが接続され、対応する前記第3、第4、第5、第6のトランジスタのゲートそれぞれに該出力端のおのおのが接続された4つの増幅回路をさらに具備することを特徴とする請求項3記載の差動増幅回路。
- 前記第3、第4、第5、第6のトランジスタが、それぞれ、2つのゲートを備え、
それぞれ入力端および出力端を有し、該入力端から該出力端への極性が逆極性であり、前記第3、第4、第5、第6のトランジスタの前記ソースそれぞれに該入力端のおのおのが接続され、対応する前記第3、第4、第5、第6のトランジスタの前記2つのゲート両者に該出力端のおのおのが接続された4つの増幅回路をさらに具備すること
を特徴とする請求項3記載の差動増幅回路。 - 前記第1、第2のトランジスタの前記ドレインの側それぞれに接続された第3、第4の負荷回路と、
前記第1、第2のトランジスタの前記ドレインの側と前記第3、第4の負荷回路との間それぞれに、ソースが前記第1、第2のトランジスタ側、ドレインが前記第3、第4の負荷回路の側となるように挿入・接続された第7、第8のトランジスタと、
前記第7、第8のトランジスタの前記ドレインの側と、前記第3、第4の負荷回路との間それぞれに、ソースが前記第3、第4の負荷回路側、ドレインが前記第7、第8のトランジスタ側となるように挿入・接続された第9、第10のトランジスタとをさらに具備し、
前記検出回路が、前記第3、第4のトランジスタの前記ドレインの側両者間と前記第5、第6のトランジスタの前記ドレインの側両者間とを共通に接続する導線を有し、該導線のノード電圧が前記同相電圧とされていること
を特徴とする請求項3記載の差動増幅回路。 - 前記第1、第2のトランジスタの前記ドレインの側と前記第1、第2の負荷回路との間それぞれに、ソースが前記第1、第2のトランジスタ側、ドレインが前記第1、第2の負荷回路の側となるように挿入・接続された第7、第8のトランジスタと、
前記第7、第8のトランジスタの前記ドレインの側と、前記第1、第2の負荷回路との間それぞれに、ソースが前記第1、第2の負荷回路側、ドレインが前記第7、第8のトランジスタ側となるように挿入・接続された第9、第10のトランジスタとをさらに具備し、
前記検出回路が、前記第3、第4のトランジスタの前記ドレインの側両者間と前記第5、第6のトランジスタの前記ドレインの側両者間とを共通に接続する導線を有し、該導線のノード電圧が前記同相電圧とされていること
を特徴とする請求項3記載の差動増幅回路。 - 前記検出回路が、前記第1、第2のトランジスタの前記ドレインの側両者間に直列に接続された2つの抵抗を有し、該2つの抵抗の中点電圧が前記同相電圧とされることを特徴とする請求項1記載の差動増幅回路。
請求項1記載の差動増幅回路。 - 第1のゲート、第2のゲート、ソース、およびドレインをそれぞれ有し、それぞれの該第1のゲートと該第2のゲートとは独立に制御され得、該ソース両者が第1の基準電位に共通接続された第1、第2のトランジスタと、前記第1、第2のトランジスタの前記ドレインの側それぞれに接続された第1、第2の負荷回路と、前記第1、第2のトランジスタそれぞれの前記ドレイン側両者間での同相電圧を検出する検出回路と、前記同相電圧を第2の基準電位と比較して増幅し出力信号を前記第1、第2のトランジスタの前記第2のゲート両者に共通に供給する比較・増幅回路とを備えた差動増幅回路と、
前記第1、第2のトランジスタの前記第1のゲートそれぞれに接続された第1、第2のサンプリング容量と、
前記第1、第2のサンプリング容量に電荷をそれぞれ入力させるように構成された第1、第2のスイッチ回路と、
前記差動増幅回路に接続され、かつ、前記電荷によって前記第1、第2のサンプリング容量が発生する電圧を前記差動増幅回路にそれぞれ出力させるように構成された第3、第4のスイッチ回路と
を具備することを特徴とするサンプルホールド回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006243869A JP4192191B2 (ja) | 2006-09-08 | 2006-09-08 | 差動増幅回路、サンプルホールド回路 |
US11/687,083 US7521999B2 (en) | 2006-09-08 | 2007-03-16 | Differential amplifier and sampling and holding circuit |
US12/210,662 US7636015B2 (en) | 2006-09-08 | 2008-09-15 | Differential amplifier and sampling and holding circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006243869A JP4192191B2 (ja) | 2006-09-08 | 2006-09-08 | 差動増幅回路、サンプルホールド回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008067143A true JP2008067143A (ja) | 2008-03-21 |
JP4192191B2 JP4192191B2 (ja) | 2008-12-03 |
Family
ID=39168959
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006243869A Expired - Fee Related JP4192191B2 (ja) | 2006-09-08 | 2006-09-08 | 差動増幅回路、サンプルホールド回路 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7521999B2 (ja) |
JP (1) | JP4192191B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016167704A (ja) * | 2015-03-09 | 2016-09-15 | 株式会社東芝 | 能動負荷回路及び半導体集積回路 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7405988B2 (en) * | 2005-09-26 | 2008-07-29 | Silicon Storage Technology, Inc. | Method and apparatus for systematic and random variation and mismatch compensation for multilevel flash memory operation |
JP4334564B2 (ja) * | 2006-12-14 | 2009-09-30 | 株式会社東芝 | トランスコンダクタ |
JP4498398B2 (ja) * | 2007-08-13 | 2010-07-07 | 株式会社東芝 | 比較器及びこれを用いたアナログ−デジタル変換器 |
JP4977102B2 (ja) * | 2008-09-02 | 2012-07-18 | 株式会社東芝 | 差動増幅器 |
WO2010151270A1 (en) * | 2009-06-25 | 2010-12-29 | Nanoamp Mobile, Inc. | Even-order harmonics calibration |
US9737724B2 (en) | 2011-02-04 | 2017-08-22 | Vishay Sprague, Inc. | Hermetically sealed electrolytic capacitor |
FR3009147A1 (fr) * | 2013-07-24 | 2015-01-30 | St Microelectronics Sa | Differential amplifier |
US9525391B2 (en) * | 2014-03-05 | 2016-12-20 | Mediatek Singapore Pte. Ltd. | Fully differential class A/AB amplifier and method thereof |
GB201801995D0 (en) * | 2018-02-07 | 2018-03-28 | Analog Devices Global Unlimited Co | A method of and apparatus for detecting open circuit conditions at an input to a signal chain and for detecting channel imbalance in a differential signal |
CN113258894B (zh) * | 2021-05-19 | 2023-01-17 | 青岛信芯微电子科技股份有限公司 | 一种信号检测电路和传输设备 |
CN114362700B (zh) * | 2022-03-18 | 2022-06-24 | 杭州深谙微电子科技有限公司 | 差分放大器及其背栅控制方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3557110B2 (ja) | 1998-11-12 | 2004-08-25 | 株式会社東芝 | 電圧電流変換装置 |
US6140877A (en) * | 1998-12-11 | 2000-10-31 | Micron Technology, Inc. | Low power supply CMOS differential amplifier topology |
US6614301B2 (en) * | 2002-01-31 | 2003-09-02 | Intel Corporation | Differential amplifier offset adjustment |
JP2004343277A (ja) * | 2003-05-14 | 2004-12-02 | Mitsubishi Electric Corp | 入力バッファ回路 |
US7276962B1 (en) * | 2005-11-21 | 2007-10-02 | National Semiconductor Corporation | Circuit topology for reduced harmonic distortion in a switched-capacitor programmable gain amplifier |
-
2006
- 2006-09-08 JP JP2006243869A patent/JP4192191B2/ja not_active Expired - Fee Related
-
2007
- 2007-03-16 US US11/687,083 patent/US7521999B2/en active Active
-
2008
- 2008-09-15 US US12/210,662 patent/US7636015B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016167704A (ja) * | 2015-03-09 | 2016-09-15 | 株式会社東芝 | 能動負荷回路及び半導体集積回路 |
Also Published As
Publication number | Publication date |
---|---|
US7521999B2 (en) | 2009-04-21 |
JP4192191B2 (ja) | 2008-12-03 |
US20090009247A1 (en) | 2009-01-08 |
US20080061878A1 (en) | 2008-03-13 |
US7636015B2 (en) | 2009-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4192191B2 (ja) | 差動増幅回路、サンプルホールド回路 | |
US7956597B2 (en) | Reference buffer circuits for providing reference voltages | |
US20070221996A1 (en) | Cascode circuit and semiconductor device | |
US8049653B2 (en) | Amplifier and analog/digital converter | |
US8854136B2 (en) | Fully differential operational amplifier with common-mode feedback circuit | |
TWI524663B (zh) | 運算放大器及其驅動電路 | |
JP2007267016A (ja) | 演算増幅器 | |
US6433637B1 (en) | Single cell rail-to-rail input/output operational amplifier | |
US20080290934A1 (en) | Reference buffer circuits | |
JPH08316746A (ja) | スイッチドキャパシタを導入した低電圧差動増幅器のための装置 | |
TWI514755B (zh) | 低切換誤差、小電容器、自動歸零偏差緩衝放大器 | |
US9941850B1 (en) | Fully differential operational amplifier | |
US7295071B1 (en) | High speed, high DC gain and wide dynamic range amplifier | |
JP4829650B2 (ja) | 差動増幅回路 | |
JP2005268895A (ja) | スイッチ回路 | |
US6445322B2 (en) | Digital-to-analog converter with improved output impedance switch | |
CN112965567B (zh) | 一种低噪声电压驱动缓冲器 | |
US11658625B2 (en) | Amplifier circuit, corresponding comparator device and method | |
JP4545705B2 (ja) | 差動増幅回路 | |
US8416021B2 (en) | Amplifier circuit | |
US7265621B1 (en) | Fully differential operational amplifier with fast settling time | |
JP2006352607A (ja) | 差動増幅器およびアナログデジタルコンバータ | |
JP6230903B2 (ja) | 低雑音増幅器 | |
JP4335078B2 (ja) | ソースフォロワ回路 | |
JP2004180268A (ja) | 増幅回路及びこれを用いた液晶ディスプレイ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080326 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080909 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080916 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080919 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |