JP4977102B2 - 差動増幅器 - Google Patents
差動増幅器 Download PDFInfo
- Publication number
- JP4977102B2 JP4977102B2 JP2008224290A JP2008224290A JP4977102B2 JP 4977102 B2 JP4977102 B2 JP 4977102B2 JP 2008224290 A JP2008224290 A JP 2008224290A JP 2008224290 A JP2008224290 A JP 2008224290A JP 4977102 B2 JP4977102 B2 JP 4977102B2
- Authority
- JP
- Japan
- Prior art keywords
- common
- amplifier
- output
- switch
- amplifiers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
- H03F3/45932—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by using feedback means
- H03F3/45937—Measuring at the loading circuit of the differential amplifier
- H03F3/45941—Controlling the input circuit of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
- H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45012—Indexing scheme relating to differential amplifiers the addition of two signals being made in a switched capacitor circuit for producing the common mode signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45066—Indexing scheme relating to differential amplifiers the resulting deducted common mode signal being added at the one or more inputs of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45074—A comparator circuit compares the common mode signal to a reference before controlling the differential amplifier or related stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45082—Indexing scheme relating to differential amplifiers the common mode signal being taken or deducted from the one or more outputs of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45116—Feedback coupled to the input of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45134—Indexing scheme relating to differential amplifiers the whole differential amplifier together with other coupled stages being fully differential realised
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45136—One differential amplifier in IC-block form being shown
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45418—Indexing scheme relating to differential amplifiers the CMCL comprising a resistor addition circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45424—Indexing scheme relating to differential amplifiers the CMCL comprising a comparator circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45528—Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45536—Indexing scheme relating to differential amplifiers the FBC comprising a switch and being coupled between the LC and the IC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45551—Indexing scheme relating to differential amplifiers the IC comprising one or more switched capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45594—Indexing scheme relating to differential amplifiers the IC comprising one or more resistors, which are not biasing resistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
図1は、本発明の第1実施形態に係る差動増幅器の概略構成を示すブロック図である。
図1において、差動増幅器には、増幅器11a、11bおよび同相帰還回路12が設けられている。ここで、増幅器11a、11bは、シングルエンド(1入力1出力)反転増幅器からそれぞれ構成することができる。また、同相帰還回路12は、増幅器11a、11bの出力端子の同相成分を増幅器11a、11bの入力端子に帰還することができる。ここで、同相帰還回路12には、受動素子13a、13bが設けられ、受動素子13a、13bは共通端子CSに接続されている。そして、同相帰還回路12は、共通端子CSから受動素子13a、13bをそれぞれ介して、増幅器11a、11bの出力端子の同相成分を増幅器11a、11bの入力端子に帰還することができる。なお、受動素子13a、13bとしては、例えば、抵抗またはコンデンサを用いることができる。
図2は、本発明の第2実施形態に係る差動増幅器の概略構成を示すブロック図である。
図2において、図1の同相帰還回路12には、同相検出回路14および制御回路15が設けられている。ここで、同相検出回路14は、増幅器11a、11bの出力端子の同相成分を検出し、その同相成分に対応した同相信号Vcmを出力することができる。制御回路15は、同相検出回路14にて検出された同相成分を元に生成した制御信号を共通端子CSに出力し、その共通端子CSから受動素子13a、13bをそれぞれ介して増幅器11a、11bの出力端子に出力することができる。
図3−1において、例えば、増幅器11aには、電界効果トランジスタM11、M12が設けられ、電界効果トランジスタM11、M12は、互いに直列に接続されている。なお、電界効果トランジスタM11はPチャンネル型、電界効果トランジスタM12はNチャンネル型を用いることができる。そして、電界効果トランジスタM11のソースは、高電源電位VDDに接続され、電界効果トランジスタM12のソースは、低電源電位VSSに接続されている。
図3−2において、例えば、増幅器11aには、電界効果トランジスタM21〜M24が設けられ、電界効果トランジスタM21〜M24は、順次直列に接続されている。なお、電界効果トランジスタM21、M22はPチャンネル型、電界効果トランジスタM23、M24はNチャンネル型を用いることができる。そして、電界効果トランジスタM21のソースは、高電源電位VDDに接続され、電界効果トランジスタM24のソースは、低電源電位VSSに接続されている。
図4−1において、同相検出回路14には、例えば、抵抗R11、R12が設けられ、抵抗R11、R12は互いに直列に接続されている。なお、抵抗R11、R12の値は同一の値に設定することができる。そして、抵抗R11、R12の直列回路は、図2の増幅器11a、11bの出力端子間に接続するとともに、抵抗R11、R12の接続点は、制御回路15の入力端子に接続することができる。
図4−2において、同相検出回路14には、例えば、抵抗R21、R22およびバッファP21、P22が設けられ、抵抗R21、R22は互いに直列に接続されている。なお、抵抗R21、R22の値は同一の値に設定することができる。そして、抵抗R21、R22の直列回路は、図2の増幅器11a、11bの出力端子間にバッファP21、P22をそれぞれ介して接続するとともに、抵抗R21、R22の接続点は、制御回路15の入力端子に接続することができる。
図4−3において、同相検出回路14には、例えば、コンデンサC11、C12およびスイッチSW11〜SW15が設けられている。なお、コンデンサC11、C12の値は同一の値に設定することができる。ここで、コンデンサC11の一端は、制御回路15の入力端子に接続するとともに、スイッチSW15を介して基準電位Vrefrに接続し、コンデンサC11の他端は、スイッチSW11を介して増幅器11bの出力端子に接続するとともに、スイッチSW13を介して基準電位Vrefrに接続することができる。また、コンデンサC12の一端は、制御回路15の入力端子に接続するとともに、スイッチSW15を介して基準電位Vrefrに接続し、コンデンサC12の他端は、スイッチSW12を介して増幅器11aの出力端子に接続するとともに、スイッチSW14を介して基準電位Vrefrに接続することができる。
図5−1において、制御回路15には、例えば、抵抗R31、R32および増幅器P31が設けられている。なお、抵抗R31、R32は、互いに同一の値に設定することができる。また、抵抗R31、R32は、図2の受動素子13a、13bとして用いることができる。ここで、増幅器P31の正側入力端子は、図2の同相検出回路14の出力端子に接続し、増幅器P31の負側入力端子は、基準電位Vrefcmに接続することができる。また、増幅器P31の出力端子は、各抵抗R31、R32の一端に接続することができる。また、各抵抗R31、R32の他端は、増幅器11a、11bの入力端子にそれぞれ接続することができる。
図5−2において、制御回路15には、例えば、コンデンサC21、C22、スイッチSW21〜SW24および増幅器P41が設けられている。なお、コンデンサC21、C22は、互いに同一の値に設定することができる。また、コンデンサC21、C22は、図2の受動素子13a、13bとして用いることができる。ここで、増幅器P41の正側入力端子は、図2の同相検出回路14の出力端子に接続し、増幅器P41の負側入力端子は、基準電位Vrefcmに接続することができる。また、各コンデンサC21、C22の一端は、スイッチSW22を介して増幅器P41の出力端子に接続するとともに、スイッチSW21を介して基準電位Vrefcmに接続することができる。また、コンデンサC21の他端は、増幅器11aの出力端子に接続するとともに、スイッチSW23を介して基準電位Vrefiに接続することができる。また、コンデンサC22の他端は、増幅器11bの出力端子に接続するとともに、スイッチSW24を介して基準電位Vrefiに接続することができる。
そして、パルス信号Φ1がハイ、パルス信号Φ2がロウになると、スイッチSW21、SW23、SW24がオン、スイッチSW22がオフし、コンデンサC21、C22の一端は基準電位Vrefcmに接続されるとともに、コンデンサC21、C22の他端は基準電位Vrefiに接続され、コンデンサC21、C22に蓄積された電荷が初期化される。そして、パルス信号Φ1がロウ、パルス信号Φ2がハイになると、スイッチSW21、SW23、SW24がオフ、スイッチSW22がオンし、図2の同相検出回路14から増幅器P41の正側入力端子に同相信号Vcmが入力される。そして、増幅器P41の正側入力端子に同相信号Vcmが入力されると、同相信号Vcmと基準電位Vrefcmとの差が増幅され、同相信号Vcmと基準電位Vrefcmとの差を増幅した信号Vcmcが出力される。そして、増幅器P41から出力された信号Vcmcは、コンデンサC21、C22をそれぞれ介して増幅器11a、11bの入力端子に帰還される。
図6は、本発明の第3実施形態に係る差動増幅器が適用されるサンプルホールド回路の概略構成を示す図、図7は、図6のサンプルホールド回路の回路構成の一例を示す図である。
図6において、サンプルホールド回路には、差動増幅器Z11、スイッチSW23、SW24、SW31〜SW34およびコンデンサCp、Cnが設けられている。そして、差動増幅器Z11には、図7に示すように、増幅器21a、21b、同相検出回路14aおよび制御回路15aが設けられている。ここで、同相検出回路14aとして、図4−3の構成が用いられ、制御回路15aとして、図5−2の構成が用いられている。
まず、同相電圧Voutcmおよび差動電圧Voutdmを算出するに当たって、以下のように仮定する。
Cn=Cp=Cs
Cnc=Cpc=Cc
ただし、Cn、Cpは、それぞれコンデンサCn、Cpの容量値、Cnc、Cpcは、それぞれコンデンサC22、C21の容量値である。
また、出力電圧Vop、Vonの同相電圧Voutcm=(Vop+Von)/2、差動電圧Voutdm=(Vop−Von)/2と定義する。
また、差動増幅器Z11の入力電圧Vinp、Vinnは、素子特性のミスマッチを無視し、増幅器21a、21bの利得が十分大きいと仮定すれば、同一の一定値と見なせるので、Vinp=Vinn=Vinとする。
Qps=Cs(Vrefi−Vainp)+Cc(Vrefi−Vrefcm)
Qns=Cs(Vrefi−Vainn)+Cc(Vrefi−Vrefcm)
また、ホールド時(φ1=ロウ、φ2=ハイ)において、ノードP、Nにそれぞれ充電されている総電荷量をQph、Qnhとすると、総電荷量Qph、Qnhは、以下の式で与えられる。
Qph=Cs(Vin−Vop)+Cc(Vin−Vcmc)
Qnh=Cs(Vin−Von)+Cc(Vin−Vcmc)
Qps=Qph
Qns=Qnh
Voutcm=Vaincm+(Vin−Vrefi)
+Cc/Cs×[(Vin−Vrefi)−(Vcmc−Vrefcm)]
・・・(1−1)
Voutdm=Vaindm ・・・(1−2)
また、(1−1)式より、差動増幅器Z11の出力の同相電圧Voutcmは、(1)差動増幅器Z11の入力の同相電圧(第1項)、(2)サンプリング時とホールド時のノードPまたはNの電圧差(第2項)、(3)第2項の値と、サンプリング時とホールド時のコンデンサC21、C22の共通ノードの電圧差との差分にCsとCcの比を乗じた値(第3項)の和で表される。
図8は、本発明の第4実施形態に係る差動増幅器が適用される増幅回路の概略構成を示す図、図9は、図8の増幅回路の回路構成の一例を示す図である。
図8において、増幅回路には、差動増幅器Z21および抵抗Rpi、Rni、Rpf、Rnfが設けられている。そして、差動増幅器Z21には、図9に示すように、増幅器31a、31b、同相検出回路14bおよび制御回路15bが設けられている。ここで、同相検出回路14bとして、図4−1の構成が用いられ、制御回路15bとして、図5−1の構成が用いられている。
そして、入力電圧Vainp、Vainnは、Rpi、Rniをそれぞれ介して増幅器31a、31bの入力端子にそれぞれ印加され、増幅器31a、31bからそれぞれ出力された出力電圧Voutn、Voutpは、抵抗Rpf、Rnfをそれぞれ介して増幅器31a、31bの入力端子にそれぞれ帰還される。
まず、同相電圧Voutcmおよび差動電圧Voutdmを算出するに当たって、以下のように仮定する。
Rni=Rpi=Ri
Rnf=Rpf=Rf
Rnc=Rpc=Rc
ただし、Rpi、Rni、Rpf、Rnfは、それぞれ抵抗Rpi、Rni、Rpf、Rnfの抵抗値、Rnc、Rpcは、それぞれ抵抗R32、R31の抵抗値である。
また、差動増幅器Z21の入力電圧Vinp、Vinnは、素子特性のミスマッチを無視し、増幅器31b、31aの利得が十分大きいと仮定すれば、同一の一定値と見なせるので、Vinp=Vinn=Vinとする。
(Vainp−Vin)/Ri+(Von−Vin)/Rf+(Vcmc−Vin)/Rc=0
(Vainn−Vin)/Ri+(Vop−Vin)/Rf+(Vcmc−Vin)/Rc=0
これらの式から出力電圧Von、Vopを求めると、以下の式が得られる。
Von=−Rf/Ri×Vainp+(Rf+Ri)/Ri×Vin+Rf/Rc×(Vcmc−Vin)
Vop=−Rf/Ri×Vainn+(Rf+Ri)/Ri×Vin+Rf/Rc×(Vcmc−Vin)
Voutcm=−Rf/Ri×Vaincm+(Rf+Ri)/Ri×Vin
+Rf/Rc×(Vcmc−Vin) ・・・(式2−1)
Voutdm=−Rf/Ri×Vaindm ・・・(式2−2)
また、(2−1)式より、差動増幅器Z21の出力の同相電圧Voutcmは、(1)差動増幅器Z21の入力の同相電圧(第1項)、(2)差動増幅器Z21の入力電圧(第2項)、(3)制御回路15bの出力電圧と差動増幅器Z21の入力電圧との差(第3項)にそれぞれ所定の抵抗比を乗じたものの和で表される。
ここで、(2−1)式の第1項の値および第2項の値は、差動増幅器Z21による制御は不可能であるが、(2−1)式の第3項のうちVcmcだけは、差動増幅器Z21の負帰還ループの中にあり、負帰還制御されることから、差動電圧Voutdmに影響を与えることなく、同相電圧Voutcmを所望の値に制御することが可能となる。また、例えば、RfとRiの値に比を適切に設定することにより、Vaincmの値に関わらず、Voutcmの値を所定の値に設定することができ、原理的に出力同相電圧の調整範囲の制限をなくすことができる。
Claims (5)
- 第1および第2の増幅器と、
共通端子に接続された第1および第2の受動素子をそれぞれ介して前記第1および第2の増幅器の出力端子の同相成分を前記第1および第2の増幅器の入力端子に帰還する同相帰還回路とを備え、
前記同相帰還回路は、
前記第1および第2の増幅器の出力端子の同相成分を検出する同相検出回路と、
前記同相検出回路にて検出された同相成分を元に生成した制御信号を前記共通端子に出力し、前記共通端子から前記第1および第2の受動素子をそれぞれ介して第1および第2の増幅器の入力端子に出力する制御回路とを備え、
前記同相検出回路は、
前記同相検出回路の出力端子に一端が接続された第1のコンデンサと、
前記同相検出回路の出力端子に一端が接続された第2のコンデンサと、
前記第1のコンデンサの他端と前記第1の増幅器の出力端子との間に接続された第1のスイッチと、
前記第2のコンデンサの他端と前記第2の増幅器の出力端子との間に接続された第2のスイッチと、
前記第1のコンデンサの他端と基準電位との間に接続された第3のスイッチと、
前記第2のコンデンサの他端と前記基準電位との間に接続された第4のスイッチと、
前記同相検出回路の出力端子と前記基準電位との間に接続された第5のスイッチとを備え、
前記第3のスイッチ、前記第4のスイッチおよび前記第5のスイッチは、第1のパルス信号に従ってオン/オフされ、
前記第1のスイッチおよび前記第2のスイッチは、第2のパルス信号に従ってオン/オフされることを特徴とする差動増幅器。 - 前記制御回路は、
前記同相検出回路の出力端子の信号を増幅して前記共通端子に出力する第3の増幅器を備えることを特徴とする請求項1に記載の差動増幅器。 - 第1および第2の増幅器と、
共通端子に接続された第1および第2の受動素子をそれぞれ介して前記第1および第2の増幅器の出力端子の同相成分を前記第1および第2の増幅器の入力端子に帰還する同相帰還回路とを備え、
前記同相帰還回路は、
前記第1および第2の増幅器の出力端子の同相成分を検出する同相検出回路と、
前記同相検出回路にて検出された同相成分を元に生成した制御信号を前記共通端子に出力し、前記共通端子から前記第1および第2の受動素子をそれぞれ介して第1および第2の増幅器の入力端子に出力する制御回路とを備え、
前記制御回路は、
前記第1の受動素子として用いられる第1のコンデンサと、
前記第2の受動素子として用いられる第2のコンデンサと、
前記同相検出回路の出力端子の信号を増幅して前記共通端子に出力する第3の増幅器と、
第1の基準電位と前記共通端子との間に接続された第1のスイッチと、
前記第3の増幅器の出力端子と前記共通端子との間に接続された第2のスイッチと、
前記第1の増幅器の入力端子と第2の基準電位との間に接続された第3のスイッチと、
前記第2の増幅器の入力端子と前記第2の基準電位との間に接続された第4のスイッチとを備え、
前記第1のスイッチ、前記第3のスイッチおよび前記第4のスイッチは、第1のパルス信号に従ってオン/オフされ、
前記第2のスイッチは、第2のパルス信号に従ってオン/オフされることを特徴とする差動増幅器。 - 前記制御回路は、
前記第1の受動素子として用いられる第1のコンデンサと、
前記第2の受動素子として用いられる第2のコンデンサと、
前記同相検出回路の出力端子の信号を増幅して前記共通端子に出力する第3の増幅器と、
第1の基準電位と前記共通端子との間に接続された第1のスイッチと、
前記第3の増幅器の出力端子と前記共通端子との間に接続された第2のスイッチと、
前記第1の増幅器の入力端子と第2の基準電位との間に接続された第3のスイッチと、
前記第2の増幅器の入力端子と前記第2の基準電位との間に接続された第4のスイッチとを備え、
前記第1のスイッチ、前記第3のスイッチおよび前記第4のスイッチは、第3のパルス信号に従ってオン/オフされ、
前記第2のスイッチは、第4のパルス信号に従ってオン/オフされることを特徴とする請求項1に記載の差動増幅器。 - 前記第1および第2の増幅器は、ソース接地回路であることを特徴とする請求項1から4のいずれか1項に記載の差動増幅器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008224290A JP4977102B2 (ja) | 2008-09-02 | 2008-09-02 | 差動増幅器 |
US12/507,165 US8031000B2 (en) | 2008-09-02 | 2009-07-22 | Differential amplifier, sample-and-hold circuit, and amplifier circuit |
US13/222,687 US8149020B2 (en) | 2008-09-02 | 2011-08-31 | Differential amplifier, sample-and-hold circuit, and amplifier circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008224290A JP4977102B2 (ja) | 2008-09-02 | 2008-09-02 | 差動増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010062696A JP2010062696A (ja) | 2010-03-18 |
JP4977102B2 true JP4977102B2 (ja) | 2012-07-18 |
Family
ID=41724441
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008224290A Expired - Fee Related JP4977102B2 (ja) | 2008-09-02 | 2008-09-02 | 差動増幅器 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8031000B2 (ja) |
JP (1) | JP4977102B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8130036B2 (en) | 2009-11-05 | 2012-03-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Input common mode circuit |
JP5624493B2 (ja) * | 2011-02-16 | 2014-11-12 | キヤノン株式会社 | 差動増幅装置 |
KR101881912B1 (ko) * | 2013-01-24 | 2018-07-26 | 삼성전자주식회사 | 신호 처리 장치 및 신호 처리 방법 |
US9160575B1 (en) * | 2014-09-24 | 2015-10-13 | Realtek Semiconductor Corporation | Discrete-time linear equalizer and method thereof |
US9231542B1 (en) * | 2014-11-24 | 2016-01-05 | Dialog Semiconductor (Uk) Limited | Amplifier common-mode control method |
US10110175B1 (en) * | 2017-05-19 | 2018-10-23 | Qualcomm Incorporated | Preventing distortion in a differential power amplifier |
US10944599B2 (en) * | 2019-06-28 | 2021-03-09 | Adtran, Inc. | Systems and methods for communicating high speed signals in a communication device |
US11159170B1 (en) | 2020-10-22 | 2021-10-26 | Texas Instruments Incorporated | Differential converter with offset cancelation |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4697152A (en) * | 1986-04-11 | 1987-09-29 | Motorola, Inc. | Fully differential switched capacitor amplifier having autozeroed common-mode feedback |
US5359294A (en) * | 1993-10-05 | 1994-10-25 | Motorola, Inc. | Charge-balanced switched-capacitor circuit and amplifier circuit using same |
JPH10322143A (ja) | 1997-05-21 | 1998-12-04 | Toshiba Corp | Ac結合回路 |
US6169427B1 (en) * | 1998-12-10 | 2001-01-02 | National Semiconductor Corporation | Sample and hold circuit having single-ended input and differential output and method |
US6140877A (en) * | 1998-12-11 | 2000-10-31 | Micron Technology, Inc. | Low power supply CMOS differential amplifier topology |
US6636084B2 (en) * | 1999-12-22 | 2003-10-21 | Texas Instruments Incorporated | Sample and hold circuit |
JP3584893B2 (ja) * | 2001-03-14 | 2004-11-04 | ソニー株式会社 | フィルタ回路 |
US6429734B1 (en) * | 2001-12-19 | 2002-08-06 | Neoaxiom Corporation | Differential active loop filter for phase locked loop circuits |
US7005919B2 (en) * | 2002-06-27 | 2006-02-28 | Broadband Innovations, Inc. | Even order distortion elimination in push-pull or differential amplifiers and circuits |
JP2005341149A (ja) * | 2004-05-26 | 2005-12-08 | Sony Corp | 差動増幅回路 |
TW200629738A (en) * | 2004-10-12 | 2006-08-16 | Sony Corp | Sample hold circuit, and pipeline ad converter using the circuit |
JP3993600B2 (ja) | 2004-12-15 | 2007-10-17 | 株式会社東芝 | 演算増幅回路、サンプルホールド回路及びフィルタ回路 |
JP2007019821A (ja) * | 2005-07-07 | 2007-01-25 | Fujifilm Holdings Corp | スイッチトキャパシタ型可変利得増幅回路 |
JP4654998B2 (ja) * | 2005-11-08 | 2011-03-23 | 株式会社デンソー | サンプルホールド回路およびマルチプライングd/aコンバータ |
US7446602B2 (en) * | 2006-02-06 | 2008-11-04 | Seiko Instruments Inc. | Switched capacitor amplifier circuit and method for operating a switched capacitor amplifier circuit |
DE102006014925B3 (de) * | 2006-03-30 | 2007-09-27 | Infineon Technologies Ag | Schaltungsanordnung mit einer Abtast-Halte-Einrichtung und Verfahren zur Signalverarbeitung in einer Abtast-Halte-Einrichtung |
JP2008067157A (ja) * | 2006-09-08 | 2008-03-21 | Sony Corp | 差動増幅回路、周波数変換回路、並びに無線通信装置 |
JP4192191B2 (ja) * | 2006-09-08 | 2008-12-03 | 株式会社東芝 | 差動増幅回路、サンプルホールド回路 |
US7746260B1 (en) * | 2008-12-19 | 2010-06-29 | Mediatek Inc. | Multiplying digital-to-analog converter for high speed and low supply voltage |
-
2008
- 2008-09-02 JP JP2008224290A patent/JP4977102B2/ja not_active Expired - Fee Related
-
2009
- 2009-07-22 US US12/507,165 patent/US8031000B2/en active Active
-
2011
- 2011-08-31 US US13/222,687 patent/US8149020B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8031000B2 (en) | 2011-10-04 |
JP2010062696A (ja) | 2010-03-18 |
US20110309863A1 (en) | 2011-12-22 |
US8149020B2 (en) | 2012-04-03 |
US20100052785A1 (en) | 2010-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4977102B2 (ja) | 差動増幅器 | |
US7586373B2 (en) | Fully differential class AB amplifier and amplifying method using single-ended, two-stage amplifier | |
US5936466A (en) | Differential operational transconductance amplifier | |
US6359510B1 (en) | Amplifier circuit | |
JP2009177266A (ja) | スイッチトキャパシタ増幅回路 | |
JP2007174029A (ja) | 利得可変回路及びそれを用いた自動利得制御増幅器 | |
Veldandi et al. | Low-voltage PVT-insensitive bulk-driven OTA with enhanced DC gain in 65-nm CMOS process | |
US8570099B2 (en) | Single-ended-to-differential filter using common mode feedback | |
Marano et al. | Step-response optimisation techniques for low-power, high-load, three-stage operational amplifiers driving large capacitive loads | |
JP2013005149A (ja) | 完全差動型オペアンプ | |
US20110279181A1 (en) | Common-mode feedback circuit | |
JP4707099B2 (ja) | 差動出力回路 | |
WO2017034837A1 (en) | Rail-to-rail input stage circuit with constant transconductance | |
US9246455B2 (en) | Three stage amplifier | |
US11658626B2 (en) | Split miller compensation in two-stage differential amplifiers | |
CN101202537B (zh) | 低功率可变增益放大器 | |
US7633343B2 (en) | Fully differential amplifier | |
US10784828B2 (en) | Methods and apparatus for an operational amplifier with a variable gain-bandwidth product | |
JP2014082535A (ja) | 演算増幅器 | |
Vij et al. | An operational amplifier with recycling folded Cascode topology and adaptive biaisng | |
Pennisi et al. | Constant and maximum bandwidth feedback amplifier with adaptive frequency compensation | |
Vij et al. | A highly adaptive operational amplifier with recycling folded cascode topology | |
CN109905105B (zh) | 低延迟低电压电流比较器及电路模块 | |
JP2012169820A (ja) | プリアンプ回路、及びマイクロフォン | |
JP4686758B2 (ja) | 絶縁ゲート電界効果トランジスタを用いた多入力cmos増幅器と、それを用いた高利得多入力cmos増幅器、高安定多入力cmos増幅器、高利得高安定多入力cmos増幅器、多入力cmos差動増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100910 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110927 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120321 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120413 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150420 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |