JP2008067157A - 差動増幅回路、周波数変換回路、並びに無線通信装置 - Google Patents

Abstract

【課題】低電圧動作に適したＣＭＯＳプロセスで構成された、周波数変換回路、並びに無線通信装置を提供する。
【解決手段】Ｒａｉｌ−ｔｏ−ｒａｉｌ形式の差動増幅回路を周波数変換回路のスイッチング動作段に用い、出力に差動信号のコモンモード電圧を検出するコモンモード電圧検出手段と、入力にコモンモード電圧を印加するコモンモード電圧印加手段を備える。コモンモード電圧検出手段により検出されたコモンモード電圧を所定の基準電圧に収束させるための負帰還ループ手段が前記コモンモード電圧検出手段と前記コモンモード電圧印加手段の間に配設され、コモンモードのフィードバックを行なうことで、コモンモード電圧の不安定性を改善する。
【選択図】図７

Description

本発明は、無線通信機のＲＦフロントエンド部に用いられる周波数変換回路のスイッチング動作段として適用される差動増幅回路、周波数変換回路、並びに無線通信装置に係り、特に、低電圧動作に適したＣＭＯＳプロセスで構成された差動増幅回路、周波数変換回路、並びに無線通信装置に適用される差動増幅回路に関する。

さらに詳しくは、インバータ回路のペアで構成されるＲａｉｌ−ｔｏ−Ｒａｉｌ形式の差動増幅回路、周波数変換回路、並びに無線通信装置に係り、特に、ＭＯＳトランジスタのばらつきに伴うインバータ回路の閾値電圧のばらつきに拘わらず高周波ローカル信号に対し正しい増幅動作を行なう差動増幅回路、周波数変換回路、並びに無線通信装置に関する。

携帯電話機や無線ＬＡＮなど、移動体通信技術が広範に普及している。移動体通信端末のＲＦフロントエンドは、通常、アナログ・ベースバンド信号を周波数変換器（直交変調器）によりＲＦ帯域にアップコンバートし、バンドパス・フィルタにより帯域制限を掛けた後、さらに利得可変増幅回路により送信電力を増幅するというのが一般的な構成である。また、最近の無線通信機では、ベースバンド信号をアップコンバート、あるいは受信ＲＦ信号をダウンコンバートする周波数変換器のローカル周波数ｆLOに搬送波周波数を用いて直接周波数変換を行なうというダイレクト・コンバージョン方式が採用されている（例えば、Ｗ−ＣＤＭＡ方式の携帯無線端末において、ダイレクト・コンバージョン方式が広く用いられている）。ダイレクト・コンバージョン方式によれば、ＩＦ（Ｉｎｔｅｒｍｅｄｉａｔｅ Ｆｒｅｑｕｅｎｃｙ：中間周波数）フィルタを用いないため、小型化に適するとともに、原理的にスプリアス周波数を発生させないことから、送受信機の設計性に優れる。

ダイレクト・コンバージョン方式に適用可能な周波数変換回路の一例として、ギルバートセル（Ｇｉｌｂｅｒｔ ｃｅｌｌ）・ミキサが知られている。図１０には、ギルバート回路を用いて周波数変換回路の一構成例を示している。図示のギルバート回路は、１対のトランジスタＴｒ１及びＴｒ２からなる増幅段と、２対のトランジスタＴｒ３及びＴｒ４とＴｒ５及びＴｒ６からなるスイッチ段（以下、「カスコード段」とも呼ぶ）を襷（たすき）掛けに直列に接続した回路である（例えば、非特許文献１を参照のこと）。

高周波信号Ｖ_inの差動入力がトランジスタＴｒ１及びＴｒ２のベースにそれぞれ与えられ、ローカル信号Ｖ_LOの差動入力がトランジスタＴｒ３とＴｒ６のベース及びトランジスタＴｒ４とＴｒ５のベースにそれぞれ与えられる。トランジスタＴｒ３とＴｒ５のコレクタ及びトランジスタＴｒ４とＴｒ６のコレクタはそれぞれ出力負荷Ｒｃ１及びＲｃ２を介してハイレベルの電源にそれぞれ接続されるとともに、周波数変換された信号のバランス出力端となる。トランジスタＴｒ１とＴｒ２のエミッタはそれぞれバイアス電流Ｉ_biasを供給する定電流源を介して接地され、また、トランジスタＴｒ１とＴｒ２のエミッタ間には線形性の向上のために、負荷ＲＥ１が接続されている。負荷Ｒｃ１、Ｒｃ２、ＲＥ１は実抵抗である他、ＬやＣなどの交流負荷を用いたインピーダンスであってもよい。

トランジスタＴｒ１、Ｔｒ２に流れる電流Ｉ_biasがローカル入力信号Ｖ_LOによりスイッチングされた電流がＩ₃、Ｉ₄、Ｉ₅、Ｉ₆であり、Ｖ_LOがマイナスのときはＩ₃＝Ｉ₁、Ｉ₄＝０、Ｉ₅＝０、Ｉ₆＝Ｉ₂となり、また、Ｖ_LOがプラスのときにはＩ₃＝０、Ｉ₄＝Ｉ₂、Ｉ₅＝Ｉ₁、Ｉ₆＝０となる。ここで、ＲＦ入力信号Ｖ_RFの周波数がω_RFであり、ローカル入力信号Ｖ_LOの周波数がω_LOであるとすると、ギルバート回路の出力には、Ｖ_RFとＶ_LOの周波数和成分（ω_LO＋ω_RF）となる上片側帯（ＵＳＢ：Ｕｐｐｅｒ Ｓｉｄｅ Ｂａｎｄ）と、Ｖ_RFとＶ_LOの周波数差成分（ω_LO−ω_RF）となる下片側帯（ＬＳＢ：Ｌｏｗｅｒ Ｓｉｄｅ Ｂａｎｄ）の２つの周波数成分が得られることが知られている。以上から、同図の回路は周波数変換回路として動作する。送信系では、ギルバート回路の後段でバンドパス・フィルタを用いてＵＳＢ（Ｕｐｐｅｒ Ｓｉｄｅ Ｂａｎｄ）成分のみを取り出して、アップコンバート・ミキサとして使用することができる。また、受信系では逆にＬＳＢ（Ｌｏｗｅｒ Ｓｉｄｅ Ｂａｎｄ）成分を取り出してダウンコンバート・ミキサとして使用することができる。ギルバートセル・ミキサによれば、８００ＭＨｚ〜５ＧＨｚといった広い帯域で周波数変換を行なうことができ、例えば８００ＭＨｚ帯を使用する通信方式と２ＧＨｚ帯を使用する通信方式を切り替えること、すなわちソフトウェア無線（Ｓｏｆｔｗａｒｅ−ｄｅｆｉｎｅｄ ｒａｄｉｏ）への応用が可能である。

近年では、通信装置の低コスト化や低電圧化、さらにはデジタル信号処理部との親和性の観点から、ＲＦ部もＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）化する試みが盛んに行なわれている。例えば、図１０に示したギルバートセル・ミキサは、差動対をなすトランジスタＴｒ１とＴｒ２、Ｔｒ３とＴｒ４、Ｔｒ５とＴｒ６はいずれもバイポーラ型トランジスタからなるが、ＭＯＳ型トランジスタで構成することも可能である。ｐチャネルＭＯＳトランジスタ及びｎチャネルＭＯＳトランジスタを組み合わせたＣＭＯＳトランジスタを用いて構成されるミキサ回路について提案がなされている（例えば、特許文献１を参照のこと）。また、ＣＭＯＳ集積回路上に構成され、低電圧で動作し且つ低電圧動作時の出力振幅の電源電圧依存性を抑えた高周波ミキサ回路について提案がなされている（例えば、特許文献２を参照のこと）。

ＭＯＳトランジスタはバイポーラ・トランジスタに比べ電圧ゲインが小さい。ＣＭＯＳプロセスでギルバートセル・ミキサを構成した場合、ローカル信号の振幅に対するゲインの依存性を小さくするためには、バイポーラ・トランジスタで構成した場合に比べ、大きな振幅を持つローカル信号が必要となる。さらに、電源電圧を低電圧化した場合には、バイアス設計も難しくなる。

そこで、低電圧動作に適したＣＭＯＳプロセスで構成するギルバートセル・ミキサの構成法の一例として、Ｓｗｉｔｃｈｅｄ Ｔｒａｎｓｃｏｎｄｕｃｔｏｒ Ｍｉｘｅｒが知られている。図１１には、Ｓｗｉｔｃｈｅｄ Ｔｒａｎｓｃｏｎｄｕｃｔｏｒ Ｍｉｘｅｒの基本的な構成例を示している（例えば、非特許文献２を参照のこと））。同図において、ｎチャネルＭＯＳトランジスタＭ５、Ｍ６、Ｍ７、Ｍ８は襷掛けに接続されたギルバートセルを構成している。また、Ｍ１とＭ３、及び、Ｍ２とＭ４はそれぞれインバータ回路の構成を有し、Ｒａｉｌ−ｔｏ−Ｒａｉｌ形式、すなわち出力電圧範囲が電源電圧（Ｖ_dd.sw）にほぼ等しい差動増幅器として動作する。

このＲａｉｌ−ｔｏ−Ｒａｉｌ形式の差動増幅器に十分な振幅を持つローカル信号ＬＯ＋、ＬＯ−を印加することで、この差動増幅器はローカル信号の半周期毎にオンとオフに交互に切り換わるスイッチと等価な役割を果たし、スイッチング動作が行なわれる。ローカル信号の半周期毎にｎチャネルＭＯＳトランジスタＭ５及びＭ６からなるソース接地ペア、あるいは、Ｍ７及びＭ８からなるソース接地ペアのどちらかがオン状態となる。

したがって、Ｍ５とＭ６のソース接地ペア、及びＭ７とＭ８のソース接地ペアそれぞれのゲート間に交流信号ＲＦ＋、ＲＦ−を印加することで、ソース接地ペアのドレイン出力Ｖ_out1、Ｖ_out2にはこの交流信号の周波数成分ｆ_RFがローカル信号の周波数ｆ_LOを以って周波数変換された成分が出力される。以上から、同図の回路は周波数変換回路として動作する。

図１１に示したＳｗｉｔｃｈｅｄ Ｔｒａｎｓｃｏｎｄｕｃｔｏｒ Ｍｉｘｅｒは、低電圧動作に適したＣＭＯＳプロセスで構成可能な周波数変換回路の一構成法であるが、ローカル信号でスイッチングさせるＲａｉｌ−ｔｏ−Ｒａｉｌ形式の差動増幅器の部分の高速化が課題となる。

Ｒａｉｌ−ｔｏ−Ｒａｉｌ形式の差動増幅器を構成するインバータ回路の閾値電圧が電源電圧Ｖ_ddの１／２の電圧であり、且つ、入力されるローカル信号のコモンモード電圧がこの閾値電圧に等しいことが理想的である。ところが、インバータ回路は非常に高い利得を持つとともに、インバータ回路を構成するＭＯＳトランジスタは一般的にばらつきが大きいことが知られている。このため、ＭＯＳトランジスタのばらつきに伴い、閾値電圧がばらつき、インバータ回路の出力波形は電源側、あるいはグラウンド側に張り付いたような波形になる。つまり、正しい増幅動作が行なわれないという問題が生じる。特に、閾値電圧を超えるための許容時間がより短くなる高周波動作になる程、この問題は顕著となる。

また、この差動増幅回路の差動間のばらつきにより、差動ＤＣオフセット電圧の発生も懸念される。この差動ＤＣオフセット電圧が入力に発生することで、非常に高い利得を持つ差動増幅回路で増幅され、出力波形を電源側あるいはグラウンド側に張り付かせる原因と成り得る。

特開２００５−６１２７号公報 特開２００２−１２４８３４号公報 渡辺一雄著「実用アナログ電子回路設計法」第６章高周波回路設計法と設計留意点（平河工業社、１９９６年６月２２日第１版） Ｅ．Ａ．Ｍ．Ｋｌｕｍｐｅｒｉｎｋ外著"Ａ １Ｖ Ｓｗｉｔｃｈｅｄ Ｔｒａｎｓｃｏｎｄｕｃｔｏｒ Ｍｉｘｅｒ ｉｎ ０．１８μｍ ＣＭＯＳ"（２００３ Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｃｉｒｃｕｉｔｓ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ）

本発明の目的は、無線通信機のＲＦフロントエンド部に用いられる周波数変換回路のスイッチング動作段として適用することができる、優れた差動増幅回路、周波数変換回路、並びに無線通信装置を提供することにある。

本発明のさらなる目的は、低電圧動作に適したＣＭＯＳプロセスで構成された、Ｒａｉｌ−ｔｏ−Ｒａｉｌ形式の優れた差動増幅回路、周波数変換回路、並びに無線通信装置を提供することにある。

本発明のさらなる目的は、ＭＯＳトランジスタのばらつきに伴うインバータ回路の閾値電圧のばらつきに拘わらず高周波ローカル信号に対し正しい増幅動作を行なうことができる、優れた差動増幅回路、周波数変換回路、並びに無線通信装置を提供することにある。

本発明は、上記課題を参酌してなされたものであり、差動信号を増幅する差動増幅回路であって、
出力に差動信号のコモンモード電圧を検出するコモンモード電圧検出手段と、
入力にコモンモード電圧を印加するコモンモード電圧印加手段と、
前記コモンモード電圧検出手段と前記コモンモード電圧印加手段の間に配設された、前記コモンモード電圧検出手段により検出されたコモンモード電圧を所定の基準電圧に収束させるための負帰還ループ手段と、
を具備することを特徴とする差動増幅回路である。

例えば、無線通信装置に適用されるダイレクト・コンバージョン方式の周波数変換器としてギルバートセル・ミキサが知られている。近年では、通信装置の低コスト化や低電圧化、さらにはデジタル信号処理部との親和性の観点から、ＲＦ部もＣＭＯＳ化する試みが盛んであり、ＣＭＯＳ集積回路上に構成され、低電圧で動作し且つ低電圧動作時の出力振幅の電源電圧依存性を抑えた高周波ミキサ回路について提案がなされている。

ＣＭＯＳプロセスでギルバートセル・ミキサを構成した場合、ローカル信号の振幅に対するゲインの依存性を小さくするためには、バイポーラ・トランジスタで構成した場合に比べ、大きな振幅を持つローカル信号が必要となる。また、低電圧動作に適したＣＭＯＳプロセスで構成するギルバートセル・ミキサの構成法の一例として、Ｓｗｉｔｃｈｅｄ Ｔｒａｎｓｃｏｎｄｕｃｔｏｒ Ｍｉｘｅｒが知られている。このＳｗｉｔｃｈｅｄ Ｔｒａｎｓｃｏｎｄｕｃｔｏｒ Ｍｉｘｅｒは、ローカル信号のスイッチング動作段として、１対のインバータ回路を組み合わせた差動増幅回路を用いている。

この種の差動増幅回路は、Ｒａｉｌ−ｔｏ−Ｒａｉｌ形式であり、非常に高い利得を持つが、ＣＭＯＳトランジスタで構成した場合には、素子のばらつきにより閾値電圧がばらつくため、高周波数で動作する際にはインバータ回路の出力波形が電源側又はグラウンド側に張り付き易く、正しい増幅動作が行なわれないという問題がある。

また、この差動増幅回路の差動間のばらつきにより、差動ＤＣオフセット電圧の発生も懸念される。この差動ＤＣオフセット電圧が入力に発生することで、非常に高い利得を持つ差動増幅回路で増幅され、出力波形を電源側あるいはグラウンド側に張り付かせる原因と成り得る。

これに対し、本発明に係る差動増幅回路は、出力に差動信号のコモンモード電圧を検出するコモンモード電圧検出手段と、入力にコモンモード電圧を印加するコモンモード電圧印加手段を備えるとともに、前記コモンモード電圧検出手段により検出されたコモンモード電圧を所定の基準電圧に収束させるための負帰還ループ手段が前記コモンモード電圧検出手段と前記コモンモード電圧印加手段の間に配設されており、負帰還ループによりコモンモードのフィードバックを行なうようになっている。すなわち、コモンモード電圧が所望のＤＣ電圧に収束するようなフィードバック・ループを備えているので、ＭＯＳトランジスタのばらつきによらず、コモンモード電圧の不安定性を改善して、より高周波数での差動増幅動作を実現することができる。

本発明に係る差動増幅回路は、ＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタとを接合した１対のインバータ回路の組み合わせからなるＲａｉｌ−ｔｏ−Ｒａｉｌ形式の差動増幅回路として構成される。

このような場合、前記コモンモード電圧検出手段は、前記の各インバータ回路の出力の中点電圧をコモンモード電圧として検出することができる。そして、前記コモンモード電圧印加手段は、前段回路と前記の各インバータ回路の入力とを直流的に分離するとともに、前記の各インバータ回路の入力にバイアス電圧を供給するよう構成され、前記負帰還ループ手段は、該検出したコモンモード電圧と前記基準電圧との差を増幅したコモンモード電圧を、前記コモンモード電圧印加手段を介して、前記の各インバータ回路の入力へ印加するようにすればよい。

差動ＤＣオフセット電圧が入力に発生すると、非常に高い利得を持つ差動増幅回路で増幅され、出力波形を電源側あるいはグランド側に張り付かせる原因となる。ペアをなすインバータ回路の各出力の中点電圧から出力コモンモードを検出するという構成では、コモンモード電圧が所望のＤＣ電圧に収束している状態では、差動ＤＣオフセット電圧を除去することはできない。そこで、本発明に係る差動増幅回路は、差動ＤＣオフセット電圧をキャンセルする差動ＤＣオフセット電圧キャンセル手段をさらに備えるようにしてもよい。

差動ＤＣオフセット電圧キャンセル手段は、前記の各インバータ回路の差動ＤＣオフセット電圧の極性に応じた補償電圧を各インバータ回路間に印加することで、差動ＤＣオフセット電圧をキャンセルすることができる。

例えば、差動ＤＣオフセット電圧キャンセル手段として、一方のインバータ回路の差動増幅出力と所定の比較基準電圧とを比較する第１の比較手段と、他方のインバータ回路の差動増幅出力と所定の比較基準電圧とを比較する第２の比較手段と、前記第１及び第２の比較手段からの情報を一致判定する一致判定手段を備えている。ここで、前記インバータの差動増幅出力から前記の比較手段への入力に抵抗を介することで、比較手段の入力の容量と前記抵抗によるローパス・フィルタが構成され、高周波信号が重畳された各差動増幅出力からコモンモードであるＤＣ電圧のみを取り出すことができる。よって、比較基準電圧との比較が可能となる。そして、前記の各インバータ回路の差動ＤＣオフセット電圧に応じた極性で各インバータ回路間に印加する補償電圧を可変制御させながら、前記一致判定手段により一致判定した時点における状態を保持することで、差動ＤＣオフセット電圧はキャンセルされる。さらに、前記の補償電圧を可変制御する作業を制御ビット数と等価なビット数を持つカウンタ回路を用いて行い、前記一致判定手段が一致判定した時点でカウンタ回路の動作を止めることにより、差動ＤＣオフセット電圧を自動でキャンセルすることができる。

本発明に係る差動増幅回路は、例えば、Ｓｗｉｔｃｈｅｄ Ｔｒａｎｓｃｏｎｄｕｃｔｏｒ ＭｉｘｅｒなどのＣＭＯＳトランジスタで構成される周波数変換回路のローカル信号用スイッチング回路として適用することができる。

また、本発明に係る差動増幅回路は、例えば、Ｓｗｉｔｃｈｅｄ Ｔｒａｎｓｃｏｎｄｕｃｔｏｒ ＭｉｘｅｒなどのＣＭＯＳトランジスタで構成される周波数変換回路のローカル信号用バッファ回路として適用することができる。

また、本発明に係る差動増幅回路を利用して構成された周波数変換回路を、例えばＷ−ＣＤＭＡ携帯無線端末やその他の無線通信端末の直交変調回路や直交復調回路に用いて、ベースバンド信号のアップコンバージョン又は無線信号のダウンコンバージョンを行なうことができる。

本発明によれば、無線通信機のＲＦフロントエンド部に用いられる周波数変換回路のスイッチング動作段として適用することができる、優れた差動増幅回路、周波数変換回路、並びに無線通信装置を提供することができる。

また、本発明によれば、低電圧動作に適したＣＭＯＳプロセスで構成された、Ｒａｉｌ−ｔｏ−Ｒａｉｌ形式の優れた差動増幅回路、周波数変換回路、並びに無線通信装置を提供することができる。

また、本発明によれば、ＣＭＯＳプロセスで構成したＲａｉｌ−ｔｏ−Ｒａｉｌ形式の差動増幅回路において、ＭＯＳトランジスタのばらつきに因らず、より高速での動作が可能となる。

さらに、本発明に係る差動増幅回路によれば、差動ＤＣオフセット電圧をキャンセルすることにより、プロセスばらつきや素子ばらつきに対しても、安定したＲａｉｌ−ｔｏ−Ｒａｉｌ形式の動作が可能である。また、差動ＤＣオフセット電圧をキャンセルするための調整を自動化することが可能である。

また、本発明によれば、スイッチング動作段に安定したＲａｉｌ−ｔｏ−Ｒａｉｌ形式の動作が可能となる差動増幅回路を用いることで、低電圧動作が可能なＣＭＯＳプロセスで構成され、より高周波での動作が可能となる周波数変換回路を実現することができる。とりわけ、Ｒａｉｌ−ｔｏ−ｒａｉｌ形式の差動増幅回路をより高周波数で動作させる際に問題となるコモンモード電圧の不安定性を、コモンモード・フィードバックを利用して改善することができる。かかる周波数変換回路は、より小さな振幅のローカル信号入力での動作が可能である。よって、低電圧で且つ高周波数で動作する無線通信装置において、ダイレクト・コンバージョン方式の周波数変換を実現することができる。

本発明のさらに他の目的、特徴や利点は、後述する本発明の実施形態や添付する図面に基づくより詳細な説明によって明らかになるであろう。

以下、図面を参照しながら本発明の実施形態について詳解する。

図１には、本発明の一実施形態に係る差動増幅回路の構成を示している。

図示の差動増幅回路１０１は、ＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタとを接合した１対のインバータ回路を組み合わせることで、Ｒａｉｌ−ｔｏ−Ｒａｉｌ形式の差動増幅回路として構成されている。この差動増幅回路１０１の入力側、すなわち接続されたＰチャネルＭＯＳトランジスタＭ１とＮチャネルＭＯＳトランジスタＭ３のゲート、及び、ＰチャネルＭＯＳトランジスタＭ２とＮチャネルＭＯＳトランジスタＭ４のゲート間に、それぞれ差動電圧ＲＦ＿ＩＮ、ＲＦ＿ＩＮＸが印加される。

接続されたＭ１とＭ３のドレイン、及びＭ２とＭ４のドレイン間には、分圧のための同じ抵抗値を持つ２個の抵抗Ｒ３及びＲ４が直列に接続されている。そして、これらの抵抗Ｒ３及びＲ４の中点電圧（すなわち差動増幅回路１０１の差動出力電圧ＲＦ＿ＯＵＴとＲＦ＿ＯＵＴＸの中点電圧）を、差動増幅回路１０１の出力信号のコモンモードとして検出することができる。これら分圧抵抗Ｒ３とＲ４は、コモンモード検出手段１０２の一構成例である。

差動増幅回路１０１の差動入力には、前段回路のバイアス電圧と直流的に分離するための容量Ｃ１及びＣ２が装荷されている。また、差動増幅回路１０１への入力としての差動電圧ＲＦ＿ＩＮ、ＲＦ＿ＩＮＸ間には、コモンモード電圧を印加するための抵抗Ｒ1とＲ２が配設されている。また、これら抵抗Ｒ１とＲ２、及び容量Ｃ１とＣ２は、コモンモード印加手段１０３の一構成例である。

オペアンプ１０４は、コモンモード検出手段１０２で検出した差動増幅回路１０１の出力信号のコモンモードと、所望のコモンモードを規定する基準電圧Ｖ_CM１０５との差に応じた増幅信号を生成し、コモンモード印加手段１０３に与える。ここで、負帰還ループを構成することにより、差動増幅回路１０１の出力信号のコモンモードは、基準電圧Ｖ_CMに等しくなるように安定化され、Ｒａｉｌ−ｔｏ−Ｒａｉｌ形式の増幅回路の理想的な増幅作用を可能にする。

図１２Ａ及び図１２Ｂには、コモンモードの負帰還ループを利用しない場合と利用した場合の差動増幅回路出力での差動信号の出力例をそれぞれ示している。

コモンモードの負帰還ループを利用しない場合、図１２Ａに示すように、ＭＯＳトランジスタのばらつきに伴いインバータ回路の出力コモンモードが電源側に張り付いてしまうと、この状態を解消することができない。

これに対し、コモンモードの負帰還ループを利用する場合には、図１２Ｂに示すように、ＭＯＳトランジスタのばらつきに伴いインバータ回路の出力コモンモードが所望の基準電圧Ｖ_CMから離れてしまったとしても、これらの電圧の差分がオペアンプ１０４で増幅された後インバータ回路への入力段へ負帰還されるので、出力コモンモードが基準電圧Ｖ_CMに等しくなるように安定化される。この結果、差動増幅回路の出力ではＲａｉｌ−ｔｏ−ｒａｉｌ形式の理想的な増幅作用を得ていることが分かる。

図２には、本発明の他の実施形態に係る差動増幅回路の構成例を示している。

図示の差動増幅回路２０１は、ＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタとを接合したインバータ回路を組み合わせることでＲａｉｌ−ｔｏ−Ｒａｉｌ形式としているが、図１では１組のインバータ回路を用いた１段構成であるのに対し、図２では３段構成としている点で相違する。差動増幅回路の段数に関しては、用途や要求特性により可変であることを理解されたい。

コモンモード検出手段１０２は、最終段の出力、すなわち接続されたＭ９とＭ１１のドレイン及びＭ１０とＭ１２のドレイン間に２個の抵抗Ｒ３及びＲ４が直列に設けることで構成されている。

また、コモンモード印加手段１０３は、初段の入力、すなわち、接続されたＭ１とＭ３のゲート及びＭ２とＭ４のゲート間に設けられている。

オペアンプ１０４は、コモンモード検出手段１０２で検出した３段の差動増幅回路２０１の出力信号のコモンモードと所望の基準電圧Ｖ_CM１０５との差に応じた増幅信号を生成して、コモンモード印加手段１０３に与える。ここで、負帰還ループを構成することにより、差動増幅回路２０１の出力信号のコモンモードは、Ｖ_CMに等しくなるように安定化され、Ｒａｉｌ−ｔｏ−Ｒａｉｌ形式の増幅回路の理想的な増幅作用を可能にする。このようにインバータ回路の段数を増やすことで、利得を増加させることができるということを理解されたい。

図３には、本発明のさらに他の実施形態に係る差動増幅回路の構成例を示している。

差動ＤＣオフセット電圧が入力に発生すると、非常に高い利得を持つ差動増幅回路で増幅され、出力波形を電源側、あるいはグランド側に張り付かせる原因となる（前述）。図１及び図２に示したように、ペアをなすインバータ回路の各出力の中点電圧から出力コモンモードを検出するという構成では、各インバータ回路の差動ＤＣオフセット電圧が発生していても、出力コモンモード電圧が閾値電圧Ｖ_CMと等しく安定化している状態では、差動ＤＣオフセット電圧を除去することはできない。そこで、図３に示す回路構成では、図１に示した差動増幅回路に、さらに差動ＤＣオフセット電圧キャンセル回路３０１を付加している。

図示の差動増幅回路１０１は、ＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタを接合した１対のインバータ回路を組み合わせることで、Ｒａｉｌ−ｔｏ−Ｒａｉｌ形式の差動増幅回路１０１として構成されている。この差動増幅回路１０１の入力側にそれぞれ差動電圧ＲＦ＿ＩＮ、ＲＦ＿ＩＮＸが印加される。

接続されたＭ１とＭ３のドレイン、及びＭ２とＭ４のドレイン間に、分圧のための同じ抵抗値を持つ２個の抵抗Ｒ３及びＲ４をそれぞれ直列に接続して、コモンモード検出手段１０２を構成している。抵抗Ｒ３及びＲ４の中点電圧を、差動増幅回路１０１の出力信号のコモンモードとして検出する。

差動増幅回路１０１の差動入力には前段回路のバイアス電圧と直流的に分離するための容量Ｃ１及びＣ２が装荷され、また、入力差動電圧ＲＦ＿ＩＮ、ＲＦ＿ＩＮＸ間にはコモンモード電圧を印加するための抵抗Ｒ１とＲ２が装荷され、コモンモード印加手段１０３を構成している。

オペアンプ１０４は、コモンモード検出手段１０２で検出した差動増幅回路１０１の出力信号のコモンモードと、所望のコモンモードを規定する基準電圧Ｖ_CM１０５との差に応じた増幅信号を生成し、コモンモード印加手段１０３に与える。かかる負帰還ループにより、差動増幅回路１０１の出力信号のコモンモードは、基準電圧Ｖ_CMに等しくなるように安定化される。

ここで、差動増幅回路１０１に用いている各ＭＯＳトランジスタの特性は、相対的にばらつくことは不可避であり、その結果、差動ＤＣオフセット電圧が発生する。この差動ＤＣオフセット電圧が入力に発生することで、非常に高い利得を持つ差動増幅回路１０１の出力波形は、電源側あるいはグラウンド側に張り付いてしまい、正しい増幅動作を行なうことができなくなる。そこで、図３に示した差動増幅回路１０１では、その入力に差動ＤＣオフセット電圧キャンセル回路３０１を設け、ＭＯＳトランジスタの相対ばらつきなどで発生する差動ＤＣオフセット電圧を意図的に打ち消すことで、差動増幅回路１０１が適正な増幅作用を行なうことを可能にしている。

差動ＤＣオフセット電圧キャンセル回路３０１は、一方の差動入力信号ＲＦ＿ＩＮに対し、可変電流源Ｉvar_pを介して電源電圧Ｖ_DDを接続し、可変電流源Ｉvar_mを介してグランドに接続するとともに、他方の差動入力信号ＲＦ＿ＩＮＸに対し、可変電流源Ｉvar_mを介して電源電圧Ｖ_DDを接続し、可変電流源Ｉvar_pを介してグランドに接続している。そして、差動ＤＣオフセット電圧の極性に応じてＩvar_p若しくはＩvar_mのどちらかが選択され、差動ＤＣオフセット電圧の大きさに応じて補償用電流値が制御される。

図４には、図３に示した差動増幅回路に適用可能な差動ＤＣオフセット電圧キャンセル回路４０１の一構成例を示している。

同図において、ノードＡのノードＢに対する差動ＤＣオフセット電圧の極性が「正」の場合にはＩvar_m側に補償用の電流を流すように制御して、差動ＤＣオフセット電圧をキャンセルするようにする。一方、ノードＡのノードＢに対する差動ＤＣオフセット電圧の極性が「負」となる場合には、Ｉvar_p側に補償用の電流を流すよう制御して、差動ＤＣオフセット電圧をキャンセルする。

例えば、Ｉvar_m側に補償用電流Ｉ_refを流す場合には、抵抗Ｒ２とＲ1での電圧降下によりノードＡにはノードＢに対して、「負」の極性を持つ補償ＤＣ電圧が発生する。この「負」の極性を持つ補償ＤＣ電圧により、ノードＡとノードＢ間に発生していた「正」の極性を持つ差動ＤＣオフセット電圧をキャンセルすることができる。逆に、Ｉvar_p側に補償用電流Ｉ_refを流す場合には、抵抗Ｒ２とＲ１での電圧降下によりノードＡにはノードＢに対して、「正」の極性を持つ補償ＤＣ電圧が発生して、ノードＡとノードＢ間に発生していた「負」の極性を持つ差動ＤＣオフセット電圧をキャンセルすることができる。

なお、図４に示した差動ＤＣオフセット電圧キャンセル回路は、図３に示した差動増幅回路に適用可能となる１つの回路構成例であり、本発明の要旨はこれに限定されるものではない。図３に示した差動ＤＣオフセット電圧キャンセル回路３０１は、回路に用いる各素子の相対ばらつきなどで発生する差動ＤＣオフセット電圧に、逆の極性のＤＣ補償電圧を加えキャンセルする手法を用いる差動ＤＣオフセット電圧キャンセル回路全般を含むものであると理解されたい。

図１３Ａ及び図１３Ｂには、差動ＤＣオフセット電圧のキャンセルを行なわない場合と差動ＤＣオフセット電圧のキャンセルを行なう場合の差動増幅回路出力での差動信号の出力例をそれぞれ示している。

差動ＤＣオフセット電圧のキャンセルを行なわない場合、図１３Ａに示すように、各インバータ回路の差動ＤＣオフセット電圧が発生して、それぞれ電源電圧側とグランド側に張り付いている状態であっても、両者の出力電圧の中点電圧が所望のコモンモードを規定する基準電圧Ｖ_CMと等しく安定化していると、この状態が維持されてしまい、差動ＤＣオフセット電圧を除去することはできない。この場合、差動増幅回路の出力ではＲａｉｌ−ｔｏ−ｒａｉｌ形式の理想的な増幅作用が得られていないことは、図１３Ａからも明らかである。

これに対し、差動ＤＣオフセット電圧のキャンセルを行なう場合には、図１３Ｂに示すように、各インバータ回路の出力が電源電圧側並びにグランド側に張り付いた状態が解消され、出力コモンモードが基準電圧Ｖ_CMに等しくなるように安定化されるとともに、差動増幅回路の出力ではＲａｉｌ−ｔｏ−ｒａｉｌ形式の理想的な増幅作用が得られていることが分かる。

図５には、図３に示した差動増幅回路に対して、差動ＤＣオフセット電圧キャンセル回路を制御するための手段を含んだ回路構成例を示している。図５に示す差動増幅回路は、図３に示した回路に加え、コンパレータ５０１及び５０２と、一致判定回路５０３をさらに備えている。

コンパレータ５０１は、差動増幅回路出力ＲＦ＿ＯＵＴのコモンモード電圧と比較基準電圧Ｖ_cmp1との比較を行ない、その大小関係に応じて２値のデジタル値を出力する。また、コンパレータ５０２は、比較基準電圧Ｖ_cmp2と差動増幅回路出力ＲＦ＿ＯＵＴのコモンモード電圧との比較を行ない、その大小関係に応じて２値のデジタル値を出力する。

一致判定回路５０３は、コンパレータ５０１及びコンパレータ５０２からの２つのデジタル出力の一致判定を行なう。すなわち、差動増幅回路ＲＦ＿ＯＵＴＸのコモンモード電圧と比較基準電圧Ｖ_cmp1との比較結果と、差動増幅回路出力ＲＦ＿ＯＵＴのコモンモード電圧と比較基準電圧Ｖ_out2との比較結果が一致を判定する条件であるときには、差動ＤＣオフセット電圧がキャンセルされたことを示す一致判定信号を出力する。そして、一致判定回路５０３から出力される一致判定信号を観測して、差動ＤＣオフセット電圧キャンセル回路の制御を行なうことができる。

図６は、一致判定信号を用いた差動ＤＣオフセット電圧キャンセル回路の制御回路の一構成例を示している。図示の回路は、一致判定回路５０３からの一致判定信号により外部クロック信号の入力のオン／オフを制御するスイッチ６０１と、クロック数をカウントするカウンタ回路６０２と、カウンタ回路６０２によるカウント値に応じた補償用電流Ｉvar_p又はＩvar_mを出力する電流スイッチ形のＤＡＣ（Ｄｉｇｉｔａｌ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ）６０３で構成される。

カウンタ回路６０２は、外部クロックを用いてクロック数のカウント動作を行なう。図示の例では、カウンタ回路６０２は、０から１５までのカウントを行ない、１６通りの各状態を４ビットで出力するように構成されている。

また、図示の例では、電流スイッチ形のＤＡＣ６０３は、カウンタ回路６０２からの４ビットのカウンタ出力を用いて制御される。すなわち、スイッチ６０１がない場合は、０〜７×Ｉ_ref1までの電流値がＩ_ref1ステップで変化し、差動ＤＣオフセット電圧キャンセル回路用の制御電流として、Ｉvar_p若しくはＩvar_m側に出力する動作を繰り返す。これによって、スイッチ６０１を介して外部クロックがカウンタ回路６０２に入力される間は、Ｉvar_p若しくはＩvar_m側への制御電流がクロックをカウントする度にＩ_ref1ステップで変化し続け、ノードＡとノードＢに加えられる「正」若しくは「負」の補償用ＤＣ電圧値が制御される。

ここで、一致判定信号でスイッチ６０１のオン／オフが制御されていることにより、一致判定回路５０３がコンパレータ５０１及び５０２の比較結果の一致を判断した時点、すなわち差動ＤＣオフセット電圧がキャンセルすることができたと判断した時点で、カウンタ回路６０２への外部クロックの入力がストップして、カウント動作が停止する。つまり、一致を判断した時点における差動ＤＣオフセット電圧キャンセル回路用の制御電流の状態が保持されるようになっている。よって、図５及び図６で示した構成からなる差動増幅回路を用いることで、ペアとなる各インバータ回路で発生する差動ＤＣオフセット電圧を自動でキャンセルすることができる。

なお、図６に示した例では、制御電流Ｉvar_p若しくはＩvar_mを生成する手段とし電流スイッチ形ＤＡＣを示しているが、同じ動作を実現できるその他のＤＡＣを適用することもできる。

また、図５には、差動ＤＣオフセット電圧キャンセル回路３０１に電流を制御して調整する回路構成例を示しており、ＤＡＣ６０３として電流を出力する形式のＤＡＣを用いているが、本発明の要旨はこれに限定されるものではない。例えば、差動ＤＣオフセット電圧キャンセル回路３０１に電圧を調整して差動ＤＣオフセットのキャンセルを行なう構成を採用することもでき、この場合には電圧値を出力する形式のＤＡＣを用いることで、図５と等価な動作を実現することができる。

図７には、図１に示したＲａｉｌ−ｔｏ−ｒａｉｌ形式の差動増幅回路７０１をスイッチング動作段に用いて構成される周波数変換回路の構成例を示している。

同図において、周波数変換回路部分は、ｎチャネルＭＯＳトランジスタＭ２３、Ｍ２４、Ｍ２５、Ｍ２６を襷掛けに接続したＳｗｉｔｃｈｅｄ Ｔｒａｎｓｃｏｎｄｕｃｔｏｒ Ｍｉｘｅｒとして構成されている。高周波信号Ｖ_{MIX_IN}の差動入力がトランジスタＭ２３、Ｍ２４、Ｍ２５、Ｍ２６のゲートにそれぞれ与えられる。また、トランジスタＭ２３及びＭ２６のドレインには、それぞれインピーダンスＺ１及びＺ２の負荷を介して電源電圧Ｖ_DDが接続されるとともに、トランジスタＭ２３及びＭ２５、並びにＭ２４及びＭ２６のドレインから当該周波数変換回路の差動出力Ｖ_{MIX_OUT}及びＶ_{MIX_OUTX}が取り出されている。また、トランジスタＭ２３及びＭ２４、並びにＭ２５及びＭ２６のドレインには、ローカル信号Ｖ_{LO_IN}、Ｖ_{LO_INX}を差動増幅した出力信号がそれぞれ与えられている。そして、トランジスタＭ２３、Ｍ２４、Ｍ２５、Ｍ２６の通過電流が差動増幅されたローカル信号によってスイッチングされ、高周波入力信号Ｖ_MIXの角周波数がω_MIXであり、ローカル入力信号Ｖ_LOの角周波数がω_LOであるとすると、周波数変換回路の出力には、Ｖ_MIXとＶ_LOの角周波数和成分（ω_LO＋ω_MIX）となる上片側帯ＵＳＢと、Ｖ_MIXとＶ_LOの角周波数差成分（ω_LO−ω_MIX）となる下片側帯ＬＳＢの２つの周波数成分が得られる。

一方、差動増幅回路７０１の入力側となるトランジスタＭ１とＭ３のゲート、及び、トランジスタＭ２とＭ４のゲート間に、それぞれ差動電圧Ｖ_{LO_IN}、Ｖ_{LO_INX}が印加される。

接続されたＭ１とＭ３のドレイン、及びＭ２とＭ４のドレイン間に、分圧のための同じ抵抗値を持つ２個の抵抗Ｒ３及びＲ４をそれぞれ直列に接続して、コモンモード検出手段１０２を構成している。抵抗Ｒ３及びＲ４の中点電圧を、差動増幅回路１０１の出力信号のコモンモードとして検出する。

差動増幅回路１０１の差動入力には前段回路のバイアス電圧と直流的に分離するための容量Ｃ１及びＣ２が装荷され、また、入力差動電圧Ｖ_{LO_IN}、Ｖ_{LO_INX}間にはコモンモード電圧を印加するための抵抗Ｒ１とＲ２が装荷され、コモンモード印加手段１０３を構成している。

オペアンプ１０４は、コモンモード検出手段１０２で検出した差動増幅回路１０１の出力信号のコモンモードと、所望のコモンモードを規定する基準電圧Ｖ_CM１０５との差に応じた増幅信号を生成し、コモンモード印加手段１０３に与える。かかる負帰還ループにより、差動増幅回路１０１の出力信号のコモンモードは、基準電圧Ｖ_CMに等しくなるように安定化される。

なお、図示しないが、周波数変換回路のスイッチング動作段には、図２に示したような複数段のインバータ回路からなる差動増幅回路を用いることもできる。また、周波数変換回路のスイッチング動作段に、図３に示したような差動ＤＣオフセット電圧キャンセル回路を含んだ差動増幅回路を用いることもできる。また、差動ＤＣオフセット電圧キャンセル回路は、図４に示した回路構成であってもよく、さらに図５に示したような差動ＤＣオフセット電圧キャンセル回路の制御機能を備えて、差動ＤＣオフセット電圧を自動でキャンセルするように構成することもできる。

また、本発明に係る差動増幅回路を、周波数変換回路のスイッチング動作段ではなく、ローカル信号用のバッファ回路に適用することもできる。図８には、Ｓｗｉｔｃｈｅｄ Ｔｒａｎｓｃｏｎｄｕｃｔｏｒ Ｍｉｘｅｒのローカル信号用バッファ回路として、図１に示したＲａｉｌ−ｔｏ−ｒａｉｌ形式の差動増幅回路８０１を用いた回路構成例を示している。Ｓｗｉｔｃｈｅｄ Ｔｒａｎｓｃｏｎｄｕｃｔｏｒ Ｍｉｘｅｒ、並びにＲａｉｌ−ｔｏ−ｒａｉｌ形式の差動増幅回路の構成及び動作については既に述べたので、ここでは説明を省略する。

なお、図示しないが、図８に示したローカル信号用バッファ回路８０１を、図２に示したような複数段のインバータ回路からなる差動増幅回路として構成することもできる。また、ローカル信号用バッファ回路８０１に、図３に示したような差動ＤＣオフセット電圧キャンセル回路３０１を含んだ差動増幅回路を用いることもできる。また、差動ＤＣオフセット電圧キャンセル回路は、図４に示した回路構成であってもよく、さらに図５に示したような差動ＤＣオフセット電圧キャンセル回路の制御機能を備えて、差動ＤＣオフセット電圧を自動でキャンセルするように構成することもできる。

図９には、本発明に係る差動増幅回路をスイッチング動作段とした周波数変換回路を用いて構成される無線通信装置の構成例を示している。図示の無線通信装置の一例は、Ｗ−ＣＤＭＡ方式の携帯無線端末である。

当該周波数変換回路は、ＣＭＯＳプロセスで構成するギルバートセル・ミキサ、すなわちＳｗｉｔｃｈｅｄ Ｔｒａｎｓｃｏｎｄｕｃｔｏｒ Ｍｉｘｅｒであり、低電圧で動作が可能であるとともに、８００ＭＨｚ〜５ＧＨｚといった広い帯域でダイレクト・コンバージョン方式による周波数変換を行なうことができる。勿論、スーパー・ヘテロダイン方式など、周波数変換部を持つ構成に適応可能なことは言うまでもない。

図９に示した例では、送信機側における直交変調器、又は受信機側における直交復調器の一方又は双方を、図７や図８に示した周波数変換器により構成することができる。また、送受信機において、直交変調器若しくは直交復調器とそのローカル信号用のバッファ回路を、図８に示した回路構成とすることができる。なお、その他の送受信機構成自体は一般的なものでよいので、ここでは説明を省略する。

以上、特定の実施形態を参照しながら、本発明について詳解してきた。しかしながら、本発明の要旨を逸脱しない範囲で当業者が該実施形態の修正や代用を成し得ることは自明である。

本明細書では、低電圧動作が可能なＣＭＯＳプロセスで構成された周波数変換回路や、より高周波での動作が可能となる周波数変換回路低電圧で且つ高周波数で動作する無線通信装置に適用した実施形態を中心に説明してきたが、本発明の要旨はこれに限定されるものではない。ＣＭＯＳプロセスで構成された周波数変換回路を必要とする通信装置以外の電気電子機器や、ＣＭＯＳプロセスで構成されるとともにＲａｉｌ−ｔｏ−Ｒａｉｌ形式のスイッチング動作段を必要とする周波数変換回路以外の回路モジュール、さらにはＣＭＯＳプロセス以外で構成されたこれらの回路モジュールに対しても、同様に本発明に係る差動増幅回路を適用することができる。

要するに、例示という形態で本発明を開示してきたのであり、本明細書の記載内容を限定的に解釈するべきではない。本発明の要旨を判断するためには、特許請求の範囲を参酌すべきである。

図１は、本発明の一実施形態に係る差動増幅回路構成を模式的に示した図である。 図２は、本発明の他の実施形態に係る差動増幅回路の構成例を示した図である。 図３は、本発明のさらに他の実施形態に係る差動増幅回路の構成例を示した図である。 図４は、図３に示した差動増幅回路に適用可能な差動ＤＣオフセット電圧キャンセル回路の一構成例を示した図である。 図５は、図３に示した差動増幅回路に対して、差動ＤＣオフセット電圧キャンセル回路を制御するための手段を含んだ回路構成例を示した図である。 図６は、図５に示した一致判定回路５０３から出力される一致判定信号に基づいて差動ＤＣオフセット電圧キャンセル回路の制御を行なうための回路構成例を示した図である。 図７は、図１に示したＲａｉｌ−ｔｏ−ｒａｉｌ形式の差動増幅回路７０１をスイッチング動作段に用いて構成される周波数変換回路の構成例を示した図である。 図８は、図８には、Ｓｗｉｔｃｈｅｄ Ｔｒａｎｓｃｏｎｄｕｃｔｏｒ Ｍｉｘｅｒのローカル信号用バッファ回路として、図１に示したＲａｉｌ−ｔｏ−ｒａｉｌ形式の差動増幅回路８０１を用いた回路構成例を示した図である。 図９は、本発明に係る差動増幅回路をスイッチング動作段とした周波数変換回路を用いて構成される無線通信装置の構成例を示した図である。 図１０は、ギルバート回路を用いて周波数変換回路の一構成例（従来技術）を示した図である。 図１１は、Ｓｗｉｔｃｈｅｄ Ｔｒａｎｓｃｏｎｄｕｃｔｏｒ Ｍｉｘｅｒの基本的な構成例を示した図である。 図１２Ａは、図１に示す差動増幅回路において、コモンモードの負帰還ループを利用しない場合の差動増幅回路出力での差動信号の出力例を示した図である。 図１２Ｂは、図１に示す差動増幅回路において、コモンモードの負帰還ループを利用した場合の差動増幅回路出力での差動信号の出力例を示した図である。 図１３Ａは、差動ＤＣオフセット電圧のキャンセルを行なわない場合の差動増幅回路出力での差動信号の出力例を示した図である。 図１３Ｂは、差動ＤＣオフセット電圧のキャンセルを行なう場合の差動増幅回路出力での差動信号の出力例を示した図である。

符号の説明

１０１、２０１、７０１、８０１…差動増幅回路
１０２…コモンモード検出手段
１０３…コモンモード印加手段
１０４…オペアンプ
１０５…基準電圧
３０１、４０１…差動ＤＣオフット電圧キャンセル回路
５０１、５０２…コンパレータ
５０３…一致判定回路
６０１…スイッチ
６０２…カウンタ回路
６０３…ＤＡＣ

Claims (9)

1. 差動信号を増幅する差動増幅回路であって、
   出力に差動信号のコモンモード電圧を検出するコモンモード電圧検出手段と、
   入力にコモンモード電圧を印加するコモンモード電圧印加手段と、
   前記コモンモード電圧検出手段と前記コモンモード電圧印加手段の間に配設された、前記コモンモード電圧検出手段により検出されたコモンモード電圧を所定の基準電圧に収束させるための負帰還ループ手段と、
   を具備することを特徴とする差動増幅回路。
2. ＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタとを接合した１対のインバータ回路の組み合わせからなるＲａｉｌ−ｔｏ−Ｒａｉｌ形式の差動増幅回路として構成され、
   前記コモンモード電圧検出手段は、前記の各インバータ回路の出力の中点電圧をコモンモード電圧として検出し、
   前記コモンモード電圧印加手段は、前段回路と前記の各インバータ回路の入力とを直流的に分離するとともに、前記の各インバータ回路の入力にバイアス電圧を供給し、
   前記負帰還ループ手段は、該検出したコモンモード電圧と前記基準電圧との差を増幅したコモンモード電圧を、前記コモンモード電圧印加手段を介して、前記の各インバータ回路の入力へ印加する、
   ことを特徴とする請求項１に記載の差動増幅回路。
3. 差動ＤＣオフセット電圧をキャンセルする差動ＤＣオフセット電圧キャンセル手段をさらに備える、
   ことを特徴とする請求項１に記載の差動増幅回路。
4. ＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタとを接合した１対のインバータ回路の組み合わせからなるＲａｉｌ−ｔｏ−Ｒａｉｌ形式の差動増幅回路として構成され、
   前記差動ＤＣオフセット電圧キャンセル手段は、前記の各インバータ回路の差動ＤＣオフセット電圧の極性に応じた補償電圧を各インバータ回路間に印加する、
   ことを特徴とする請求項３に記載の差動増幅回路。
5. 前記差動ＤＣオフセット電圧キャンセル手段は、一方のインバータ回路の差動増幅出力と所定の比較基準電圧とを比較する第１の比較手段と、他方のインバータ回路の差動増幅出力と所定の比較基準電圧とを比較する第２の比較手段と、前記第１及び第２の比較手段からの情報を一致判定する一致判定手段を備え、
   前記差動ＤＣオフセット電圧キャンセル手段は、前記の各インバータ回路の差動ＤＣオフセット電圧に応じた極性で各インバータ回路間に印加する補償電圧を可変制御させながら、前記一致判定手段により一致判定した時点における状態を保持する、
   ことを特徴とする請求項４に記載の差動増幅回路。
6. 請求項１に記載の差動増幅回路をローカル信号用スイッチング回路に用いる、
   ことを特徴とする周波数変換回路。
7. 請求項１に記載の差動増幅回路をローカル信号用バッファ回路に用いる、
   ことを特徴とする周波数変換回路。
8. ＣＭＯＳプロセスで構成され、請求項２に記載の差動増幅回路をローカル信号用スイッチング回路に用いる、
   ことを特徴とする周波数変換回路。
9. 請求項６乃至８のいずれかに記載の周波数変換回路を用いてベースバンド信号のアップコンバージョン又は無線信号のダウンコンバージョンを行なう、
   ことを特徴とする無線通信装置。