KR101226185B1

KR101226185B1 - 믹서 오프셋을 보정하기 위한 장치 및 방법

Info

Publication number: KR101226185B1
Application number: KR1020087006896A
Authority: KR
Inventors: 마크 알. 게링; 브렌트 알. 젠슨
Original assignee: 사이프레스 세미컨덕터 코포레이션
Priority date: 2005-09-26
Filing date: 2006-09-22
Publication date: 2013-01-24
Also published as: US7660563B2; US20070069928A1; WO2007038333A3; EP1929634A2; KR20080078633A; WO2007038333A2; JP2009510841A

Abstract

본 발명의 회로는 차동 신호들을 구비한 부회로, 및 부회로에 연결된 피드백 회로를 포함한다. 피드백 회로는 차동 신호들 간의 오프셋을 측정하고, 측정에 응답하여 보정 신호를 발생하고, 보정 신호에 응답하여 오프셋을 감소시키도록 구성된다.

Description

믹서 오프셋을 보정하기 위한 장치 및 방법{Apparatus and method for calibrating mixer offset}

본 개시물은 일반적으로 전자 회로들에 관련되고, 더 자세히는 주파수 믹싱을 위한 회로들에 관련된다.

관련 출원들의 상호 참조

본 출원은 35 U.S.C §119(e) 하에 2005년 9월 26일 출원된, 미국 가출원 번호 제60/720,857호의 우선권을 주장하고, 그 내용이 전체로 본원에 참조 병합된다.

무선 장치들은 모바일 통신들 및 컴퓨팅 장치들이 유비쿼터스가 됨에 따라 더욱더 대중적이 되어 가고 있다. 몇몇 무선 장치들은 무선 주파수 통신들을 사용해서 동작한다. 이런 무선 장치들에서, 무선 주파수 업컨버터들 또는 믹서들은 중요한 구성 요소들이다.

종래의 업컨버터 또는 믹서 회로들은 기저 대역 신호를 반송파 신호와 믹싱함으로써 기저 대역 신호를 전송 대역 신호로 변환하기 위해 사용된다. 종래의 업컨버터/믹서 회로에서, 믹서의 입력단에서 DC 오프셋은 물론, 믹서를 구동하는 회로의 DC 오프셋들은 반송파 누설(carrier leakage)의 생성에 원인이 된다. 이 누설 은 변조에 오류를 일으키거나 그렇지 않으면 무선 네트워크들 및 휴대 전화들과 같은 표준화된 시스템들에 대한 사양들 따르지 않게 한다.

이런 오프셋들을 감소시키기 위해서, 회로 내 장치들은 매칭을 향상시키도록 크게 만들어진다. 이런 큰 사이즈는 다이 영역을 크게 하고, 비용을 증가시키고, 전력 소비를 증가시킨다. 게다가, 많은 RF 믹서들에서, 이런 회로 설계가 회로에 과도하게 부담을 줄 것이기 때문에, 출력에서 DC 오프셋을 감지하는 것은 실용적이지 않다.

결과적으로, 향상된 믹서 회로에 대한 필요가 여전히 존재한다.

실시 예들은 서로 다른 신호들을 구비한 부회로, 및 부회로에 연결된 피드백 회로 포함하는 회로를 포함한다. 피드백 회로는 서로 다른 신호들 간의 오프셋을 측정하고, 측정에 응답하여 보정(calibration) 신호를 생성하고, 보정 신호에 응답하여 오프셋을 감소시키도록 구성된다.

도 1은 본 발명의 실시 예에 따른 오프셋 보정 회로 설계를 갖는 믹서를 도시하는 다이어그램이다.

도 2는 도 1의 피드백 회로의 다른 하나의 예를 도시하는 다이어그램이다.

도 3은 도 1의 피드백 회로의 다른 하나의 예를 도시하는 다이어그램이다.

도 4는 도 1의 피드백 회로의 다른 하나의 예를 도시하는 다이어그램이다.

도 5는 본 발명의 다른 하나의 실시 예에 따른 오프셋들을 보정하기 위한 회 로를 도시하는 다이어그램이다.

도 6은 다른 하나의 실시 예에 따른 어떻게 믹서 오프셋이 보정되는가를 도시하는 흐름도이다.

도 7은 본 발명의 다른 하나의 실시 예에 따른 어떻게 저항이 업데이트되어서 믹서 오프셋을 보정하는가를 도시하는 흐름도이다.

도 8은 본 발명의 다른 하나의 실시 예에 따른 어떻게 믹서 오프셋이 다양한 모드들로 보정되는가를 도시하는 흐름도이다.

도 1은 본 발명의 실시 예에 따른 오프셋 보정 회로 설계를 갖는 믹서를 도시하는 다이어그램이다. 믹서는 제1 차동 회로(differential pair)(60) 및 제2 차동 회로(62)를 포함한다. 제1 차동 회로(60)는 트랜지스터들(Q9, Q10)을 포함하고, 노드(N7)에 연결된다. 제2 차동 회로(62)는 트랜지스터들(Q11, Q12)을 포함하고, 노드(N8)에 연결된다. 차동 회로들(60, 62)은 서로 간에 교차 연결된다. 따라서 Q9의 콜렉터는 노드(N11)을 통해 Q11의 콜렉터와 연결된다. 유사하게 Q10의 콜렉터는 노드(N12)를 통해 Q12의 콜렉터와 연결된다. 믹서를 위한 차동 국부발진기 입력(VLO)은 트랜지스터들(Q9-Q12)에 연결된다. 저항(R5)는 노드(N11)에 연결된다. 저항(R6)는 노드(N12)에 연결된다. 노드(N11, N12)는 믹서를 위한 차동 RF 출력(VRF)을 형성한다.

입력단(12)은 노드들(N7, N8)에 연결되고, 보정 신호(61) 및 입력 신호(65)를 수신하도록 구성된다. 입력단(12)에서, 트랜지스터들(Q13, Q14)은 각각 노 드(N7) 및 노드(N8)에 연결되고, 전류원(66)에 연결된다. 변조 입력 회로(64)는 트랜지스터들(Q13, Q14)에 연결된다. 변조 입력 회로(64)는 입력 신호(65) 및 보정 신호(61)를 결합하여 제1 출력(OUT1) 및 제2 출력(OUT2)을 발생하도록 구성된다. 제1 출력(OUT1) 및 제2 출력(OUT2)은 트랜지스터들(Q13, Q14)을 각각 구동한다.

변조 입력 회로(64)는 다양한 회로 구조들을 통해 입력 신호(65) 및 보정 신호(61)를 결합할 수 있다. 예를 들어, 입력 신호(65)는 차동 입력 신호일 수 있다. 저항 네트워크는 보정 신호를, 오프셋을 들여오는, 차동 입력 신호의 신호들 중 하나와 결합시킬 수 있다. 따라서 차동 입력 신호들이 변조 입력 회로(64)의 출력들(OUT1, OUT2)로서 트랜지스터들(Q13, Q14)에 가해질 때, 오프셋이 발생될 것이다. 보정 신호(61)에 의해 들여온 오프셋의 결과로서, 노드들(N1, N2)에 선행하여 임의의 구성 요소 또는 신호 때문에 전류들(I1, I2)간의 오프셋이 감소되거나 제거될 수 있다.

다른 하나의 예에서, 보정 신호(61)가 차동 입력 신호의 양 신호들에 가해질 수 있다. 예를 들어, 보정 신호(61)는 차동 신호의 제1 신호와 결합하여 제1 출력(OUT1)을 발생할 수 있다. 보정 신호(61)의 반대 버전은 차동 신호의 제2 신호와 결합하여 제2 출력(OUT2)를 발생할 수 있다. 따라서 보정 신호는 트랜지스터들(Q13, Q14)에 차동적으로 가해질 수 있다.

저항들을 사용하는 것이 입력 신호와 보정 신호를 결합하는 것으로서 설명되었지만, 당업자는 저항들 외에 또는 저항들에 추가로 구성 요소들을 포함하는 다양한 다른 회로 구조들이 보정 신호 및 입력 신호를 결합하기 위해 사용될 수 있다는 것을 알 것이다. 예를 들어, 다른 구성 요소들은 커패시터들, 트랜지스터들, 인덕터들, 다이오드들, 커플러 등을 포함할 수 있다.

피드백 회로(14)는 노드들(N7, N8), 및 입력단(12)에 연결된다. 피드백 회로는 보정 신호(61)을 발생하도록 구성된다. 피드백 회로(14)는 트랜지스터들(Q15, Q16), 저항들(R7, R8), 및 보정 신호 발생기(66)를 포함한다. 트랜지스터(Q15)는 노드(N9), 보정 모드 회로(70), 및 노드(N7)에 연결된다. 트랜지스터(Q16)는 노드(N10), 보정 모드 회로(70), 및 노드(N8)에 연결된다. 저항(R7)는 노드(N9)와 전원(67) 사이에 연결된다. 저항(R8)는 노드(N10)와 전원(67) 사이에 연결된다. 보정 신호 발생기(66)는 노드들(N9, N10), 및 변조 입력 회로(64)에 연결된다. 보정 신호 발생기(66)는 보정 신호(61)를 발생하도록 구성된다. 일실시 예에서, 보정 신호 발생기(66)는 노드(N9) 상의 제1 전압 및 노드(N10) 상의 제2 전압에 응답하여 보정 신호(61)를 발생하도록 구성된다.

보정 모드 회로(16)는 피드백 회로(14)에 연결될 수 있고 보정 모드 신호(63)를 발생하도록 구성될 수 있다. 보정 모드 신호(63)는 보정 모드 및 동작 모드를 포함하여, 다수의 동작 모드들을 표시할 수 있다. 피드백 회로(14)는 보정 모드 신호(63)에 응답하여 동작하도록 구성된다. 이 예에서, 피드백 회로(14)는 보정 모드 신호(63)가 보정 모드를 표시할 때 제1 전류 및 제2 전류에 기초하여 보정 신호(61)를 발생하도록 구성된다. 피드백 회로(14)는 보정 모드 신호(63)가 동작 모드를 표시할 때 보정신호(61)를 지속하도록 또한 구성될 수 있다.

트랜지스터들(Q13, Q14)은 상대적으로 큰 장치들일 수 있으나 필수적으로 필 요는 없다. 이런 크기 증가가 전류들(I1, I2) 간의 불일치(mismatch)를 개선하기 위해 사용될 수 있다. 그러나, 이런 매칭은 트랜지스터들(Q13, Q14)에 선행하는 신호 경로에서 구성 요소들에 의해 생긴 불일치에 영향을 주지 않을 것이다. 피드백 회로(14)는 매칭을 개선하기 위해 다른 장치들의 크기를 증가시키지 않고 전류들(I1, I2) 간의 DC 오프셋을 더 감소시키기 위해 여전히 사용될 수 있다. 따라서 몇몇 장치들이 증가된 크기를 가지고 있더라도, 결과적인 칩 영역은 오프셋을 감소시키기 위해 신호 경로에서 추가의 더 큰 장치들을 사용하는 회로와 비교해 여전히 축소된다.

저항들(R7, R8)은 매칭을 개선하기 위해 크기에서 증가될 수 있다. 또한, 크기 증가가 다양한 구성 요소들의 매칭을 향상시키는 것으로 설명되었지만, 당업자는 장치 배치 또는 레이아웃 같은 다른 매칭 기술들이 요구된다면 사용될 수 있다는 것을 알 것이다.

믹서 오프셋들을 보정하기 위한 실시 예는 아래와 같이 동작한다. 국부 발진기 신호는 트랜지스터들(Q9-12)에 VLO로서 가해진다. 이 예에서, VLO는 원하는 변조를 위한 반송파이다. 입력이 변조 입력 회로(64)에 가해진다. 변조 입력 회로(64)는 입력 신호(65) 및 보정 신호(61)에 따라 트랜지스터들(Q13, Q14)을 구동한다. 결과로서, 전류들(I1, I2)은 입력 신호(65)에 따라 변조된다.

상기에서 설명된 것과 같이, 전류들(I1, I2) 간의 DC 오프셋이 존재할 수 있다. 보정 모드에서, 보정 모드 신호(63)는 보정 모드 회로(16)로부터 높게 구동된다. 결과적으로, 도 4에 도시된 피드백 회로(14)의 트랜지스터들(Q7, Q8)은 턴온된 다. 적어도 전류들(I1, I2)의 일부는 피드백 회로(14)로 다시 향한다. 실제로, 모든 전류들(I1, I2) 중 일부가 보정 모드에서 피드백 회로(14)로 흘러갈 것이지만, 아래의 논의는 전류들(I1, I2) 모두가 피드백 회로(14)로 다시 향하는 것처럼 설명될 것이다. 당업자는 피드백 회로(14)로 다시 향하는 전류들(I1, I2)에 대한 언급들이 전류들의 임의 부분을 나타낼 수 있다는 것을 알 것이다.

이 예에서, 트랜지스터들(Q15, Q16)이 턴온될 때, 전류들(I1, I2)이 각각 저항들(R7, R8)을 통해 흐른다. 결과적으로 전압들은 전류들(I1, I2)에 각각 비례하여 노드들(N9, N10) 상에서 발생된다. 저항들(R7, R8)은 대략 저항값(resistance)이 같다는 가정 하에, 노드들(N9, N10)에서 전압 차는 트랜지스터들(Q15, Q16)을 통해 흐르는 전류 차에 대략 비례할 것이다. 노드들(N9, N10)에서의 전압들 간의 임의의 오프셋은 출력단(10)의 VRF 출력에 반송파 누설을 생기게 할 수 있는 전류들(I1, I2) 간의 오프셋을 반영한다. 보정 신호 발생기(66)는 보정 신호(61)를 발생한다. 보정 신호(61)가 입력단(12)의 변조 입력 회로(64)에 가해진다. 결과로서, 변조 입력 회로(64)의 출력이 조정되어서, 노드들(N9, N10) 상의 전압들 간에서 DC 오프셋을 감소시키고, 결국 전류들(I1, I2) 간에서 DC 오프셋을 감소시킨다.

저항들(R7, R8)이 저항값이 대략 동일하게 설명되었지만, 저항들(R7, R8)은 전류들(I1, I2) 간의 오프셋의 검출을 위해 필요하다면 크기가 상이할 수 있다. 예를 들어, 보정 신호 발생기(66)는 노드들(N9, N10)에서 상이한 입력 임피던스들 또는 스케일 전압들을 가질 수 있다. 따라서 저항들(R7, R8)은 피드백 회로(14)가 전류들(I1, I2) 간의 오프셋을 비교할 수 있도록 선택된 저항값들을 가질 수 있다.

따라서 전류들(I1, I2)을 방향 전환해서(divert), 전류들(I1, I2) 간의 DC 오프셋이 감소될 수 있다. 이런 DC 오프셋은 구성 요소 불일치들, 불균형한 신호 레벨 등을 포함하여, 다양한 요인들의 결과일 수 있다. 그러나 DC 오프셋으로의 특별한 소스들의 상대적 기여 또는 소스에 상관없이, 전류들(I1, I2) 간의 DC 오프셋은 감소될 수 있다.

도 2는 도 1의 피드백 회로(14)로서 연속(successive) 근사(approximation) 회로(36)의 예이다. 연속 근사 회로(36)은 비교기(30), SAR(successive approximation register)(32), 및 디지털-아날로그 컨버터(DAC)(34)를 포함한다. 비교기(30)은 노드들(N7, N8), SAR(32)에 연결된다. SAR(32)는 DAC(34)에 연결된다. DAC(34)는 보정 신호(61)를 발생한다.

일실시 예에서, 비교기(30)는 노드들(N7, N8)를 통해 흐르는 전류들을 비교한다. 비교기(30)는 노드들(N9, N10) 상에서 전압들을 발생시키기 위해서 도 4의 저항들(R7, R8), 트랜지스터들(Q15, Q16)을 포함할 수 있다. 그런 다음에, 비교기(30)는 2개의 전압 간의 비교 결과(comparison)를 발생시키고, 그 비교 결과를 SAR(32)에 출력한다.

도 1의 구성 요소들이 도 5의 비교기(30)의 잠재적인 구성 요소들 및 기능성을 설명하기 위해 사용되었지만, 다른 구성 요소들 및 비교 기술들이 사용될 수 있다. 예를 들어, 비교기(30)는 전류들을 전압들로 변환하는 것이라기 보다, 전류들(I1, I2)을 비교하는, 전류 비교기일 수 있다.

이 예에서, 비교기(30)에 의해 발생된 비교 결과는 전류들(I1, I2) 중 어느 것이 더 큰가를 표시하는 디지털 신호이다. 비교기(30)의 각 비교로, SAR(32)의 한 비트가 업데이트된다. 업데이트된 SAR(32)는 DAC(34)를 구동한다. DAC(34)는 보정 신호(61)를 발생한다. 결과적으로, 전류들(I1, I2) 간의 오프셋이 조정된다. 모든 SAR(32)의 비트들이 결정될 때까지 업데이트된 오프셋을 사용하여 발생된 새로운 비교 결과를 갖고 순서가 반복된다. SAR(32) 및 DAC(34)로부터의 결과 보정 신호(61)의 의 최종 결과는 노드(N1, N2)의 전류들 간의 감소된 DC 오프셋이 된다.

도 3은 도 1의 피드백 회로(14)의 다른 하나의 예를 도시하는 다이어그램이다. 도 3에 도시된 피드백 회로(14)는 아날로그 제어 회로(40) 및 트랙(track) 및 홀드(hold) 회로(46)를 포함한다. 아날로그 제어 회로는 증폭기(42) 및 필터(44)를 포함한다. 증폭기(42)는 노드들(N7, N8) 간의 차를 증폭한다. 위에서 설명된 것과 같이, 이런 차는 전압차 또는 전류차일 수 있다. 증폭된 출력은 필터(44)에서 필터된다.

이 예에서, 필터(44)는 증폭기(42)로부터 분리되어서 도시된다. 그러나 당업자는 필터(44)가 증폭기(42)와 같이 집적되어서 증폭기(42)의 주파수 응답이 필터(44)의 원하는 주파수 응답을 형성하도록 할 수 있다는 것을 이해할 것이다. 또한, 저역 통과 필터의 심벌이 도 6에 도시되었지만, 필터는 피드백 회로(14)의 원하는 응답을 얻기 위해 필요한 어떤 형태일 수 있다.

다른 하나의 예에서, 필터된 출력은 트랙 및 홀드 회로(46)를 구동한다. 트랙 및 홀드 회로(46)는 보정 모드 신호(63)에 응답한다. 보정 모드에서, 트랙 및 홀드 회로(46)는 트랙 모드에 있다. 결과적으로, 트랙 및 홀드 회로(46)의 출력은 입력을 추적한다(track). 따라서 필터(44)의 출력은 트랙 및 홀드 회로(46)를 통해 보정 신호(61)가 된다.

보정 신호(61)가 안정된 후에, 트랙 및 홀드 회로(46)는 홀드 모드에 놓여질 수 있다. 예를 들어, 보정 모드 신호(63)는 동작 모드로 전이될 수 있고 응답으로 트랙 및 홀드 회로(46)는 홀드 모드로 들어간다. 따라서 보정 모드 동안 노드들(N7, N8) 상의 신호들로부터 최소 차가 생기게 하는 정상 상태 보정 신호(61)가 동작 모드에서 유지될 것이다.

회로가 동작 모드로부터 보정 모드로 전환되어서 새로운 보정 신호(61)가 최소 오프셋을 유지하도록 발생될 수 있다. 예를 들어, 믹서가 무선 장치를 위한 상향변환 믹서로서 사용된다면, 이런 모드 전환은 전송들 간의 시간 동안 생길 수 있다. 보정 모드에서 전송들 간에서, DC 오프셋들을 감소시키는 보정 신호(61)가 발생된다. 전송들 동안에, 보정 신호(61)는, 감소된 DC 오프셋들을 유지하면서, 보정 모드로부터의 상태로 지속된다.

동작 모드 및 보정 모드가 위에서 설명되었지만, 회로의 모드들은 이런 모드들에 제한되지 않는다. 또한 이런 모드들의 라벨들은 단지 보정 신호가 변경될 수 있는 때를 실시 예에서 구별하기 위해 선택되었다. 따라서 보정 모드에서 회로가 계속 동작할 수 있고, 동작 모드에서, 회로가 계속 보정될 수 있다.

도 4는 도 1의 피드백 회로의 다른 하나의 예를 도시하는 다이어그램이다. 도 4에 도시된 피드백 회로(14)는 제1 및 제2 아날로그-디지털 컨버터들(ADC)(50, 52), 디지털 신호 프로세서(DSP)(54), 및 DAC(56)을 포함한다. ADC들(50, 52)이 DSP(54)에 연결된다. DSP(54)는 DAC(56)에 연결된다. DAC(56)는 보정 신호를 발생한다.

ADC들(50, 52)은 노드들(N7, N8)을 샘플링한다. 위에서 설명된 것과 같이. 노드들(N7, N8)로부터의 신호들은 전압들 또는 전류들일 수 있다. ADC들(50, 52) 및 임의의 프론트엔드(front end) 회로 설계는 이런 신호들을 디지털화하기 위해 적절하게 선택될 수 있다. 예를 들어, 노드들(N1, N2)로부터의 신호들이 전류들이라면, ADC들(50, 52)은 전류 입력 ADC들일 수 있다. 노드들(N1, N2)로부터의 신호들의 형식에 상관없이, 신호들은 각각의 ADC(50, 52)에서 디지털화된다.

DSP(54)는 보정 신호(61)의 디지털화된 버전을 발생한다. 위에서 설명된 것과 같이, 보정 신호(61)는 보정 모드에서 발생될 수 있고, 동작 모드에서 유지될 수 있다. DSP(54)는 보정 모드 신호(63)를 위한 입력을 가질 수 있다. 따라서 DSP(54)는 동작 모드에서 디지털화된 보정 신호를 유지할 수 있다. DAC(56)은 디지털화된 보정 신호로부터 보정 신호(61)를 발생한다.

DSP(54)를 사용해서, 임의 방식의 기술들이 전류들(I1, I2) 간의 오프셋을 감소시키기 위해 사용될 수 있다. 예를 들어, 위에서 설명된 아날로그 제어 회로(40)는 DSP(54)에서 구현된 디지털 제어 루프와 비슷할 수 있다. 대안적으로, 위에서 설명된 연속 근사(approximation) 회로(36)가 DSP(54)에서 구현될 수 있다. 또한, 임의의 디지털 제어 기술이 노드들(N1, N2)로부터 디지털화된 신호들에 응답하여 디지털화된 보정 신호를 조정하기 위해 DSP에서 구현될 수 있다.

ADC들(50, 52) 및 DAC(56)가 DSP(54)와는 별도로 도시되었지만, ADC들(50, 52) 및 DAC(56)의 임의 조합이 DSP(54)의 일부가 될 수 있다. 또한, DSP(54)는 디지털 신호 처리를 위해서만 설계된 프로세서일 필요는 없다. 예를 들어, DSP(54)는 일반 목적의 프로세서일 수 있다. 추가로, DSP(54)는 디지털 신호 프로세서로 라벨을 붙일 필요가 없다. 디지털 신호들을 조정하는 임의의 회로 설계가 DSP(54)로서 사용될 수 있다. 예를 들어, FPGA(field programmable gate array), PLD(programmable logic device) 등이 DSP(54)로서 사용될 수 있다.

위에서 설명된 것과 같이, 보정 신호(61)는 보정 모드 동안에 발생될 수 있다. 믹서가 동작 모드에 있을 때, 보정 신호(61)가 유지될 수 있다. 대안적으로, 보정 회로 설계가 연속하여 동작할 수 있다. 위에서 설명된 것과 같이, 아날로그 디지털 필터들의 다양한 구현들이 사용될 수 있다. 필터들이 제어 루프의 효과를 감소시키는 오프셋이 변조 입력 신호에 영향을 미치치 않도록 구현될 수 있다. 예를 들어, 특정 변조 입력 신호가 예를 들어, 10 KHZ(kilohertz)인 특정 주파수 이하 상당한 주파수 성분들을 구비하고 있지 않다면, 제어 루프의 대역폭이 10 KHz 이하의 컷오프 주파수를 갖도록 선택될 수 있다. 따라서 DC 주파수로부터 제어 루프의 컷오프 주파수까지의 주파수들을 갖는 전류들(I1, I2)의 차이인 주파수 성분들이 감소될 수 있을 것이다. 그러나 컷오프 주파수 보다 높은 전류들(I1, I2)에 기여하는 변조 입력 신호의 주파수 성분들은 영향을 받지 않을 것이다. 결과로서, 전류들(I1, I2) 간의 DC 오프셋은 연속적으로 감소될 수 있다.

도 5는 다른 하나의 실시 예에 따라 오프셋들을 보정하기 위한 회로를 도시하는 다이어그램이다. 회로는 노드(N1) 및 노드(N2)에 연결된 출력단(10)를 포함한 다. 입력단(12)은 노드(N1) 및 노드(N2)에 연결된다. 입력단(12)은 입력 신호(11)를 수신하도록 구성된다. 피드백 회로(14)는 노드(N1), 노드(N2), 및 입력단(12)에 연결된다. 피드백 회로는 보정 신호(13)를 발생하도록 구성된다.

도 1의 구성 요소들이 믹서의 일부로서 설명되었지만, 다른 구성 요소들이 입력단(12) 및 출력단(10)를 형성할 수 있다. 믹서들 이외에 사용되는, 예를 들어, 아날로그 배율기(multiplier)들 또는 다른 구현들 또는 길버트 셀(Gilbert cell)들의 애플리케이션들은 전류들(I1, I2) 간의 DC 오프셋이 출력 신호(17)에서의 불균형이 생기게 할 노드들(N1, N2)를 포함할 수 있다.

추가로, 이 개시물 전체를 통해, 전류를 참조하여, "로부터", "로", "안으로" 및 다른 방향성 용어들이 사용될 수 있지만, 당업자는 구성 요소들이 전류의 방향이 역으로 되도록 실시 예에서 사용될 수 있다는 것을 알 것이다. 예를 들어, 전류들이 입력단(12)로부터 흐르는 것으로 일 실시 예에서 설명될 수 있다. 다른 하나의 실시 예에서, 전류들은 입력단(12) 안으로 흐를 수 있다. 또한 실시 예에서 모든 전류들이 유사하게 반대로 될 필요는 없다.

도 6은 본 발명의 다른 하나의 실시 예에 따른 믹서 오프셋들을 보정하는 것을 도시하는 흐름도이다. 믹서 내부에 대한 오프셋이 단계(80)에서 측정된다. 단계(80)에서 측정(measurement)은 다양한 기술들을 사용하여 실행될 수 있다. 예를 들어,전류들이 전압들로 변환되어서 전압들이 비교될 수 있다. 대안적으로 전류들이 직접적으로 비교될 수 있다. 또한 이런 비교를 위해 사용되는 전류 또는 전압은 비교되는 디지털 값들을 갖고, 디지털화될 수 있다. 이 논의에서 사용된 것과 같이 단계(80)에서 측정을 위한 제1 전류와 제2 전류의 비교는 디지털 측정을 포함할 수 있다. 따라서 디지털 출력을 발생시킬 수 있는 측정은 2 또는 그 이상의 가능한 상태들을 가질 수 있다. 대안적으로 단계(80)에서 제1 전류 및 제2 전류는 아날로그 측정을 포함할 수 있다. 따라서 측정은 가능한 출력 상태들의 연속 스펙트럼을 갖는 아날로그 출력을 발생시킬 수 있다.

측정에 대한 응답으로, 보정 신호가 단계(82)에서 발생된다. 보정 신호는 다양한 방식들로 발생될 수 있다. 예를 들어, 위에서 설명된 것과 같이, 보정 신호는 아날로그 기술들, 디지털 기술들, 또는 이런 기술들의 조합에 의해 발생될 수 있다.

믹서는 단계(84)에서 보정 신호를 사용해서 오프셋을 감소시키도록 제어된다. 믹서의 오프셋을 제어하기 위해서, 입력단 내 적어도 하나의 신호가 변경될 수 있다. 이런 변경은 보정 신호를 그 입력단 내 신호에 더하거나, 빼거나, 그렇지 않으면 결합하는 것을 포함한다. 보정 신호는 입력단 내 단지 하나의 신호만을 변경할 수 있거나, 다수의 신호들을 변경할 수 있다. 예를 들어, 차동 입력단으로, 2개의 입력 신호들이 입력단을 구동한다. 따라서 2개의 입력 신호들은 입력단에 존재하면서, 보정 신호에 의해 변경될 수 있다. 특히, 차동 신호들의 경우에, 단계(84)에서 믹서 내 오프셋을 감소시키기 위해 차동 신호들 중 첫 번째 차동 신호는 증가될 수 있고 차동 신호들 중 두 번째 차동 신호는 감소될 수 있다.

단계(80)에서 오프셋의 측정, 단계(82)에서 보정 신호의 발생, 및 단계(84)에서 믹서의 제어는 믹서의 오프셋을 최소로 하기 위해 반복될 수 있다.

도 7은 본 발명의 다른 하나의 실시 예에 따라 믹서 오프셋을 보정하기 위해 저항이 어떻게 업데이트되는가를 도시하는 흐름도이다. 단계(86)에서, 저항의 값은 단계(80)에서의 측정에 응답하여 업데이트된다. 이 값은 단계(88)에서 보정 신호를 발생하기 위해 사용된다. 일예에서, 상기 설명된 것과 같이, 보정 신호는 SAR(successive approximation register)을 사용하여 발생될 수 있다. 따라서 단계(80)에서 측정에 응답하여 SAR의 한 비트가 업데이트된다. SAR 내 값은 보정 신호를 발생하기 위해 사용된다.

도 8은 본 발명의 다른 하나의 실시 예에 따라 어떻게 믹서 오프셋이 다양한 모드들로 보정되는가를 도시하는 흐름도이다. 위에서 설명된 것과 같이, 믹서는 보정 모드, 동작 모드를 포함하여, 다양한 모드들에 있을 수 있다. 단계(90)에서 모드가 보정 모드에 있는지를 결정한다. 모드가 보정 모드에 있다면, 위에서 설명된 것과 같이, 오프셋이 단계(80)에서 측정되고, 보정 신호가 단계(82)에서 발생되고, 믹서가 단계(84)에서 제어된다.

반대로, 모드가 보정 모드에 있지 않다면, 보정 신호가 단계(92)에서 유지된다. 보정 모드는 다양한 기술들을 사용하여 유지될 수 있다. 예를 들어, 위에서 설명된 것과 같이, 보정 신호를 발생하는 아날로그 제어 루프를 갖고, 아날로그 트랙 및 홀드 회로는 단계(92)에서 보정 신호를 유지하도록 아날로그 보정 신호를 지속할 수 있다. 대안적으로, 디지털 제어 루프가 사용된다면, 보정 신호를 발생하기 위해 사용되는 디지털화된 값이 일정하게 지속될 수 있다. 또한 아날로그 및 디지털 기술들의 조합이 사용될 수 있다. 예를 들어, 아날로그 보정 신호가 보정 모드 동안 디지털화될 수 있다. 동작 모드에서, 최종 디지털화된 보정 신호가 보정 신호를 발생시키기 위해 사용되고, 따라서 그것을 유지할 수 있다.

동작 모드에서, 믹서의 입력단으로부터의 제1 전류 및 제2 전류가 믹서의 출력단으로 흐른다. 단계(80)에서 오프셋의 측정을 하기 위해, 제1 전류 및 제2 전류 중 적어도 일부가 단계(94)에서 보정 신호 피드백 회로로 방향 전환될 수 있다. 예를 들어, 보정 모드에 들어갔을 때, 트랜지스터들이 턴온되어서 제1 전류 및 제2 전류가 트랜지스터들에 연결된 저항들을 통해 흐른다. 따라서 제1 전류 및 제2 전류가 단계(94)에서 방향 전환되어서 단계(80)에서 측정된다.

트랜지스터의 한 유형이 도면들에서 도시되었지만, 위에서 설명된 트랜지스터들은 어떤 유형도 될 수 있다. 예를 들어, 트랜지스터들은 바이폴라(NPN 또는 PNP), 메탈 옥사드 반도체(metal-oxide-semiconductor) MOS(N 채널 또는 P 채널) 등일 수 있다.

명확성을 위해서, 널리 알려지고 본 발명과 관련 없는 동일한 것들을 설계하고 제조하는 향상된 해결책 및 방법들의 많은 세부사항들의 아래의 기술에서 생략되었다.

또한, 본 명세서를 통해 "일 실시 예" 또는 "예"에 대한 참조는 본 발명의 실시 예에 연관하여 설명된 특별한 특징, 구조, 또는 특성이 적어도 하나의 실시 예에 포함되는 것을 의미하고, 모든 실시 예들에 포함될 필요는 없을 수 있다는 것을 의미한다는 것을 알아야 한다. 따라서 본 명세서의 다양한 부분들에서 "일 실시 예" 또는 "하나의 실시 예" 또는 "다른 하나의 실시 예"에 대한 2 또는 그 이상의 참조들이 동일한 실시 예를 모두 참조할 필요는 없다는 것이 강조되고 이해되어야 한다. 또한, 특별한 특징들, 구조들, 또는 특성들이 본 발명의 하나 또는 그 이상의 실시 예들에서 적합하게 결합될 수 있다.

유사하게, 본 발명의 실시 예들의 전술한 기술, 다양한 특징들이 하나 또는 그 이상의 본 발명의 다양한 양상들을 이해하는데 도움을 주는 개시물을 간소화하기 위한 목적으로 때때로 하나의 실시 예, 도면, 또는 그들의 기술에 같이 합쳐질 수 있다는 것이 이해되어야 한다. 그러나 본 개시물의 방법은 각 청구항에 인용되어 표현된 것보다 더 많은 특징들이 요구된다는 의도를 나타내는 것으로 해석되어서는 안 된다. 따라서 상세한 설명 다음에 오는 청구항들은 상세한 설명에 명백히 병합되었다. 또한, 특별한 실시 예들이 설명되었지만, 당업자는 다양한 변경들이 아래의 청구항들의 범위를 벗어남이 없이 만들어질 수 있다는 것을 알 것이다.

Claims

믹서로서,

제1 노드에 연결된 제1 차동 트랜지스터 쌍;

상기 제1 차동 트랜지스터 쌍에 교차 연결되고 제2 노드에 연결된 제2 차동 트랜지스터 쌍;

상기 제1 노드 및 상기 제2 노드에 연결된 제3 차동 트랜지스터 쌍;

상기 제1 노드 및 상기 제2 노드에 연결되고, 상기 제1 노드와 상기 제2 노드 사이에서 측정된 신호 오프셋에 기초하여 보정 신호를 발생하도록 구성된 피드백 회로; 및

상기 제3 차동 트랜지스터 쌍에 연결되고, 상기 보정 신호에 응답하는 변조 입력 회로를 포함하는, 믹서.
제1항에 있어서,

상기 피드백 회로에 연결되고 보정 모드 신호를 발생하도록 구성된 보정 모드 회로를 더 포함하고,

상기 피드백 회로는 상기 보정 모드 신호가 보정 모드를 표시할 때 상기 측정된 신호 오프셋에 기초하여 상기 보정 신호를 발생하고 상기 보정 모드 신호가 동작 모드를 표시할 때 상기 보정 신호를 유지하도록 또한 구성된, 믹서.
제1항에 있어서,

상기 피드백 회로는,

전원과 제3 노드 사이에 연결된 제1 저항;

상기 전원과 제4 노드 사이에 연결된 제2 저항;

상기 제1 노드와 상기 제3 노드 사이에 연결된 제1 트랜지스터; 및

상기 제2 노드와 상기 제4 노드 사이에 연결된 제2 트랜지스터를 더 포함하는, 믹서.
제3항에 있어서,

상기 피드백 회로는 상기 제3 노드 상의 제1 전압 및 상기 제4 노드 상의 제2 전압에 응답하여 상기 보정 신호를 발생하도록 또한 구성된, 믹서.
제4항에 있어서,

상기 피드백 회로는 상기 제1 전압 및 상기 제2 전압이 실질상 같아질 때까지 보정 모드에서 상기 보정 신호를 조정하도록 또한 구성된, 믹서.
제5항에 있어서,

상기 피드백 회로는 연속 근사 피드백 루프를 더 포함하는, 믹서.
회로로서,

차동 신호들을 구비하는 부회로; 및

상기 부회로에 연결되고, 상기 차동 신호들 간의 오프셋을 측정하도록 구성되고, 상기 측정에 응답하여 보정 신호를 발생하고 상기 보정 신호에 응답하여 상기 오프셋을 감소하도록 구성된 피드백 회로를 포함하는, 회로.
제7항에 있어서,

상기 부회로는,

제3 노드와 제1 노드 사이에 연결된 제1 트랜지스터;

제4 노드와 상기 제1 노드 사이에 연결된 제2 트랜지스터;

상기 제3 노드와 제2 노드 사이에 연결된 제3 트랜지스터;

상기 제4 노드와 상기 제2 노드 사이에 연결된 제4 트랜지스터;

상기 제3 노드와 전원 사이에 연결된 제1 저항; 및

상기 제4 노드와 상기 전원 사이에 연결된 제2 저항을 더 포함하고,

상기 차동 신호들은 상기 제1 노드 및 상기 제2 노드를 통해 지나가는, 회로.
제7항에 있어서,

상기 부회로는,

상기 보정 신호 및 입력 신호를 수신하고, 상기 보정 신호 및 상기 입력 신 호에 응답하여 제1 출력 및 제2 출력을 발생하도록 구성된 변조 입력 회로;

제1 노드에 연결되고 상기 제1 출력에 응답하는 제1 트랜지스터; 및

제2 노드에 연결되고 상기 제2 출력에 응답하는 제2 트랜지스터를 더 포함하고,

상기 차동 신호들은 상기 제1 노드 및 상기 제2 노드를 통해 지나가는, 회로.
제7항에 있어서,

상기 피드백 회로는,

전원과 제3 노드 사이에 연결된 제1 저항;

상기 전원과 제4 노드 사이에 연결된 제2 저항;

상기 제3 노드와 상기 제1 노드 사이에 연결된 제1 트랜지스터;

상기 제4 노드와 상기 제2 노드 사이에 연결된 제2 트랜지스터; 및

상기 제3 노드 상의 제1 전압과 상기 제4 노드 상의 제2 전압에 응답하여 상기 보정 신호를 발생하도록 구성된 보정 신호 발생기를 더 포함하는, 회로.
제10항에 있어서,

상기 제1 트랜지스터 및 상기 제2 트랜지스터에 연결되고, 보정 모드 신호를 발생하도록 구성된 보정 모드 회로를 더 포함하고,

상기 제1 트랜지스터 및 상기 제2 트랜지스터 각각은 상기 보정 모드 신호에 응답하는, 회로.
제7항에 있어서,

상기 피드백 회로는,

제1 노드 및 제2 노드에 연결되고, 상기 보정 신호를 발생하도록 구성된 연속 근사 회로를 더 포함하고,

상기 차동 신호들은 상기 제1 노드 및 상기 제2 노드를 통해 지나가는, 회로.
제7항에 있어서,

상기 피드백 회로는,

제1 노드 및 제2 노드에 연결되고, 제어 신호를 발생하도록 구성된, 아날로그 제어 회로; 및

상기 아날로그 제어 회로에 연결되고 상기 보정 신호를 발생시키기 위해서 상기 제어 신호를 추적 및 지속하도록 구성된 트랙 및 홀드 회로를 더 포함하며,

상기 차동 신호들은 상기 제1 노드 및 상기 제2 노드를 통해 지나가는, 회로.
제7항에 있어서,

상기 피드백 회로는,

제1 노드에 연결되고 상기 제1 노드에 응답하여 제1 디지털 신호를 발생하도록 구성된 제1 아날로그-디지털 컨버터;

제2 노드에 연결되고 상기 제2 노드에 응답하여 제2 디지털 신호를 발생하도록 구성된 제2 아날로그-디지털 컨버터;

상기 제1 및 제2 아날로그-디지털 컨버터들에 연결되고 디지털화된 보정 신호를 발생하도록 구성된 디지털 신호 처리 회로; 및

상기 디지털 신호 처리 회로에 연결되고 상기 디지털화된 보정 신호에 응답하여 상기 보정 신호를 발생하도록 구성된 디지털-아날로그 컨버터를 더 포함하고,

상기 차동 신호들은 상기 제1 노드 및 상기 제2 노드를 통해 지나가는, 회로.
제7항에 있어서,

상기 피드백 회로는 보정 모드에서 상기 보정 신호를 조정하도록 구성되고;

상기 피드백 회로는 동작 모드에서 상기 보정 신호의 레벨을 유지하도록 구성된, 회로.
믹서 보정 방법으로서,

상기 믹서 내부의 오프셋을 측정하는 단계;

상기 측정에 응답하여 보정 신호를 발생하는 단계; 및

상기 오프셋을 감소시키기 위하여 상기 보정 신호로 상기 믹서를 제어하는 단계를 포함하는, 믹서 보정 방법.
제16항에 있어서,

상기 측정에 응답하여 레지스터의 값을 업데이트 하는 단계; 및

상기 레지스터의 값에 대응하여 상기 보정 신호를 발생하는 단계를 더 포함하는, 믹서 보정 방법.
제16항에 있어서,

상기 보정 신호를 발생하는 단계는,

보정 모드에서 상기 보정 신호를 발생하는 단계; 및

동작 모드에서 상기 보정 신호를 유지하는 단계를 더 포함하는, 믹서 보정 방법.
제16항에 있어서,

제1 차동 트랜지스터의 제1 노드에서의 제1 전류와 제2 차동 트랜지스터의 제2 노드에서의 제2 전류를 비교함으로써 상기 보정 신호를 발생하는 단계; 및

상기 제1 전류 및 상기 제2 전류가 실질상 같아질 때까지 상기 보정 신호를 조정하는 단계를 더 포함하는, 믹서 보정 방법.
제16항에 있어서,

보정 모드로 들어가는 단계;

제1 전류 및 제2 전류의 적어도 일부를 상기 믹서로부터 보정 신호 피드백 회로로 방향 전환하는 단계를 더 포함하는, 믹서 보정 방법.