JP4332095B2 - Ｄｃオフセットキャリブレーションシステム - Google Patents

Ｄｃオフセットキャリブレーションシステム Download PDF

Info

Publication number
JP4332095B2
JP4332095B2 JP2004289766A JP2004289766A JP4332095B2 JP 4332095 B2 JP4332095 B2 JP 4332095B2 JP 2004289766 A JP2004289766 A JP 2004289766A JP 2004289766 A JP2004289766 A JP 2004289766A JP 4332095 B2 JP4332095 B2 JP 4332095B2
Authority
JP
Japan
Prior art keywords
offset
signal
dynamic
output
correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004289766A
Other languages
English (en)
Other versions
JP2006108844A5 (ja
JP2006108844A (ja
Inventor
正利 五十嵐
浩 小森
剛章 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004289766A priority Critical patent/JP4332095B2/ja
Priority to US11/238,644 priority patent/US7409199B2/en
Publication of JP2006108844A publication Critical patent/JP2006108844A/ja
Publication of JP2006108844A5 publication Critical patent/JP2006108844A5/ja
Application granted granted Critical
Publication of JP4332095B2 publication Critical patent/JP4332095B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/30—Circuits for homodyne or synchrodyne receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Analogue/Digital Conversion (AREA)

Description

本発明はダイレクトコンバージョン方式の無線受信機において妨害波入力時に発生するＤＣオフセットを補正するシステムに関する。
近年、無線受信機の小型化、低価格化に伴って、ダイレクトコンバージョン方式を用いる技術が提案されている。この方式によればＲＦ入力信号を低周波のベースバンド信号に直接変換するので、従来の中間周波数を必要とする方式に比べ中間周波数フィルターが不要になるなどの利点がある。
周波数変換はミキサ回路を用いＲＦ入力信号周波数と等しい周波数のローカル信号とミキシングすることで行われる。しかしながら、ダイレクトコンバージョン方式においてはミキサ回路に２次の非線形歪が存在すると、入力信号レベルが大きい場合、出力のベースバンド信号にＤＣオフセットが生じる。この様子を図９、図１０を参照しながら詳しく説明する。図９はＲＦ入力信号のスペクトルを表したもので、９０１はセンター周波数がローカル信号周波数ｆLOと等しい微弱レベルの希望信号、９０２はさらに高い周波数ｆINTに存在する高レベルの妨害信号を表す。このように高レベルの妨害信号を伴ったＲＦ入力信号をミキサ回路に入力した結果、ミキサ出力に現れる出力信号のスペクトルは図１０のようになる。１００１、１００２は、それぞれ、ＲＦ入力希望信号９０１と妨害信号９０２が周波数変換されてミキサ出力に現れた成分である。１００３はミキサ回路に２次の非線形歪が存在した場合に高レベルの妨害信号により発生するＤＣオフセットである。従ってダイレクトコンバージョン方式では、ミキサ出力の希望信号１００１の帯域内にＤＣオフセット１００３が発生するため受信感度が低下するという問題点を有する。ミキサ回路を差動回路で構成し差動のバランスが完全に対称であれば２次の非線形歪は存在しないが、製造ばらつきにより差動回路を構成する素子の対称性は完全にはできないため、２次の非線形歪をなくすことは不可能である。
一方で、ダイレクトコンバージョン方式においては、入力信号レベルが低い状態においても、ローカル信号周波数ｆＬＯがＲＦ入力端子に漏れこむことによって、ミキサ回路で起きるセルフミキシングにより、ミキサの出力において、ＤＣオフセットが生じる。この様子を図１１、図１２を参照しながら詳しく説明する。図１１はＲＦ入力信号のスペクトルを示したもので、１１０１はローカル信号周波数ｆＬＯがＲＦ入力端子に漏れた状態を表すスペクトラムである。ＲＦ入力端子に漏れたローカル信号１１０１をミキサ回路に入力した結果、ミキサに現れる出力信号のスペクトラムは図１２のようになる。１２０１、１２０２はそれぞれローカル信号周波数ｆＬＯとの周波数変換により現れたスペクトラムである。１２０１はローカル信号周波数ｆＬＯとの周波数変換によって発生したＤＣオフセットであり、１２０２はローカル信号周波数ｆＬＯとの周波数変換によって発生した２×ｆＬＯの信号である。従って、ダイレクトコンバージョン方式では、ミキサ出力の希望信号帯域内にセルフミキシングにより発生したＤＣオフセット１２０１が発生するため、受信感度が低下するという問題を有する。ミキサ回路のレイアウトの対称性やミキサ回路を構成するデバイスの寄生成分によりセルフミキシングを完全になくすことはできないため、ミキサ回路の出力においてＤＣオフセットをゼロにすることは不可能である。また、ミキサの出力で低周波の信号に変換されたベースバンド信号はベースバンドブロックに入力される。ベースバンドブロックはＲＦ入力端子で希望信号以外の妨害波を減衰させるためのフィルターとベースバンドブロックの出力端子でＲＦ入力端子からの入力信号の大きさによらず一定のベースバンド信号にするための利得可変が可能なアンプで構成される。ベースバンドブロックを構成するフィルターとアンプの差動回路の対称性についても製造ばらつきにより完全には対称にできないため、ベースバンドブロックにおいてもＤＣオフセットが発生する。従って、ベースバンドブロックの出力端子においては、ミキサの出力で発生したセルフミキシングによるＤＣオフセットがベースバンドブロックで利得倍されたものと、ベースバンドブロックで発生したＤＣオフセットとが合わさって出力される。
以上のように、ダイレクトコンバージョン受信機で問題となるＤＣオフセットには２種類存在し、ＲＦ入力信号に依存してオフセット量が変動するものと、ＲＦ入力信号によらずオフセット量が固定のものとに大別される。前者を動的ＤＣオフセット、後者を静的ＤＣオフセットと呼ぶことができる。
そこで、前記動的ＤＣオフセットを補正する技術と前記静的ＤＣオフセットを補正する技術が提案されている。
まず始めに、図５を参照しながら、特許文献１に示されており、ＲＦ入力信号に含まれる妨害信号を検知して、ミキサ出力に発生する前記動的ＤＣオフセットを補正する方法について説明する。
図５において５０３はミキサ回路、５０１、５０２はそれぞれミキサ回路を構成するスイッチングセルとＲＦ入力セルである。ＲＦ入力端子５１３、５１４から入力されたＲＦ入力信号はＲＦ入力セル５０２で増幅され、増幅されたＲＦ信号はスイッチングセル５０１でローカル入力端子５１１、５１２から入力されるローカル信号とミキシングされることでＩＦ信号に変換されて、変換されたＩＦ信号が出力端子５０９、５１０から出力される。ダイレクトコンバージョン方式はＩＦ信号の中心周波数がＤＣであるため、ゼロＩＦ方式とも呼ばれる。
スイッチングセル５０１はバイポーラトランジスタＱ１，Ｑ２，Ｑ３，Ｑ４から構成されるが、すべてのトランジスタがまったく同一の特性であれば差動回路としてのバランスは完全に対称になる。しかしながら、製造ばらつきによりトランジスタＱ１，Ｑ２，Ｑ３，Ｑ４は理想特性からずれた特性を各々別個にもつことになるため、ＲＦ入力信号がＩＦ信号に変換される際に２次の非線形歪が生じる。このため、図１０に示したようにミキサ出力にＤＣオフセットが発生する。よく知られるように、ＤＣオフセットは入力信号強度の自乗に比例するため、入力信号に含まれる妨害波のレベルが高ければ高いほど出力のＤＣオフセットは大きくなる。
図５において５０８はＤＣオフセット補正器であり、ＲＦ入力信号を検知して検波信号を出力する検波器５０６、検波信号に応じて制御信号を発生するコントローラ５０５、ミキサ出力端子５０９、５１０のＤＣオフセットを減少させるようにコントローラ５０５からの制御信号に応じて補正信号を生成する補正発生器５０４から成る。ＤＣオフセット補正器５０８のはたらきにより、ミキサに入力されるＲＦ信号の強度に応じて補正発生器５０４の出力する補正信号が変化し、ミキサ出力のＤＣオフセットが打ち消される。ミキサ回路５０３の２次の非線形歪は製造ばらつきによるため固体ごとに特性が異なるので、ＤＣオフセット補正器５０８にはさらに、コントローラ５０５の生成する制御信号を調整するためにユーザインターフェース５０７の機能も含まれている。
次に、以下、図６を参照しながらベースバンドブロックの出力端子に発生した前記静的ＤＣオフセットを補正する方法について説明する。
図６において、３０１は高周波信号を増幅するためのＲＦ増幅器ＬＮＡ１、３０２はＲＦ入力信号を低周波のベースバンド信号に変換するためのミキサ１、３０３はローカル信号発生器である。ＲＦ入力１端子３１６、３１７に漏れこんだローカル信号はＬＮＡ１（３０１）で増幅され、ミキサ入力端子３２０、３２１に漏れこんだローカル信号と合わさって図１１の１１０１に示すようにミキサの入力端子３２０、３２１に現れる。ミキサ１（３０２）でローカル信号発生器３０３の出力端子３２２、３２３から発生されるローカル信号ｆＬｏとで周波数変換され、ミキサ１の出力端子３２４、３２５に図１２に示すようにＤＣオフセット１２０１が発生する。
図６において、３０４はベースバンドブロックであり、妨害信号を落とすためのＬＰＦ（３０５）、ＲＦ入力端子３１６、３１７からのＲＦ入力信号の大きさによらずベースバンド信号を一定の大きさにするための利得可変機能のついたＡＭＰ（３０６）から成る。図１２に示すようにセルフミキシングにより発生したＤＣオフセット１２０１と２×ｆｌｏの成分１２０２はミキサ出力端子３２４、３２５よりＬＰＦに入力され図１２の１２０２の２×ｆｌｏの成分は充分に減衰される。ＬＰＦ３０５の出力端子３２６、３２７には図１２の１２０１に相当するＤＣオフセットが現れ、ＬＰＦ３０５の出力端子３２６、３２７に現れたＤＣオフセットはＡＭＰ３０６に入力され、ＡＭＰ３０６でさらに増幅され、ベースバンド出力端子３２８、３２９に現れる。また、ベースバンドブロック３０４を構成する差動回路の対称性によって、ベースバンドブロック３０４においてもＤＣオフセットが発生する。結局、ベースバンド出力３２８、３２９において、セルフミキシングによるＤＣオフセットとベースバンドブロック３０４で発生したＤＣオフセットは合わさって、出力される。
図６において、３０７はＤＣオフセット補正器１であり、ベースバンド出力３２８、３２９におけるＤＣオフセットの極性を判別するためのコンパレータ３０８、前記コンパレータ３０８の出力信号を初期判定の極性と比較し、変化すればゼロを出力し、変化しなければ１を出力する逐次比較型レジスタのＳＡＲ３０９、前記ＳＡＲ３０９のデジタル信号をアナログ信号に変換するＤ／ＡコンバータのＤＡＣ１（３１０）から成る。前記コンパレータ３０８と前記ＳＡＲ３０９で逐次比較型のＡ／Ｄコンバータを構成しており、ベースバンド出力に現れたＤＣオフセットはアナログ信号であり、前記逐次比較型のＡ／Ｄコンバータでデジタル信号に変換され、変換されたデジタル信号はＤＡＣ１（３１０）でアナログ信号に戻される。ＤＣオフセット補正器１（３０７）の入力はベースバンド出力３２８、３２９に接続され、出力はミキサ１出力端子３２４、３２５に接続され、フィードバックループを構成している。ベースバンド出力３２８、３２９に現れたＤＣオフセットはＤＣオフセット補正器１に入力され、ＤＣオフセット補正器１（３０７）のはたらきによって、ベースバンド出力３２８、３２９に現れたＤＣオフセットを打ち消すようにミキサの出力端子３２４、３２５を制御する。
以下、図１４、図１７、図１８、図２０、図２１を参照しながら、前記ＤＣオフセット補正器１（３０７）のはたらきと前記静的ＤＣオフセットが補正される過程についてＤＡＣ１（３１０）が５ビットの場合を例にあげて詳しく説明する。
図１４はＤＣオフセット補正器１のはたらきを説明するための図である。
図２０はミキサの出力端子３２４、３２５に流し込んだ補正電流に対して発生するＤＣオフセットとの関係を表す図であり、横軸には補正電流の大きさ、縦軸にはベースバンド出力３２８、３２９に現れるＤＣオフセットの大きさを表している。図２０において２００１は初期のＤＣオフセットがプラスに出力された場合の補正電流量とＤＣオフセット量との関係を示し、２００２は初期ＤＣオフセットがマイナスに出力されたときの補正電流量とＤＣオフセット量の関係を示す。ＤＣオフセット補正器１（３０７）は初期のＤＣオフセットの極性により、補正電流の極性を切り替えていて、横軸の補正電流がゼロになる点を境に補正電流量の絶対値を増やすと、２００１、２００２ともにベースバンド出力３２８、３２９のＤＣオフセットは小さくなる。このように前記静的ＤＣオフセットは調整電流の絶対値を増やすと出力におけるＤＣオフセットは小さくなる特性をもつため、発生したＤＣオフセットの極性に応じて補正電流の絶対値を調整することで、ベースバンド出力３２８、３２９におけるＤＣオフセットは調整される。
図１７、図１８はＤＣオフセットが調整される過程を表す図であり図２０に対して縦軸はベースバンド出力３２８、３２９に現れるＤＣオフセット量、横軸は時間を表している。
図２１はＤＡＣ１（３１０）における各ビットに対する読み出し表であり、ＤＡＣ１（３１０）はＬＳＢからＭＳＢの方向で補正電流は単調増加するようになっている。
以下、図２０の２００１に示すように初期のＤＣオフセットがプラスに出力されたときにＤＣオフセットを調整する過程を図１４を用いて説明する。
図１４において、第１番目の手順１４０１よりＤＣオフセット補正器１（３０７）が開始され、第２番目の手順１４０２でＤＡＣ１（３１０）のすべてのビットにゼロをセットし、ＤＡＣ１（３１０）の読み出し値としては、０００００となり、ＤＡＣ１（３１０）の出力からは補正電流は流れない。従って、ベースバンド出力３２８、３２９には図２０の２００１の時刻ｔ１０に相当する初期状態のＤＣオフセット１が現れ、この値が小さくなるように調整しないといけない。次に第３番目の手順１４０３においてコンパレータ３０８で初期のＤＣオフセット１を検出し、第４番目の手順１４０４にてＳＡＲ３０９でＤＡＣ１（３１０）のＭＳＢに１をセットし、ＤＡＣ１（３１０）の出力より１００００に応じた補正電流が供給され、図２０の２００１の時刻ｔ１１に相当するＤＣオフセットが現れる。次に第５番目の手順１４０５においてコンパレータ３０８で現在のＤＣオフセット２を検出し、第６番目の手順１４０６においてＳＡＲ３０９にて初期のＤＣオフセット１と現在のＤＣオフセット２が比較され、時刻ｔ１０のＤＣオフセットと時刻ｔ１１のＤＣオフセットが比較される。図２０に示すように時刻ｔ１０と時刻ｔ１１の出力値は共にプラス方向に出力されているため、非反転という結果になり、第８番目の手順１４０８においてＳＡＲ３０９にてＬＳＢかどうかが判断される。結果はＮｏであるので、第９番目の手順１４０９においてＳＡＲ３０９にて次のビットに１がセットされ、ＤＡＣ１（３１０）には１１０００がセットされる。次にＤＡＣ１（３１０）の出力より１１０００に応じた調整電流が供給され、図２０の２００１の時刻ｔ１２に相当するＤＣオフセットが現れる。次に第５番目の手順１４０５においてコンパレータ３０８で現在のＤＣオフセット２を検出し、第６番目の手順１４０６においてＳＡＲ３０９にて初期のＤＣオフセット１と現在のＤＣオフセット２が比較され、時刻ｔ１０のＤＣオフセットと時刻ｔ１２のＤＣオフセットが比較される。図２０に示すように時刻ｔ１０と時刻ｔ１２の出力値は共にプラス方向に出力されているため、非反転という結果になり、第８番目の手順１４０８においてＳＡＲ３０９にてＬＳＢかどうかが判断される。結果はＮｏであるので、第９番目の手順１４０９においてＳＡＲ３０９にて次のビットに１がセットされ、ＤＡＣ１（３１０）には１１１００がセットされる。次にＤＡＣ１（３１０）の出力より１１１００に応じた補正電流が供給され、図２０の２００１の時刻ｔ１３に相当するＤＣオフセットが現れる。次に第５番目の手順１４０５においてコンパレータ３０８で現在のＤＣオフセット２を検出し、第６番目の手順１４０６においてＳＡＲ３０９にて初期のＤＣオフセット１と現在のＤＣオフセット２が比較され、時刻ｔ１０のＤＣオフセットと時刻ｔ１３のＤＣオフセットが比較される。図２０に示すように時刻ｔ１０と時刻ｔ１３の出力値は反転しているため、第７番目の手順１４０７で現在のビットはゼロに戻され、ＳＡＲ３０９としては１１０００が出力され、第８番目の手順１４０８においてＳＡＲ３０９にてＬＳＢかどうかが判断される。結果はＮｏであるので、第９番目の手順１４０９においてＳＡＲ３０９にて次のビットに１がセットされ、ＤＡＣ１（３１０）には１１０１０がセットされる。次にＤＡＣ１（３１０）の出力より１１０１０に応じた補正電流が供給され、図２０の２００１の時刻ｔ１４に相当するＤＣオフセットが現れる。次に第５番目の手順１４０５においてコンパレータ３０８で現在のＤＣオフセット２を検出し、第６番目の手順１４０６においてＳＡＲ３０９にて初期のＤＣオフセット１と現在のＤＣオフセット２が比較され、時刻ｔ１０のＤＣオフセットと時刻ｔ１４のＤＣオフセットが比較される。図２０に示すように時刻ｔ１０と時刻ｔ１４の出力値は反転しているため、第７番目の手順１４０７で現在のビットはゼロに戻され、ＳＡＲ３０９としては１１０００が読み出され、第８番目の手順１４０８においてＳＡＲ３０９にてＬＳＢかどうかが判断される。結果はＮｏであるので、第９番目の手順１４０９においてＳＡＲ３０９にて次のビットに１がセットされ、ＤＡＣ１（３１０）には１１００１がセットされる。次にＤＡＣ１（３１０）の出力より１１００１に応じた補正電流が供給され、図２０の２００１の時刻ｔ１５に相当するＤＣオフセットが現れる。次に第５番目の手順１４０５においてコンパレータ３０８で現在のＤＣオフセット２を検出し、第６番目の手順１４０６においてＳＡＲ３０９にて初期のＤＣオフセット１と現在のＤＣオフセット２が比較され、時刻ｔ１０のＤＣオフセットと時刻ｔ１５のＤＣオフセットが比較される。図２０に示すように時刻ｔ１０と時刻ｔ１５の出力値は共にプラス方向に出力されているため、非反転という結果になり、第８番目の手順１４０８においてＳＡＲ３０９にてＬＳＢかどうかが判断される。結果はＹｅｓであるので、ＤＡＣ１（３１０）に１１００１が記憶され、第１０番目の手順１４１０においてＥＮＤとなり、ＤＣオフセット補正は終了となる。
以上の動作を整理すると図１７のようになり、時刻ｔ１０で発生した初期のＤＣオフセットは時刻ｔ１１から時刻ｔ１５の過程で前記に示すように逐次比較され、ＤＣオフセットを小さくする方向へ補正し、時刻ｔ１６でＤＣオフセット補正はＤＡＣ１(３１０)に１１００１を記憶して終了となり、ベースバンド出力３２８、３２９においてプラス方向に出力された前記静的ＤＣオフセットは補正される。
次に、以下、図２０の２００２に示すように初期のＤＣオフセットがマイナスに出力されたときにＤＣオフセットを調整する過程を説明する。
図１４において、第１番目の手順１４０１よりＤＣオフセット補正器１（３０７）が開始され、第２番目の手順１４０２でＤＡＣ１（３１０）のすべてのビットにゼロをセットし、ＤＡＣ１（３１０）の出力としては、０００００となり、ＤＡＣ１（３１０）の出力からは補正電流は流れない。従って、図２０の２００２の時刻ｔ１０に相当する初期状態のＤＣオフセット１が現れ、この値が小さくなるように調整しないといけない。次に第３番目の手順１４０３においてコンパレータ３０８で初期のＤＣオフセット１を検出し、第４番目の手順１４０４にてＳＡＲ３０９でＤＡＣ１（３１０）のＭＳＢに１をセットし、ＤＡＣ１（３１０）の出力より１００００に応じた補正電流が供給され、図２０の２００２の時刻ｔ１１に相当するＤＣオフセットが現れる。次に第５番目の手順１４０５においてコンパレータ３０８で現在のＤＣオフセット２を検出し、第６番目の手順１４０６においてＳＡＲ３０９にて初期のＤＣオフセット１と現在のＤＣオフセット２が比較され、時刻ｔ１０のＤＣオフセットと時刻ｔ１１のＤＣオフセットが比較される。図２０に示すように時刻ｔ１０と時刻ｔ１１の出力値は共にマイナス方向に出力されているため、非反転という結果になり、第８番目の手順１４０８においてＳＡＲ３０９にてＬＳＢかどうかが判断される。結果はＮｏであるので、第９番目の手順１４０９においてＳＡＲ３０９にて次のビットに１がセットされ、ＤＡＣ１（３１０）には１１０００がセットされる。次にＤＡＣ１（３１０）の出力より１１０００に応じた補正電流が供給され、図２０の２００２の時刻ｔ１２に相当するＤＣオフセットが現れる。次に第５番目の手順１４０５においてコンパレータ３０８で現在のＤＣオフセット２を検出し、第６番目の手順１４０６においてＳＡＲ３０９にて初期のＤＣオフセット１と現在のＤＣオフセット２が比較され、時刻ｔ１０のＤＣオフセットと時刻ｔ１２のＤＣオフセットが比較される。図２０に示すように時刻ｔ１０と時刻ｔ１２の出力値は反転しているため、第７番目の手順１４０７で現在のビットはゼロに戻され、ＳＡＲ３０９としては１００００が読み出され、第８番目の手順１４０８においてＳＡＲ３０９にてＬＳＢかどうかが判断される。結果はＮｏであるので、第９番目の手順１４０９においてＳＡＲ３０９にて次のビットに１がセットされ、ＤＡＣ１（３１０）には１０１００がセットされる。次にＤＡＣ１（３１０）の出力より１０１００に応じた補正電流が供給され、図２０の２００２の時刻ｔ１３に相当するＤＣオフセットが現れる。次に第５番目の手順１４０５においてコンパレータ３０８で現在のＤＣオフセット２を検出し、第６番目の手順１４０６においてＳＡＲ３０９にて初期のＤＣオフセット１と現在のＤＣオフセット２が比較され、時刻ｔ１０のＤＣオフセットと時刻ｔ１３のＤＣオフセットが比較される。図２０に示すように時刻ｔ１０と時刻ｔ１３の出力値は共にマイナス方向に出力されているため、非反転という結果になり、第８番目の手順１４０８においてＳＡＲ３０９にてＬＳＢかどうかが判断される。結果はＮｏであるので、第９番目の手順１４０９においてＳＡＲ３０９にて次のビットに１がセットされ、ＤＡＣ１（３１０）には１０１１０がセットされる。次にＤＡＣ１（３１０）の出力より１０１１０に応じた補正電流が供給され、図２０の２００２の時刻ｔ１４に相当するＤＣオフセットが現れる。次に第５番目の手順１４０５においてコンパレータ３０８で現在のＤＣオフセット２を検出し、第６番目の手順１４０６においてＳＡＲ３０９にて初期のＤＣオフセット１と現在のＤＣオフセット２が比較され、時刻ｔ１０のＤＣオフセットと時刻ｔ１４のＤＣオフセットが比較される。図２０に示すように時刻ｔ１０と時刻ｔ１４の出力値は共にマイナス方向に出力されているため、非反転という結果になり、第８番目の手順１４０８においてＳＡＲ３０９にてＬＳＢかどうかが判断される。結果はＮｏであるので、第９番目の手順１４０９においてＳＡＲ３０９にて次のビットに１がセットされ、ＤＡＣ１（３１０）には１０１１１がセットされる。次にＤＡＣ１（３１０）の出力より１０１１１に応じた補正電流が供給され、図２０の２００２の時刻ｔ１５に相当するＤＣオフセットが現れる。次に第５番目の手順１４０５においてコンパレータ３０８で現在のＤＣオフセット２を検出し、第６番目の手順１４０６においてＳＡＲにて初期のＤＣオフセット１と現在のＤＣオフセット２が比較され、時刻ｔ１０のＤＣオフセットと時刻ｔ１５のＤＣオフセットが比較される。図２０に示すように時刻ｔ１０と時刻ｔ１５の出力値は反転しているため、第７番目の手順１４０７で現在のビットはゼロに戻され、ＳＡＲ３０９としては１０１１０が読み出され、第８番目の手順１４０８においてＳＡＲ３０９にてＬＳＢかどうかが判断される。結果はＹｅｓであるので、ＤＡＣ１（３１０）に１０１１０が記憶され、第１０番目の手順１４１０でＥＮＤとなり、ＤＣオフセット補正は終了となる。
以上の動作を整理すると図１８のようになり、時刻ｔ１０で発生した初期のＤＣオフセットは時刻ｔ１１から時刻ｔ１５の過程で前記に示すように逐次比較され、ＤＣオフセットを小さくする方向へ補正し、時刻ｔ１６でＤＣオフセット補正はＤＡＣ１(３１０)に１０１１０を記憶して終了となり、ベースバンド出力３２８、３２９においてマイナス方向に出力された前記静的ＤＣオフセットは補正される。
米国特許第６５３５７２５号明細書
しかしながら、図９に示したようなＲＦ入力信号がミキサに入力されたとき、実際のミキサの出力においては図１３に示すように前記動的ＤＣオフセット１００３とミキサで変換された希望信号１００１と高レベルの妨害信号がミキサで変換された妨害信号１００２と前記静的ＤＣオフセット１２０１とミキサでセルフミキシングにより変換された２×ｆｌｏの信号１２０２が存在するため、図５に示した構成で前記動的ＤＣオフセットを補正するためには、前記静的ＤＣオフセット１２０１の大きさを記憶したあとに、前記静的ＤＣオフセット１２０１からの変化分である前記動的ＤＣオフセット１００３の大きさを検出して、前記動的ＤＣオフセット１００３を補正する必要があるため、前記静的ＤＣオフセット１２０１の大きさを一旦記憶する手段をもたなければいけないという課題を有する。また、ダイレクトコンバージョン方式の無線受信機において前記静的ＤＣオフセットを補正するための手段も合わせて持つことになるため、システムが複雑になり、大きくなる問題が起きる。
前記に鑑み、本発明は、前記静的ＤＣオフセット１２０１の大きさによらず、前記動的ＤＣオフセット１００３の補正を可能にし、前記静的ＤＣオフセット１２０１を記憶するための手段を不要にすることができるＤＣオフセットキャリブレーションシステムを提供することを目的とする。
前記の目的を達成するため、本発明に係るＤＣオフセットキャリブレーションシステムは、ミキサの入力端子に妨害波が入力され、ミキサの２次の非線形歪によって発生する前記動的ＤＣオフセットを補正する手段と、ミキサの入力端子に現れたローカル信号の漏洩成分とのセルフミキシングによって発生する前記静的ＤＣオフセットを補正する手段とを備え、第１番目の時刻ｔ１で前記静的ＤＣオフセット１２０１の補正を開始し、第２番目の時刻ｔ２で前記静的ＤＣオフセット１２０１の補正を終了したあとで、前記動的ＤＣオフセット１００３の補正を開始し、第３番目の時刻ｔ３で前記動的ＤＣオフセット１００３の補正を終了することで前記動的ＤＣオフセット１００３を補正している。
本発明に係るＤＣオフセットキャリブレーションシステムによると、前記静的ＤＣオフセット１２０１の大きさによらず、前記動的ＤＣオフセット１００３を補正することができ、前記静的ＤＣオフセットを記憶するための手段を不要にすることができる。
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置のＤＣオフセットキャリブレーションシステムについて、図面を参照しながら説明する。
まず、図１に本発明の基本の構成を示す。図１において時刻ｔ１は前記静的ＤＣオフセットの補正を開始する時刻、時刻ｔ２は前記静的ＤＣオフセットを補正し、終了する時刻であり、前記動的ＤＣオフセットの補正を開始する時刻、時刻ｔ３は動的ＤＣオフセットを補正し、終了する時刻である。時刻ｔ１から時刻ｔ２の期間ｔ６で前記静的ＤＣオフセットを補正し、時刻ｔ２から時刻ｔ３の期間ｔ７で前記動的ＤＣオフセットを補正する構成をとることで、前記静的ＤＣオフセットの大きさによらず、前記動的ＤＣオフセットを補正することができ、前記動的ＤＣオフセットを補正するために前記静的ＤＣオフセットを補正するための手段を不要にすることができる。
このことを図３に示す構成図と図７に示すタイミングチャートとを参照しながらさらに詳しく説明する。
図３において、３０１は高周波信号を増幅するためのＲＦ増幅器ＬＮＡ１、３０３はローカル信号出力端子３２２、３２３よりローカル信号を発生させるためのローカル信号発生器、３０２はＲＦ入力端子３１６、３１７からのＲＦ信号をローカル信号出力端子３２２、３２３からのローカル信号と掛け合わせ低周波のベースバンド信号に変換するためのミキサ１である。ＲＦ入力端子３１６、３１７に入力されたＲＦ信号はＬＮＡ１（３０１）で増幅され、ローカル信号出力端子３２２、３２３からのローカル信号と掛け合わされ、ミキサ１で低周波のベースバンド信号に変換される。
３０４はベースバンドブロックであり、妨害信号を落とすためのＬＰＦ（３０５）、ベースバンド信号を増幅するための利得可変機能のついたＡＭＰ（３０６）から成る。ミキサ１（３０２）の出力端子３２４、３２５に現れたベースバンド信号は、ＬＰＦ３０５に入力され、妨害波を減衰させたあとで、ＡＭＰ３０６に入力され、ＡＭＰ３０６にてベースバンド出力端子でＲＦ入力端子３１６、３１７からのＲＦ信号の大きさによらず一定のベースバンド信号にして、ベースバンド出力端子３２８、３２９において所望の大きさのベースバンド信号にされる。
３０７はＤＣオフセット補正器１であり、前記静的ＤＣオフセットを補正する手段を有する。前記ＤＣオフセット補正器１（３０７）はベースバンド出力３２８、３２９におけるＤＣオフセットの極性を判別するためのコンパレータ３０８、前記コンパレータ３０８の出力信号を初期判定の極性と比較し、変化すればゼロを出力し、変化しなければ１を出力する逐次比較型レジスタのＳＡＲ３０９、前記ＳＡＲ３０９のデジタル信号をアナログ信号に変換するＤ／ＡコンバータＤＡＣ１（３１０）から成る。前記コンパレータ３０８と前記ＳＡＲ３０９で逐次比較型のＡ／Ｄコンバータを構成しており、ベースバンド出力に現れたＤＣオフセットはアナログ信号であり、前記逐次比較型のＡ／Ｄコンバータでデジタル信号に変換され、変換されたデジタル信号はＤＡＣ１（３１０）でアナログ信号に戻される。ＤＣオフセット補正器１（３０７）の入力はベースバンド出力３２８、３２９に接続され、出力はミキサ１出力端子３２４、３２５に接続され、フィードバックループを構成している。ベースバンド出力３２８、３２９に現れたＤＣオフセットはＤＣオフセット補正器１に入力され、ＤＣオフセット補正器１（３０７）のはたらきによって、ベースバンド出力３２８、３２９に現れた前記静的ＤＣオフセットを打ち消すようにミキサの出力端子３２４、３２５を制御する。
３１１はテスト信号発生器であり、前記動的ＤＣオフセットを補正するためにＲＦ入力３１６、３１７に入力される妨害波を想定してテスト信号を発生させ、ミキサ１（３０２）で前記動的ＤＣオフセットを発生させるためにある。テスト信号発生器（３１１）は、ミキサ１（３０２）で発生する前記動的ＤＣオフセットを検出するために用いられるため、テスト信号発生器３１１の出力端子３３０、３３１はＬＮＡ１（３０１）の出力端子３１８、３１９に接続される。
３１２はＤＣオフセット補正器２であり、前記動的ＤＣオフセットを補正する手段を有する。ＤＣオフセット補正器２（３１２）はベースバンド出力３２８、３２９におけるＤＣオフセットの極性を判別するためのコンパレータ３０８、前記コンパレータ３０８の出力信号を初期判定の極性と比較し、変化すればゼロを出力し、変化しなければ１を出力する逐次比較型レジスタのＳＡＲ３０９、前記ＳＡＲ３０９のデジタル信号をアナログ信号に変換するＤ／ＡコンバータＤＡＣ２（３１５）、前記テスト信号出力端子３３０、３３１からのテスト信号の大きさを検出するための検波器１（３１３）、前記検波器１（３１３）の検出信号の大きさにより、ＤＡＣ２（３１５）の補正信号の値をコントロールして前記ミキサ１に対する補正電流を発生させるための調整器１（３１４）から成る。前記コンパレータ３０８と前記ＳＡＲ３０９で逐次比較型のＡ／Ｄコンバータを構成しており、ベースバンド出力に現れたＤＣオフセットはアナログ信号であり、前記逐次比較型のＡ／Ｄコンバータでデジタル信号に変換され、変換されたデジタル信号はＤＡＣ２（３１５）でアナログ信号に戻される。ＤＣオフセット補正器２（３１２）の入力は、ベースバンド出力３２８、３２９に接続され、出力はミキサ１（３０２）に接続され、フィードバックループを構成している。テスト信号発生器３１１によって、ミキサ１（３０２）で発生した前記動的ＤＣオフセットはベースバンド出力３２８、３２９に現れ、ＤＣオフセット補正器２（３１２）に入力され、ＤＣオフセット補正器２（３１２）のはたらきによって、ベースバンド出力３２８、３２９に現れた前記動的ＤＣオフセットを打ち消すようにミキサ１（３０２）を制御する。
図７において、ｔ１は前記静的ＤＣオフセットの補正を開始する時刻、ｔ２は前記静的ＤＣオフセットを補正し、終了する時刻であり、前記動的ＤＣオフセットの補正を開始する時刻、ｔ３は前記動的ＤＣオフセットを補正し、終了する時刻、時刻ｔ１から時刻ｔ２の期間ｔ６は前記静的ＤＣオフセットを補正している期間、時刻ｔ２から時刻ｔ３の期間ｔ７は前記動的ＤＣオフセットを補正している期間である。
まず始めに、時刻ｔ１により前記静的ＤＣオフセットの補正を開始する。このとき、ミキサ１（３０２）、ベースバンドブロック３０４、ローカル信号発生器３０３、ローカル出力３２２、３２３、ＤＣオフセット補正器１（３０７）はＯＮされ、ＬＮＡ１（３０１）、ＤＣオフセット補正器２（３１２）、テスト信号発生器（３１１）、テスト信号出力３３０、３３１はＯＦＦされる。
ミキサ１の入力端子３２０、３２１に漏れこんだ図１１に示すローカル信号ｆＬＯ１１０１は、ローカル信号発生器３０３の出力端子３２２、３２３から発生されるローカル信号ｆＬｏとで周波数変換され、ミキサ１の出力端子３２４、３２５においてセルフミキシングにより図１２に示す前記静的ＤＣオフセット１２０１と２×ｆｌｏの成分１２０２が発生する。この時、テスト信号出力端子３３０、３３１よりテスト信号はＯＦＦされているため、ミキサ１において前記動的ＤＣオフセットは発生していない。前記ミキサ出力３２４、３２５で発生した前記静的ＤＣオフセット１２０１と前記２×ｆｌｏの成分はベースバンドブロックに入力され、前記２×ｆｌｏの成分はＬＰＦ３０５で充分に減衰され、前記静的ＤＣオフセット１２０１は、ＡＭＰ３０６で増幅されて、ベースバンドブロックで発生する静的ＤＣオフセットと合わさって、ベースバンド出力端子３２８、３２９に出力される。ベースバンド出力端子３２８、３２９に現れた前記静的ＤＣオフセットは、ｔ６の期間で前述に示したＤＣオフセット補正器１のはたらきにより補正がなされ、時刻ｔ２で前記静的ＤＣオフセットは補正が完了している。
次に時刻ｔ２にて前記動的ＤＣオフセット補正を開始する。ＤＣオフセット補正器１（３０７）はＯＦＦされ、ＤＣオフセット補正器２（３１２）、テスト信号発生器３１１、テスト信号出力３３０、３３１がＯＮされる。
ＬＮＡ１（３０１）の出力端子３１８、３１９に入力された図９に示すテスト信号９０２は、ミキサ１（３０２）の入力端子３２０、３２１に入力され、ローカル信号発生器３０３の出力端子３２２、３２３から発生されるローカル信号ｆＬｏとで周波数変換され、前述のようにミキサ回路の２次の非線形歪によって発生する図１０の前記動的ＤＣオフセット１００３とテスト信号がローカル信号ｆｌｏとの周波数変換で発生した図１０の妨害信号１００２がミキサ１（３０２）の出力端子３２４、３２５に発生する。ミキサの出力端子に発生した前記動的ＤＣオフセット１００３と妨害信号１００２はベースバンドブロックに入力され、ＬＰＦ３０５にて妨害信号１００２は充分に減衰され、ＡＭＰ３０６で前記動的ＤＣオフセット１００３は増幅されて、ベースバンド出力端子３２８、３２９に現れる。ベースバンド出力端子３２８、３２９に現れた前記動的ＤＣオフセットは、ｔ７の期間でＤＣオフセット補正器２（３１２）のはたらきにより補正がなされ、時刻ｔ３で前記動的ＤＣオフセットは補正が完了する。
従って、時刻ｔ２において前記静的ＤＣオフセットの大きさによらず、ベースバンド出力３２８、３２９において前記動的ＤＣオフセットを補正することができ、前記動的ＤＣオフセットを補正するときに前記静的ＤＣオフセットを記憶するための手段は必要ない。
次に、以下、図１４、図１５、図１６、図１９、図２１を用いてＤＣオフセット補正器２（３１２）のはたらきと前記動的ＤＣオフセットが補正される過程をＤＡＣ２（３１５）が５ビットの場合を例にあげて詳しく説明する。
図１４はＤＣオフセット補正器１のはたらきを説明するための図である。
図１９は調整器１（３１４）からの補正電流に対して発生するＤＣオフセットを表す図であり、横軸には補正電流量、縦軸にはベースバンド出力３２８、３２９に現れるＤＣオフセット量を表している。図１９において１９０１は初期のＤＣオフセットがプラスに出力されたときの調整器１（３１４）の補正電流量とベースバンド出力３２８、３２９におけるＤＣオフセット量の関係を示し、１９０２は初期ＤＣオフセットがマイナスに出力されたときの調整器１（３１４）の補正電流量とベースバンド出力３２８、３２９におけるＤＣオフセット量の関係を示す。前記動的ＤＣオフセットはミキサ１（３０２）の固体ばらつきにより図１９に示すように補正電流を加えると単調減少するとき１９０１と単調増加するとき１９０２の２種類が存在する。このように、初期のＤＣオフセット量の極性を判別し、補正電流の大きさを調整することでベースバンド出力３２８、３２９における前記動的ＤＣオフセットは調整される。
図１５、図１６はＤＣオフセットが調整される過程を表す図であり図１９に対して縦軸はベースバンド出力３２８、３２９に現れるＤＣオフセット量、横軸は時間を表している。
図２１はＤＡＣ２（３１５）における各ビットに対する読み出し表であり、ＤＡＣ２（３１５）はＬＳＢからＭＳＢの方向で補正電流は単調増加するようになっている。
以下、図１９の１９０１に示すように初期の前記動的ＤＣオフセットがプラスに出力されたときに前記動的ＤＣオフセットを調整する過程を図１４を用いて説明する。
図１４において、第１番目の手順１４０１よりＤＣオフセット補正器２（３１２）が開始され、第２番目の手順１４０２でＤＡＣ２（３１５）のすべてのビットにゼロをセットし、ＤＡＣ２（３１５）の出力値としては、０００００となり、ＤＡＣ２（３１５）の出力からは補正電流は流れない。ベースバンド出力３２８、３２９には、図１９の１９０１の時刻ｔ１０に相当する初期状態のＤＣオフセット１が現れ、この値が小さくなるように調整しないといけない。次に第３番目の手順１４０３においてコンパレータ３０８で初期のＤＣオフセット１を検出し、第４番目の手順１４０４にてＳＡＲ３０９でＤＡＣ２（３１５）のＭＳＢに１をセットし、ＤＡＣ２（３１５）の出力より１００００に応じた補正電流が供給され、図１９の１９０１の時刻ｔ１１に相当するＤＣオフセットが現れる。次に第５番目の手順１４０５においてコンパレータ３０８で現在のＤＣオフセット２を検出し、第６番目の手順１４０６においてＳＡＲ３０９にて初期のＤＣオフセット１と現在のＤＣオフセット２が比較され、時刻ｔ１０のＤＣオフセットと時刻ｔ１１のＤＣオフセットが比較される。図１９に示すように時刻ｔ１０と時刻ｔ１１の出力値は共にプラス方向に出力されているため、非反転という結果になり、第８番目の手順１４０８においてＳＡＲ３０９にてＬＳＢかどうかが判断される。結果はＮｏであるので、第９番目の手順１４０９においてＳＡＲ３０９にて次のビットに１がセットされ、ＤＡＣ２（３１５）には１１０００がセットされる。次にＤＡＣ２（３１５）の出力より１１０００に応じた補正電流が供給され、図１９の１９０１の時刻ｔ１２に相当するＤＣオフセットが現れる。次に第５番目の手順１４０５においてコンパレータ３０８で現在のＤＣオフセット２を検出し、第６番目の手順１４０６においてＳＡＲ３０９にて初期のＤＣオフセット１と現在のＤＣオフセット２が比較され、時刻ｔ１０のＤＣオフセットと時刻ｔ１２のＤＣオフセットが比較される。図１９に示すように時刻ｔ１０と時刻ｔ１２の出力値は反転しているため、第７番目の手順３０７で現在のビットはゼロに戻され、ＳＡＲ３０９としては１００００が出力され、第８番目の手順１４０８においてＳＡＲ３０９にてＬＳＢかどうかが判断される。結果はＮｏであるので、第９番目の手順１４０９においてＳＡＲ３０９にて次のビットに１がセットされ、ＤＡＣ２（３１５）には１０１００がセットされる。次にＤＡＣ２（３１５）の出力より１０１００に応じた補正電流が供給され、図１９の１９０１の時刻ｔ１３に相当するＤＣオフセットが現れる。次に第５番目の手順１４０５においてコンパレータ３０８で現在のＤＣオフセット２を検出し、第６番目の手順１４０６においてＳＡＲ３０９にて初期のＤＣオフセット１と現在のＤＣオフセット２が比較され、時刻ｔ１０のＤＣオフセットと時刻ｔ１３のＤＣオフセットが比較される。図１９に示すように時刻ｔ１０と時刻ｔ１３の出力値は共にプラス方向に出力されているため、非反転という結果になり、第８番目の手順１４０８においてＳＡＲ３０９にてＬＳＢかどうかが判断される。結果はＮｏであるので、第９番目の手順１４０９においてＳＡＲ３０９にて次のビットに１がセットされ、ＤＡＣ２（３１５）には１０１１０がセットされる。次にＤＡＣ２（３１５）の出力より１０１１０に応じた補正電流が供給され、図１９の１９０１の時刻ｔ１４に相当するＤＣオフセットが現れる。次に第５番目の手順１４０５においてコンパレータ３０８で現在のＤＣオフセット２を検出し、第６番目の手順１４０６においてＳＡＲ３０９にて初期のＤＣオフセット１と現在のＤＣオフセット２が比較され、時刻ｔ１０のＤＣオフセットと時刻ｔ１４のＤＣオフセットが比較される。図１９に示すように時刻ｔ１０と時刻ｔ１４の出力値は反転しているため、第７番目の手順１４０７で現在のビットはゼロに戻され、ＳＡＲ３０９としては１０１００が出力され、第８番目の手順１４０８においてＳＡＲ３０９にてＬＳＢかどうかが判断される。結果はＮｏであるので、第９番目の手順１４０９においてＳＡＲ３０９にて次のビットに１がセットされ、ＤＡＣ２（３１５）には１０１０１がセットされる。次にＤＡＣ２（３１５）の出力より１０１０１に応じた補正電流が供給され、図１９の１９０１の時刻ｔ１５に相当するＤＣオフセットが現れる。次に第５番目の手順１４０５においてコンパレータ３０８で現在のＤＣオフセット２を検出し、第６番目の手順１４０６においてＳＡＲ３０９にて初期のＤＣオフセット１と現在のＤＣオフセット２が比較され、時刻ｔ１０のＤＣオフセットと時刻ｔ１５のＤＣオフセットが比較される。図１９に示すように時刻ｔ１０と時刻ｔ１５の出力値は共にプラス方向に出力されているため、非反転という結果になり、第８番目の手順１４０８においてＳＡＲ３０９にてＬＳＢかどうかが判断される。結果はＹｅｓであるので、ＤＡＣ２（３１５）に１０１０１が記憶され、第１０番目の手順１４１０でＥＮＤとなり前記動的ＤＣオフセットの補正は終了となる。
以上の動作を整理すると図１５のようになり、時刻ｔ１０で発生した初期の前記動的ＤＣオフセットは時刻ｔ１１から時刻ｔ１５の過程で前記に示すように逐次比較され、ＤＣオフセットを小さくする方向へ補正し、時刻ｔ１６で前記動的ＤＣオフセットの補正はＤＡＣ２(３１５)に１０１０１を記憶して終了となり、ベースバンド出力３２８、３２９においてプラス方向に出力された前記動的ＤＣオフセットは補正される。
次に、以下、図１９の１９０２に示すように初期の前記動的ＤＣオフセットがマイナスに出力されたときに前記動的ＤＣオフセットを調整する過程を図１４を用いて説明する。
図１４において、第１番目の手順１４０１よりＤＣオフセット補正器２（３１２）が開始され、第２番目の手順１４０２でＤＡＣ２（３１５）のすべてのビットにゼロをセットし、ＤＡＣ２（３１５）の読み出し値としては、０００００となり、ＤＡＣ２（３１５）の出力からは補正電流は流れない。ベースバンド出力３２８、３２９には、図１９の１９０２の時刻ｔ１０に相当する初期状態のＤＣオフセット１が現れ、この値が小さくなるように調整しないといけない。次に第３番目の手順１４０３においてコンパレータ３０８で初期のＤＣオフセット１を検出し、第４番目の手順１４０４にてＳＡＲ３０９でＤＡＣ２（３１５）のＭＳＢに１をセットし、ＤＡＣ２（３１５）の出力より１００００に応じた補正電流が供給され、図１９の１９０２の時刻ｔ１１に相当するＤＣオフセットが現れる。次に第５番目の手順１４０５においてコンパレータ３０８で現在のＤＣオフセット２を検出し、第６番目の手順１４０６においてＳＡＲ３０９にて初期のＤＣオフセット１と現在のＤＣオフセット２が比較され、時刻ｔ１０のＤＣオフセットと時刻ｔ１１のＤＣオフセットが比較される。図１９に示すように時刻ｔ１０と時刻ｔ１１の出力値は反転しているため、第７番目の手順１４０７で現在のビットはゼロに戻され、ＳＡＲ３０９としては０００００が出力され、第８番目の手順１４０８においてＳＡＲ３０９にてＬＳＢかどうかが判断される。結果はＮｏであるので、第９番目の手順１４０９においてＳＡＲ３０９にて次のビットに１がセットされ、ＤＡＣ２（３１５）には０１０００がセットされる。次にＤＡＣ２（３１５）の出力より０１０００に応じた補正電流が供給され、図１９の１９０２の時刻ｔ１２に相当するＤＣオフセットが現れる。次に第５番目の手順１４０５においてコンパレータ３０８で現在のＤＣオフセット２を検出し、第６番目の手順１４０６においてＳＡＲ３０９にて初期のＤＣオフセット１と現在のＤＣオフセット２が比較され、時刻ｔ１０のＤＣオフセットと時刻ｔ１２のＤＣオフセットが比較される。図１９に示すように時刻ｔ１０と時刻ｔ１２の出力値は共にマイナス方向に出力されているため、非反転という結果になり、第８番目の手順１４０８においてＳＡＲ３０９にてＬＳＢかどうかが判断される。結果はＮｏであるので、第９番目の手順１４０９においてＳＡＲ３０９にて次のビットに１がセットされ、ＤＡＣ１（３１０）には０１１００がセットされる。次にＤＡＣ２（３１５）の出力より０１１００に応じた補正電流が供給され、図１９の１９０２の時刻ｔ１３に相当するＤＣオフセットが現れる。次に第５番目の手順１４０５においてコンパレータ３０８で現在のＤＣオフセット２を検出し、第６番目の手順１４０６においてＳＡＲ３０９にて初期のＤＣオフセット１と現在のＤＣオフセット２が比較され、時刻ｔ１０のＤＣオフセットと時刻ｔ１３のＤＣオフセットが比較される。図１９に示すように時刻ｔ１０と時刻ｔ１３の出力値は反転しているため、第７番目の手順１４０７で現在のビットはゼロに戻され、ＳＡＲ３０９としては０１０００が出力され、第８番目の手順１４０８においてＳＡＲ３０９にてＬＳＢかどうかが判断される。結果はＮｏであるので、第９番目の手順３０９においてＳＡＲ５０９にて次のビットに１がセットされ、ＤＡＣ２（３１５）には０１０１０がセットされる。次にＤＡＣ２（３１５）の出力より０１０１０に応じた補正電流が供給され、図１９の１９０２の時刻ｔ１４に相当するＤＣオフセットが現れる。次に第５番目の手順１４０５においてコンパレータ３０８で現在のＤＣオフセット２を検出し、第６番目の手順１４０６においてＳＡＲ３０９にて初期のＤＣオフセット１と現在のＤＣオフセット２が比較され、時刻ｔ１０のＤＣオフセットと時刻ｔ１４のＤＣオフセットが比較される。図１９に示すように時刻ｔ１０と時刻ｔ１４の出力値は共にマイナス方向に出力されているため、非反転という結果になり、第８番目の手順１４０８においてＳＡＲ３０９にてＬＳＢかどうかが判断される。結果はＮｏであるので、第９番目の手順１４０９においてＳＡＲ３０９にて次のビットに１がセットされ、ＤＡＣ２（３１５）には０１０１１がセットされる。次にＤＡＣ２（３１５）の出力より０１０１１に応じた補正電流が供給され、図１９の１９０２の時刻ｔ１５に相当するＤＣオフセットが現れる。次に第５番目の手順１４０５においてコンパレータ３０８で現在のＤＣオフセット２を検出し、第６番目の手順１４０６においてＳＡＲ３０９にて初期のＤＣオフセット１と現在のＤＣオフセット２が比較され、時刻ｔ１０のＤＣオフセットと時刻ｔ１５のＤＣオフセットが比較される。図１９に示すように時刻ｔ１０と時刻ｔ１５の出力値は反転しているため、第７番目の手順１４０７で現在のビットはゼロに戻され、ＳＡＲ３０９としては０１０１０が出力され、第８番目の手順３０８においてＳＡＲ３０９にてＬＳＢかどうかが判断される。結果はＹｅｓであるので、ＤＡＣ２（３１５）に０１０１０が記憶され、第１０番目の手順１４１０でＥＮＤとなり前記動的ＤＣオフセットの補正は終了となる。
以上の動作を整理すると図１６のようになり、時刻ｔ１０で発生した初期の前記動的ＤＣオフセットは時刻ｔ１１から時刻ｔ１５の過程で前記に示すように逐次比較され、ＤＣオフセットを小さくする方向へ補正し、時刻ｔ１６で前記動的ＤＣオフセットの補正はＤＡＣ２(３１５)に０１０１０を記憶して終了となり、ベースバンド出力３２８、３２９においてマイナス方向に出力された前記動的ＤＣオフセットは補正される。
以上のように図１４の手順によって前記動的ＤＣオフセットは補正される。図１４に示した前記動的ＤＣオフセットの補正の手順は、前述の前記静的ＤＣオフセットの補正の手順と全く同じである。また、前記動的ＤＣオフセットの補正と前記静的ＤＣオフセットの補正は図１に示すように時分割で行われる。したがって、図３に示すようにコンパレータ３０９とＳＡＲ３０９で構成される逐次比較型のＡ／ＤコンバータはＤＣオフセット補正器１とＤＣオフセット２において共有することができるため、システムを簡素化することができる。
第１の実施形態によると、前述に示したように前記動的ＤＣオフセットを補正するときに、前記静的ＤＣオフセットの補正を行うことで前記動的ＤＣオフセットを補正する手段に前記静的ＤＣオフセットを記憶するための手段が必要なくなるため、システムが複雑になって、大きくなることを防ぐことができる。また、前述のとおり前記動的ＤＣオフセットと前記静的ＤＣオフセットを時分割で行うことで、前記静的ＤＣオフセットを補正する手段であるＤＣオフセット補正器１と前記動的ＤＣオフセットを補正する手段であるＤＣオフセット補正器２において、ベースバンド出力端子のＤＣオフセットの極性を判別するためのコンパレータと前記コンパレータの出力を初期判定の極性と比較し、変化すればゼロを出力し、変化しなければ１を出力する逐次比較型レジスタであるＳＡＲで構成されるＡ／Ｄコンバータを共有することができ、システムを簡素化することができる。
（第２の実施形態）
異なる無線帯域のバンドであるＲＦ帯１とＲＦ帯２でマルチバンドを有する無線受信機において、前記動的ＤＣオフセットをそれぞれのバンドで補正するための構成について、ＲＦ帯１をＧＳＭ９００ＭＨｚ帯、ＲＦ帯２をＤＣＳ１８００ＭＨｚ帯として、図２、図４、図８を参照しながら詳しく説明する。
図２において、時刻ｔ１はＧＳＭ９００ＭＨｚ帯の前記静的ＤＣオフセットの補正を開始する時刻、時刻ｔ２はＧＳＭ９００ＭＨｚ帯の前記静的ＤＣオフセットを補正し、終了する時刻であり、ＧＳＭ９００ＭＨｚ帯の前記動的ＤＣオフセットの補正を開始する時刻、時刻ｔ３はＧＳＭ９００ＭＨｚ帯の前記動的ＤＣオフセットを補正し、終了する時刻であり、ＤＣＳ１８００ＭＨｚ帯の前記静的ＤＣオフセットの補正を開始する時刻、時刻ｔ４はＤＣＳ１８００ＭＨｚ帯の前記静的ＤＣオフセットを補正し、終了する時刻であり、ＤＣＳ１８００ＭＨｚ帯の前記動的ＤＣオフセットの補正を開始する時刻、時刻ｔ５はＤＣＳ１８００ＭＨｚ帯の前記動的ＤＣオフセットを補正し、終了する時刻である。時刻ｔ１から時刻ｔ２の期間ｔ６でＧＳＭ９００ＭＨｚ帯の前記静的ＤＣオフセットを補正し、時刻ｔ２から時刻ｔ３の期間ｔ７でＧＳＭ９００ＭＨｚ帯の前記動的ＤＣオフセットを補正し、時刻ｔ３から時刻ｔ４の期間ｔ６でＤＣＳ１８００ＭＨｚ帯の前記静的ＤＣオフセットを補正し、時刻ｔ４から時刻ｔ５の期間ｔ７でＤＣＳ１８００ＭＨｚ帯の前記動的ＤＣオフセットを補正する構成をとることで、それぞれのバンドで前記静的ＤＣオフセットの大きさによらず、前記動的ＤＣオフセットを補正することができ、それぞれのバンドで前記動的ＤＣオフセットを補正するために前記静的ＤＣオフセットを補正するための手段を不要にすることができる。
このことを図４に示す構成図と図８に示すタイミングチャートとを参照しながらさらに詳しく説明する。
図４において、３１６、３１７はＧＳＭ９００ＭＨｚ帯のＲＦ信号が入力されるＲＦ入力端子１、３０１はＧＳＭ９００ＭＨｚ帯の高周波信号を増幅するためのＲＦ増幅器ＬＮＡ１、３０３はＧＳＭ９００ＭＨｚ帯のローカル信号出力端子３２２、３２３とＤＣＳ１８００ＭＨｚ帯のローカル信号出力端子４１３、４１４を有し、それぞれのバンドのローカル信号を発生させるためのローカル信号発生器、３０２はＲＦ入力端子３１６、３１７からのＲＦ信号をローカル信号出力端子３２２、３２３からのローカル信号と掛け合わせ低周波のベースバンド信号に変換するためのＧＳＭ９００ＭＨｚ帯のミキサ１である。また、４０７、４０８はＤＣＳ１８００ＭＨｚ帯のＲＦ信号が入力されるＲＦ入力端子２、４０１はＤＣＳ１８００ＭＨｚ帯の高周波信号を増幅するためのＲＦ増幅器ＬＮＡ２、４０２はＲＦ入力端子４０７、４０８からのＲＦ信号をローカル信号出力端子４１３、４１４からのローカル信号と掛け合わせ低周波のベースバンド信号に変換するためのＤＣＳ１８００ＭＨｚ帯のミキサ２である。ＲＦ入力端子３１６、３１７に入力されたＧＳＭ９００ＭＨｚ帯のＲＦ信号はＬＮＡ１（３０１）で増幅され、ローカル信号出力端子３２２、３２３からのローカル信号と掛け合わされ、ミキサ１（３０２）で低周波のベースバンド信号に変換される。また、ＲＦ入力端子４０７、４０８に入力されたＤＣＳ１８００ＭＨｚ帯のＲＦ信号はＬＮＡ２（４０１）で増幅され、ローカル信号出力端子４１３、４１４からのローカル信号と掛け合わされ、ミキサ２（４０２）低周波のベースバンド信号に変換される。
３０４はベースバンドブロックであり、妨害信号を落とすためのＬＰＦ（３０５）、ベースバンド信号を増幅するための利得可変機能のついたＡＭＰ（３０６）から成る。ミキサ１（３０２）の出力端子３２４、３２５に現れたＧＳＭ９００ＭＨｚ帯のベースバンド信号とミキサ２（４０２）の出力端子３２４、３２５に現れたＤＣＳ１８００ＭＨｚ帯のベースバンド信号は、ＬＰＦ３０５に入力され、妨害波を減衰させたあとで、ＡＭＰ３０６に入力され、ＡＭＰ３０６にてベースバンド出力端子でそれぞれのバンドのＲＦ信号の大きさによらず一定のベースバンド信号にして、ベースバンド出力端子３２８、３２９において所望の大きさのベースバンド信号にされる。
３０７はＤＣオフセット補正器１であり、それぞれのバンドにおける前記静的ＤＣオフセットを補正する手段を有する。前記ＤＣオフセット補正器１（３０７）はベースバンド出力３２８、３２９におけるＤＣオフセットの極性を判別するためのコンパレータ３０８、前記コンパレータ３０８の出力を初期判定の極性と比較し、変化すればゼロを出力し、変化しなければ１を出力する逐次比較型レジスタであるＳＡＲ３０９、前記ＳＡＲ３０９のデジタル信号をアナログ信号に変換するＤ／ＡコンバータＤＡＣ１（３１０）から成る。前記コンパレータ３０８と前記ＳＡＲ３０９で逐次比較型のＡ／Ｄコンバータを構成しており、ベースバンド出力に現れたＤＣオフセットはアナログ信号であり、前記逐次比較型のＡ／Ｄコンバータでデジタル信号に変換され、変換されたデジタル信号はＤＡＣ１（３１０）でアナログ信号に戻される。ＤＣオフセット補正器１（３０７）の入力はベースバンド出力３２８、３２９に接続され、出力は前記ミキサ１と前記ミキサ２の出力端子３２４、３２５に接続され、フィードバックループを構成している。ベースバンド出力３２８、３２９に現れたＤＣオフセットはＤＣオフセット補正器１に入力され、ＤＣオフセット補正器１（３０７）のはたらきによって、ベースバンド出力３２８、３２９に現れた前記静的ＤＣオフセットを打ち消すように前記ミキサ１と前記ミキサ２の出力端子３２４、３２５をそれぞれのバンドで制御する。
３１１はテスト信号発生器であり、それぞれのバンドで前記動的ＤＣオフセットを補正するためにＲＦ入力３１６、３１７とＲＦ入力４０７、４０８にそれぞれに入力される妨害波を想定してテスト信号を発生させ、ミキサ１（３０２）とミキサ２（４０２）でそれぞれで前記動的ＤＣオフセットを発生させるためにある。テスト信号発生器（３１１）は、ミキサ１（３０２）で発生する前記動的ＤＣオフセットを検出するために用いられるため、テスト信号発生器３１１の出力端子３３０、３３１はＬＮＡ１（３０１）の出力端子３１８、３１９に接続される。また、ミキサ２（４０２）で発生する前記動的ＤＣオフセットを検出するために用いられるため、テスト信号発生器３１１の出力端子４１５、４１６はＬＮＡ２（４０１）の出力端子４０９、４１０に接続される。
３１２はＤＣオフセット補正器２であり、ＧＳＭ９００ＭＨｚ帯の前記動的ＤＣオフセットを補正する手段を有する。ＤＣオフセット補正器２（３１２）はベースバンド出力３２８、３２９におけるＤＣオフセットの極性を判別するためのコンパレータ３０８、前記コンパレータ３０８の出力を初期判定の極性と比較し、変化すればゼロを出力し、変化しなければ１を出力する逐次比較型レジスタであるＳＡＲ３０９、前記ＳＡＲ３０９のデジタル信号をアナログ信号に変換するＤ／ＡコンバータＤＡＣ２（３１５）、前記テスト信号出力端子３３０、３３１からのテスト信号の大きさを検出するための検波器１（３１３）、前記検波器１（３１３）の検出信号の大きさにより、ＤＡＣ２（３１５）の補正信号の値をコントロールして前記ミキサ１に対する補正電流を発生させるための調整器１（３１４）から成る。前記コンパレータ３０８と前記ＳＡＲ３０９で逐次比較型のＡ／Ｄコンバータを構成しており、ベースバンド出力に現れたＤＣオフセットはアナログ信号であり、前記逐次比較型のＡ／Ｄコンバータでデジタル信号に変換され、変換されたデジタル信号はＤＡＣ２（３１５）でアナログ信号に戻される。ＤＣオフセット補正器２（３１２）の入力は、ベースバンド出力３２８、３２９に接続され、出力はミキサ１（３０２）に接続され、フィードバックループを構成している。テスト信号発生器３１１によって、ミキサ１（３０２）で発生したＧＳＭ９００ＭＨｚ帯の前記動的ＤＣオフセットはベースバンド出力３２８、３２９に現れ、ＤＣオフセット補正器２（３１２）に入力され、ＤＣオフセット補正器２（３１２）のはたらきによって、ベースバンド出力３２８、３２９に現れたＧＳＭ９００ＭＨｚ帯の前記動的ＤＣオフセットを打ち消すようにミキサ１（３０２）を制御する。
４０３はＤＣオフセット補正器３であり、ＤＣＳ１８００ＭＨｚ帯の前記動的ＤＣオフセットを補正する手段を有する。ＤＣオフセット補正器３（４０３）はベースバンド出力３２８、３２９におけるＤＣオフセットの極性を判別するためのコンパレータ３０８、前記コンパレータ３０８の出力を初期判定の極性と比較し、変化すればゼロを出力し、変化しなければ１を出力する逐次比較型レジスタであるＳＡＲ３０９、前記ＳＡＲ３０９のデジタル信号をアナログ信号に変換するＤ／ＡコンバータＤＡＣ３（４０６）、前記テスト信号出力端子４１５、４１６からのテスト信号の大きさを検出するための検波器２（４０４）、前記検波器２（４０４）の検出信号の大きさにより、ＤＡＣ３（４０６）の補正信号の値をコントロールして前記ミキサ２に対する補正電流を発生させるための調整器２（４０５）から成る。前記コンパレータ３０８と前記ＳＡＲ３０９で逐次比較型のＡ／Ｄコンバータを構成しており、ベースバンド出力に現れたＤＣオフセットはアナログ信号であり、前記逐次比較型のＡ／Ｄコンバータでデジタル信号に変換され、変換されたデジタル信号はＤＡＣ３（４０６）でアナログ信号に戻される。ＤＣオフセット補正器３（４０３）の入力は、ベースバンド出力３２８、３２９に接続され、出力はミキサ２（４０２）に接続され、フィードバックループを構成している。テスト信号発生器３１１によって、ミキサ２（４０２）で発生したＤＣＳ１８００ＭＨｚ帯の前記動的ＤＣオフセットはベースバンド出力３２８、３２９に現れ、ＤＣオフセット補正器３（４０３）に入力され、ＤＣオフセット補正器３（４０３）のはたらきによって、ベースバンド出力３２８、３２９に現れたＤＣＳ１８００ＭＨｚ帯の前記動的ＤＣオフセットを打ち消すようにミキサ２（４０２）を制御する。
図８において、ｔ１はＧＳＭ９００ＭＨｚ帯の前記静的ＤＣオフセットの補正を開始する時刻、ｔ２はＧＳＭ９００ＭＨｚ帯の前記静的ＤＣオフセットを補正し、終了する時刻であり、ＧＳＭ９００ＭＨｚ帯の前記動的ＤＣオフセットの補正を開始する時刻、ｔ３はＧＳＭ９００ＭＨｚ帯の前記動的ＤＣオフセットを補正し、終了する時刻であり、ＤＣＳ１８００ＭＨｚ帯の前記静的ＤＣオフセットの補正を開始する時刻、ｔ４はＤＣＳ１８００ＭＨｚ帯の前記静的ＤＣオフセットを補正し、終了する時刻であり、ＤＣＳ１８００ＭＨｚ帯の前記動的ＤＣオフセットの補正を開始する時刻、ｔ５はＤＣＳ１８００ＭＨｚ帯の前記動的ＤＣオフセットを補正し、終了する時刻である。時刻ｔ１から時刻ｔ２の期間ｔ６はＧＳＭ９００ＭＨｚ帯の前記静的ＤＣオフセットを補正している期間、時刻ｔ２から時刻ｔ３の期間ｔ７はＧＳＭ９００ＭＨｚの前記動的ＤＣオフセットを補正している期間、時刻ｔ３から時刻ｔ４の期間ｔ６はＤＣＳ１８００ＭＨｚ帯の前記静的ＤＣオフセットを補正している期間、時刻ｔ４から時刻ｔ５の期間ｔ７はＤＣＳ１８００ＭＨｚ帯の前記動的ＤＣオフセットを補正している期間である。
まず始めに、時刻ｔ１によりＧＳＭ９００ＭＨｚ帯の前記静的ＤＣオフセットの補正を開始する。このとき、ミキサ１（３０２）、ベースバンドブロック３０４、ローカル信号発生器３０３、ローカル出力３２２、３２３、ＤＣオフセット補正器１（３０７）はＯＮされ、その他のブロックはＯＦＦされる。
ベースバンド出力端子３２８、３２９に現れたＧＳＭ９００ＭＨｚ帯の前記静的ＤＣオフセットは、ｔ６の期間で前述に示したＤＣオフセット補正器１のはたらきにより補正がなされ、時刻ｔ２でＧＳＭ９００ＭＨｚ帯の前記静的ＤＣオフセットは補正が完了している。
次に時刻ｔ２にてＧＳＭ９００ＭＨｚ帯の前記動的ＤＣオフセット補正を開始する。ＤＣオフセット補正器１（３０７）はＯＦＦされ、ＤＣオフセット補正器２（３１２）、テスト信号発生器３１１、テスト信号出力３３０、３３１がＯＮされる。
ベースバンド出力端子３２８、３２９に現れたＧＳＭ９００ＭＨｚ帯の前記動的ＤＣオフセットは、ｔ７の期間で前述に示したＤＣオフセット補正器２（３１２）のはたらきにより補正がなされ、時刻ｔ３でＧＳＭ９００ＭＨｚ帯の前記動的ＤＣオフセットは補正が完了する。
次に時刻ｔ３によりＤＣＳ１８００ＭＨｚ帯の前記静的ＤＣオフセットの補正を開始する。このとき、ミキサ２（４０２）、ローカル出力４１３、４１４、ＤＣオフセット補正器１（３０７）はＯＮされ、ミキサ１（３０２）、ローカル出力３２２、３２３、ＤＣオフセット補正器２（３１２）、テスト信号発生器３１１、テスト信号出力３３０、３３１はＯＦＦされる。
ベースバンド出力端子３２８、３２９に現れたＤＣＳ１８００ＭＨｚ帯の前記静的ＤＣオフセットは、ｔ６の期間で前述に示したＤＣオフセット補正器１のはたらきにより補正がなされ、時刻ｔ４でＤＣＳ１８００ＭＨｚ帯の前記静的ＤＣオフセットは補正が完了している。
次に時刻ｔ４にてＤＣＳ１８００ＭＨｚ帯の前記動的ＤＣオフセット補正を開始する。ＤＣオフセット補正器１（３０７）はＯＦＦされ、ＤＣオフセット補正器３（４０３）、テスト信号発生器３１１、テスト信号出力４１５、４１６がＯＮされる。
ベースバンド出力端子３２８、３２９に現れたＤＣＳ１８００ＭＨｚ帯の前記動的ＤＣオフセットは、ｔ７の期間で前述に示したＤＣオフセット補正器２（３１２）と同じ手順で補正がなされ、時刻ｔ５でＤＣＳ１８００ＭＨｚ帯の前記動的ＤＣオフセットは補正が完了する。
従って、各々のバンドで時刻ｔ２とｔ４において前記静的ＤＣオフセットの大きさによらず、ベースバンド出力３２８、３２９において前記動的ＤＣオフセットを補正することができ、各々のバンドで前記動的ＤＣオフセットを補正するときに前記静的ＤＣオフセットを記憶するための手段をそれぞれで必要としない。
上述のとおり、ＧＳＭ９００ＭＨｚ帯とＤＣＳ１８００ＭＨｚ帯において、前記動的ＤＣオフセットの手順と前記静的ＤＣオフセットの手順は全く同じであり、それぞれのＤＣオフセットの補正は時分割で行われるため、前記ＳＡＲ３０９と前記コンパレータ３０８で構成される逐次比較型のＡ／ＤコンバータはＤＣオフセット補正器１とＤＣオフセット補正器２とＤＣオフセット補正器３で共有化することができ、システムを簡素化することができる。
第２の実施形態によると、多バンドを有するようなダイレクトコンバージョン方式の無線受信機において、前述に示したように前記動的ＤＣオフセットをそれぞれのバンドで補正するときに、それぞれのバンドで前記静的ＤＣオフセットの補正を行うことでそれぞれのバンドで前記動的ＤＣオフセットを補正する手段に前記静的ＤＣオフセットを記憶するための手段がそれぞれで必要なくなるため、システムが複雑になって、大きくなることを防ぐことができる。また、前述のとおり前記動的ＤＣオフセットの補正と前記静的ＤＣオフセットの補正をそれぞれのバンドで時分割で行うことで、ＧＳＭ９００ＭＨｚ帯とＤＣＳ１８００ＭＨｚ帯の前記静的ＤＣオフセットを補正する手段であるＤＣオフセット補正器１とＧＳＭ９００ＭＨｚ帯の前記動的ＤＣオフセットを補正する手段であるＤＣオフセット補正器２とＤＣＳ１８００ＭＨｚ帯の前記動的ＤＣオフセットを補正する手段であるＤＣオフセット補正器３において、ベースバンド出力端子のＤＣオフセットの極性を判別するためのコンパレータと前記コンパレータの出力を初期判定の極性と比較し、変化すればゼロを出力し、変化しなければ１を出力する逐次比較型のレジスタであるＳＡＲで構成される逐次比較型のＡ／Ｄコンバータを共有することができ、システムを簡素化することができる。
本発明に係るＤＣオフセットキャリブレーションシステムによると、前記静的ＤＣオフセット１２０１の大きさによらず、前記動的ＤＣオフセット１００３を補正することができ、前記静的ＤＣオフセットを記憶するための手段を不要にすることができる。
第１の実施形態に係るＤＣオフセットキャリブレーションシステムの手順を示したタイミングチャート 第２の実施形態に係るＤＣオフセットキャリブレーションシステムの手順を示したタイミングチャート 第１の実施形態に係るＤＣオフセットキャリブレーションシステムの基本構成図 第２の実施形態に係るＤＣオフセットキャリブレーションシステムの基本構成図 従来の実施形態に係る動的ＤＣオフセットを補正するためのＤＣオフセットキャリブレーションシステムの内部回路構成図 従来の実施形態に係る静的ＤＣオフセットを補正するためのＤＣオフセットキャリブレーションシステムの基本構成図 第１の実施形態に係るＤＣオフセットキャリブレーションシステムの基本構成図を説明するためのタイミングチャート 第２の実施形態に係るＤＣオフセットキャリブレーションシステムの基本構成図を説明するためのタイミングチャート ＲＦ入力信号が大きいときのミキサにおけるスペクトルを示す図 ＤＣオフセット補正をしない場合にＲＦ入力信号が大きいときのミキサ出力におけるスペクトルを示す図 ＲＦ入力信号が小さいときのＲＦ入力端子に現れるスペクトルを示す図 ＤＣオフセット補正をしない場合にＲＦ入力信号が小さいときのミキサ出力におけるスペクトルを示す図 ＤＣオフセット補正をしない場合にＲＦ入力信号が大きいときの実際のミキサ出力におけるスペクトルを示す図 ＤＣオフセットキャリブレーションシステムにおいて、ＤＣオフセット補正器のはたらきを説明するためにＤＣオフセット補正の手順を示した図 第１の実施形態に係るＤＣオフセットキャリブレーションシステムにおいて、図１４の手順により、動的ＤＣオフセットを補正する場合において、ＤＣオフセットがマイナスの方向に出力されたときのＤＣオフセットの補正の過程を説明するための図 第１の実施形態に係るＤＣオフセットキャリブレーションシステムにおいて、図１４の手順により、動的ＤＣオフセットを補正する場合において、ＤＣオフセットがマイナスの方向に出力されたときのＤＣオフセットの補正の過程を説明するための図 従来の実施形態に係るＤＣオフセットキャリブレーションシステムにおいて、図１４の手順により、静的ＤＣオフセットを補正する場合において、ＤＣオフセットがプラス方向に出力されたときのＤＣオフセットの補正の過程を説明するための図 従来の実施形態に係るＤＣオフセットキャリブレーションシステムにおいて、図１４の手順により、静的ＤＣオフセットを補正する場合において、ＤＣオフセットがマイナス方向に出力されたときのＤＣオフセットの補正の過程を説明するための図 ベースバンド出力における動的ＤＣオフセットと補正電流の関係を説明するための図 ベースバンド出力における静的ＤＣオフセットと補正電流の関係を説明するための図 ＤＡＣの補正電流のビット割付表を示す図
符号の説明
３０１ ＬＮＡ１（ＲＦ増幅器）
３０２ ミキサ１
３０３ ローカル信号発生器
３０４ ベースバンドブロック
３０５ ＬＰＦ（ローパスフィルター）
３０６ ＡＭＰ（ベースバンド信号可変増幅器）
３０７ ＤＣオフセット補正器１
３０８ コンパレータ
３０９ ＳＡＲ（逐次比較型Ａ／Ｄコンバータ）
３１０ ＤＡＣ１（Ｄ／Ａコンバータ）
３１１ テスト信号発生器
３１２ ＤＣオフセット補正器２
３１３ 検波器１
３１４ 調整器１
３１５ ＤＡＣ２（Ｄ／Ａコンバータ）
３１６、３１７ ＲＦ入力端子１
３１８、３１９ ＬＮＡ１出力端子
３２０、３２１ ミキサ１入力端子
３２２、３２３ ＲＦ入力１用ローカル信号出力端子
３２４、３２５ ミキサ１出力端子、及びＬＰＦ入力端子
３２６、３２７ ＬＰＦ出力端子、及びＡＭＰ入力端子
３２８、３２９ ベースバンド出力端子
３３０、３３１ ミキサ１用テスト信号出力端子
４０１ ＬＮＡ２
４０２ ミキサ２
４０３ ＤＣオフセット補正器３
４０４ 検波器２
４０５ 調整器２
４０６ ＤＡＣ３
４０７、４０８ ＲＦ入力端子２
４０９、４１０ ＬＮＡ２出力端子
４１１、４１２ ミキサ２入力端子
４１３、４１４ ＲＦ入力２用ローカル信号出力端子
４１５、４１６ ミキサ２用テスト信号出力端子
５０１ スイッチングセル
５０２ ＲＦ入力セル
５０３ ミキサ回路
５０４ 補正発生器
５０５ コントローラ
５０６ 検波器
５０７ ユーザインターフェース
５０８ ＤＣオフセット補正器
５０９、５１０ ミキサ出力端子
５１１、５１２ ローカル入力端子
５１３、５１４ ＲＦ入力端子
５１５ 制御端子
７０１ ＬＮＡ１の制御タイミング
７０２ ミキサ１、ベースバンドブロック、ローカル信号発生器、ＲＦ入力１用ローカル出力の制御タイミング
７０３ ＤＣオフセット補正器１の制御タイミング
７０４ ＤＣオフセット補正器２、テスト信号発生器、ミキサ１用テスト信号出力の制御タイミング
８０１ ＬＮＡ１とＬＮＡ２の制御タイミング
８０２ ベースバンドブロック、ローカル信号発生器の制御タイミング
８０３ ミキサ１、ＲＦ入力１用ローカル出力の制御タイミング
８０４ ＤＣオフセット補正器１の制御タイミング
８０５ ＤＣオフセット補正器２、テスト信号発生器、ミキサ１用テスト信号出力の制御タイミング
８０６ ミキサ２、ＲＦ入力２用ローカル出力の制御タイミング
８０７ ＤＣオフセット補正器３、テスト信号発生器、ミキサ２用テスト信号出力の制御タイミング
９０１ ＲＦ入力信号に含まれる希望信号
９０２ ＲＦ入力信号に含まれる妨害信号
１００１ ミキサ出力に変換された希望信号
１００２ ミキサ出力に変換された妨害信号
１００３ ２次の非線形歪によりミキサ出力に発生したＤＣオフセット
１１０１ ミキサに漏れこんだローカル信号
１２０１ セルフミキシングによりミキサ出力に発生したＤＣオフセット
１２０２ セルフミキシングによりミキサ出力に変換された妨害信号
１４０１ 第１番目の手順
１４０２ 第２番目の手順
１４０３ 第３番目の手順
１４０４ 第４番目の手順
１４０５ 第５番目の手順
１４０６ 第６番目の手順
１４０７ 第７番目の手順
１４０８ 第８番目の手順
１４０９ 第９番目の手順
１４１０ 第１０番目の手順
１９０１ 動的ＤＣオフセットがプラスに出力された場合
１９０２ 動的ＤＣオフセットがマイナスに出力された場合
２００１ 静的ＤＣオフセットがプラスに出力された場合
２００２ 静的ＤＣオフセットがマイナスに出力された場合

Claims (3)

  1. ＲＦ信号とローカル信号とを掛け合わせて低周波のベースバンド信号に変換するミキサと、
    前記ミキサの入力端子に入力される妨害波に対して前記ミキサの２次の非線形歪が作用することによって発生する動的ＤＣオフセットを補正する動的ＤＣオフセット補正器と、
    前記ミキサの入力端子に現れるローカル信号の漏洩成分とのセルフミキシングによって発生する静的ＤＣオフセットを補正する静的ＤＣオフセット補正器とを備えた、
    ＤＣオフセット補正機能を有するダイレクトコンバージョン受信機において、
    ＤＣオフセット補正の動作開始後、第１番目の時刻ｔ１に前記静的ＤＣオフセット補正器による前記静的ＤＣオフセットの補正を開始し、
    第２番目の時刻ｔ２に前記静的ＤＣオフセットの補正を終了した後、前記動的ＤＣオフセット補正器による前記動的ＤＣオフセットの補正を開始し、
    第３番目の時刻ｔ３に前記動的ＤＣオフセットの補正を終了することにより、
    前記静的ＤＣオフセットの成分を補正した後に、前記動的ＤＣオフセットによる変化分のみを補正するように構成され、
    前記動的ＤＣオフセット補正器は、前記静的ＤＣオフセットの大きさを記憶するための要素を持たないことを特徴とするＤＣオフセットキャリブレーションシステム。
  2. 低ノイズ増幅器からなりＲＦ信号を増幅するＲＦ増幅器と、
    ローカル信号を発生するローカル信号発生器と、
    前記ＲＦ増幅器から出力されたＲＦ信号と前記ローカル信号とを掛け合わせて低周波のベースバンド信号に変換する前記ミキサと、
    妨害波を減衰させるためのＬＰＦおよび可変利得増幅器で構成され、前記ＲＦ信号に含まれる妨害波を除去し、前記ベースバンド信号を前記ＲＦ信号の入力の大きさによらず一定の大きさにするためのベースバンドブロックと、
    前記ベースバンドブロックの出力端子に現れたＤＣオフセットの極性を検出するためのコンパレータ、および前記コンパレータの出力を初期判定の極性と比較して、変化すればゼロを出力し、変化しなければ１を出力する逐次比較型のレジスタ（以下、ＳＡＲと略称する）により構成される逐次比較型のＡ／Ｄコンバータと、
    前記ＳＡＲの出力から得られたデジタル信号に対する補正電流を出力し、前記ミキサの出力端子に補正信号を与える第１Ｄ／Ａコンバータと、
    前記ＳＡＲの出力から得られたデジタル信号に対する補正電流を出力させる第２Ｄ／Ａコンバータと、
    前記ミキサに入力されるＲＦ信号の大きさを検波する検波器と、
    前記検波器の出力の大きさにより前記第２Ｄ／Ａコンバータの値をコントロールして前記ミキサに対する補正電流を発生させる調整器と、
    前記ミキサの出力端子に前記動的ＤＣオフセットを発生させるためのテスト信号を発生し、前記ＲＦ増幅器の出力端子に供給するテスト信号発生器とを備え、
    前記静的ＤＣオフセット補正器は、前記逐次比較型のＡ／Ｄコンバータ、および前記第１Ｄ／Ａコンバータにより構成されて、前記ベースバンドブロックの出力端子において前記静的ＤＣオフセットを補正し、
    前記動的ＤＣオフセット補正器は、前記逐次比較型のＡ／Ｄコンバータ、前記第２Ｄ／Ａコンバータ、前記検波器、および前記調整器により構成されて、前記ミキサにおいて前記動的ＤＣオフセットを補正し、
    前記動的ＤＣオフセットの補正と前記静的ＤＣオフセットの補正を時分割で行うことにより、前記逐次比較型のＡ／Ｄコンバータを、前記静的ＤＣオフセット補正器と前記動的ＤＣオフセット補正器で共用する請求項１記載のＤＣオフセットキャリブレーションシステム。
  3. 第１ＲＦ帯のＲＦ信号を増幅する低ノイズ増幅器からなる第１ＲＦ増幅器と、
    前記第１ＲＦ帯とは異なる無線帯域の第２ＲＦ帯のＲＦ信号を増幅する低ノイズ増幅器からなる第２ＲＦ増幅器と、
    前記第１ＲＦ帯のローカル信号と前記第２ＲＦ帯のローカル信号を発生させるためのローカル信号発生器と、
    前記第１ＲＦ増幅器から出力されたＲＦ信号と前記第１ＲＦ帯のローカル信号とを掛け合わせて低周波のベースバンド信号に変換する第１ミキサと、
    前記第２ＲＦ増幅器から出力されたＲＦ信号と前記第２ＲＦ帯のローカル信号とを掛け合わせて低周波のベースバンド信号に変換する第２ミキサと、
    妨害波を減衰させるためのＬＰＦおよび可変利得増幅器で構成され、前記第１ミキサおよび前記第２ミキサの出力信号が供給されて、前記第１ＲＦ帯のＲＦ信号と前記第２ＲＦ帯のＲＦ信号のそれぞれに含まれる妨害波を除去し、前記ベースバンド信号を、前記第１ＲＦ帯のＲＦ信号と前記第２ＲＦ帯のＲＦ信号の大きさによらず一定の大きさにするためのベースバンドブロックと、
    前記ベースバンドブロックの出力端子に現れたＤＣオフセットの極性を検出するためのコンパレータ、および前記コンパレータの出力を初期判定の極性と比較して、変化すればゼロを出力し、変化しなければ１を出力する逐次比較型のレジスタ（以下、ＳＡＲと略称する）により構成される逐次比較型のＡ／Ｄコンバータと、
    前記ＳＡＲの出力から得られたデジタル信号に対する補正電流を出力し、前記第１および第２ミキサの出力端子に補正信号を与える第１Ｄ／Ａコンバータと、
    前記ＳＡＲの出力から得られたデジタル信号に対する補正電流を出力させる第２Ｄ／Ａコンバータと、
    前記第１ミキサに入力されるＲＦ信号の大きさを検波する第１検波器と、
    前記第１検波器の出力の大きさにより前記第２Ｄ／Ａコンバータの値をコントロールして前記第１ミキサに対する補正電流を発生させる第１調整器と、
    前記ＳＡＲの出力から得られたデジタル信号に対する補正電流を出力させる第３Ｄ／Ａコンバータと、
    前記第２ミキサに入力されるＲＦ信号の大きさを検波する第２検波器と、
    前記第２検波器の出力の大きさにより前記第３Ｄ／Ａコンバータの値をコントロールして前記第２ミキサに対する補正電流を発生させる第２調整器と、
    前記第１および第２ミキサの出力端子にそれぞれ、前記第１ＲＦ帯と前記第２ＲＦ帯の動的ＤＣオフセットを発生させるためのテスト信号を発生し、前記第１および第２ＲＦ増幅器の出力端子にそれぞれ供給するテスト信号発生器とを備え、
    前記逐次比較型のＡ／Ｄコンバータ、および前記第１Ｄ／Ａコンバータにより、前記ベースバンドブロックの出力端子において前記第１ＲＦ帯および前記第２ＲＦ帯の静的ＤＣオフセットを補正する静的ＤＣオフセット補正器が構成され、
    前記逐次比較型のＡ／Ｄコンバータ、前記第２Ｄ／Ａコンバータ、前記第１検波器、および前記第１調整器により、前記第１ミキサにおいて前記第１ＲＦ帯の前記動的ＤＣオフセットを補正する第１動的ＤＣオフセット補正器が構成され、
    前記逐次比較型のＡ／Ｄコンバータ、前記第３Ｄ／Ａコンバータ、前記第２検波器、および前記第２調整器により、前記第２ミキサにおいて前記第２ＲＦ帯の前記動的ＤＣオフセットを補正する第２動的ＤＣオフセット補正器が構成され、
    ＤＣオフセット補正の動作開始後、第１番目の時刻ｔ１に、前記静的ＤＣオフセット補正器による前記第１ＲＦ帯の前記静的ＤＣオフセットの補正を開始し、
    第２番目の時刻ｔ２に、前記第１ＲＦ帯の前記静的ＤＣオフセットの補正を終了した後、前記第１動的ＤＣオフセット補正器による前記第１ＲＦ帯の前記動的ＤＣオフセットの補正を開始し、
    第３番目の時刻ｔ３に、前記第１ＲＦ帯の前記動的ＤＣオフセットの補正を終了した後、前記静的ＤＣオフセット補正器による前記第２ＲＦ帯の前記静的ＤＣオフセットの補正を開始し、
    第４番目の時刻ｔ４に、前記第２ＲＦ帯の前記静的ＤＣオフセットの補正を終了した後、前記第２動的ＤＣオフセット補正器による前記第２ＲＦ帯の前記動的ＤＣオフセットの補正を開始し、
    第５番目の時刻ｔ５に、前記第２ＲＦ帯の前記動的ＤＣオフセットの補正を終了し、
    各々のＲＦ帯での前記動的ＤＣオフセットの補正および前記静的ＤＣオフセットの補正を時分割で行い、前記第１ＲＦ帯の前記動的ＤＣオフセットを補正したあとで前記第２ＲＦ帯の前記動的ＤＣオフセットを補正することにより、前記逐次比較型のＡ／Ｄコンバータを、前記静的ＤＣオフセット補正器と前記第１および第２動的ＤＣオフセット補正器で共用することを特徴とするＤＣオフセットキャリブレーションシステム。
JP2004289766A 2004-10-01 2004-10-01 Ｄｃオフセットキャリブレーションシステム Expired - Fee Related JP4332095B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004289766A JP4332095B2 (ja) 2004-10-01 2004-10-01 Ｄｃオフセットキャリブレーションシステム
US11/238,644 US7409199B2 (en) 2004-10-01 2005-09-29 Direct conversion receiver with DC offset compensation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004289766A JP4332095B2 (ja) 2004-10-01 2004-10-01 Ｄｃオフセットキャリブレーションシステム

Publications (3)

Publication Number Publication Date
JP2006108844A JP2006108844A (ja) 2006-04-20
JP2006108844A5 JP2006108844A5 (ja) 2007-05-17
JP4332095B2 true JP4332095B2 (ja) 2009-09-16

Family

ID=36126181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004289766A Expired - Fee Related JP4332095B2 (ja) 2004-10-01 2004-10-01 Ｄｃオフセットキャリブレーションシステム

Country Status (2)

Country Link
US (1) US7409199B2 (ja)
JP (1) JP4332095B2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4335113B2 (ja) * 2004-10-14 2009-09-30 パナソニック株式会社 Ｄｃオフセットキャリブレーションシステム
US7660563B2 (en) * 2005-09-26 2010-02-09 Cypress Semiconductor Corporation Apparatus and method for calibrating mixer offset
US7532874B2 (en) * 2005-11-09 2009-05-12 Texas Instruments Incorporated Offset balancer, method of balancing an offset and a wireless receiver employing the balancer and the method
US7933361B2 (en) * 2006-04-05 2011-04-26 Integrated System Solution Corp. Hybrid DC-offset reduction method and system for direct conversion receiver
US7742747B2 (en) * 2007-01-25 2010-06-22 Icera Canada ULC Automatic IIP2 calibration architecture
US7511645B1 (en) * 2007-03-27 2009-03-31 National Semiconductor Corporation Apparatus and method for auto-zeroing a sampled comparator
WO2009081575A1 (ja) * 2007-12-26 2009-07-02 Panasonic Corporation 電子チューナおよびこれを用いた高周波受信装置
US8300732B1 (en) * 2008-05-13 2012-10-30 Quintic Holdings DC offset removal using digital feedback
US8260227B2 (en) * 2008-06-10 2012-09-04 Mediatek Inc. Direct conversion receiver and DC offset concellation method
US8170506B2 (en) * 2008-07-29 2012-05-01 Qualcomm Incorporated Direct current (DC) offset correction using analog-to-digital conversion
US8666343B2 (en) * 2008-09-15 2014-03-04 Analog Devices, Inc. DC-offset-correction system and method for communication receivers
US8583049B2 (en) * 2009-09-08 2013-11-12 Bae Systems Information And Electronic Systems Integration Inc. Self-optimizing integrated RF converter
JP2011188012A (ja) 2010-03-04 2011-09-22 Toshiba Corp Ｄｃオフセットキャンセラ
JP5589780B2 (ja) * 2010-11-08 2014-09-17 セイコーエプソン株式会社 Ａ／ｄ変換回路、電子機器及びａ／ｄ変換方法
JP2012151561A (ja) * 2011-01-17 2012-08-09 Seiko Epson Corp Ａ／ｄ変換回路、集積回路装置及び電子機器
US8787503B2 (en) * 2012-09-18 2014-07-22 Vixs Systems, Inc. Frequency mixer with compensated DC offset correction to reduce linearity degradation
US20140369395A1 (en) * 2013-06-13 2014-12-18 Lsi Corporation Error Detection Based on Superheterodyne Conversion and Direct Downconversion
CN104601186B (zh) 2014-11-19 2017-05-17 深圳市中兴微电子技术有限公司 一种直流失配消除方法和装置
KR101658076B1 (ko) * 2015-01-19 2016-09-30 실리콘알엔디(주) 초광대역 임펄스 수신기의 dc 보정기 및 이를 포함하는 초광대역 임펄스 수신기
US10122353B2 (en) * 2016-09-09 2018-11-06 Finisar Corporation Cross-point offset adjustment circuit
CN116054851B (zh) * 2023-03-07 2023-07-07 上海安其威微电子科技有限公司 射频芯片

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6535725B2 (en) * 2001-03-30 2003-03-18 Skyworks Solutions, Inc. Interference reduction for direct conversion receivers
US20040087296A1 (en) * 2002-10-25 2004-05-06 Gct Semiconductor, Inc. Radio receiver and method for AM suppression and DC-offset removal
WO2004075426A1 (ja) * 2003-02-20 2004-09-02 Nec Corporation 信号処理装置、及びダイレクトコンバージョン受信装置
US7415264B2 (en) * 2004-09-25 2008-08-19 Skyworks Solutions, Inc. Low noise filter for a wireless receiver

Also Published As

Publication number Publication date
US20060073803A1 (en) 2006-04-06
JP2006108844A (ja) 2006-04-20
US7409199B2 (en) 2008-08-05

Similar Documents

Publication Publication Date Title
JP4332095B2 (ja) Ｄｃオフセットキャリブレーションシステム
US6535725B2 (en) Interference reduction for direct conversion receivers
JP4381945B2 (ja) 受信機、受信方法及び携帯無線端末
KR101304354B1 (ko) 국부 발진기 신호를 위한 듀티 사이클 조정
US6924700B2 (en) Class D amplifier
US7643600B2 (en) Techniques for performing gain and phase correction in a complex radio frequency receiver
US7271649B2 (en) DC offset calibration apparatus
TWI455498B (zh) 直接轉換接收器及其校正方法
US20120196555A1 (en) Semiconductor integrated circuit and operation method of the same
US8515379B2 (en) Receiver capable of reducing local oscillation leakage and in-phase/quadrature-phase (I/Q) mismatch and an adjusting method thereof
US10135472B1 (en) Apparatus and methods for compensating radio frequency transmitters for local oscillator leakage
JP2008535377A (ja) ベースバンド利得制御を有する受信機用のｄｃオフセット補正システム
US20040157573A1 (en) Circuit and method for DC offset calibration and signal processing apparatus using the same
KR20100017740A (ko) 로컬 발진기 피드스루를 제어하는 시스템 및 방법
JP2006108844A5 (ja)
JP2007104007A (ja) 直交変調器及び直交変調器におけるベクトル補正方法
US20060258317A1 (en) DC offset calibration system
JP4335089B2 (ja) Ｄｃオフセット調整装置およびｄｃオフセット調整方法
TWI233270B (en) Gain imbalance calibration circuit and a method of a receiver
US7027791B2 (en) Analog baseband signal processing system and method
EP2605412B1 (en) Second order intermodulation canceller
US20130223569A1 (en) Wireless receiver
JPH10173525A (ja) オフセット補償回路および方法
JP2006060456A (ja) Ｄｃオフセットキャリブレーションシステム
JPH0730596A (ja) ディジタル無線通信装置およびそのオフセット補正方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070326

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070326

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070412

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090406

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090528

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090619

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130626

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees