JP4335113B2 - Ｄｃオフセットキャリブレーションシステム - Google Patents

Ｄｃオフセットキャリブレーションシステム Download PDF

Info

Publication number
JP4335113B2
JP4335113B2 JP2004299695A JP2004299695A JP4335113B2 JP 4335113 B2 JP4335113 B2 JP 4335113B2 JP 2004299695 A JP2004299695 A JP 2004299695A JP 2004299695 A JP2004299695 A JP 2004299695A JP 4335113 B2 JP4335113 B2 JP 4335113B2
Authority
JP
Japan
Prior art keywords
signal
output signal
frequency divider
phase
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004299695A
Other languages
English (en)
Other versions
JP2006115148A (ja
Inventor
正丈 入江
浩 小森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004299695A priority Critical patent/JP4335113B2/ja
Priority to US11/246,258 priority patent/US7403751B2/en
Publication of JP2006115148A publication Critical patent/JP2006115148A/ja
Application granted granted Critical
Publication of JP4335113B2 publication Critical patent/JP4335113B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/005—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B15/00—Suppression or limitation of noise or interference
    • H04B15/02—Reducing interference from electric apparatus by means located at or near the interfering apparatus
    • H04B15/04—Reducing interference from electric apparatus by means located at or near the interfering apparatus the interference being caused by substantially sinusoidal oscillations, e.g. in a receiver or in a tape-recorder
    • H04B15/06—Reducing interference from electric apparatus by means located at or near the interfering apparatus the interference being caused by substantially sinusoidal oscillations, e.g. in a receiver or in a tape-recorder by local oscillators of receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/403—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency
    • H04B1/406—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency with more than one transmission mode, e.g. analog and digital modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Superheterodyne Receivers (AREA)

Description

本発明はダイレクトコンバージョン方式の無線受信機において妨害波入力時に発生するＤＣオフセットを補正するシステムに関するものである。
従来、携帯電話機においては、例えば８８０〜９１５ＭＨｚ帯のＧＳＭ（Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎ）と１７１０〜１７８５ＭＨｚ帯のＤＣＳ（Ｄｉｇｉｔａｌ Ｃｅｌｌｕｌａｒ Ｓｙｓｔｅｍ）のような２つの周波数帯の信号を扱えるデュアルバンド方式の携帯電話機がある。また、かかるデュアルバンド方式の携帯電話機においては、ローカル信号の周波数を切り替えることにより一つの周波数シンセサイザで２つの周波数帯に対応することができるようにしたものがある。
ところが、近年においては、ＧＳＭやＤＣＳの他に、例えば１８５０〜１９１５ＭＨｚ帯のＰＣＳ（Ｐｅｒｓｏｎａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｙｓｔｅｍ）の信号を扱えるトリプルバンド方式の携帯電話機に対する要求がある。また、携帯電話機は今後さらに多くの周波数帯に対応できるものが要求されることが考えられる。このような複数の周波数帯に対応できる無線機に使用される受信信号の復調を行う高周波用半導体集積回路には、無線機の小型化やコストの低減という観点からダイレクトコンバージョン方式が有効である。この方式によれば、ＲＦ入力信号を低周波のベースバンド信号に直接変換するので、従来の中間周波数を必要とする方式に比べ中間周波数フィルターが不要になるなどの利点がある。
周波数変換はミキサ回路を用いＲＦ入力信号周波数と等しい周波数のローカル信号とをミキシングすることで行われる。しかしながら、ダイレクトコンバージョン方式においては、ミキサ回路に２次の非線形歪が存在すると、入力信号レベルが大きい場合、出力のベースバンド信号にＤＣオフセットが生じる。この様子を図５および図６を参照しながら詳しく説明する。図５はＲＦ入力信号のスペクトルを表したもので、符号５０１はセンター周波数がローカル信号周波数ｆＬＯと等しい微弱レベルの希望信号を表し、符号５０２はさらに高い周波数ｆＩＮＴに存在する高レベルの妨害信号を表す。このように高レベルの妨害信号を伴ったＲＦ入力信号をミキサ回路に入力した結果、ミキサ出力に現れる出力信号のスペクトルは図６のようになる。符号６０１，６０２は、それぞれ、ＲＦ入力希望信号５０１と妨害信号５０２が周波数変換されてミキサ出力に現れた成分である。６０３はミキサ回路に２次の非線形歪が存在した場合に高レベルの妨害信号により発生するＤＣオフセットである。したがって、ダイレクトコンバージョン方式では、ミキサ出力の希望信号６０１の帯域内にＤＣオフセット６０３が発生するため、受信感度が低下するという問題点を有する。ミキサ回路を差動回路で構成し差動のバランスが完全に対称であれば２次の非線形歪は存在しないが、製造ばらつきにより差動回路を構成する素子の対称性は完全にはできないため、２次の非線形歪をなくすことは不可能である。
そこで、２次の非線形歪により発生するＤＣオフセットを補正する技術が提案されている。
以下、図４を参照しながら、ＲＦ入力信号に含まれる妨害信号を検知して、ミキサ出力に発生するＤＣオフセットを補正する方法について説明する。この方法は特許文献１に示されているものである。図４において、符号４０３はミキサ回路を示し、符号４０１，４０２はそれぞれミキサ回路４０３を構成するスイッチングセルとＲＦ入力セルを示す。ＲＦ入力端子４１３，４１４から入力されたＲＦ入力信号は、ＲＦ入力セル４０２で増幅され、増幅されたＲＦ信号はスイッチングセル４０１でローカル入力端子４１１，４１２から入力されるローカル信号とミキシングされることで、ＩＦ信号に変換される。そして、変換されたＩＦ信号が出力端子４０９，４１０から出力される。ダイレクトコンバージョン方式はＩＦ信号の中心周波数がＤＣであるため、ゼロＩＦ方式とも呼ばれる。
スイッチングセル４０１はバイポーラトランジスタＱ１，Ｑ２，Ｑ３，Ｑ４から構成される。すべてのトランジスタＱ１，Ｑ２，Ｑ３，Ｑ４がまったく同一の特性であれば差動回路としてのバランスは完全に対称になる。しかしながら、製造ばらつきによりトランジスタＱ１，Ｑ２，Ｑ３，Ｑ４は理想特性からずれた特性を各々別個にもつことになる。そのため、ＲＦ入力信号がＩＦ信号に変換される際に、２次の非線形歪が生じる。このため、図６に示したようにミキサ出力にＤＣオフセットが発生する。よく知られるように、ＤＣオフセットは入力信号強度の自乗に比例するため、入力信号に含まれる妨害波のレベルが高ければ高いほど出力のＤＣオフセットは大きくなる。
図４において、符号４０８はＤＣオフセット補正器を示す。このＤＣオフセット補正器は、ＲＦ入力信号を検知して検波信号を出力する検波器４０６、検波信号に応じて制御信号を発生するコントローラ４０５、ミキサ出力端子４０９，４１０のＤＣオフセットを減少させるようにコントローラ４０５からの制御信号に応じて補正信号を生成する補正発生器４０４から成る。ＤＣオフセット補正器４０８の働きにより、ミキサ回路４０３に入力されるＲＦ信号の強度に応じて補正発生器４０４の出力する補正信号が変化し、ミキサ出力のＤＣオフセットが打ち消される。ミキサ回路４０３の２次の非線形歪は製造ばらつきによるため個体ごとに特性が異なるので、ＤＣオフセット補正器４０８にはさらに、コントローラ４０５の生成する制御信号を調整するためにユーザインターフェース４０７の機能も含まれている。
米国特許第６，５３５，７２５号明細書
このようなＤＣオフセットキャリブレーションシステムにおいては、ローカル信号を生成する周波数シンセサイザとは別に妨害波を生成するための周波数シンセサイザが必要不可欠となる。所望の無線システムの妨害波の規格を満たすために、これら２つの周波数シンセサイザは非常に近い周波数で発振させなくてはならない。そうすると、それぞれの電圧制御発振器で干渉が起こり、Ｃ／Ｎの劣化やスプリアスが発生し、結果、精度良くＤＣオフセットキャリブレーションが行えなくなる。
このような理由から、本発明は精度良くＤＣオフセットキャンセルが行える妨害波生成手段を有するＤＣオフセットキャリブレーションシステムを提供することを第１の目的とする。
また、前述した無線システムでは、小型化、低価格化が進んでいるが、このようなＤＣオフセットキャリブレーションシステムを搭載することは無線システムの大型化、高価格化につながる。
さらに、複数のバンドで動作する無線システムでは、それぞれのバンドで動作する複数のミキサを有する。そのため、それぞれのミキサについて、同様の理由でＤＣオフセットキャリブレーションを行う必要がある。したがって、それぞれのミキサに異なる周波数の妨害波を入力する必要がある。
そこで、本発明は異なる周波数で動作する複数のミキサを有するＤＣオフセットキャリブレーションシステムにおいても有効である、小型で安価なＤＣオフセットキャリブレーションシステムを提供することを第２の目的とする。
第１の目的にかかわるＤＣオフセットキャリブレーションシステムは、ローカル信号を生成するための第１の分周器の分周比と、妨害波信号を生成するための第２の分周器の分周比とが異なる分周比であることを特徴とする。これによって、精度良くＤＣオフセットキャンセルが行える妨害波生成手段を有するＤＣオフセットキャリブレーションシステムを提供できる。
第２の目的にかかわるＤＣオフセットキャリブレーションシステムは、ローカル信号を生成するための第１の周波数シンセサイザと妨害波信号を生成するための第２の周波数シンセサイザとが同じ基準信号を用いているという特徴と、妨害波信号を生成するための第２の周波数シンセサイザが周波数の切り替え機能を有しないことを特徴とする。これによって、小型で安価なＤＣオフセットキャリブレーションシステムを提供できる。
具体的に説明すると、第１の発明のＤＣオフセットキャリブレーションシステムは、ローカル信号およびＲＦ妨害波信号をミキシングしたＩＦ信号を出力するミキサと、ＲＦ妨害波信号のレベルを検知してＩＦ信号に含まれるＤＣオフセットを補正する補正信号を出力するＤＣオフセット補正器と、第１および第２の周波数シンセサイザと、第１の周波数シンセサイザの出力信号を分周し、ミキサに入力されるローカル信号を生成する第１の分周器と、第２の周波数シンセサイザの出力信号を分周し、ミキサに入力されるＲＦ妨害波信号を生成する第２の分周器とを備えている。そして、第１の分周器の分周比と第２の分周器の分周比とが異なる。
ここで、第１の分周器を省くことができる。このことは、第１の分周器の分周比が１であることと等価である。この場合、第１の周波数シンセサイザの出力信号がローカル信号となる。第２の分周器については、分周比が１以外の値をとる。
また、逆に第２の分周器を省くこともできる。このことは、第２の分周器の分周比が１であることと等価である。この場合、第２の周波数シンセサイザの出力信号がＲＦ妨害波信号となる。第１の分周器については、分周比が１以外の値をとる。
上記の第１の発明のＤＣオフセットキャリブレーションシステムにおいては、例えば、第１の周波数シンセサイザが、例えば、第１の電圧制御発振器と、第１の電圧制御発振器の出力信号を分周する第３の分周器と、第３の分周器の出力信号と基準位相信号とを比較して位相差に比例した信号を出力する第１の位相比較器と、第１の位相比較器の出力信号を電流信号に変換する第１のチャージポンプと、第１のチャージポンプの出力信号を平滑化して第１の電圧制御発振器の制御端子に制御信号として出力する第１のローパスフィルタとを備える。
また、第２の周波数シンセサイザが、第２の電圧制御発振器と、第２の電圧制御発振器の出力信号を分周する第４の分周器と、第４の分周器の出力信号と基準位相信号とを比較して位相差に比例した信号を出力する第２の位相比較器と、第２の位相比較器の出力信号を電流信号に変換する第２のチャージポンプと、第２のチャージポンプの出力信号を平滑化して第２の電圧制御発振器の制御端子に制御信号として出力する第２のローパスフィルタとを備える。
そして、上記の第１の発明のＤＣオフセットキャリブレーションシステムにおいては、基準信号を分周する第５の分周器をさらに備え、第５の分周器の出力信号を第１の位相比較器の基準位相信号と第２の位相比較器の基準位相信号とすることが好ましい。
また、上記の第１の発明のＤＣオフセットキャリブレーションシステムにおいては、基準信号を分周する第５の分周器をさらに備え、基準信号を第１の位相比較器の基準位相信号とし、第５の分周器の出力信号を第２の位相比較器の基準位相信号としてもよい。
さらに、上記の第１の発明のＤＣオフセットキャリブレーションシステムにおいては、基準信号を分周する第５の分周器をさらに備え、基準信号を第２の位相比較器の基準位相信号とし、第５の分周器の出力信号を第１の位相比較器の基準位相信号としてもよい。
第２の発明のＤＣオフセットキャリブレーションシステムは、ローカル信号およびＲＦ妨害波信号をミキシングしたＩＦ信号を出力する複数のミキサと、複数のミキサについてそれぞれ、ＲＦ妨害波信号のレベルを検知してＩＦ信号に含まれるＤＣオフセットを補正する補正信号を出力する複数のＤＣオフセット補正器と、第１および第２の周波数シンセサイザと、第１の周波数シンセサイザの出力信号を分周し、複数のミキサのそれぞれに入力される、周波数の異なったローカル信号を生成する第１の分周器と、第２の周波数シンセサイザの出力信号を分周し、複数のミキサのそれぞれに入力される、周波数の異なったＲＦ妨害波信号を生成する第２の分周器とを備えていて、複数のバンドで動作することができるものである。そして、複数のミキサそれぞれについて、第１の周波数シンセサイザの出力信号からローカル信号を生成するための分周比が第２の周波数シンセサイザの出力信号からＲＦ妨害波信号を生成するための分周比と異なる。
上記第２の発明のＤＣオフセットキャリブレーションシステムにおいては、複数のミキサについて、一部または全部のミキサに入力されるローカル信号が第１の周波数シンセサイザの出力信号であってもよい。
また、上記第２の発明のＤＣオフセットキャリブレーションシステムにおいては、複数のミキサについて、一部または全部のミキサに入力されるＲＦ妨害波信号が第２の周波数シンセサイザの出力信号であってもよい。
また、上記第２の発明のＤＣオフセットキャリブレーションシステムにおいては、例えば、第１の周波数シンセサイザが、第１の電圧制御発振器と、第１の電圧制御発振器の出力信号を分周する第３の分周器と、第３の分周器の出力信号と基準位相信号とを比較して位相差に比例した信号を出力する第１の位相比較器と、第１の位相比較器の出力信号を電流信号に変換する第１のチャージポンプと、第１のチャージポンプの出力信号を平滑化して第１の電圧制御発振器の制御端子に制御信号として出力する第１のローパスフィルタとを備える。
また、第２の周波数シンセサイザが、第２の電圧制御発振器と、第２の電圧制御発振器の出力信号を分周する第４の分周器と、第４の分周器の出力信号と基準位相信号とを比較して位相差に比例した信号を出力する第２の位相比較器と、第２の位相比較器の出力信号を電流信号に変換する第２のチャージポンプと、第２のチャージポンプの出力信号を平滑化して第２の電圧制御発振器の制御端子に制御信号として出力する第２のローパスフィルタとを備える。
そして、第２の発明のＤＣオフセットキャリブレーションシステムにおいては、基準信号を分周する第５の分周器をさらに備え、第５の分周器の出力信号を第１の位相比較器の基準位相信号および第２の位相比較器の基準位相信号とすることが好ましい。
また、上記第２の発明のＤＣオフセットキャリブレーションシステムにおいては、基準信号を分周する第５の分周器をさらに備え、基準信号を第１の位相比較器の基準位相信号とし、第５の分周器の出力信号が第２の位相比較器の基準位相信号としてもよい。
また、上記第２の発明のＤＣオフセットキャリブレーションシステムにおいては、基準信号を第２の位相比較器の基準位相信号とし、第５の分周器の出力信号を第１の位相比較器の基準位相信号としてもよい。
また、上記第２の発明のＤＣオフセットキャリブレーションシステムにおいては、第２の周波数シンセサイザが周波数切り替え機能を持たないようにすることが好ましい。
本発明にかかわるＤＣオフセットキャリブレーションシステムによると、一方の周波数シンセサイザの出力信号やスプリアスが、他方の周波数シンセサイザに与える影響が無視できるので、精度よくＤＣオフセットキャリブレーションを行うことができ、かつ小型で安価なＤＣオフセットキャリブレーションシステムを提供することができる。
以下、本発明の実施の形態を、図面を参照しながら説明する。
まず、本発明の第１の実施の形態として図１を用いて説明する。分周器１０３は、周波数シンセサイザ１０４の周波数信号ｆＬｖｃｏを分周比Ｍ１で分周し、周波数信号ｆＬｏを出力してミキサ１０２のローカル信号として入力する。
また、分周器１０５は周波数シンセサイザ１０６の周波数信号ｆＩｖｃｏを分周比Ｍ２で分周し、周波数信号ｆＩを出力してミキサ１０２とＤＣオフセット補正器１０１にＲＦ信号の妨害波信号として入力する。ＤＣオフセット補正器１０１は、図４に示したものと同様である。
このとき、ローカル信号ｆＬｏ，周波数信号ｆＬｖｃｏ，分周比Ｍ１および妨害波信号ｆＩ，周波数信号ｆＩｖｃｏ，分周比Ｍ２の関係は（１）式および（２）式で表される。
fLo = fLvco / M1 (1)
ｆI = ｆIvco / M2 (2)
実施の形態における無線システムの規格において、妨害波は希望波のオフセット周波数がｆｄまで許容しなくてはならないとする。
このとき、ＤＣオフセットキャリブレーションを精度よく行うためには
|ｆLo-ｆI|≒fd (3)
とするのが望ましい。
しかし、多くの無線規格では
ｆLo≒ｆI >> fd (4)
となり、２つの周波数シンセサイザ１０３および１０４同士の干渉によりＣ／Ｎが劣化してしまう。そのため、ＤＣオフセットキャリブレーションを十分に精度よく行うことができない。
そこで、本件の第１の発明として、ローカル信号ｆＬｏを生成するための分周器１０３の分周比Ｍ１と、妨害波信号ｆＩを生成するための分周器１０５の分周比Ｍ２とを異なる値とする。Ｍ１≠Ｍ２より、ｆＬｖｃｏ≠ｆＩｖｃｏとなるので、２つの周波数シンセサイザ１０３および１０４同士の干渉を回避できる。その結果、それぞれの周波数シンセサイザ１０３，１０５で良好なＣ／Ｎ特性を得ることができる。周波数信号ｆＬｖｃｏおよびｆＩｖｃｏに良好なＣ／Ｎ特性を得ることが、精度よくＤＣオフセットキャリブレーションを行うために必須であることは明白のことである。
さらに、分周比Ｍ１，Ｍ２，および周波数差｜ｆＬｏ−ｆＩ｜を適切に選択することで、２次高調波やリファレンスリークなど、一方の周波数シンセサイザから発するスプリアスと他方の周波数シンセサイザとの干渉を回避することができる。これも前述の理由と同様、精度よくＤＣオフセットキャリブレーションを行うために必須であることは当然のことである。
なお、分周器１０３または１０５のどちらかを省略した構成では、第１の実施の形態において分周比Ｍ１またはＭ２の一方を１とすることで、上記と同様の議論が成り立つことは明白である。
次に本発明の第２の実施の形態として図２を用いて説明する。ローカル信号ｆＬｏを生成するための周波数シンセサイザ１０４は、電圧制御発振器（ＶＣＯ）２０１と、その信号を分周する可変分周器２０２と、可変分周器２０２の出力信号と位相比較基準信号ｆＲＥＦｄとを比較して位相差に比例した信号を出力する位相比較器（ＰＤ）２０３と、位相比較器２０５の信号を電流に変換するチャージポンプ（ＣＰ）２０５と、チャージポンプ２０５の出力信号を平滑にして電圧制御発振器２０１の制御端子に制御信号を出力してＶＣＯ２０１の制御端子に制御信号を出力するローパスフィルタ(以下ＬＰＦ)２０６からなる。
また、妨害波信号ｆＩを生成するための周波数シンセサイザ１０６は、電圧制御発振器２０７と、その信号を分周する分周器２０８と、分周器２０８の出力信号と位相比較基準信号ｆＲＥＦｄを比較して位相差に比例した信号を出力する位相比較器２０９と、位相比較器２０９の信号を電流に変換するチャージポンプ２１０と、チャージポンプ２１０の出力信号を平滑にして電圧制御発振器２０７の制御端子に制御信号を出力するＬＰＦ２１１からなる。
上記の分周器２０８は、可変分周器でも固定分周器でもどちらでもよい。第１の実施の形態では、fLvco≠fIvcoとすることが目的で、それを分周器１０３と分周器１０５の工夫(Ｍ１≠Ｍ２)で実現している。したがって、分周器２０８については、可変／固定のどちらでも実現できる。
本件の第２の発明として、二つの異なる周波数シンセサイザ１０４，１０６に同じ位相比較基準信号ｆＲＥＦｄを用いることを特徴とする。図２においては、基準信号ｆＲＥＦを分周器２０４で分周し、位相比較器２０３，２０９に位相比較基準信号ｆＲＥＦｄを入力している。
これによって、周波数シンセサイザ１０４，１０６それぞれに個別に位相比較基準信号ｆＲＥＦｄを生成する必要がない。そのため、回路規模を小さくでき、その結果、小型で安価なＤＣオフセットキャリブレーションシステムを提供することができる。
また、図２以外の実施の形態としては、分周比Ｍ１，Ｍ２，ローカル信号ｆＬｏおよび妨害波信号ｆＩを適切に選択することにより、位相比較器２０３，２０９のどちらか一方の位相比較器に基準信号ｆＲＥＦを分周せずにそのまま用いることでも、回路規模を小さくすることができ、小型で安価なＤＣオフセットキャリブレーションシステムを提供することができる。
図３はデュアルバンドに対応したＤＣオフセットキャリブレーションシステムにおける本発明の第３の実施の形態を図示したものである。バンド１とバンド２の２つのバンドに対応するため、２つのミキサ１０２，３０２を備え、それぞれのミキサ１０２，３０２にＤＣオフセット補正器１０１、３０１を有している。ＤＣオフセット補正器１０１は、図４に示したものと同様である。さらに、それぞれのミキサ１０２，３０２に対しローカル信号としてｆＬｏ，ｆＬｏ２を入力し、妨害波信号としてｆＩ，ｆＩ２を入力している。ミキサ１０２はバンド１、ミキサ３０２はバンド１に対応するミキサとする。
本件の第３の発明は、妨害波信号としてｆＩおよびｆＩ２を発生するための周波数シンセサイザ３０６に周波数切り替え機能を有しないことを特徴とする。つまり、この周波数シンセサイザ３０６は、図２の周波数シンセサイザ１０６における分周器２０８を、固定分周器３０５に代えたものである。また、図２の分周器１０３，１０５に代えて、分周器３０３，３０４を用いている。分周器３０３は、周波数信号ｆＬｖｃｏを分周比Ｍ１とＭ１×Ｍ３とでそれぞれ分周する。また、分周器３０４は、周波数信号ｆＩｖｃｏを分周比Ｍ２とＭ２×Ｍ４とでそれぞれ分周する。
この発明の実施の形態によれば、複雑な周波数切り替え機能をなくすことで周波数シンセサイザを簡素化し、ＤＣオフセットキャリブレーションシステムの小型化と低価格化を実現できる。
前述の説明で使用した記号と同じ信号を図３でも与え、バンド１に対応するものとする。
新たにバンド２に対応する記号として、前述した式（１）、（２）、（３）式と同様にローカル信号ｆＬｏ２，周波数信号ｆＬｖｃｏ，分周比Ｍ１，Ｍ３および妨害波信号ｆＩ２，周波数信号ｆＩｖｃｏ，分周比Ｍ２，Ｍ４の関係が以下の式で表される。
fLo2 = fLvco / (M1×M3) (5)
ｆI2 = ｆIvco / (M2×M4) (6)
このとき、Ｍ３とＭ４の少なくともどちらかは１ではないとする。
バンド２の無線システムの規格において、妨害波は希望波のオフセット周波数がｆｄ２まで許容しなくてはならないとする。
このとき、ＤＣオフセットキャリブレーションを精度よく行うためには
|ｆLo2-ｆI2|≒fd2 (7)
とするのが望ましい。
(4)式と同様、多くの無線規格では
fLo2≒fI2 >> fd2 (8)
となる。
一方、(１)式と(５)式、（２）式と(６)式からそれぞれ(９)式と（１０）式が導かれる
fLo = fLo2 ×Ｍ３ (９)
fI = fI2 ×Ｍ４ (１０)
（３）式に（９）、（１０）式を代入すると、
|fLo2×M3 - fI2×M4|≒fd (１１)
となる。
ここで、精度よくＤＣオフセットキャリブレーションを行うためにオフセット周波数ｆｄ、ｆｄ２を各バンドの規格値から離れすぎないようにしなくてはならない。
（７）式と（１０）式は、バンド１とバンド２の無線規格によって、各バンドのＤＣオフセットキャリブレーション時でｆＬｖｃｏおよびｆＩｖｃｏの発振周波数を切り替える必要があることを意味する。
ところで、ダイレクトコンバージョン方式において、異なる周波数の希望波を受信するためにはローカル信号ｆＬｏおよびｆＬｏ２を生成するための周波数シンセサイザ１０４は発振周波数の切り替え機能が必要不可欠である。
そこで、（３）式、（７）式から以下の式を導出した。
|fLvco2/(M1×M3)-fIvco/(M2×M4)|=|ｆLo2-ｆI2|≒ｆｄ２ (13)
|fLvco1/M1-fIvco/M2|=|ｆLo-ｆI|≒ｆｄ (14)
ここで、ｆＬｖｃｏ１はミキサ１０２のＤＣオフセットキャリブレーション時における周波数シンセサイザ１０４の発振周波数で、ｆＬｖｃｏ２はミキサ３０２のＤＣオフセットキャリブレーション時における周波数シンセサイザ３０６の発振周波数である。
（１３）、（１４）式を満たすようにｆＬｖｃｏ１，ｆＬｖｃｏ２を選択することで、ｆＩｖｃｏの周波数切り替え機能は不要になり、第３の発明を実施することができる。
さらに、固定分周器３０５は、既知の技術であるパルススワロー方式などを用いずに、簡単な分周比を選択することで、さらに小型で安価なＤＣオフセットキャリブレーションシステムを実現することができる。
さらに、第３の実施の形態ではバンドが２つであるが、３つ以上のバンドを持つシステムでも同様にして本発明の効果を得ることができる。
また、この実施の形態においては、複数のミキサについて、一部または全部のミキサに入力されるローカル信号が第１の周波数シンセサイザの出力信号であってもよい。また、複数のミキサについて、一部または全部のミキサに入力されるＲＦ妨害波信号が第２の周波数シンセサイザの出力信号であってもよい。
また、この実施の形態でも、実施の形態２と同様に、位相比較器２０３，２０９のどちらか一方の位相比較器に基準信号ｆＲＥＦを分周せずにそのまま用いることでも、回路規模を小さくすることができ、小型で安価なＤＣオフセットキャリブレーションシステムを提供することができる。
最後に、本件の第１、第２および第３の発明における具体的な実施の形態として、システム構成が図３であるようなＧＳＭおよびＤＣＳのデュアルバンドシステムについて、前述の各記号について具体的な数値を以下の表１および表２に示す。なお、これらの数値は一例であり、本発明の実施を制限するものではない。
Figure 0004335113
Figure 0004335113
以上説明したように、本発明はダイレクトコンバージョン方式の無線受信機において妨害波入力時にミキサ出力信号に発生するＤＣオフセットを補正する方法等に有用である。
本発明の第1の実施の形態にかかわるＤＣオフセットキャリブレーションシステムの基本構成を示すブロック図である。 本発明の第２の実施の形態にかかわるＤＣオフセットキャリブレーションシステムの基本構成を示すブロック図である。 本発明の第３の実施の形態にかかわるＤＣオフセットキャリブレーションシステムの基本構成を示すブロック図である。 従来のＤＣオフセットキャリブレーションシステムの内部回路構成を示すブロック図である。 ミキサ入力信号スペクトルを示す図である。 ＤＣオフセット補正を行わない場合のミキサ出力信号スペクトルを示す図である。
符号の説明
１０１ ＤＣオフセット補正器
１０２ ミキサ
１０３ 分周比がＭ１の分周器
１０４ 周波数シンセサイザ
１０５ 分周比がＭ２の分周器
１０６ 周波数シンセサイザ
２０１，２０７ 電圧制御発振器
２０２ 可変分周器
２０３，２０９ 位相比較器
２０４，２０８ 分周器
２０５，２１０ チャージポンプ
２０６，２１１ ローパスフィルタ
３０１ 第２のバンドのＤＣオフセット補正器
３０２ 第２のバンドのミキサ
３０３ 分周比がＭ１とＭ１×Ｍ３の分周器
３０４ 分周比がＭ２とＭ２×Ｍ４の分周器
３０５ 固定分周器
３０６ 周波数シンセサイザ
４０１ スイッチングセル
４０２ ＲＦ入力セル
４０３ ミキサ回路
４０４ 補正発生器
４０５ コントローラ
４０６ 検波器
４０７ ユーザインターフェース
４０８ ＤＣオフセット補正器
４０９，４１０ミキサ出力端子
４１１，４１２ ローカル入力端子
４１３，４１４ ＲＦ入力端子
４１５ 制御端子
５０１ ＲＦ入力信号にふくまれる希望信号
５０２ ＲＦ入力信号にふくまれる妨害信号
６０１ ミキサ出力に変換された希望信号
６０２ ミキサ出力に変換された妨害信号
６０３ ミキサ出力に発生したＤＣオフセット

Claims (13)

  1. ローカル信号およびＲＦ妨害波信号をミキシングしたＩＦ信号を出力するミキサと、
    前記ＲＦ妨害波信号のレベルを検知して前記ＩＦ信号に含まれるＤＣオフセットを補正する補正信号を出力するＤＣオフセット補正器と、
    第１および第２の周波数シンセサイザと、
    前記第１の周波数シンセサイザの出力信号を分周し、前記ミキサに入力されるローカル信号を生成する第１の分周器と、
    前記第２の周波数シンセサイザの出力信号を分周し、前記ミキサに入力されるＲＦ妨害波信号を生成する第２の分周器とを備え、
    前記第１の分周器の分周比と前記第２の分周器の分周比とが異なるＤＣオフセットキャリブレーションシステム。
  2. 前記第１の分周器がなく、前記第１の周波数シンセサイザの出力信号がローカル信号である請求項１に記載のＤＣオフセットキャリブレーションシステム。
  3. 前記第２の分周器がなく、前記第２の周波数シンセサイザの出力信号が前記ＲＦ妨害波信号である請求項１に記載のＤＣオフセットキャリブレーションシステム。
  4. 前記第１の周波数シンセサイザが、第１の電圧制御発振器と、前記第１の電圧制御発振器の出力信号を分周する第３の分周器と、前記第３の分周器の出力信号と基準位相信号とを比較して位相差に比例した信号を出力する第１の位相比較器と、前記第１の位相比較器の出力信号を電流信号に変換する第１のチャージポンプと、前記第１のチャージポンプの出力信号を平滑化して前記第１の電圧制御発振器の制御端子に制御信号として出力する第１のローパスフィルタとを備え、
    前記第２の周波数シンセサイザが、第２の電圧制御発振器と、前記第２の電圧制御発振器の出力信号を分周する第４の分周器と、前記第４の分周器の出力信号と基準位相信号とを比較して位相差に比例した信号を出力する第２の位相比較器と、前記第２の位相比較器の出力信号を電流信号に変換する第２のチャージポンプと、前記第２のチャージポンプの出力信号を平滑化して前記第２の電圧制御発振器の制御端子に制御信号として出力する第２のローパスフィルタとを備え、
    基準信号を分周する第５の分周器をさらに備え、
    前記第５の分周器の出力信号を前記第１の位相比較器の基準位相信号および前記第２の位相比較器の基準位相信号とする請求項１、２または３に記載のＤＣオフセットキャリブレーションシステム。
  5. 前記第１の周波数シンセサイザが、第１の電圧制御発振器と、前記第１の電圧制御発振器の出力信号を分周する第３の分周器と、前記第３の分周器の出力信号と基準位相信号とを比較して位相差に比例した信号を出力する第１の位相比較器と、前記第１の位相比較器の出力信号を電流信号に変換する第１のチャージポンプと、前記第１のチャージポンプの出力信号を平滑化して前記第１の電圧制御発振器の制御端子に制御信号として出力する第１のローパスフィルタとを備え、
    前記第２の周波数シンセサイザが、第２の電圧制御発振器と、前記第２の電圧制御発振器の出力信号を分周する第４の分周器と、前記第４の分周器の出力信号と基準位相信号とを比較して位相差に比例した信号を出力する第２の位相比較器と、前記第２の位相比較器の出力信号を電流信号に変換する第２のチャージポンプと、前記第２のチャージポンプの出力信号を平滑化して前記第２の電圧制御発振器の制御端子に制御信号として出力する第２のローパスフィルタとを備え、
    基準信号を分周する第５の分周器をさらに備え、
    前記基準信号を前記第１の位相比較器の基準位相信号とし、前記第５の分周器の出力信号を前記第２の位相比較器の基準位相信号とする請求項１、２または３に記載のＤＣオフセットキャリブレーションシステム。
  6. 前記第１の周波数シンセサイザが、第１の電圧制御発振器と、前記第１の電圧制御発振器の出力信号を分周する第３の分周器と、前記第３の分周器の出力信号と基準位相信号とを比較して位相差に比例した信号を出力する第１の位相比較器と、前記第１の位相比較器の出力信号を電流信号に変換する第１のチャージポンプと、前記第１のチャージポンプの出力信号を平滑化して前記第１の電圧制御発振器の制御端子に制御信号として出力する第１のローパスフィルタとを備え、
    前記第２の周波数シンセサイザが、第２の電圧制御発振器と、前記第２の電圧制御発振器の出力信号を分周する第４の分周器と、前記第４の分周器の出力信号と基準位相信号とを比較して位相差に比例した信号を出力する第２の位相比較器と、前記第２の位相比較器の出力信号を電流信号に変換する第２のチャージポンプと、前記第２のチャージポンプの出力信号を平滑化して前記第２の電圧制御発振器の制御端子に制御信号として出力する第２のローパスフィルタとを備え、
    基準信号を分周する第５の分周器をさらに備え、
    前記基準信号を前記第２の位相比較器の基準位相信号とし、前記第５の分周器の出力信号を前記第１の位相比較器の基準位相信号とする請求項１、２または３に記載のＤＣオフセットキャリブレーションシステム。
  7. ローカル信号およびＲＦ妨害波信号をミキシングしたＩＦ信号を出力する複数のミキサと、
    前記複数のミキサについてそれぞれ、前記ＲＦ妨害波信号のレベルを検知して前記ＩＦ信号に含まれるＤＣオフセットを補正する補正信号を出力する複数のＤＣオフセット補正器と、
    第１および第２の周波数シンセサイザと、
    前記第１の周波数シンセサイザの出力信号を分周し、前記複数のミキサのそれぞれに入力される、周波数の異なったローカル信号を生成する第１の分周器と、
    前記第２の周波数シンセサイザの出力信号を分周し、前記複数のミキサのそれぞれに入力される、周波数の異なったＲＦ妨害波信号を生成する第２の分周器とを備え、複数のバンドで動作することができるＤＣオフセットキャリブレーションシステムであって、
    前記複数のミキサそれぞれについて、前記第１の周波数シンセサイザの出力信号からローカル信号を生成するための分周比が前記第２の周波数シンセサイザの出力信号からＲＦ妨害波信号を生成するための分周比と異なるＤＣオフセットキャリブレーションシステム。
  8. 前記複数のミキサについて、一部または全部のミキサに入力されるローカル信号が前記第１の周波数シンセサイザの出力信号である請求項７に記載のＤＣオフセットキャリブレーションシステム。
  9. 前記複数のミキサについて、一部または全部のミキサに入力されるＲＦ妨害波信号が前記第２の周波数シンセサイザの出力信号である請求項７に記載のＤＣオフセットキャリブレーションシステム。
  10. 前記第１の周波数シンセサイザが、第１の電圧制御発振器と、前記第１の電圧制御発振器の出力信号を分周する第３の分周器と、前記第３の分周器の出力信号と基準位相信号とを比較して位相差に比例した信号を出力する第１の位相比較器と、前記第１の位相比較器の出力信号を電流信号に変換する第１のチャージポンプと、前記第１のチャージポンプの出力信号を平滑化して前記第１の電圧制御発振器の制御端子に制御信号として出力する第１のローパスフィルタとを備え、
    前記第２の周波数シンセサイザが、第２の電圧制御発振器と、前記第２の電圧制御発振器の出力信号を分周する第４の分周器と、前記第４の分周器の出力信号と基準位相信号とを比較して位相差に比例した信号を出力する第２の位相比較器と、前記第２の位相比較器の出力信号を電流信号に変換する第２のチャージポンプと、前記第２のチャージポンプの出力信号を平滑化して前記第２の電圧制御発振器の制御端子に制御信号として出力する第２のローパスフィルタとを備え、
    基準信号を分周する第５の分周器をさらに備え、
    前記第５の分周器の出力信号を前記第１の位相比較器の基準位相信号および前記第２の位相比較器の基準位相信号とする請求項７、８または９に記載のＤＣオフセットキャリブレーションシステム。
  11. 前記第１の周波数シンセサイザが、第１の電圧制御発振器と、前記第１の電圧制御発振器の出力信号を分周する第３の分周器と、前記第３の分周器の出力信号と基準位相信号とを比較して位相差に比例した信号を出力する第１の位相比較器と、前記第１の位相比較器の出力信号を電流信号に変換する第１のチャージポンプと、前記第１のチャージポンプの出力信号を平滑化して前記第１の電圧制御発振器の制御端子に制御信号として出力する第１のローパスフィルタとを備え、
    前記第２の周波数シンセサイザが、第２の電圧制御発振器と、前記第２の電圧制御発振器の出力信号を分周する第４の分周器と、前記第４の分周器の出力信号と基準位相信号とを比較して位相差に比例した信号を出力する第２の位相比較器と、前記第２の位相比較器の出力信号を電流信号に変換する第２のチャージポンプと、前記第２のチャージポンプの出力信号を平滑化して前記第２の電圧制御発振器の制御端子に制御信号として出力する第２のローパスフィルタとを備え、
    基準信号を分周する第５の分周器をさらに備え、
    前記基準信号を前記第１の位相比較器の基準位相信号とし、前記第５の分周器の出力信号を前記第２の位相比較器の基準位相信号とする請求項７、８または９に記載のＤＣオフセットキャリブレーションシステム。
  12. 前記第１の周波数シンセサイザが、第１の電圧制御発振器と、前記第１の電圧制御発振器の出力信号を分周する第３の分周器と、前記第３の分周器の出力信号と基準位相信号とを比較して位相差に比例した信号を出力する第１の位相比較器と、前記第１の位相比較器の出力信号を電流信号に変換する第１のチャージポンプと、前記第１のチャージポンプの出力信号を平滑化して前記第１の電圧制御発振器の制御端子に制御信号として出力する第１のローパスフィルタとを備え、
    前記第２の周波数シンセサイザが、第２の電圧制御発振器と、前記第２の電圧制御発振器の出力信号を分周する第４の分周器と、前記第４の分周器の出力信号と基準位相信号とを比較して位相差に比例した信号を出力する第２の位相比較器と、前記第２の位相比較器の出力信号を電流信号に変換する第２のチャージポンプと、前記第２のチャージポンプの出力信号を平滑化して前記第２の電圧制御発振器の制御端子に制御信号として出力する第２のローパスフィルタとを備え、
    基準信号を分周する第５の分周器をさらに備え、
    前記基準信号を前記第２の位相比較器の基準位相信号とし、前記第５の分周器の出力信号を前記第１の位相比較器の基準位相信号とする請求項７、８または９に記載のＤＣオフセットキャリブレーションシステム。
  13. 前記第２の周波数シンセサイザが周波数切り替え機能を持たない請求項７、８、９、１０、１１または１２に記載のＤＣオフセットキャリブレーションシステム。
JP2004299695A 2004-10-14 2004-10-14 Ｄｃオフセットキャリブレーションシステム Expired - Fee Related JP4335113B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004299695A JP4335113B2 (ja) 2004-10-14 2004-10-14 Ｄｃオフセットキャリブレーションシステム
US11/246,258 US7403751B2 (en) 2004-10-14 2005-10-11 DC offset calibration system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004299695A JP4335113B2 (ja) 2004-10-14 2004-10-14 Ｄｃオフセットキャリブレーションシステム

Publications (2)

Publication Number Publication Date
JP2006115148A JP2006115148A (ja) 2006-04-27
JP4335113B2 true JP4335113B2 (ja) 2009-09-30

Family

ID=36181399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004299695A Expired - Fee Related JP4335113B2 (ja) 2004-10-14 2004-10-14 Ｄｃオフセットキャリブレーションシステム

Country Status (2)

Country Link
US (1) US7403751B2 (ja)
JP (1) JP4335113B2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7580495B2 (en) * 2005-06-30 2009-08-25 Slt Logic Llc Mixer-based phase control
US20070115160A1 (en) * 2005-11-18 2007-05-24 Bendik Kleveland Self-referenced differential decoding of analog baseband signals
US8615205B2 (en) 2007-12-18 2013-12-24 Qualcomm Incorporated I-Q mismatch calibration and method
JP2009250807A (ja) * 2008-04-07 2009-10-29 Seiko Epson Corp 周波数測定装置及び測定方法
US8970272B2 (en) 2008-05-15 2015-03-03 Qualcomm Incorporated High-speed low-power latches
US8712357B2 (en) 2008-11-13 2014-04-29 Qualcomm Incorporated LO generation with deskewed input oscillator signal
US8718574B2 (en) 2008-11-25 2014-05-06 Qualcomm Incorporated Duty cycle adjustment for a local oscillator signal
JP2010271091A (ja) 2009-05-20 2010-12-02 Seiko Epson Corp 周波数測定装置
JP5517033B2 (ja) * 2009-05-22 2014-06-11 セイコーエプソン株式会社 周波数測定装置
JP5440999B2 (ja) * 2009-05-22 2014-03-12 セイコーエプソン株式会社 周波数測定装置
US8847638B2 (en) 2009-07-02 2014-09-30 Qualcomm Incorporated High speed divide-by-two circuit
US8791740B2 (en) 2009-07-16 2014-07-29 Qualcomm Incorporated Systems and methods for reducing average current consumption in a local oscillator path
JP5582447B2 (ja) * 2009-08-27 2014-09-03 セイコーエプソン株式会社 電気回路、同電気回路を備えたセンサーシステム、及び同電気回路を備えたセンサーデバイス
JP5815918B2 (ja) * 2009-10-06 2015-11-17 セイコーエプソン株式会社 周波数測定方法、周波数測定装置及び周波数測定装置を備えた装置
JP5876975B2 (ja) * 2009-10-08 2016-03-02 セイコーエプソン株式会社 周波数測定装置及び周波数測定装置における変速分周信号の生成方法
JP5883558B2 (ja) 2010-08-31 2016-03-15 セイコーエプソン株式会社 周波数測定装置及び電子機器
US8854098B2 (en) 2011-01-21 2014-10-07 Qualcomm Incorporated System for I-Q phase mismatch detection and correction
US9154077B2 (en) 2012-04-12 2015-10-06 Qualcomm Incorporated Compact high frequency divider
US8787503B2 (en) * 2012-09-18 2014-07-22 Vixs Systems, Inc. Frequency mixer with compensated DC offset correction to reduce linearity degradation

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100394318B1 (ko) * 2001-03-22 2003-08-09 주식회사 버카나와이어리스코리아 주파수 변환 믹서 출력의 디씨 오프셋 제거 장치 및 방법
US6535725B2 (en) * 2001-03-30 2003-03-18 Skyworks Solutions, Inc. Interference reduction for direct conversion receivers
JP4965432B2 (ja) * 2004-04-13 2012-07-04 マックスリニアー，インコーポレイティド プログラム可能な中間周波数及びチャネル選択を有する２重変換受信器
JP4332095B2 (ja) * 2004-10-01 2009-09-16 パナソニック株式会社 Ｄｃオフセットキャリブレーションシステム

Also Published As

Publication number Publication date
US7403751B2 (en) 2008-07-22
US20060084386A1 (en) 2006-04-20
JP2006115148A (ja) 2006-04-27

Similar Documents

Publication Publication Date Title
JP4335113B2 (ja) Ｄｃオフセットキャリブレーションシステム
US7570926B2 (en) RF transceiver with compact stacker mixer design for multiple frequency conversion
JP4691035B2 (ja) フェーズロックループ帯域幅校正回路及びその方法
CN1702973B (zh) 数字△∑调制器及其应用
US8060049B2 (en) Integrated low-if terrestrial audio broadcast receiver and associated method
US7205850B2 (en) Communication semiconductor integrated circuit device and a wireless communication system
JP4242559B2 (ja) 移動電話における簡略化基準周波数配信
JP4593430B2 (ja) 受信機
JP4638806B2 (ja) 位相同期ループ回路、オフセットｐｌｌ送信機、通信用高周波集積回路及び無線通信システム
US7224722B2 (en) Direct conversion RF transceiver with automatic frequency control
JP4233082B2 (ja) 周波数シンセサイザ及び移動端末装置
WO2015065680A1 (en) Transmitter (tx) residual sideband (rsb) and local oscillator (lo) leakage calibration using a reconfigurable tone generator (tg) and lo paths
JP2004112750A (ja) 通信用半導体集積回路および無線通信システム
JP2004112749A (ja) 通信用半導体集積回路および無線通信システム
CN1968246B (zh) 无线通信电路及传输信息的方法
US7313379B2 (en) Generation of a self-correcting local oscillation
US7343144B2 (en) Frequency synthesizer using PLL architecture for wireless frequency allocation
JPWO2003032508A1 (ja) ２つの周波数帯域で通信可能な無線装置および該無線装置における局部発振信号生成方法
US20040201427A1 (en) Phase locked loop that avoids false locking
US8781422B2 (en) Wireless communication device and control method for wireless communication device
JP2008228038A (ja) 半導体集積回路およびそのテスト方法
US7379722B2 (en) Frequency allocation using a single VCO
CN102132488B (zh) 用于检测相位差п/2n的相位检测器
RU2454792C2 (ru) Формирование сигнала генератора колебаний с подавлением паразитных пиков в устройстве беспроводной связи
JP2009273102A (ja) 周波数変換回路とこれを用いた高周波受信部

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060823

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061023

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090602

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090624

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130703

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees