KR101304354B1

KR101304354B1 - 국부 발진기 신호를 위한 듀티 사이클 조정

Info

Publication number: KR101304354B1
Application number: KR1020117014846A
Authority: KR
Inventors: 비노드 브이 파닉카스; 리 리우
Original assignee: 퀄컴 인코포레이티드
Priority date: 2008-11-25
Filing date: 2009-11-25
Publication date: 2013-09-11
Also published as: CN103825606B; EP2371064B1; EP2371064A1; EP2852061B1; TW201042924A; KR20110091027A; JP2014161086A; US8717077B2; CN102217197B; US20130012150A1; JP5801204B2; JP5922177B2; WO2010068503A1; EP2852061A1; CN103825606A; JP2012510238A; US20100130139A1; US8718574B2; CN102217197A

Abstract

국부 발진기(LO) 모듈은 국부 발진기 및 피드백 회로를 포함한다. 서플라이 전압에서 바이어스된, 국부 발진기는 듀티 사이클을 갖는 국부 발진기 신호를 생성한다. 피드백 회로는 국부 발진기 신호의 전압 레벨을 나타내는 제1 전압 신호와 국부 발진기 신호에 대한 요구되는 듀티 사이클에 대응하는 서플라이 전압의 일부의 전압 레벨을 나타내는 제2 전압 신호 간의 차이에 응답하여 국부 발진기 신호의 듀티 사이클의 절대 조정을 수행한다.

Description

국부 발진기 신호를 위한 듀티 사이클 조정{DUTY CYCLE ADJUSTMENT FOR A LOCAL OSCILLATOR SIGNAL}

본 발명은 일반적으로 무선 주파수(RF) 통신에 관한 것이다. 보다 구체적으로, 본 발명은 RF 통신에서 사용되는 국부 발진기 신호의 듀티 사이클을 조정하는 것에 관한 것이다.

무선 주파수 통신 애플리케이션들에서, RF 수신기 또는 RF 트랜시버의 수신기 부분은 안테나로부터 입력을 수신하고, 전자 필터를 사용하여 관심 무선 신호(radio signal of interest)를 안테나에 의해 수신된 다른 무선 신호들로부터 분리하는 전자 회로이다. 증폭기는 관심 무선 신호를 처리에 적절한 레벨로 증폭한다. 국부 발진기는 믹서가 증폭된 관심 무선 신호를 다른 주파수로 변환하기 위해 국부 발진기 신호를 생성한다. 변환된 주파수 신호는 필터링되고, 증폭되고, 복조되고, 그리고 사용가능한 형태, 예컨대 사운드, 그림, 디지털 데이터, 측정값, 운항 위치 등으로 디코딩된다.

RF 수신기는 관심 통신 채널에 해당하는 통과 대역 내에 놓인 큰 간섭 신호의 존재를 허용(tolerate)하도록 요구될 수 있다. 이러한 간섭 신호들은 인접 채널의 사용자들 및/또는 관심 채널의 주파수에서 상대적으로 멀리 제거될 수 있지만 큰 송신 전력이 여전히 상당한 간섭 문제를 야기할 수 있는 송신 소스로부터 발생했을 수 있다. 이러한 간섭 신호들은 블로커(blocker)들로 지칭될 수 있고, 바람직한 신호에 대한 그 상대적 주파수 및/또는 검출된 전력은 송신 방법 및/또는 동작 조건에 따라 달라질 수 있다. 관심 채널에서의 간섭 신호들의 영향은 예컨대, 디지털 RF 시스템에서 비트 에러 레이트(BER)의 저하 및 아날로그 RF 시스템에서 오디오 및/또는 비디오 신호대 잡음비(SNR) 저하가 될 수 있다.

간섭-내성 RF 수신기 설계를 제공하는 것은, 2차 및/또는 3차 왜곡 영향이 무선 수신기에서 사용되는 회로에서 점점 더 제한이 되기 때문에, 달성하기 어려울 수 있다. 예를 들어, 관심 주파수 신호를 제로 중간 주파수(IF) 신호 또는 낮은 IF 신호로 다운 컨버트하는데 사용될 수 있는 믹서 및/또는 다른 회로는 2차 및/또는 3차 비선형성의 결과로써, 블로커 신호로부터 스펙트럼 컴포넌트를 생성할 수 있고, 이것은 직류(DC) 또는 이와 유사한 신호일 수 있다. 이러한 스펙트럼 컴포넌트의 영향은 제로 IF에서 원하는 신호에 DC 오프셋을 발생시킬 수 있으며, 이는 신호 포화 또는 전술한 바와 같이 잡음 지수에 의해 표시되는 바와 같은 시스템의 잡음 성능에 대한 상당한 저하를 야기할 수 있다.

선형성 및 잡음 지수의 개념은 RF 신호 설계 분야의 당업자들에게 잘 알려져 있다. 2차 및/또는 3차 비선형성은 통상적으로 2차 및 3차 인터셉트 포인트(IP2 및 IP3)에 의해 표시된다. 잡음 지수(NF)는 RF 수신기의 컴포넌트에 의해 야기된 신호대 잡음비(SNR)의 저하에 대한 측정치이다. 잡음 지수는 표준 잡음 온도 T₀(통상적으로 290 켈빈 온도)에서, 입력 종단의 RF 수신기의 출력 잡음 전력 대 열 잡음에 기여가능한 부분의 비율이다. 따라서, 잡음 지수는 실제 출력 잡음 대 RF 수신기가 잡음을 유도하지 않은 경우에 남아 있을 잡음의 비율이다.

국부 발진기 신호의 듀티 사이클은 RF 수신기의 잡음 지수 및 선형성(예컨대, IP2)에 영향을 준다. 통상적으로, RF 수신기의 IP2 교정(calibration)은 RF 수신기의 선형성을 개선하기 위해 테스트 장비를 사용하여 제조 환경에서 믹서 바이어스 전압을 조정함으로써 수행된다.

통상적인 접근 방법의 추가적인 한계와 단점은 그러한 시스템과 본 발명의 일부 실시예와의 비교를 통해 RF 수신기 설계 분야의 당업자에게 명백해질 것이며, 이것은 도면을 참조하여 본 출원의 나머지 부분에서 제안될 것이다.

본 발명의 일 실시예에 따라, 국부 발진기(LO) 모듈은 국부 발진기 및 피드백 회로를 포함한다. 상기 국부 발진기는, 서플라이 전압에서 바이어스(bias)되고, 듀티 사이클을 갖는 국부 발진기 신호를 생성한다. 상기 피드백 회로는 상기 국부 발진기 신호의 전압 레벨을 나타내는 제1 전압 신호와 상기 국부 발진기 신호에 대한 요구되는(desired) 듀티 사이클에 대응하는 서플라이 전압의 일부의 전압 레벨을 나타내는 제2 전압 신호 간의 차이에 응답하여 상기 국부 발진기 신호의 듀티 사이클의 절대 조정(absolute adjustment)을 수행한다.

본 발명의 다른 양상들에 따라, 본 발명은 장치, 방법, 시스템 및 컴퓨터 판독가능 메모리를 사용한다.

본 발명의 이러한 그리고 다른 양상들은 첨부되는 도면들 및 아래의 상세한 설명으로부터 명백해질 것이다.

본 발명의 양상들은 예시적으로 설명되고 첨부되는 도면들로 한정되지 않으며, 도면에서 유사한 참조 번호들은 해당 엘리먼트들을 나타낸다.
도 1은 본 발명의 일 실시예에 따라, 무선 주파수(RF) 트랜시버의 블록도를 나타낸다.
도 2는 본 발명의 일 실시예에 따라, 도 1에 도시된 RF 트랜시버에서 사용될 수 있는 국부 발진기(LO) 모듈의 블록도의 제1예를 나타낸다.
도 3은 본 발명의 일 실시예에 따라, 도 1에 도시된 RF 트랜시버에서 사용될 수 있는 국부 발진기(LO) 모듈의 블록도의 제2예를 나타낸다.
도 4는 본 발명의 일 실시예에 따라, 도 2 또는 도 3에 도시된 제1 또는 제2 국부 발진기(LO) 모듈과 함께 사용될 수 있는 국부 발진기 신호의 펄스 폭을 조정하는 방법을 나타낸다.

이하의 설명 및 도면은 본 발명의 실시예들을 설명하며, 본 발명을 제한하는 것으로 해석되어서는 안된다. 다양한 구체적인 사항들이 본 발명의 완전한 이해를 제공하기 위해 설명된다. 그러나, 어떤 경우에, 공지되었거나 통상적인 구체적인 사항들은 본 발명에 대한 설명을 모호하지 않게 하기 위해 설명되지 않는다. 본 출원의 일 실시예에 대한 참조는 반드시 동일한 실시예에 대한 것이 아니며, 그러한 참조는 하나 이상의 실시예들을 포함할 수 있다.

도 1은 본 발명의 일 실시예에 따른 무선 주파수(RF) 트랜시버(100)의 블록도를 나타낸다. RF 트랜시버(100)는 안테나(102), 수신기 모듈(104), 전송기 모듈(106), 안테나 스위치 모듈(108), 국부 발진기(LO) 모듈(110), 및 메모리(112)를 포함한다. 실제로는, 모든 RF 트랜시버 구성이 도 1에 도시된 모든 엘리먼트를 갖는 것은 아니며, 도 1에 도시된 RF 트랜시버(100)가 다른 RF 트랜시버 설계들의 복잡성을 전달하지도 않는다.

수신기 모듈(104)은 수신기 필터 모듈(114), 저잡음 증폭기(LNA)(116), 주파수 다운-컨버전 모듈(118), 필터링 및 이득 모듈(120), 아날로그 대 디지털 컨버터(ADC)(122), 디지털 수신기 프로세싱 모듈(124) 및 데이터 출력 모듈(126)을 더 포함한다. 수신기 모듈(104)에서, ADC(122)의 출력에는 디지털 수신 포매팅된 데이터가 제공되고, 이것은 디지털 RF 트랜시버 설계의 기술 분야의 당업자들에게 공지되어 있는 사항이다.

전송기 모듈(106)은 데이터 입력 모듈(128), 디지털 전송기 프로세싱 모듈(130), 디지털 대 아날로그 컨버터(DAC)(132), 필터링 및 이득 모듈(134), 주파수 업-컨버전 모듈(136), 전력 증폭기(PA)(138), 및 송신기 필터 모듈(140)을 더 포함한다. 전송기 모듈(106)에서, DAC(132)의 입력에는 디지털 전송 포매팅된 데이터가 제공되고, 이것은 디지털 RF 트랜시버 설계의 기술분야의 당업자들에게 공지되어 있는 사항이다.

안테나 스위치 모듈(108)은 단일 안테나(102)가 수신기 모듈(104) 및 전송기 모듈(106) 간에 스위칭하도록 한다. 선택적으로, 안테나(150) 및 안테나(152)는 수신기 모듈(104) 및 전송기 모듈(106)에 각각 직접 연결될 수 있고, 그에 따라 단일 안테나(102) 및 안테나 스위치 모듈(108)이 삭제되도록 허용하며, 이것은 RF 트랜시버 설계의 기술분야의 당업자들에게 공지되어 있는 사항이다.

LO 모듈(110)은 수신기 모듈(104) 및 전송기 모듈(106)에 대한 하나 이상의 LO 신호들을 생성하고, Rx LO 신호(142) 및 Tx LO 신호(144)를 각각 생성하기 위한 Rx LO 모듈 및 Tx LO 모듈을 포함한다.

수신기 모듈(104), 전송기 모듈(106) 및 LO 모듈(110) 각각은 동위상("I") 및 직교 위상("Q") 신호들의 하나 이상의 쌍을 프로세싱, 제공 또는 생성하고, 이것은 RF 트랜시버 설계의 기술분야의 당업자들에게 공지되어 있는 사항이다.

메모리(112)는 수신기 모듈(104) 및 전송기 모듈(106)에 의해 사용될 저장된 명령어 및/또는 데이터의 소스 및/또는 목적지를 제공하며, 이는 RF 트랜시버 설계 분야의 당업자에게 공지된 사항이다.

RF 트랜시버(100)에 도시된 각 개별 엘리먼트 또는 블록 및 RF 트랜시버(100)의 그러한 엘리먼트들 또는 블록들 간의 상호 연결들의 설계, 기능 및/또는 목적은 RF 트랜시버 설계의 기술 분야의 당업자들에게 공지되어 있는 사항이다.

본 발명의 실시예들은 LO 모듈(110)에 관한 것이고, 구체적으로, 수신기 모듈(104)에 의해 사용되는 LO 모듈(110)에 의해 생성된 LO 신호(Rx LO)(142)에 관한 것이다.

일반적으로, LO 모듈(110)은 수신기 모듈(104)에서 수신 및 검출되는 신호의 주파수에 근접한 주파수의 신호를 생성한다. 통상적으로, 주파수 다운-컨버전 모듈(118)에 있는 하나 이상의 믹서들은 LO 모듈(110)에 의해 생성된 LO 신호(Rx LO)를 LNA(116)의 출력에 존재하는 수신된 신호와 혼합하고, 통상적으로 주파수 다운-컨버전 모듈(118)의 출력에서 하나 이상의 믹스된 신호들을 제공한다.

RF 트랜시버(100)는 위성항법 시스템(GNSS:Global Navigation Satellite System)(미도시), 셀룰러 시스템(미도시), 일반전화 시스템(미도시)과 같은 통신 시스템에서 사용될 수 있으며, 이는 RF 트랜시버 및 통신 시스템의 설계 기술 분야의 당업자들에게 공지되어 있는 사항이다. 상기 통신 시스템은 이동국에 대한 무선 통신을 제공하고, 셀룰러, 고정 무선, PCS 또는 위성 통신 시스템에 한정되지 않는다.

셀룰러 시스템은 통상적으로 다수의 셀룰러 기지국("기지국" 또는 "BS")(미도시), 이동전화 교환국(MSC)(미도시), 및 위치 서버(미도시)를 포함하고, 상기 위치 서버는 위치 결정 엔티티(PDE)라고 불릴 수도 있다. 셀룰러 시스템은 예컨대, CDMA, TDMA, FDMA 또는 GSM 또는 이들의 조합과 같은 임의의 표준 또는 프로토콜에 따라 다수의 액세스 통신을 제공한다. RF 트랜시버(100)는 셀룰러 시스템의 기지국에서 사용될 수 있다.

RF 트랜시버(100)는 셀룰러 이동국("mobile station" 또는 "MS")으로 또는 에서 사용될 수 있다. 전송기 모듈(106)은 통신 신호를 BS 수신기(미도시)로 전송한다. 수신기 모듈(104)은 BS 전송기(미도시)로부터 통신 신호를 수신한다.

이동국은 고정될 수도 있고(즉, 고정식), 및/또는 이동될 수도 있다(즉, 이동식). 이동국은 다양한 형태로 구현될 수 있으며, 이것은 비제한적으로, 개인용 컴퓨터(PC), 랩탑 컴퓨터, 워크 스테이션, 미니컴퓨터, 메인프레임, 수퍼컴퓨터, 네트워크 기반 장치, 데이터 프로세서, PDA, 스마트 카드, 셀룰러 전화기, 페이저, 및 손목 시계 중 하나 이상으로 구현될 수 있다.

도 2는 본 발명의 일 실시예에 따라, 도 1에 도시된 RF 트랜시버에서 사용될 수 있는 국부 발진기(LO) 모듈(200)의 블록도의 제1예를 나타낸다. LO 모듈(200)은 전압 제어 발진기(VCO)(201), 분배기(divider)(202), 국부 발진기(LO) 버퍼(204), 저역 통과 필터(206), 저항 래더(ladder) 네트워크(208), 아날로그 대 디지털 컨버터(ADC)(210), 프로세서(212), 정보 소스(214), 시리얼 버스 인터페이스(SBI)(216), 디지털 대 아날로그 컨버터(DAC)(218) 및 제어 디바이스(221,223,225,227)를 포함한다.

VCO는 각각 VCO_P(252) 및 VCO_N(254)로 표시되어 있는 양 및 음의 VCO 신호를 생성하고, 이는 VCO 구성의 기술 분야의 당업자들에게 공지되어 있는 사항이다.

분배기는 분배기 구성의 기술 분야의 당업자들에게 공지되어 있는 바와 같이, 양 및 음의 VCO 신호들(252 및 254)을 분배한다. 분배기는 임의의 개수로, 예컨대 2로 분배할 수 있으며, 임의의 듀티 사이클, 예컨대, 25% 듀티 사이클을 가질 수 있고, 그에 따라 IP_25(256), IN_25(258), QP_25(260), QN_25(262)로 표시된 바와 같은 4개의 분배 신호들을 생성한다.

LO 버퍼(204)는 버퍼(222,224,226 및 228)를 더 포함한다. 4개의 LO 버퍼들(222,224,226,228)은 IP_25(256), IN_25(258), QP_25(260), QN_25(262)로 각각 표시된 4개의 분배 신호들을 수신 및 버퍼링하여, IP_OUT(264), IN_OUT(266), QP_OUT(268), QN_OUT(270)으로 표시된 바와 같은 4개의 LO 출력 신호들을 생성한다. LO 버퍼의 수는 통상적으로 분배기(202)로부터 수신된 분배기 신호들의 수에 해당하고, 여기서 각 버퍼는 하나의 분배 신호를 수신 및 버퍼링하고, 이것은 도 2의 실시예에서는 4가 된다. 4개의 LO 출력 신호들, 즉 IP_OUT(264), IN_OUT(266), QP_OUT(268), QN_OUT(270)으로 표시된 신호들은 함께 일반적으로 도 1의 RF 트랜시버(100)에 도시된 LO 신호, Rx LO(142)를 나타내고, 주파수 다운 컨버전 모듈(118)과 함께 동작하고, 이것은 RF 트랜시버 설계의 기술분야의 당업자들에게 공지된 사항이다.

4개의 LO 버퍼들(222,224,226,228) 각각은 또한 4개의 LO 버퍼들 각각에 대한 바이어스 전압을 제공하기 위해 로컬 전압 서플라이(VDD_local)(272)을 수신한다. 로컬 전압 서플라이(VDD_local)(272)는 LO 모듈(200)에 로컬인 서플라이 전압이고, 통상적으로 RF 트랜시버(100)의 다른 기능에는 로컬이지 않으며, LO 모듈(200)에 최상의 효과를 제공한다. 일 실시예에서, 로컬 전압 서플라이(VDD_local)(272)는 1.3V±5%이고, 이것은 1.25V 내지 1.35V의 전압 범위를 포함한다.

4개의 LO 버퍼들(222,224,226,228)은 또한 이하에서 추가 설명될 바와 같이, 4개의 LO 버퍼들(222,224,226,228)을 제어하기 위한 제어 신호들(CS1, CS2, CS3, CS4)도 수신한다. 본 발명의 일 실시예에 따라, IP_OUT(264), IN_OUT(266), QP_OUT(268), QN_OUT(270)으로 표시된 4개의 LO 출력 신호 각각의 펄스폭은, 이하에서 추가 설명될 바와 같이, 제어 신호(CS1, CS2, CS3, CS4)의 제어 신호 수신에 응답하여 조정된다.

저역 통과 필터(206)는 또한 커패시터(238)와 결합하여 개별적으로 사용될 때, 저항기(230,232,234,236)를 포함하고, 이는 필터 설계 기술 분야의 당업자에게 개별적으로 공지되어 있는 사항이다. 저항기(230) 및 커패시터(238)에 의해 표시된 저역 통과 필터는 QN_OUT(270)으로 표시된 버퍼 출력 신호의 평균 전압 레벨을 결정한다. 저항기(232) 및 커패시터(238)에 의해 표시된 저역 통과 필터는 QP_OUT(268)으로 표시된 버퍼 출력 신호의 평균 전압 레벨을 결정한다. 저항기(234) 및 커패시터(238)에 의해 표시된 저역 통과 필터는 IN_OUT(266)으로 표시된 버퍼 출력 신호의 평균 전압 레벨을 결정한다. 저항기(236) 및 커패시터(238)에 의해 표시된 저역 통과 필터는 IP_OUT(264)으로 표시된 버퍼 출력 신호의 평균 전압 레벨을 결정한다. 각 버퍼 출력 신호의 전압 레벨은 한 주기 동안에 하이 및 로우인 신호의 평균이다. 예를 들어, 25% 듀티 사이클을 갖는 LO 신호에 대해, 시간 주기의 25%에 대해서는 하이(예컨대, 1.3V)이고, 시간 주기의 75%에 대해서는 로우(예컨대, 0V)이다. 따라서, 이 실시예에서, 각 버퍼 출력 신호에 대한 평균 전압 레벨은 약 0.325V(즉, 1.3V x .25)이다.

저역 통과 필터(206)의 출력은 공통 모드 전압(VCM) 신호(276)이고, 4개의 저항기(230,232,234,236) 각각이 커패시터(238) 상의 동일한 단말에 연결되어 있기 때문에, 이것은 4개의 저역 통과 필터들의 평균 전압 레벨들 모두의 평균 전압 레벨을 나타낸다. 즉, VCM 신호(276)는 IP_OUT(264), IN_OUT(266), QP_OUT(268), QN_OUT(270)으로 표시된 4개의 LO 출력 신호의 평균 전압 레벨을 합산하여 4로 나눈 평균 전압 레벨이다. 이상적인 조건하에서, 로컬 전압 서플라이(VDD_local)(272)가 1.3V±5%, 즉 1.25V 내지 1.35V인 경우에, VCM 신호(276)는 LO 출력 신호의 듀티 사이클이 25 퍼센트(25%)일 때, 약 0.325V(즉, 1.3V 나누기 4)일 수 있다. 그러나, 조건들은 통상적으로 이상적이 아니기 때문에, 이 실시예에서, VCM 신호(276)는 예컨대, 0.3125V 및 0.3375V 사이에서 변화할 수 있다. 저역 통과 필터(206) 대신에, LO 출력 신호의 전압 레벨을 결정하는 다른 회로 또는 방법이 사용될 수 있다.

저항기 래더 네트워크(208)는 저항기(240,242,244,246)를 더 포함한다. 저항기 래더 네트워크(208)의 상부는 로컬 전압 서플라이(VDD_local)(272)에 연결되고, 로컬 전압 서플라이(VDD_local)(272)는 4개의 LO 버퍼(222,224,227,228) 각각에 바이어스 전압을 제공한다. 저항기 래더 네트워크(208)의 하부는 접지 전위에 연결된다. 로컬 기준 전압 서플라이 신호(VREF_local)(274)는 저항기(244,246) 사이에서 저항기 래더 네트워크(208)에 대해 탭 오프된다. 도 2에 도시된 저항기 래더 네트워크(208)의 예에서, 저항기(240,242,244,246) 각각은 실질적으로 동일한 저항값을 갖는다. 이 실시예에서, 25% 듀티 사이클을 갖는 LO 신호에 대해, 로컬 기준 전압 서플라이 신호(VREF_local)(274)는 로컬 전압 서플라이(VDD_local)(272)의 약 4분의 1을 나타낸다. 이상적인 조건하에서, 로컬 전압 서플라이(VDD_local)(272)는 1.3V±5%, 즉 1.25V 내지 1.35V인 경우에, 로컬 기준 전압 서플라이 신호(VREF_local)(274)는 약 0.325V(즉, 1.3V 나누기 4)일 수 있다. 다른 실시예에서, 50% 듀티 사이클을 갖는 LO 신호에 대해, VREF_local(274)가 저항기(242,244) 사이에서 저항기 래더 네트워크(208)에 대해 탭오프되면, VREF_local(27)은 로컬 전압 서플라이(VDD_local)(272)의 약 절반을 나타낸다. 따라서, 로컬 전압 서플라이(272)의 일부의 결정된 전압 레벨은 국부 발진기 신호의 바람직한 듀티 사이클에 해당한다. 저항기 래더 네트워크(208) 대신에 로컬 기준 전압 서플라이 신호(VREF_local)(274)의 일부를 결정하는 다른 회로 또는 방법이 사용될 수 있다.

ADC(210)는 VCM 신호(276) 및 로컬 기준 전압 서플라이 신호(VREF_local)(274)를 수신하고, 디지털 전압 신호(278)를 생성한다. ADC(210)는 ADC(210)가 LO 모듈(200) 및/또는 RF 트랜시버(100)에서 하나 이상의 목적을 위한 ADC 기능들을 수행할 때, 하우스키핑(housekeeping) ADC 또는 HKADC로 참조될 수 있다. 일 실시예에서, ADC(210)는 VCM 신호(276) 및 로컬 기준 전압 서플라이 신호(VREF_local)(274)를 아날로그 신호에서 디지털 신호로 변환하기 위해 10 비트를 사용할 수 있다. 일 실시예에서, ADC(210)는 디지털 선택 신호(286)에 응답하여 VCM 신호(276) 또는 로컬 기준 전압 서플라이 신호(VREF_local)(274)를 선택적으로 수신하기 위한 스위칭 기능을 사용할 수 있다. VCM 신호(276) 및 로컬 기준 전압 서플라이 신호(VREF_local)(274)를 변환, 그들 간의 스위칭 또는 제공하기 위한 회로 또는 방법들이 사용될 수 있다.

프로세서(212)는 VCM 신호(276) 및 로컬 기준 전압 서플라이 신호(VREF_local)(274) 각각을 수신한다. 프로세서(212)는 VCM 신호(276) 및 로컬 기준 전압 서플라이 신호(VREF_local)(274)를 비교한다. 프로세서(212)는 ADC(210)로부터 한번에 하나씩 수신되는 경우에는, 메모리에 수신된 VCM 신호(276) 및 수신된 로컬 기준 전압 서플라이 신호(VREF_local)(274)를 저장하고, 또는 예컨대 2개의 별개 ADC로부터 수신되는 경우에는, 메모리에 저장하지 않고 수신된 VCM 신호(276) 및 수신된 로컬 기준 전압 서플라이 신호(VREF_local)(274)를 비교할 수 있다.

프로세서(212)는 VCM 신호(276)와 로컬 기준 전압 서플라이 신호(VREF_local)(274) 간에 차가 있는 경우에는 그 차를 결정한다. 본 실시예에서, 4개의 LO 버퍼 출력 신호(264,266,268,270) 각각과 모든 4개의 버퍼 출력 신호(264,266,268,270)의 평균 전압 레벨은 로컬 전압 서플라이(VDD_local)272)의 4분의 1이어야 하기 때문에, 이상적인 조건 하에서, VCM 신호(276) 및 로컬 기준 전압 서플라이 신호(VREF_local)(274)는 동일하여야 한다. 본 실시예에서, LO 신호가 25% 듀티 사이클을 가질 때, VCM 신호(276)가 로컬 전압 서플라이(VDD_local)(272)의 4분의 1이어야 하기 때문에, 그러한 경우에 해당한다. 다른 실시예에서, LO 신호가 50% 듀티 사이클을 가질 때, VCM 신호(276)는 로컬 전압 서플라이(VDD_local)(272)의 2분의 1이어야 한다.

그러나, 4개의 LO 버퍼 신호(264,266,268,270) 중 하나 이상의 펄스폭을 변하게 하여, 4개의 LO 버퍼 출력 신호(264,266,288,270) 중 하나 이상의 해당 듀티 사이클이 변하도록 하는 이상적인 상황이 항상 존재하지는 않는다. 도 1의 Rx LO(142)에 의해 표시된 LO 신호의 듀티 사이클의 그러한 변화는 도 1의 RF 트랜시버(100)에서 잡음 지수 및 선형성과 같은 성능 파라미터에 악영향을 가질 수 있다. 비-이상(non-ideal) 조건 하에서, LO 신호의 듀티 사이클의 지능적이고 정확한 제어, 예컨대 집적 회로 프로세서, 서플라이 전압 범위, 및 온도(즉, PVT)는 RF 트랜시버(100)가 도 1의 RF 트랜시버(100)의 성능 파라미터의 바람직한 균형을 달성할 바람직한 듀티 사이클에서 LO 신호를 동작시키도록 허용할 것이다.

LO 신호의 듀티 사이클의 지능적이고 정확한 제어를 달성하기 위해, 프로세서는 VCM 신호(276) 및 로컬 기준 전압 서플라이 신호(VREF_local)(274) 간에 차이가 존재하는 경우에 그 차를 최소화하기 위해, LO 신호의 펄스폭을 조정(예컨대, 변형, 변경, 쉬프트 등)한다. 즉, 프로세서(212)는 2개의 신호들 간의 전압차를 제로 전압차로 스티어(steer)(예컨대, 지시, 튜닝, 변형 등)하기 위해 LO 신호의 펄스폭을 조정한다. 제로 전압차는 4개의 LO 신호들(264,266,268,270)의 평균 전압 레벨이 로컬 전압 서플라이(VDD_local)(272)의 전압 레벨의 4분의 1(또는 예컨대, 50% 듀티 사이클을 갖는 LO 신호에 대해서는 2분의 1)과 동일함을 나타낼 것이다.

프로세서(212)는 정보 소스(214)로부터 하나 이상의 입력에 응답하여 LO 신호의 펄스폭을 조정한다. 그러한 입력들은 비이상적 조건, 예컨대 집적 회로 프로세스(예컨대, CMOS), 서플라이 전압 범위, 온도, 동작 파라미터(예컨대, 주파수 채널 대역), 성능 파라미터(예컨대, 고속 또는 저속 칩) 등과 같은 조건들을 야기하는 것들을 포함할 수 있다. 그러한 입력들은 정적으로 또는 동적으로 결정될 수 있다. 정적 입력은, 연구실의 다수의 집적 회로들의, 예컨대 데이터 측정치, 결정치 또는 그 요약을 포함할 수 있고, 상기 값들은 도 1에 도시된 RF 트랜시버(100)의 메모리(112), 수신기 모듈(104) 또는 LO 모듈(110)에 저장된다. 즉, 정적 입력들은 RF 트랜시버(100)가 제조되기 전에 결정된다. 동적 입력들은 예컨대, RF 트랜시버(100), 수신기 모듈(104) 또는 LO 모듈이 제조되어 동작한 이후에 결정된 데이터 측정치를 포함할 수 있다. 동적 입력들은 예컨대 실시간, 주기적과 같은 임의의 시간, 입력값이 변화할 때, 주파수 대역을 변화할 때, 파워 업 등과 같은 특정 동작 시간에 결정될 수 있다.

프로세서(212)는 소프트웨어(예컨대, 메모리에 저장된 프로그램가능한 명령어들)의 이진 검색 알고리즘(예컨대, 프로세스 또는 방법)을 사용하여 조정을 수행한다. 이진 검색 알고리즘은 소프트웨어 조정 기술 분야의 당업자들에게 공지되어 있고, 데이터 세트의 중간에서 시작하는 단계와, 예컨대 5개 내지 6개의 단계들로 적절한 결정이 내려질 때까지(예컨대, 128 비트 데이터 세트, 64,32,16,8,4,2에 대해), 절반을 업 또는 다운할지를 결정하는 단계와, 4분의 1을 업 또는 다운할지를 결정하는 단계와, 8분의 1을 업 또는 다운할지를 결정하는 단계를 포함한다. 이진 검색 알고리즘은 빠른 결정이 내려지도록 한다는 점에서 유리하다. 이진 검색 알고리즘 대신에 조정을 수행하기 위한 다른 회로 또는 방법이 사용될 수 있다.

SBI(216)는 레지스터1(248) 및 레지스터2(250)를 포함하는 다수의 레지스터들을 더 포함한다. 프로세서(212)는 예컨대, 명령어 형태로 SBI(216)에 펄스폭 조정을 제공한다. 프로세서(212)는 또한 예컨대, 전술한 디지털 선택 신호(286)를 제어하기 위한 명령어(282)를 SBI(216)에 제공한다. SBI(216)는 ADC(210)의 펄스폭 조정을 위한 명령어들을 수신하고, 레지스터1(248) 및 레지스터2(250)를 각각 제어하여 디지털 조정 신호(284) 및 디지털 선택 신호(286)를 각각 제공한다. SBI의 동작 및 구성은 개별적으로 인터페이스 통신 기술 분야의 당업자들에게 공지되어 있다. SBI(216) 대신에, 디지털 조정 신호(284) 및 디지털 선택 신호(286)를 제공하기 위한 다른 회로 또는 방법이 사용될 수 있다.

DAC(218)는 디지털 조정 신호(284)를 디지털 신호에서 아날로그 신호로 변환하여 아날로그 전압 신호(288)를 제공한다. 일 실시예에서, DAC(218)는 6개의 비트를 가질 수 있다. 아날로그 전압 신호(288)는 국부 발진기 버퍼(222,224,226,228)의 아날로그 또는 연속 피드백 제어를 제공한다.

예컨대, N타입 필드 효과 트랜지스터(FET) 또는 P타입 FET로 표시된 제어 디바이스(221,223,225,227) 각각은 동일한 아날로그 전압 신호(288)를 수신하고, 각각 제어 신호(CS1,CS2,CS3,CS4)를 제공한다. 아날로그 전압 신호(288)는 각 버퍼(222,224,226,228)를 통해 또한, 각각의 해당 제어 디바이스(221,223,225,227)를 통해 로컬 전압 서플라이(272)로부터 접지 전압 전위(제어 디바이스 내부에는 미도시)로 누수된 전류의 양을 조정한다. 각 버퍼(222,224,226,228)를 통한 전류를 변경하면 4개의 LO 버퍼(222,224,226,228) 각각의 슬루(slew) 레이트가 변화된다. 따라서, 제어 디바이스(221,223,225,227)는 LO 버퍼(222,224,226,228) 각각에 제어 신호(CS1,CS2,CS3,CS4)를 제공하여, 4개의 LO 출력 신호(264,266,268,270) 각각의 슬루 레이트를 조정하게 되고, 이것은 4개의 LO 출력 신호(264,266,268,270) 각각의 펄스폭을 조정하게 된다.

신호의 슬루 레이트는 회로의 임의의 지점에서 신호의 변화의 최대 레이트(예컨대, 신호 펄스의 기울기)를 나타낸다. 슬루 레이트의 한계는 전자 회로에서 비선형 효과를 야기할 수 있다. 4개의 LO 출력 신호들(264,266,268,270) 각각의 펄스폭을 조정함으로써 해당 4개의 LO 출력 신호들(264,266,268,270) 각각의 듀티 사이클의 조정을 가능케할 수 있다. 따라서, 비이상적 조건 하에서, 4개의 LO 출력 신호들(264,266,268,270)의 듀티 사이클의 지능적이고 정확한 제어, 예컨대 집적 회로 프로세스, 서플라이 전압 범위 및 온도(즉, PVT)가 RF 트랜시버(100)가 도 1의 RF 트랜시버(100)의 성능 파라미터(예컨대, 선형성 및 잡음 지수)의 바람직한 균형을 달성하는 바람직한 듀티 사이클에서 4개의 LO 출력 신호들(264,266,268,270)를 동작하도록 한다는 점에서 유리하다. 제어 디바이스(221,223,225,227) 각각 대신에, 제어 신호(CS1,CS2,CS3,CS4)를 제공하기 위한 다른 회로 및 방법이 사용될 수 있다.

또한, 제어 신호(CS1,CS2,CS3,CS4)는 4개의 LO 출력 신호(264,266,268,270) 각각의 펄스폭을 조정하기 위해, 피드백 루프에서 직접 또는 간접적으로 인가될 수 있다. 제어 신호(CS1,CS2,CS3,CS4)는 LO 버퍼(222,224,226,228)에 각각 인가되어 4개의 LO 출력 신호(264,266,268,270) 각각의 펄스폭을 직접 조정한다. 제어 신호(CS1,CS2,CS3,CS4)는 분배기(202)와 같은 피드백 루프의 다른 지점 또는 LO 모듈(200)의 입력 버퍼에 인가됨으로써, 4개의 LO 출력 신호(264,266,268,270) 각각의 펄스폭을 간접적으로 조정한다.

LO 모듈(200)에서, 명령어(282), 디지털 조정 신호(284), 아날로그 전압 신호(288) 및 전압 신호(CS1,CS2,CS3,CS4) 각각은 서로 다른 신호 형태로, 프로세서(212)에 의해 결정된 펄스폭 조정을 나타낸다. 따라서, 이들 신호들 중 임의의 것(또는 다른 중간 신호들, 미도시)은 Rx LO 신호(142)의 듀티 사이클을 조정하기 위한 피드백을 제공하는데 사용될 수 있다. 일반적으로, 이 신호들은 디지털 형태(예컨대, 명령어들(282), 디지털 조정 신호(284))로, 또는 아날로그 형태(예컨대, 아날로그 전압 신호(288), 및 제어 신호(CS1,CS2,CS3,CS4))로 표현된다. 도 2 및 도 3에 도시된 실시예에서, 피드백 신호는 LO 버퍼(204)에 인가되기 위해 디지털 형태에서 아날로그 형태로 변환된다. 도 2 및 도 3에 사용될 수 있는 다른 실시예에서, 피드백 신호는 LO 버퍼(204)에 인가되기 위한 디지털 형태로 남아 있을 수 있다. 이 경우에, 아날로그 전압 신호(288)가 더 이상 필요없기 때문에, DAC(218)는 제거되고, 제어 디바이스(221,223,225,227)는 아날로그 신호 보다는 디지털 신호를 수신하도록 구성된다. 예를 들어, 제어 디바이스(221,223,225,227)는 이진 가중된 제어 디바이스이거나, 아니면 6 비트(예컨대, 1x,2x,4x,8x,16x,32x)를 갖는 이진 뱅크로 불릴 수 있다. 제어 디바이스의 비트수는 수신된 디지털 신호에 응답하여 제어 신호(CS1,CS2,CS3,CS4)의 해상도를 결정한다. 상기 해상도는 피드백 프로세스 중에 Rx LO 신호의 듀티 사이클의 파인 튜닝(fine tuning)(즉, 상대적으로 작거나 큰 조정)에 해당한다.

전술한 바와 같이, 저역 통과 필터(206)는 4개의 출력 신호들(264,266,268,270)의 평균을 나타내는 VCM 신호(276)를 제공하고, 저항기 래더 네트워크(208)는 로컬 전압 서플라이(272)의 일부를 나타내는 로컬 기준 전압 서플라이(274)를 제공한다. 도 1의 LO 모듈(200)의 피드백 제어 루프는 하나의 평균 신호(276)가 상대적으로 정확한 신호(274)와 비교되고, 제어 신호(CS1,CS2,CS3,CS4)는 4개의 LO 출력 신호(264,266,268,270) 각각의 펄스폭을 조정한다는 점에서 상대적으로 단순하다.

평균 신호(276)가 4개의 LO 출력 신호(264,266,268,270) 각각의 펄스폭을 조정하기 위해 상대적으로 정확한 신호(274)와 비교되어 제어 신호(CS1,CS2,CS3,CS4)를 생성한다는 점을 고려하면, 그러한 피드백 제어 루프는, 간략화되어 있지만, 4개의 LO 출력 신호들(264,266,268,270) 각각에 대해 정확하지 않을 수 있다. 예를 들어, 4개의 출력 신호(264,266,268,270) 중 하나는 VCM 신호(276)의 평균 전압 레벨보다 높거나, 낮거나 또는 동일했을 수 있다. 이 경우에, 제어 신호들(CS1,CS2,CS3,CS4) 각각에 대한 하나의 아날로그 전압 신호(288)는 4개의 LO 출력 신호(264,266,268,270)의 펄스폭을 너무 많이 또는 너무 적게 조정할 수 있다. 도 2에 간략화된 구성이 일부 또는 대부분의 구성에 대해 허용가능하다 할지라도, 일부 구성은 4개의 LO 출력 신호들(264,266,268,270) 각각의 펄스폭의 개별 조정이 필요하거나, 개별 조정하는 것이 유리할 수 있다.

4개의 LO 출력 신호들(264,266,268,270) 각각의 펄스폭의 개별 조정은, 국부 발진기(LO) 모듈(300)의 블록도의 제2 예로써 도 3에 도시되어 있고, 이것은 본 발명의 일 실시예에 따라 도 1에 도시된 RF 트랜시버에서 사용될 수 있다.

도 3에 도시된 LO 모듈(300)과 도 2에 도시된 LO 모듈(200) 간의 주된 차이점은 도 3의 저역 통과 필터(206)가 4개의 LO 출력 신호들의 4개의 개별 평균 전압 레벨 측정치를 제공하는 4개의 개별 저역 통과 필터들을 포함한다는 것이다. 예를 들어, 저역 통과 필터(206)는 필터 설계 기술 분야의 당업자에게 공지된 바와 같이, 4개의 개별 저역 통과 필터를 제공하기 위해, 커패시터(302,304,306,308)와 결합하여 사용되는 저항기(230,232,234,236)를 포함한다. 저항기(230) 및 커패시터(302)에 의해 표시된 저역 통과 필터는 QN_OUT(270)에 의해 표시된 버퍼 출력 신호의 제1 평균 전압 레벨을 결정한다. 저항기(232) 및 커패시터(304)에 의해 표시된 저역 통과 필터는 QP_OUT(268)에 의해 표시된 버퍼 출력 신호의 제2 평균 전압 레벨을 결정한다. 저항기(234) 및 커패시터(306)에 의해 표시된 저역 통과 필터는 IN_OUT(266)에 의해 표시된 버퍼 출력 신호의 제3 평균 전압 레벨을 결정한다. 저항기(236) 및 커패시터(308)에 의해 표시된 저역 통과 필터는 IP_OUT(264)에 의해 표시된 버퍼 출력 신호의 제4 평균 전압 레벨을 결정한다.

저역 통과 필터(206)의 4개의 출력은 4개의 각 LO 출력 신호(264,266,268,270)의 제1,제2,제3 및 제4 평균 전압 레벨을 나타내는 공통 모드 전압(VCM) 신호(310,312,314,316)이다. 4개의 개별 저역 통과 필터(206) 대신에 LO 출력 신호의 4개의 개별 평균 전압 레벨을 결정하기 위해 다른 회로 및 방법이 사용될 수 있다.

도 3에 도시된 LO 모듈(300)과 도 2에 도시된 LO 모듈(200) 간의 부수적인 차이점은 도 3에 구체적으로 도시되어 있지 않지만, 4개의 VCM 신호(310,312,314,316)를 수용하여 4개의 개별 아날로그 전압 신호(AVS4,AVS3,AVS2,AVS1)를 각각 생성할 수 있는 ADC(210), 프로세서(212), SBI(216), DAC(218) 및 제어 디바이스(221,223,225,227)를 포함한다.

도 3의 일반적인 프로세스는 4개의 VCM 신호 각각에 대한 전압 차 신호를 결정하여 4개의 LO 출력 신호(264,266,268,270) 각각에 대한 해당 펄스폭 조정을 결정하기 위해, 프로세서가 4개의 VCM 신호 각각을 하나의 로컬 기준 서플라이 전압 신호(274)와 비교한다는 점에서 도 2에 설명된 것과 유사하다.

DAC(218)(예컨대, 4개의 DAC 또는 하나의 DAC 더하기 4개의 델타 DAC)는 4개의 LO 버퍼(222,224,226,228)에 4개의 개별 및 독립된 제어 신호들(CS1-CS4)을 제공하기 위해, 4개의 제어 디바이스(221,223,225,227)에 대해 4개의 아날로그 전압 신호들(AVS1-AVS4)을 생성한다. 4개의 LO 버퍼들(222,224,226,228)의 개별 제어는 4개의 해당 LO 출력 신호(264,266,268,270)의 개별 제어를 가능케한다. 4개의 해당 LO 출력 신호(264,266,268,270)의 개별 제어는 4개의 해당 LO 출력 신호들(264,266,268,270) 각각의 듀티 사이클을 조정하기 위해 4개의 해당 LO 출력 신호들(264,266,268,270) 각각의 펄스폭의 개별 제어를 가능케 한다. 즉, 하나의 LO 신호가 그 펄스폭을 위로 조정시킬 수 있고, 다른 LO 신호가 그 펄스폭을 아래로 조정시킬 수도 있고, 조정시키지 않을 수도 있다.

독립적인 LO 신호 펄스폭 조정이 유리한 경우의 일 실시예는 도 1에 도시된 수신기 모듈(104)의 제2 인터셉트 지점(IP2)의 교정을 포함한다. 수신기 모듈(104)에서의 IP2 성능은 통상적으로 I 및 Q 차동(differential) LO 출력 신호들의 듀티 사이클에서의 스큐(skew) 및 불균형에 강력하게 의존한다(즉, 스큐 및 불균형 때문에 성능저하된다). LO 출력 신호(264,266,268,270)의 펄스폭을 독립적으로 조정하는 기능은 도 1에 도시된 주파수 다운-컨버전 모듈(118)에서 RF 트랜시버(100) 외부의 시간 소모적 테스트 장비를 사용하여 믹서 바이어스 전압을 조정함으로써 수행된 통상적인 IP2 교정의 제거 또는 감소를 가능케하고, 예컨대, RFIC 또는 이동국에서 "온 더 플라이(on the fly)"(즉, 본 명세서에서는 실시간, 주기적 등으로)로 IP2 교정을 수행한다는 점에서 유리하다. 그러한 조정은 공학 연구실에서, RFIC 제조 또는 생산 중에, 최종 제품(예컨대 이동국)에 인스톨된 후에, 최종 제품이 필드에서 판매된 후에, 또는 최종 제품의 사용 중에 수행될 수 있다. 즉, LO 출력 신호(264,266,268,270)의 펄스폭의 개별적인 조정이 수신기 모듈(104)의 동작 중에 IP2 교정을 가능케한다는 점에서 유리하다.

도 2를 참조하여 전술한 바와 같이, 제어 신호(CS1,CS2,CS3,CS4)는 도 2 및 도 3에 도시된 아날로그 형태이거나 또는 디지털 형태일 수 있다. 도 3의 디지털 구현에 대해, DAC(218)는 삭제되고, 제어 디바이스(221,223,225,227)는 도 2에 대해 설명된 바와 같이 디지털 신호를 수신하도록 구성된다. 따라서, 도 3에서, 4개의 디지털 조정 신호(284)(개별적이라기 보다는 집합적으로 도시됨)는 LO 신호들(264,266,268,270) 각각의 듀티 사이클의 개별 제어를 제공하기 위해, 4개의 제어 디바이스들(221,223,225,227)에 각각 인가되어 LO 버퍼들(222,224,226,228) 각각을 통한 전류의 디지털 및 개별 제어를 제공할 것이다.

LO 모듈(200,300) 각각에서, LO 출력 신호의 듀티 사이클의 조정은 상대적인 조정과 반대로 절대적 조정이다. 즉, LO 출력 신호의 듀티 사이클은 임의의 특정 또는 바람직한 값으로 조정될 수 있고, 에러를 최소화하기 위해 위상 차를 감소시키도록만 조정되지는 않을 수 있다. 그러한 절대 듀티 사이클 조정은 듀티 사이클이 서로 다른, 다양한 특정 환경을 기반으로 조정될 수 있도록 한다는 점에서 유리하다.

도 4는 본 발명의 일 실시예에 따라, 도 2 또는 도 3에 도시된 제1(200) 또는 제2(300) 국부 발진기(LO) 모듈과 함께 사용될 수 있는 국부 발진기 신호(142)의 펄스폭을 조정하기 위한 방법(400)을 나타낸다. 추가적인 간명함을 위해 방법(400)의 하이레벨 단계들이 도 4에 도시되어 있다. 방법(400)의 추가적인 단계들 및 추가적인 설명들은 도 2 및 도 3 및 관련 설명을 참조하여 명시적으로 또는 암시적으로 설명되었다.

블록(401)에서, 방법(400)이 시작된다.

블록(402)에서, 방법(400)은 서플라이 전압(272)에서 바이어스되고, 듀티 사이클을 갖는 국부 발진기 신호(264,266,268,270)를 생성한다.

블록(403)에서, 방법(400)은 국부 발진기 신호(264,266,268,270)의 전압 레벨을 나타내는 제1 전압 신호(276)(또는 310,312,314,316)와, 국부 발진기(200)(또는 300)에 대한 바람직한 듀티 사이클에 해당하는 서플라이 전압(272)의 일부의 전압 레벨을 나타내는 제2 전압 신호 간의 차에 응답하여 국부 발진기 신호(264,266,268,270)의 듀티 사이클의 절대 조정을 수행한다.

블록(404)에서, 방법(400)은 종료된다.

요약하면, LO 모듈의 제1(200) 및 제2(300)의 장점 중 일부는 다음을 포함한다. LO 모듈(200,300)은 집적 회로 프로세스, 전압 서플라이 레벨 및 온도 변화와 같은 비이상적 조건에 대해 4개의 LO 출력 신호들(264,266,268,270)의 듀티 사이클에 걸쳐 정확한 제어를 유지한다. LO 모듈(200,300)은 수신기 모듈(104)에서 잡음 지수 및 선형성 성능 파라미터 간의 바람직한 균형을 달성하기 위해 4개의 LO 출력 신호들(264,266,268,270)의 듀티 사이클의 최적 선택(예컨대 약 25%)을 가능케한다. LO 모듈(200,300)은 RF 트랜시버 구성의 빌트인 셀프 테스트(BIST:built-in-self-test) 특징을 사용하고, 이것은 IC 칩 외부에 시간 소모적 테스트 장비 또는 방법을 요구하지 않는다. BIST는 교정이 "온 더 플라이"로 수행될 수 있도록 한다. LO 모듈(200,300)은 각각 "센싱 및 조정" 폐루프 동작을 사용하기 때문에, LO 모듈(200,300)은 LO 출력 신호들(264,266,268,270)의 듀티 사이클을 계속 모니터링 및 조정할 수 있다.

본 발명의 실시예들이 주파수 다운-컨버전 모듈(118)에서 수신기 모듈(104)에 인가될 LO 모듈(200,300)에 대해 설명되었으나, 이들은 예컨대 주파수 업-컨버전 모듈(136)을 제어하기 위해 전송기 모듈(106)과 함께 사용될 수도 있다.

대안적인 구현들

본 명세서에 포함된 상기 시스템, 엘리먼트, 모듈, 방법 및/또는 프로세스는 하드웨어, 소프트웨어, 또는 그 조합으로 구현될 수 있고, 하나 이상의 프로세서를 포함할 수 있다. 프로세서는 하나의 장치 및/또는 작업을 수행하기 위한 기계로 판독가능한 명령어들의 집합이다. 프로세서는 프로세스를 구현하는 일련의 명령어들을 실행할 수 있는 임의의 장치일 수 있으며, 비제한적으로 컴퓨터, 마이크로프로세서, 콘트롤러, ASIC, 유한 스테이트 머신, DSP 또는 다른 메카니즘을 포함한다. 프로세서는 하드웨어, 펌웨어 및/또는 소프트웨어의 임의의 조합을 포함한다. 프로세서는 실행가능한 어플리케이션 또는 프로시져에 의해 사용될 정보를 계산, 조작, 분석, 변형, 변환 또는 전송함으로써 및/또는 상기 정보를 출력 장치로 라우팅함으로써 저장 및/또는 수신된 정보에 대해 동작한다.

실행가능한 어플리케이션은 예컨대 사용자 명령 또는 입력에 응답하여, 예컨대, 운영 체제, 소프트웨어 어플리케이션 프로그램 또는 다른 정보 처리 시스템을 포함하는 미리 결정된 기능들을 구현하기 위한 기계 코드 또는 기계로 판독가능한 명령어를 포함한다.

실행가능한 프로시져는 하나 이상의 특정 프로세스를 수행하기 위한 코드 세그먼트(예컨대, 기계로 판독가능한 명령어), 서브 루틴 또는 코드의 구분되는 섹션 또는 실행가능한 어플리케이션의 일부이고, 수신된 입력 파라미터들에 대해(또는 수신된 입력 파라미터들에 대한 응답으로) 동작을 수행하는 단계와 결과 출력 파라미터들을 제공하는 단계를 포함한다.

다양한 실시예에서, 본 발명을 구현하기 위해 하드웨어 회로는 소프트웨어 명령어와 조합될 수 있다. 따라서, 상기 기술들은 하드웨어 회로 및 소프트웨어의 임의의 특정 조합 또는 데이터 처리 시스템에 의해 실행되는 명령어에 대한 특정 소스로 한정되지 않는다. 또한, 본 명세서 전체에서, 다양한 기능 및 동작들은 설명을 단순화하기 위해 소프트웨어 코드에 의해 실행되거나 야기되는 것으로 설명된다. 그러나, 당업자는 그러한 표현에 의해 의미하는 것은 상기 기능들이 프로세서의 코드의 실행으로부터 기인한다는 점을 인식할 것이다.

본 명세서로부터 본 발명의 실시예들이 적어도 일부는 소프트웨어로 구현될 수 있음이 명백할 것이다. 따라서, 기계로 판독가능한 매체에 포함된 일련의 명령어들을 실행하는 프로세서에 응답하여, 상기 기술들은 컴퓨터 시스템 또는 다른 데이터 처리 시스템에서 실행될 수 있다.

기계로 판독가능한 매체는 기계(예컨대, 컴퓨터, 네트워크 장치, PDA, 컴퓨터, 데이터 프로세서, 제조 툴, 하나 이상의 프로세서들의 조합을 갖는 임의의 장치 등)에 의해 액세스가능한 형태의 정보를 제공(즉, 저장 및/또는 전송)하는 임의의 메카니즘을 포함한다. 기계로 판독가능한 매체는 소프트웨어 및 데이터를 저장하는데 사용될 수 있고, 상기 소프트웨어 및 데이터는 데이터 처리 시스템에 의해 실행될 때, 상기 시스템이 본 발명의 다양한 방법들을 실행하도록 한다. 이러한 실행가능한 소프트웨어 및/또는 데이터의 일부는 다양한 장소에 저장될 수 있다. 예를 들어, 기계로 판독가능한 매체는 기록가능한/기록불가한 매체(예컨대, ROM, RAM, 자기 디스크 저장 매체, 광학 저장 매체, 플래쉬 메모리 장치, 비휘발성 메모리, 캐쉬, 원격 저장 장치 등) 뿐만 아니라 전기, 광학, 음향 또는 다른 형태의 전파되는 신호들(예컨대, 반송파, 적외선 신호, 디지털 신호 등) 등을 포함한다.

전술한 설명에서, 본 발명은 특정 실시예들을 참조하여 설명되었다. 다양한 실시예들이 이하의 청구범위에 제시된 본 발명의 정신 및 범위를 벗어나지 않고 다양한 변형이 가해질 수 있음이 명백할 것이다. 따라서, 상세한 설명 및 도면들은 제한적 의미가 아니라 설명적인 의미로 간주되어야 한다.

Claims

삭제
삭제
삭제
삭제
국부 발진기(LO:local oscillator) 모듈에 있어서,
서플라이 전압에서 바이어스(bias)되고, 듀티 사이클을 갖는 국부 발진기 신호를 생성하기 위한 국부 발진기; 및
상기 국부 발진기 신호의 전압 레벨을 나타내는 제1 전압 신호와, 상기 국부 발진기 신호에 대한 요구되는(desired) 듀티 사이클에 대응하는 상기 서플라이 전압의 일부의 전압 레벨을 나타내는 제2 전압 신호 간의 차이에 응답하여 상기 국부 발진기 신호의 듀티 사이클의 절대 조정(absolute adjustment)을 수행하기 위한 피드백 회로를 포함하며,
상기 피드백 회로는,
상기 제1 전압 신호를 결정하기 위한 제1 수단;
상기 제2 전압 신호를 결정하기 위한 제2 수단;
상기 제1 및 제2 전압 신호들을 수신하기 위한 제3 수단;
상기 제1 및 제2 전압 신호들의 수신에 응답하여 상기 제1 및 제2 전압 신호들을 비교하기 위한 제4 수단;
상기 제1 및 제2 전압 신호들의 비교에 응답하여 상기 제1 및 제2 전압 신호들 간의 차이를 결정하기 위한 제5 수단;
상기 제1 및 제2 전압 신호들 간의 차이를 결정하는 것에 응답하여 조정 신호를 결정하기 위한 제6 수단; 및
상기 조정 신호를 결정하는 것에 응답하여 제어 신호를 생성하기 위한 제7 수단을 포함하는, 국부 발진기 모듈.
제5항에 있어서,
상기 제1 수단은 저역 통과 필터를 포함하는, 국부 발진기 모듈.
제5항에 있어서,
상기 제2 수단은 저항기 분배기 네트워크(resistor divider network)를 포함하는, 국부 발진기 모듈.
제5항에 있어서,
상기 제3 수단, 제4 수단, 제5 수단 및 제6 수단은 프로세서를 포함하는, 국부 발진기 모듈.
제5항에 있어서,
상기 제7 수단은 제어 디바이스를 포함하는, 국부 발진기 모듈.
제5항에 있어서,
상기 피드백 회로는,
제1 디지털 신호 및 제2 디지털 신호를 각각 생성하기 위해 상기 제1 전압 신호 및 제2 전압 신호 각각을 아날로그 신호 포맷에서 디지털 신호 포맷으로 변환하기 위한 아날로그 대 디지털 컨버터를 포함하는, 국부 발진기 모듈.
제5항에 있어서,
상기 피드백 회로는,
아날로그 전압 신호를 생성하기 위해 상기 조정 신호를 디지털 포맷에서 아날로그 포맷으로 변환하기 위한 디지털 대 아날로그 컨버터를 포함하는, 국부 발진기 모듈.
삭제
국부 발진기(LO) 모듈에 있어서,
전압 제어 발진기(VCO:voltage controlled oscillator) 신호를 생성하기 위한 전압 제어 발진기(VCO);
분배된 신호를 생성하기 위해 상기 VCO 신호를 분배하기 위한 분배기;
서플라이 전압에서 바이어스되며, 제어 신호의 수신에 응답하여, 국부 발진기 신호를 나타내는 버퍼링된 신호를 생성하기 위해 상기 분배된 신호를 버퍼링하기 위한 국부 발진기 버퍼;
상기 국부 발진기 신호의 전압 레벨을 나타내는, 제1 전압 신호를 결정하기 위한 저역 통과 필터;
상기 국부 발진기 신호의 요구되는 듀티 사이클에 대응하는 상기 서플라이 전압의 일부의 전압 레벨을 나타내는, 제2 전압 신호를 결정하기 위한 저항기 분배기 네트워크;
제1 디지털 신호 및 제2 디지털 신호를 각각 생성하기 위해 상기 제1 전압 신호 및 제2 전압 신호 각각을 아날로그 신호 포맷에서 디지털 신호 포맷으로 변환하기 위한 아날로그 대 디지털 컨버터;
상기 국부 발진기 신호의 듀티 사이클에 영향을 주는 정보를 제공하기 위한 정보 소스;
상기 제1 디지털 신호 및 제2 디지털 신호를 수신하고, 상기 제1 디지털 신호와 상기 제2 디지털 신호를 비교하고, 상기 제1 디지털 신호와 상기 제2 디지털 신호 간의 차이를 결정하고, 상기 차이의 결정에 응답하고 상기 정보의 수신에 응답하여 조정 신호를 결정하기 위한 프로세서; 및
상기 국부 발진기 신호의 듀티 사이클을 조정하기 위해 상기 조정 신호의 수신에 응답하여 제어 신호를 생성하기 위한 제어 디바이스를 포함하는, 국부 발진기 모듈.
제13항에 있어서,
아날로그 전압 신호를 생성하기 위해 상기 조정 신호를 디지털 포맷에서 아날로그 포맷으로 변환하기 위한 디지털 대 아날로그 컨버터를 포함하고,
상기 제어 디바이스는 상기 아날로그 전압 신호의 수신에 응답하여 상기 제어 신호를 생성하는, 국부 발진기 모듈.
삭제
삭제
삭제
삭제
방법으로서,
서플라이 전압에서 바이어스되고 듀티 사이클을 갖는 국부 발진기 신호를 생성하는 단계;
상기 국부 발진기 신호의 전압 레벨을 나타내는 제1 전압 신호와, 상기 국부 발진기 신호에 대한 요구되는 듀티 사이클에 대응하는 상기 서플라이 전압의 일부의 전압 레벨을 나타내는 제2 전압 신호 간의 차이에 응답하여 상기 국부 발진기 신호의 듀티 사이클의 절대 조정을 수행하는 단계를 포함하며,
상기 국부 발진기 신호의 듀티 사이클의 절대 조정을 수행하는 단계는,
상기 제1 전압 신호를 결정하는 단계;
상기 제2 전압 신호를 결정하는 단계;
상기 제1 및 제2 전압 신호들을 수신하는 단계;
상기 제1 및 제2 전압 신호들의 수신에 응답하여 상기 제1 및 제2 전압 신호들을 비교하는 단계;
상기 제1 및 제2 전압 신호들의 비교에 응답하여 상기 제1 및 제2 전압 신호들 간의 차이를 결정하는 단계;
상기 제1 및 제2 전압 신호들 간의 차이를 결정하는 것에 응답하여 조정 신호를 결정하는 단계; 및
상기 조정 신호를 결정하는 것에 응답하여 제어 신호를 생성하는 단계를 포함하는, 방법.
제19항에 있어서,
제1 디지털 신호 및 제2 디지털 신호를 각각 생성하기 위해 상기 제1 전압 신호 및 상기 제2 전압 신호 각각을 아날로그 신호 포맷에서 디지털 신호 포맷으로 변환하는 단계를 포함하는, 방법.
제19항에 있어서,
아날로그 전압 신호를 생성하기 위해 상기 조정 신호를 디지털 포맷에서 아날로그 포맷으로 변환하는 단계를 포함하는, 방법.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
장치로서,
서플라이 전압에서 바이어스되고 듀티 사이클을 갖는 국부 발진기 신호를 생성하기 위한 수단;
상기 국부 발진기 신호의 전압 레벨을 나타내는 제1 전압 신호와, 상기 국부 발진기 신호에 대한 요구되는 듀티 사이클에 대응하는 상기 서플라이 전압의 일부의 전압 레벨을 나타내는 제2 전압 신호 간의 차이에 응답하여 상기 국부 발진기 신호의 듀티 사이클의 절대 조정을 수행하기 위한 수단을 포함하며,
상기 국부 발진기 신호의 듀티 사이클의 절대 조정을 수행하기 위한 수단은,
상기 제1 전압 신호를 결정하기 위한 수단;
상기 제2 전압 신호를 결정하기 위한 수단;
상기 제1 및 제2 전압 신호들을 수신하기 위한 수단;
상기 제1 및 제2 전압 신호들의 수신에 응답하여 상기 제1 및 제2 전압 신호들을 비교하기 위한 수단;
상기 제1 및 제2 전압 신호들의 비교에 응답하여 상기 제1 및 제2 전압 신호들 간의 차이를 결정하기 위한 수단;
상기 제1 및 제2 전압 신호들 간의 차이를 결정하는 것에 응답하여 조정 신호를 결정하기 위한 수단; 및
상기 조정 신호를 결정하는 것에 응답하여 제어 신호를 생성하기 위한 수단을 포함하는, 장치.