JP5515240B2

JP5515240B2 - 半導体装置

Info

Publication number: JP5515240B2
Application number: JP2008162246A
Authority: JP
Inventors: 亮太鶴見; 俊人塩谷; 一郎高瀬; 昭裕星野; 尚母中山
Original assignee: Toppan Inc
Current assignee: Toppan Inc
Priority date: 2008-06-20
Filing date: 2008-06-20
Publication date: 2014-06-11
Anticipated expiration: 2028-06-20
Also published as: JP2010003925A

Description

本発明は、ゲート絶縁膜に分子層を設け、イオンセンシティブ（IS）なＭＯＳトランジスタのセンサから構成され、電位を印加した溶液中に浸し、この溶液中の化学物質の検出を行う半導体装置に関する。

従来より、ＤＮＡチップやＤＮＡマイクロアレイを用いた塩基配列の検出として、蛍光検出方式が多く用いられている。
近年、塩基配列や生体物質などのハイブリダイゼーション及び溶液中の化学物質の検出に、ＭＯＳトランジスタを利用した電流検出方式が用いられるようになってきている（例えば、特許文献１参照）。
特許文献１に記載されている半導体センシング用電界効果型トランジスタは、ゲート絶縁膜上に、検出部としての有機単分子膜を形成し、この有機単分子膜に対して検出する化学物質に反応する化学材料を固定させる。そして、溶液中の化学物質が吸着や生化学反応で、上記有機単分子膜に固定された化学材料に対して付着することにより、この有機単分子膜の電位が変化し、この変化した電位によりＭＯＳトランジスタに流れる電流量の変化を測定することにより、溶液中の化学物質の濃度や、溶液中の有機単分子膜に固定した化学材料に反応する化学物質の有無の検出等を行う。
特開２００６−９８３３３号公報

しかしながら、上述した特許文献１においては、複数の化学物質の検出に対応させるため、それぞれの化学物質の検出用のＭＯＳトランジスタが隣接して設けられている。
隣接したＭＯＳトランジスタの絶縁分離のため、図１０に示すような隣接するトランジスタ間に厚いシリコン酸化膜などを形成し、その直下に反転しにくいように高濃度の不純物層を形成する。図１０（ａ）は、Ｎチャネル型のＭＯＳトランジスタの断面構造を示し、図１０（ｂ）は、Ｐチャネル型のＭＯＳトランジスタの断面構造を示している。
例えば、図１０（ａ）のＮチャネル型のトランジスタの場合、Ｐ型の不純物が添加された半導体基板Ｐ−ＳＵＢの表面において、Ｐ型の不純物（半導体基板より高い濃度）を添加したウェルＰＷを作成し、半導体基板Ｐ−ＳＵＢ表面のＭＯＳトランジスタを形成する領域以外に厚い絶縁膜、例えばＬＯＣＯＳ（ Local Oxidation of Silicon）１００を形成する。

そして、このＬＯＣＯＳ１００の直下には、ＬＯＣＯＳ１００直下に反転層の形成を抑制するため、Ｐ型の不純物（ウェルＰＷより高い濃度）が添加されたチャネルストッパーの不純物層ＮＦが形成されている。これにより、隣接するＮチャネル型のＭＯＳトランジスタＮ１及びＮ２間の絶縁分離を行っている。
図１０（ａ）において、Ｎチャネル型のＭＯＳトランジスタＮ１はウェルＰＷに対するＰ型の不純物（不純物層ＮＦより高い濃度）が添加されたウェルコンタクト（拡散層）２００Ｃと、Ｎチャネル型ＭＯＳトランジスタＮ１のソース及びドレインとして、Ｎ型の不純物（ウェルコンタクト２００Ｃと同程度の濃度）の拡散層２００Ｓ、２００Ｄが形成されている。同様に、ＭＯＳトランジスタＮ２はウェルＰＷに対するＰ型の不純物（不純物層ＮＦより高い濃度）が添加されたウェルコンタクト（拡散層）２０１Ｃと、Ｎチャネル型ＭＯＳトランジスタＮ１のソース及びドレインとして、Ｎ型の不純物（ウェルコンタクト２０１Ｃと同程度の濃度）の拡散層２０１Ｓ、２０１Ｄが形成されている。

一方、図１０（ｂ）において、Ｐチャネル型のＭＯＳトランジスタＰ１はウェルＮＷに対するＮ型の不純物（不純物層ＰＷより高い濃度）が添加されたウェルコンタクト（拡散層）４００Ｃと、Ｐチャネル型ＭＯＳトランジスタＰ１のソース及びドレインとして、Ｐ型の不純物（ウェルコンタクト４００Ｃと同程度の濃度）の拡散層４００Ｓ、４００Ｄが形成されている。また、図示しないが、Ｎチャネル型のＭＯＳトランジスタの場合と同様に、ＬＯＣＯＳ１００の直下には、ＬＯＣＯＳ１００直下に反転層の形成を抑制するため、Ｎ型の不純物（ウェルＮＷより高い濃度）が添加されたチャネルストッパーの不純物層ＰＦが形成されている。これにより、隣接するＰチャネル型のＭＯＳトランジスタＰ１及びＰ２間の絶縁分離を行っても良い。
同様に、ＭＯＳトランジスタＰ２はウェルＮＷに対するＮ型の不純物（ウェルＮＷより高い不純物濃度、あるいは不純物層ＰＦより高い不純物濃度）が添加されたウェルコンタクト（拡散層）４０１Ｃと、Ｐチャネル型ＭＯＳトランジスタＰ１のソース及びドレインとして、Ｐ型の不純物（ウェルコンタクト４０１Ｃと同程度の濃度）の拡散層４０１Ｓ、４０１Ｄが形成されている。

図１１は図１０（ａ）の素子分離構造を有するＭＯＳトランジスタを有する半導体装置の上面から見た表面図である。図示していないがＭＯＳトランジスタのゲート絶縁膜２００及び２０１のチャネル形成領域と、配線２０２Ｄ、２０２Ｓ、２０３Ｄ及び２０３Ｓの接続された外部端子との部分以外には直接にそれぞれが溶液と接しないように、酸化膜あるいは窒化膜などによりパッシベーション膜（後述するパッシベーション膜として用いる酸化膜５０４）が形成されている。図１０（ａ）は、図１１のＡ−Ｂの線における線視断面である。この図１１において、配線２０２Ｄは拡散層２００Ｄとコンタクトが取られており、配線２０２Ｓは拡散層２００Ｓ及びウェルコンタクト２００Ｃとコンタクトが取られている。同様に、配線２０３Ｄは拡散層２０１Ｄとコンタクトが取られており、配線２０３Ｓは拡散層２０１Ｓ及びウェルコンタクト２０１Ｃとコンタクトが取られている。また、ゲート絶縁膜２００及び２０１の上面、すなわち溶液と接する面には、溶液中の検出対象の化学物質と反応する化学材料が固定される有機単分子膜が形成されている。

例えば、図１２において、上記パッシベーション膜の上記配線２０２Ｄ上部の位置にて酸化膜２０５に穴Ｈが空き、配線２０２Ｄが溶液に直接に接した場合、溶液に対して一定の電位が印加され、かつドレイン（拡散層２００Ｄ）及びソース（拡散層２００Ｓ）間に電圧が印加され、有機分子膜の電荷によりチャネルがゲート絶縁膜２００直下に形成されているため、図１２に示すように、パッシベーション膜である酸化膜２０５に穴Ｈが空いたため、配線２０２Ｄ→拡散層２００Ｄ→ゲート絶縁膜２００直下に形成されたチャネル→拡散層２００→配線２０２Ｓ→ウェルコンタクト２００Ｃ→ウェルＮＦ及び半導体基板Ｎ−ＳＵＢ→拡散層２０１Ｓ及び２０１Ｄの経路にてリーク電流が流れ、損傷したＭＯＳトランジスタＮ１のみでなく、隣接するＭＯＳトランジスタにもリーク電流が流れてしまい、ＭＯＳトランジスタＮ２の測定する電流値に誤差が生じるという欠点がある。
すなわち、図１３の概念図に示すように、ＭＯＳトランジスタＮ１の配線２０２Ｄからのリーク電流が、ＭＯＳトランジスタＮ２の配線２０３Ｓから流れだし、実質的な測定が行えなくなる。

本発明は、このような事情に鑑みてなされたもので、半導体装置における配線等を溶液と接触しないように設けたパッシベーション膜及び絶縁膜に穴やクラック等が存在し、ＭＯＳトランジスタの配線などと、電位が印加された溶液が接触したとしても、このリークの生じている他のＭＯＳトランジスタに対してリーク電流が流れ込まない素子分離構造を有する半導体装置を提供することを目的とする。

本発明の半導体装置は、第１の導電型の不純物が添加された半導体基板と、該半導体基板上に形成されており、前記第１の導電型と異なる導電型である第２の導電型のウェル層（ウェル）と、該半導体基板上に、前記ウェル層の周りに形成された前記第１の導電型の分離ウェル層と、前記分離ウェル層（分離ウェル）と、トランジスタ形成領域を除いた前記ウェル層との表面に形成された素子分離膜とを有し、前記半導体基板と前記分離ウェル層とにより、前記ウェル層の前記半導体基板内の外周面が覆われていることを特徴とする。

本発明の半導体装置は、前記素子分離膜及び前記ウェル層の界面に、前記ウェル層より高い不純物濃度の第２の導電型のチャネルストッパーの層が設けられていることを特徴とする。

本発明の半導体装置は、前記トランジスタ形成領域において、ＭＯＳトランジスタが形成され、ソース側の拡散層に隣接して、前記ウェル層に対するウェルコンタクトを取るための、前記第２の導電型の拡散層が形成されていることを特徴とする。

本発明の半導体装置は、前記ＭＯＳトランジスタのゲート絶縁膜上に有機単分子膜が形成されていることを特徴とする。

本発明の半導体装置は、前記ゲート絶縁膜領域に開口部を有するパッシベーション膜を有することを特徴とする。

以上説明したように、本発明によれば、トランジスタ形成領域のあるウェル層を、このウェルと導電型の異なる不純物を添加した半導体基板及び分離ウェル層により、他のＭＯＳトランジスタが形成されるウェル層と分離したため、リーク電流が半導体基板あるいは分離ウェル層から半導体基板を介して電源に対して流れる経路が形成されており、リークが発生したＭＯＳトランジスタに隣接する他のＭＯＳトランジスタが形成されているウェルに対して、リーク電流が流れることが無くなり、上記他のＭＯＳトランジスタに対して影響を与えることを防止することができる。

本願発明は、ＭＯＳトランジスタにより構成されたセンサであり、溶液中に浸された状態にて、この溶液と半導体基板（Ｎ−ＳＵＢあるいはＰ−ＳＵＢ）との間に電位を与え、露出したゲート絶縁膜（例えば、ゲート酸化膜）上に有機単分子膜を形成し、この有機単分子膜上に固定した化学材料（抗原に対しては抗体、一本鎖ＤＮＡに対しては対応する塩基対の一方を有する一本鎖ＤＮＡなど、すなわち溶液中にて検出する化学物質に反応する化学物質が固定されている）に対して塩基配列や生体物質または化学物質が吸着することにより、ゲート絶縁膜に印加される電位の変化により、ＭＯＳトランジスタに流れる電流の変化により、塩基配列や生体物質または化学物質の特定を行う。ここで、複数のＭＯＳトランジスタを同一半導体基板に隣接するように（隣接と言っても素子分離膜によって、各ＭＯＳトランジスタは分離されている）形成した構成となっており、複数の化学物質の検出を同時に行える構成となっている。
すなわち、本発明のＭＯＳトランジスタは、ゲート絶縁膜上に、検出部としての有機単分子膜を形成し、この有機単分子膜に対して検出対象の化学物質と反応する化学材料を固定し、溶液中の化学物質が吸着や生化学反応により、上記有機単分子膜に固定された化学材料に対して付着することによる、この有機単分子膜の電位変化で、ＭＯＳトランジスタに流れる電流を測定することにより、溶液中の化学物質の濃度や、溶液中の有機単分子膜に固定された化学材料に反応する化学物質の有無の検出等を行う。ここで、溶液とソースとの間に電圧が印加されているため、ＭＯＳトランジスタには常に一定の電流が流れており、有機単分子膜の化学材料に化学物質が結合することによる、ゲート絶縁膜の電位が変化し、この変化により電流が変化し、電流の変化量により化学物質を検出する。

以下、本発明の一実施形態による半導体装置を図面を参照して説明する。図１は同実施形態の構成例の断面構造を示すブロック図である。図１（ａ）はＮチャネル型ＭＯＳトランジスタの断面を示し、図１（ｂ）はＰチャネル型トランジスタの断面を示している。また、図２は図１（ａ）または図１（ｂ）の半導体装置の上面図であり、線分Ａ−Ｂにおける線視断面図が図１（ａ）または図１（ｂ）に対応している。
Ｎチャネル型のＭＯＳトランジスタＮ１・Ｎ２が形成されるウェルＰＷ１、ＰＷ２は、添加されたＰ型の不純物と異なる導電型、すなわちＮ型の不純物が添加された分離ウェルＳＮＷと半導体基板Ｎ−ＳＵＢにて外周面（半導体基板Ｎ−ＳＵＢ内における）の全面が完全に覆われて囲まれた構造となっている。分離ウェルＳＮＷと半導体基板Ｎ−ＳＵＢとは同一のＮ型の不純物が添加されている。そして、ウェルＰＷ１及びＰＷ２にリーク電流により印加される電圧に対し、ウェルＰＷ１、ＰＷ２と分離ウェルＳＮＷ及び半導体基板Ｎ−ＳＵＢとによる寄生ダイオードが順方向となるように形成されている。

同様に、Ｐチャネル型のＭＯＳトランジスタＰ１・Ｐ２が形成されるウェルＮＷ１、ＮＷ２は、添加されたＮ型の不純物と異なる導電型、すなわちＰ型の不純物が添加された異なる導電型の分離ウェルＳＰＷと半導体基板Ｐ−ＳＵＢにて外周面（半導体基板Ｐ−ＳＵＢ内における）の全面が完全に覆われて囲まれた構造となっている。分離ウェルＳＰＷと半導体基板Ｐ−ＳＵＢとは同一のＰ型の不純物が添加されている。そして、ウェルＮＷ１及びＮＷ２にリーク電流により印加される電圧に対し、ウェルＮＷ１、ＮＷ２と分離ウェルＳＰＷ及び半導体基板Ｐ−ＳＵＢとによる寄生ダイオードが順方向となるように形成されている。

＜Ｎチャネル型ＭＯＳトランジスタの場合＞
図１（ａ）において、Ｎチャネル型のＭＯＳトランジスタＮ１は、Ｎ型の不純物が添加された半導体基板Ｎ−ＳＵＢ上において、Ｐ型の不純物が添加されたウェルＰＷ１（２１０）に形成されている。また、上記ＭＯＳトランジスタＮ１が形成されているウェルＰＷの周囲にＮ型の不純物が添加された分離ウェルＳＮＷが形成されている。したがって、ウェルＰＷ１は異なる導電体の不純物が添加された分離ウェルＳＮＷと半導体基板Ｎ−ＳＵＢにより囲まれた状態となっている。上記ＭＯＳトランジスタＮ１が形成されたウェルＰＷ１には、Ｐ型の不純物（ウェルＰＷ１より高い濃度）が添加されたウェルコンタクト（拡散層）２００Ｃと、Ｎチャネル型のＭＯＳトランジスタＮ１のソース及びドレインとして、Ｎ型の不純物（ウェルコンタクト２００Ｃと同程度の濃度）の拡散層２００Ｓ、２００Ｄが形成されている。配線２０２Ｄは拡散層２００Ｄとコンタクトにより接続され、配線２０２Ｓは拡散層２００Ｓ及びウェルコンタクト２００Ｃとコンタクトにより接続されている。また、ＭＯＳトランジスタＮ１のチャネル領域におけるゲート絶縁膜２００上面には有機単分子膜が形成されている。

同様に、Ｎチャネル型のＭＯＳトランジスタＮ２は、Ｎ型の不純物が添加された半導体基板Ｎ−ＳＵＢ上において、Ｐ型の不純物が添加されたウェルＰＷ２（２１１）に形成されている。また、上記ＭＯＳトランジスタＮ２が形成されているウェルＰＷ２の周囲にＮ型の不純物が添加された分離ウェルＳＮＷが形成されている。したがって、ウェルＰＷ１は異なる導電体の不純物が添加された分離ウェルＳＮＷと半導体基板Ｎ−ＳＵＢにより囲まれた状態となっている。上記ＭＯＳトランジスタＮ２が形成されたウェルＰＷ２には、Ｐ型の不純物（ウェルＰＷ２より高い濃度）が添加されたウェルコンタクト（拡散層）２０１Ｃと、Ｎチャネル型のＭＯＳトランジスタＮ２のソース及びドレインとして、Ｎ型の不純物（ウェルコンタクト２０１Ｃと同程度の濃度）の拡散層２０１Ｓ、２０１Ｄが形成されている。配線２０３Ｄは拡散層２０１Ｄとコンタクトにより接続され、配線２０３Ｓは拡散層２０１Ｓ及びウェルコンタクト２０１Ｃとコンタクトにより接続されている。また、ゲート絶縁膜２０１上面には有機単分子膜が形成されている。

上述した構成により、ＭＯＳトランジスタＮ１の形成されているウェルＰＷ１と、ＭＯＳトランジスタＮ２の形成されているウェルＰＷ２とは、上記分離ウェルＳＮＷにて分離されている。また、図示されていないが、センシング領域となるゲート絶縁膜２００（あるいは４００）の有機単分子膜の形成された部分のみ開口されたパッシベーション膜が、酸化膜あるいは窒化膜などの絶縁材料にて、半導体装置（上記配線２０２Ｄ、２０２Ｓ、２０３Ｄ、２０３Ｓ及び素子分離膜１００）の上面に形成されている。また、上記素子分離膜１００とウェルＰＷ１及びＰＷ２との界面には、チャネルストッパーとして、ウェルＰＷ１及びＰＷ２に比較して不純物濃度の高いＰ型の不純物層ＮＦが形成されている。

したがって、例えば、図２に示す上記配線２０２Ｄ上部の図示しない上記パッシベーション膜に穴が空き、配線２０２Ｄが浸されている溶液に直接に接した場合、溶液に対して半導体基板Ｎ−ＳＵＢとの間に一定の電位が印加（溶液の電位＞半導体基板Ｎ−ＳＵＢの電位）され、かつドレイン（拡散層２００Ｄ）及びソース（拡散層２００Ｓ）間に電圧が印加され、有機分子膜の電荷によりチャネルがゲート絶縁膜２００直下に形成されているが、配線２０２Ｄ→拡散層２００Ｄ→ゲート絶縁膜２００直下に形成されたチャネル→拡散層２００Ｓ→配線２０２Ｓ→ウェルコンタクト２００Ｃ→半導体基板Ｎ−ＳＵＢあるいは分離ウェルＳＮＷ（最終的には半導体基板Ｎ−ＳＵＢ）の経路にてリーク電流が流れ、損傷したＭＯＳトランジスタＮ１のみにリーク電流が流れ、隣接するＭＯＳトランジスタＮ２に対して、リーク電流が流れず、ウェルＰＷ２の電位が上昇することなく、正常なＭＯＳトランジスタＮ２の測定する電流値に誤差が生じることが無くなる。ここで、ウェルＰＷ１から分離ウェルＰＷあるいは半導体基板Ｎ−ＳＵＢに対しては、リーク電流が寄生ダイオードの順方向電流として流れ、半導体基板Ｎ−ＳＵＢ側の電源、例えば、溶液が＋（プラス）電位、すなわち溶液に対して半導体基板Ｎ−ＳＵＢより高い電位が印加された場合、溶液から上記経路により、半導体基板Ｎ−ＳＵＢに接続された接地電位に流れ込むことになる。

＜Ｐチャネル型ＭＯＳトランジスタの場合＞
図１（ｂ）において、Ｐチャネル型のＭＯＳトランジスタＰ１は、Ｐ型の不純物が添加された半導体基板Ｐ−ＳＵＢ上において、Ｎ型の不純物が添加されたウェルＮＷ１（４１０）に形成されている。また、上記ＭＯＳトランジスタＰ１が形成されているウェルＮＷの周囲にＰ型の不純物が添加された分離ウェルＳＰＷが形成されている。したがって、ウェルＮＷ１は異なる導電体の不純物が添加された分離ウェルＳＰＷと半導体基板Ｐ−ＳＵＢにより囲まれた状態となっている。上記ＭＯＳトランジスタＰ１が形成されたウェルＮＷ１には、Ｎ型の不純物（ウェルＮＷ１より高い濃度）が添加されたウェルコンタクト（拡散層）４００Ｃと、Ｐチャネル型のＭＯＳトランジスタＰ１のソース及びドレインとして、Ｐ型の不純物（ウェルコンタクト４００Ｃと同程度の濃度）の拡散層４００Ｓ、４００Ｄが形成されている。配線４０２Ｄは拡散層４００Ｄとコンタクトにより接続され、配線４０２Ｓは拡散層４００Ｓ及びウェルコンタクト４００Ｃとコンタクトにより接続されている。また、ゲート絶縁膜４００上面には有機単分子膜が形成されている。

同様に、Ｐチャネル型のＭＯＳトランジスタＰ２は、Ｐ型の不純物が添加された半導体基板Ｐ−ＳＵＢ上において、Ｎ型の不純物が添加されたウェルＰＮ２（４１１）に形成されている。また、上記ＭＯＳトランジスタＰ２が形成されているウェルＮＷ２の周囲にＰ型の不純物が添加された分離ウェルＳＰＷが形成されている。したがって、ウェルＮＷ１は異なる導電体の不純物が添加された分離ウェルＳＰＷと半導体基板Ｐ−ＳＵＢにより囲まれた状態となっている。上記ＭＯＳトランジスタＰ２が形成されたウェルＮＷ２には、Ｎ型の不純物（ウェルＮＷ２より高い濃度）が添加されたウェルコンタクト（拡散層）４０１Ｃと、Ｐチャネル型のＭＯＳトランジスタＰ２のソース及びドレインとして、Ｐ型の不純物（ウェルコンタクト４０１Ｃと同程度の濃度）の拡散層４０１Ｓ、４０１Ｄが形成されている。配線４０３Ｄは拡散層４０１Ｄとコンタクトにより接続され、配線４０３Ｓは拡散層４０１Ｓ及びウェルコンタクト４０１Ｃとコンタクトにより接続されている。また、ゲート絶縁膜４０１上面には有機単分子膜が形成されている。

上述した構成により、ＭＯＳトランジスタＰ１の形成されているウェルＮＷ１と、ＭＯＳトランジスタＰ２の形成されているウェルＮＷ２とが、上記分離ウェルＳＰＷにて分離されている。また、図示されていないが、有機単分子膜の形成された部分のみ開口されたパッシベーション膜が、酸化膜あるいは窒化膜などの絶縁材料にて、半導体装置（上記配線４０２Ｄ、４０２Ｓ、４０３Ｄ、４０３Ｓ及び素子分離膜１００）の上面に形成されている。また、上記素子分離膜１００とウェルＮＷ１及びＮＷ２との界面に、チャネルストッパーとして、ウェルＮＷ１及びＮＷ２に比較して不純物濃度の高いＮ型の不純物層ＰＦを形成しても良い。

したがって、例えば、図２に示す上記配線４０２Ｄ上部の図示しない上記パッシベーション膜に穴が空き、配線４０２Ｄが浸されている溶液に直接に接した場合、溶液に対して半導体基板Ｐ−ＳＵＢとの間に一定の電位が印加（半導体基板Ｐ−ＳＵＢの電位＞溶液の電位）され、かつドレイン（拡散層４００Ｄ）及びソース（拡散層４００Ｓ）間に電圧が印加され、有機分子膜の電荷によりチャネルがゲート絶縁膜４００直下に形成されているため、半導体基板Ｎ−ＳＵＢあるいは分離ウェルＳＮＷ（すなわち、半導体基板Ｎ−ＳＵＢ）→ウェルコンタクト４００Ｃ→配線４０２Ｓ→拡散層４００Ｓ→ゲート絶縁膜４００直下に形成されたチャネル→拡散層４００Ｄ→配線４０２Ｄ→溶液の経路にてリーク電流が流れ、損傷したＭＯＳトランジスタＰ１のみにリーク電流が流れ、隣接するＭＯＳトランジスタＰ２に対して、リーク電流が流れず、ウェルＮＷ２の電位が低下することなく、正常なＭＯＳトランジスタＰ２の測定する電流値に誤差が生じることが無くなる。ここで、分離ウェルＰＷあるいは半導体基板Ｐ−ＳＵＢからウェルＮＷ１に対しては、リーク電流が寄生ダイオードの順方向電流として流れ、例えば、溶液が−（マイナス）電位、すなわち溶液に対して半導体基板Ｐ−ＳＵＢより低い電位が印加された場合、上記経路により半導体基板Ｐ−ＳＵＢに接続された接地電位から溶液側の電源に流れ込むことになる。

＜Ｎチャネル型ＭＯＳトランジスタの製造プロセス＞
上述したＭＯＳトランジスタの製造プロセスを、Ｎチャネル型のＭＯＳトランジスタＮ１（あるいはＮ２）の製造過程を例とし、図３から図９の図を用いて説明する。図３から図９は、図１（ａ）のＭＯＳトランジスタＮ１（あるいはＮ２）の製造過程の断面構造を示す概念図である。図１（ｂ）のＰチャネル型のＭＯＳトランジスタＰ１（あるいはＰ２）に付いても、不純物の導電型が逆となるのみで、Ｎチャネル型及びＰチャネル型のＭＯＳトランジスタの製造過程は同様である。
図３に示すように、Ｐ型の不純物が添加された半導体基板Ｎ−ＳＵＢに対し、酸化膜５００を熱酸化などにより形成した後、設定された深さにて全面にＰ型の導電型の不純物、例えばＢＦ²⁺イオンをイオン注入し、ウェルＰＷ１を形成するためのＰ型の不純物層を形成する。

また、後の工程において素子分離膜１００を形成する領域にチャネルストッパーのＰ型不純物層ＮＦを形成するため、フォトリソグラフィにより、素子分離膜１００を形成する部分のみ開口されたレジストパターンを形成し、このレジストパターンをイオン注入のマスクとし、ウェルＰＷ１を形成する際の不純物濃度より高い濃度のＢＦ²⁺イオンをイオン注入する。上記レジストパターンを除去する。
そして、ウェルＰＷ１を分離する分離ウェルＳＮＷを形成するため、ウェルＰＷ１（ＰＷ２及び他のＮチャネル型のＭＯＳトランジスタＮを形成するＰ型不純物が添加されたウェルを含め）を形成する以外の領域が開口されたレジストパターンをフォトリソグラフィにより形成し、このレジストパターンをイオン注入のマスクとし、Ｎ型の導電型の不純物、例えば、Ｎ型の不純物としてＰ⁺（燐イオン）をウェルＰＷ１と同様の深さにイオン注入する。上記レジストパターンを除去する。
これにより、ウェルＰＷ１の外周面における側面が分離ウェルＳＮＷと接合され、外周面の底面が半導体基板Ｎ−ＳＵＢと接合され、他のウェルＰＷ（例えば、ＰＷ２）と電気的に分離されることになる。

次に、図４において示すように、Ｐ型不純物層ＮＦ及び分離ウェルＳＮＷの直上に、ＭＯＳトランジスタ間を電気的に分離する素子分離膜１００を熱酸化、あるいは溝を形成して溝内に絶縁材料（絶縁体）を堆積させるなどして形成する。

そして、図５において、素子分離膜１００が形成されていないウェルＰＷ１の領域（トランジスタ形成領域）において、ＭＯＳトランジスタＮ１を形成するため、フォトリソグラフィによりソース及びドレインとなる領域が開口されたレジストパターンを形成し、このレジストパターンをマスクとして、Ｎ型の不純物としてＰ⁺（燐イオン）をプロセス設計上の深さに設定された濃度によりイオン注入し、拡散層２００Ｓ及び２００Ｄを形成する。上記レジストパターンを除去する。
そして、ソースの拡散層２００Ｓ側面において、ＭＯＳトランジスタＮ１のチャネル形成領域（ソース及びドレインが対向した間のチャネルが形成される領域）と逆の位置にて隣接する領域にウェルＰＷ１に電位を与える拡散層で形成されたウェルコンタクト２００Ｃを、フォトリソグラフィによりウェルコンタクトとなる領域が開口されたレジストパターンを形成し、このレジストパターンをマスクとして、Ｐ型の不純物としてＢＦ²⁺をプロセス設計上の深さに設定された濃度によりイオン注入して形成する。上記レジストパターンを除去し、上記酸化膜５００を除去する。
また、素子分離膜１００が形成されていないウェルＰＷ１の表面に対し、熱酸化によりゲート絶縁膜２００を形成する。

次に、図６に示すように、全面に多結晶シリコン膜を堆積させ、後の工程にてセンス領域として露出する部分を平面視にて覆うマスク部分のみ残すため、このマスク部分以外が開口されたレジストパターンをフォトリソグラフィにより形成し、このレジストパターンをマスクとし、多結晶シリコン膜をエッチング（ドライエッチング、必要であれば異方性エッチング）を行い、多結晶シリコン膜マスク５０１を形成する。上記レジストパターンを除去する。

そして、図７に示すように、ＣＶＤ（Chemical Vapor Deposition）等により、全面に対して酸化膜を層間絶縁膜５０２として堆積させる。
次に、後に形成する導電体の配線とコンタクトを形成するため、拡散層２０２Ｓ、２０２Ｄ、２０２Ｃの表面を設定された面積にて露出させる工程として、フォトリソグラフィによりコンタクトホール５０３を形成する部分のみ開口されたレジストパターンの形成を行う。このレジストパターンをマスクとしてドライエッチングを行い、コンタクトホール形成部分の層間絶縁膜５０２及びゲート絶縁膜２００を除去し、コンタクトホール５０３を形成する。上記レジストパターンを除去する。

そして、導電体膜（例えば、Ａｌ−Ｃｕ−Ｓｉの多層膜）をスパッタにより設定された厚さに堆積させる。このとき、コンタクトホール５０３内にも堆積されて、導電体膜と各拡散層との間が電気的に接触してコンタクトが形成される。ここで、拡散層２００Ｓ及びウェルコンタクト２００Ｃは、上記導電体膜の配線パターン（配線２０２Ｓ）のコンタクト部分により電気的に接続されている。
配線パターンとして、配線２０２Ｓ及び２０２Ｄを形成するため、フォトリソグラフィにより配線２０２Ｓ及び２０２Ｄを形成する部分以外が開口されたレジストパターンを形成する。そして、このレジストパターンをマスクとしてエッチングを行い、配線２０２Ｓ及び２０２Ｄを形成する。上記レジストパターンを除去する。

そして、図８に示すように、全面にＴＥＯＳ（正珪酸四エチル：Si(OC₂H₅)₄）を塗布し、パッシベーション膜となる酸化膜５０４を成膜する。
次に、センサにおける検出部となるＭＯＳトランジスタＮ１のチャネル形成部のゲート絶縁膜を露出するための開口部（ＳＥ開口）５０５を形成する。すなわち、フォトリソグラフィにより、この開口部５０５の部分のみ開口したレジストパターンを形成し、形成したレジストパターンをマスクとし、かつ多結晶シリコン膜マスク５０１をエッチングのストッパーとし、酸化膜に対する選択的なエッチングを行い、開口部５０５の形成を行い、上記レジストパターンを除去する。

次に、図９に示すように、上記レジストパターンを用いて、多結晶シリコンに対する選択的なエッチングを行い、開口した開口部５０５から露出した多結晶シリコン膜マスク５０１を除去し、ＭＯＳトランジスタＮ１のチャネル領域を含むゲート絶縁膜２００表面を開口部５０５により露出させ、上記レジストパターンを除去する。
そして、再度、ＴＥＯＳを全面に塗布して酸化膜を形成し、全面に対してＴＥＯＳにより形成した酸化膜のエッチングを行うことにより、酸化膜スペーサ５０６を形成する。
最後に、このゲート絶縁膜２００表面に対して単分子層膜を形成することにより、ＭＯＳトランジスタＮ１（またはＮ２）からなる、溶液中における化学物質を電流検出方式により検出するセンサが形成される。また、上記単分子層には、ＡＰＴＥＳ（aminopropyl-triethoxysilane；アミノプロピルトリエトキシシラン）が用いられ、溶液中の化学物質を検出する化学材料が固定される。

すなわち、本実施形態のＭＯＳトランジスタのセンサは、ゲート絶縁膜２００上に、検出部としての有機単分子膜を形成することで、ＭＯＳトランジスタ（露出されている有機単分子膜が形成されたゲート絶縁膜２００）が浸された溶液中の化学物質が吸着や生化学反応によって、上記有機単分子膜に対して化学物質が付着することにより、ゲート絶縁膜２００上の有機単分子膜の電位変化が起こり、この電位変化によるＭＯＳトランジスタに流れる電流の変化を測定することにより、溶液中の化学物質の濃度や、溶液中の有機単分子膜に反応する化学物質の有無の検出等を行うことができる。

そして、本実施形態のＭＯＳトランジスタのセンサは、複数のＭＯＳトランジスタを並列に形成し、それぞれのゲート絶縁膜に異なる化学物質に反応する有機単分子膜を付着させて、一度に複数の化学物質の検出を行うような構成において、ある一つのＭＯＳトランジスタの配線上部のパッシベーション膜（例えば、上記ＴＥＯＳにより形成したパッシベーション膜）に穴やクラックが生じて、溶液（半導体基板Ｎ−ＳＵＢと異なる電位が印加されている）が配線に接触することによりリークが生じても、隣接する他のＭＯＳトランジスタに対して影響を与えない構造を実現することができる。

本発明の一実施形態によるＭＯＳトランジスタの構造例を示す線示断面図である。上記図１のＭＯＳトランジスタの上面に対して垂直方向から見た上面における平面図である。図１に示す本実施形態のＭＯＳトランジスタを形成する工程毎の断面構造を示す概念図である。図１に示す本実施形態のＭＯＳトランジスタを形成する工程毎の断面構造を示す概念図である。図１に示す本実施形態のＭＯＳトランジスタを形成する工程毎の断面構造を示す概念図である。図１に示す本実施形態のＭＯＳトランジスタを形成する工程毎の断面構造を示す概念図である。図１に示す本実施形態のＭＯＳトランジスタを形成する工程毎の断面構造を示す概念図である。図１に示す本実施形態のＭＯＳトランジスタを形成する工程毎の断面構造を示す概念図である。図１に示す本実施形態のＭＯＳトランジスタを形成する工程毎の断面構造を示す概念図である。従来のＭＯＳトランジスタの構造を示す線示断面図である。上記図１０のＭＯＳトランジスタの上面に対して垂直方向から見た上面における平面図である。配線上部のパッシベーション膜に穴やクラックが生じた場合の、リーク電流が流れる路を説明するための、ＭＯＳトランジスタの断面構造を示す概念図である。配線上部のパッシベーション膜に穴やクラックが生じた場合の、リーク電流が流れる経路を説明する概念図である。

符号の説明

１００…素子分離膜
２００，２０１，４００，４０１…ゲート絶縁膜
２００Ｃ，２０１Ｃ，４００Ｃ，４０１Ｃ…ウェルコンタクト
２００Ｄ，２００Ｓ，２０１Ｄ，２０１Ｓ，４００Ｄ，４００Ｓ，４０１Ｄ，４０１Ｓ…拡散層
２０２Ｄ，２０２Ｓ，２０３Ｄ，２０３Ｓ，４０２Ｄ，４０２Ｓ，４０３Ｄ，４０３Ｓ…配線
５０１…多結晶シリコン膜マスク
５０２…層間絶縁膜
５０３…コンタクトホール
５０４…酸化膜
５０５…開口部
５０６…酸化膜スペーサ
Ｎ１，Ｎ２，Ｐ１，Ｐ２…ＭＯＳトランジスタ
ＳＮＷ，ＳＰＷ…分離ウェル
ＰＷ１（２１０），ＰＷ２（２１１），ＮＷ１（４１０），ＮＷ２（４１１）…ウェル

Claims

化学物質の検出を行う半導体装置であって、
第１の導電型の不純物が添加された半導体基板と、
該半導体基板上に形成されており、前記第１の導電型と異なる導電型である第２の導電型のウェル層と、
該半導体基板上に、前記ウェル層の周りに形成された前記第１の導電型の分離ウェル層と、
前記分離ウェル層と、トランジスタ形成領域を除いた前記ウェル層との表面に形成された素子分離膜と、
前記トランジスタ形成領域に形成されたＭＯＳトランジスタと、
前記ＭＯＳトランジスタのソース側の拡散層に隣接して、前記ウェル層に対するウェルコンタクトを取るために形成された、前記第２の導電型の拡散層と、
前記各々の拡散層とコンタクトにより接続された複数の配線と、
前記ＭＯＳトランジスタのゲート絶縁膜上に形成された有機単分子膜と、
前記ゲート絶縁膜領域に開口部を有するパッシべーション膜と、
を有し、
前記半導体基板と前記分離ウェル層とにより、前記ウェル層の前記半導体基板内の外周面が覆われており、前記パッシベーション膜に穴が空いてリークが発生した場合、リーク電流は前記半導体基板あるいは前記分離ウェル層から前記半導体基板を介して電源に対して流れる経路が形成されていることを特徴とする半導体装置。
前記素子分離膜及び前記ウェル層の界面に、前記ウェル層より高い不純物濃度の第２の導電型のチャネルストッパーの層が設けられていることを特徴とする請求項１記載の半導体装置。