JPS60124863A - Ｍｏｓ集積回路装置 - Google Patents
Ｍｏｓ集積回路装置Info
- Publication number
- JPS60124863A JPS60124863A JP58232468A JP23246883A JPS60124863A JP S60124863 A JPS60124863 A JP S60124863A JP 58232468 A JP58232468 A JP 58232468A JP 23246883 A JP23246883 A JP 23246883A JP S60124863 A JPS60124863 A JP S60124863A
- Authority
- JP
- Japan
- Prior art keywords
- type
- regions
- insular
- region
- oxide films
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 230000005669 field effect Effects 0.000 abstract description 2
- 241000053227 Themus Species 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野）
不発明はＭＵＳ（金属醒化腺半導体）集積回路装置の構
成に関するものである。
成に関するものである。
（従来技術）
従来、Ｎ形牛導体基板上にＰチャネル型ＭＯＳトランジ
スタを形成する場合は％Ｎ形半導体基板にトランジスタ
のソース及びドレイン領域となるＰ形層を形成し、これ
らＰ形層間に絶縁膜を介してゲート電極を設けた構造を
している。この−例として、従来のＮ形基板上のＰチャ
ネル型ＭＯＳトランジスタの構造断面図を第１図に示す
、Ｎ形牛導体基板１にＰ影領域２を選択拡散してソース
・ドレイン領域を作ｐ％全表面に存在する絶縁膜６のＰ
影領域２上に開孔を設け、Ｐ影領域２間の絶縁物層は熱
酸化による薄い絶縁物層とし、選択的に金属層を設けて
ソース電極４．ドレイン電極３、ゲート電極５を形成し
ている。
スタを形成する場合は％Ｎ形半導体基板にトランジスタ
のソース及びドレイン領域となるＰ形層を形成し、これ
らＰ形層間に絶縁膜を介してゲート電極を設けた構造を
している。この−例として、従来のＮ形基板上のＰチャ
ネル型ＭＯＳトランジスタの構造断面図を第１図に示す
、Ｎ形牛導体基板１にＰ影領域２を選択拡散してソース
・ドレイン領域を作ｐ％全表面に存在する絶縁膜６のＰ
影領域２上に開孔を設け、Ｐ影領域２間の絶縁物層は熱
酸化による薄い絶縁物層とし、選択的に金属層を設けて
ソース電極４．ドレイン電極３、ゲート電極５を形成し
ている。
ここで、第１図の様に共通な一つのＮ形半導体基板１上
に設けられた二つのＰチャネル型ＭＯＳトランジスタの
相互関係について簡単に説明する。
に設けられた二つのＰチャネル型ＭＯＳトランジスタの
相互関係について簡単に説明する。
まず、−万のＭＵＳ）ランジスタのゲート電極５に、あ
る任意のゲート電圧が与えられた場合、そのＭＵＳ）ラ
ンジスタはソース電極４からドレイン電極３へ同って瞬
時に電流が流れ、オン動作状態になる。ここで、ＭＯＢ
）ランジスタのソースミ極４は、Ｎ形半導体基板１と接
続されて同電位となっているとすると、一方のＭＵＳ）
ランジスタのオン、オフ動作がＮ形半導体基板１を介し
て、もう一方のＭＵＳ）ランジスタの特性に影響會及ぼ
すという問題が起こる。
る任意のゲート電圧が与えられた場合、そのＭＵＳ）ラ
ンジスタはソース電極４からドレイン電極３へ同って瞬
時に電流が流れ、オン動作状態になる。ここで、ＭＯＢ
）ランジスタのソースミ極４は、Ｎ形半導体基板１と接
続されて同電位となっているとすると、一方のＭＵＳ）
ランジスタのオン、オフ動作がＮ形半導体基板１を介し
て、もう一方のＭＵＳ）ランジスタの特性に影響會及ぼ
すという問題が起こる。
特に、アナログ特性を有するＭＯ８来積回路装置におい
である１本の信号ラインに、雑音が飛び込んだ場合、そ
の信号ラインがゲート電極５に与えられていないＭ（Ｊ
８）ランジスタの特性までも悪くしてしまうということ
は、大きな問題であり。
である１本の信号ラインに、雑音が飛び込んだ場合、そ
の信号ラインがゲート電極５に与えられていないＭ（Ｊ
８）ランジスタの特性までも悪くしてしまうということ
は、大きな問題であり。
一つの障害でもある。
（発明の目的）
不発明の目的は、同一半導体基板上に設けられたＭＵＳ
）ランジスタ間が電気的に完全に分離されたＭＯ８集積
回路装置會提供するものである。
）ランジスタ間が電気的に完全に分離されたＭＯ８集積
回路装置會提供するものである。
（発明の構成）
この発明によるＭＯ８集積回路装置は、−導電形半導体
基板上にまず他の導電形の島状領域を設け、そこに他の
導電型のチャンネルをもつＭＯＳトランジスタごとにそ
れぞれ一導電形の島状領域を設け、さらにこの−導電形
の島状領域の中に他の導電型のチャネルをもつＭＯＳト
ランジスタのソース及びドレイン領域となる他の導電形
の領域を設けた構造をしている。
基板上にまず他の導電形の島状領域を設け、そこに他の
導電型のチャンネルをもつＭＯＳトランジスタごとにそ
れぞれ一導電形の島状領域を設け、さらにこの−導電形
の島状領域の中に他の導電型のチャネルをもつＭＯＳト
ランジスタのソース及びドレイン領域となる他の導電形
の領域を設けた構造をしている。
（実施例〕
次に、この発明の一実施例によるＭＵＳ集積回路装置を
第２図を参照してよシ詳細に説明する。
第２図を参照してよシ詳細に説明する。
この構造では、Ｎ形半導体基板１１に島状Ｐ影領域１８
を有し、さらにこの島状Ｐ影領域１８中に島状Ｎ影領域
１７を有している。このＮ形島状領域１７にソース領域
、ドレイン領域となるＰ影領域１２を有している。Ｐ型
領域１２間には薄いゲート酸化膜を有するが他の表面に
は厚いフィールド酸化膜１６を有している。フィールド
酸化膜１６はＰ型領域１２上に開孔を有し、ここにソー
ス電極１４．ドレイン電極１３が設けられている。ゲー
ト酸化膜上にはゲート電極１５を有している。
を有し、さらにこの島状Ｐ影領域１８中に島状Ｎ影領域
１７を有している。このＮ形島状領域１７にソース領域
、ドレイン領域となるＰ影領域１２を有している。Ｐ型
領域１２間には薄いゲート酸化膜を有するが他の表面に
は厚いフィールド酸化膜１６を有している。フィールド
酸化膜１６はＰ型領域１２上に開孔を有し、ここにソー
ス電極１４．ドレイン電極１３が設けられている。ゲー
ト酸化膜上にはゲート電極１５を有している。
このように各Ｍ０８電界効果トランジスタは島状Ｐ影領
域１８で他から完全に分離されており、ＭＯＢ ）ラン
ジスタ間の干渉を十分に除去することが出来る。
域１８で他から完全に分離されており、ＭＯＢ ）ラン
ジスタ間の干渉を十分に除去することが出来る。
以上Ｓ説明したように、ＭＵＳ）ランジスタの断面構造
ｅＮ形層の二重縦積み構造にすることによって、良好な
アナログ特性を得ることが出来るという点で、その効果
は非常に大きい。
ｅＮ形層の二重縦積み構造にすることによって、良好な
アナログ特性を得ることが出来るという点で、その効果
は非常に大きい。
第１図は従来の半導体装置を示す防面図、第２図は不発
明の一実施例による半導体装置を示す断面図である。 １．１１・・・・・・Ｎ形半導体基板ｂ２−１２・山・
・Ｐ影領域、３．１３・・川・ドレイン電極、４．１４
・・・・・・ソース電極、５．１５・山・・ゲート電極
、６．１６・・・・・・絶縁膜、１７・・・・・・島状
Ｎ影領域、１８・・・・・・島状Ｐ影領域。 ５一 方ｌ閃 秀２圀
明の一実施例による半導体装置を示す断面図である。 １．１１・・・・・・Ｎ形半導体基板ｂ２−１２・山・
・Ｐ影領域、３．１３・・川・ドレイン電極、４．１４
・・・・・・ソース電極、５．１５・山・・ゲート電極
、６．１６・・・・・・絶縁膜、１７・・・・・・島状
Ｎ影領域、１８・・・・・・島状Ｐ影領域。 ５一 方ｌ閃 秀２圀
Claims (1)
- 一導電形の半導体基板上に他の導電形の第１の島状領域
を設け、該第１の島状領域に更に前記−導電形の第２の
島状領域を設け、該第２の島状領域内に前記他の４電形
のソース及びドレイン領域を設け、該ソースおよびドレ
イン領域間にゲート領域を設けたことを特徴とするＭＯ
８集積回路装置・
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58232468A JPS60124863A (ja) | 1983-12-09 | 1983-12-09 | Ｍｏｓ集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58232468A JPS60124863A (ja) | 1983-12-09 | 1983-12-09 | Ｍｏｓ集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60124863A true JPS60124863A (ja) | 1985-07-03 |
Family
ID=16939766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58232468A Pending JPS60124863A (ja) | 1983-12-09 | 1983-12-09 | Ｍｏｓ集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60124863A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4969030A (en) * | 1987-03-05 | 1990-11-06 | Sgs-Thomson Microelectronics S.P.A. | Integrated structure for a signal transfer network, in particular for a pilot circuit for MOS power transistors |
| US5449936A (en) * | 1991-11-25 | 1995-09-12 | Sgs-Thompson Microelectronics Srl | High current MOS transistor bridge structure |
| JP2010003925A (ja) * | 2008-06-20 | 2010-01-07 | Toppan Printing Co Ltd | 半導体装置 |
-
1983
- 1983-12-09 JP JP58232468A patent/JPS60124863A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4969030A (en) * | 1987-03-05 | 1990-11-06 | Sgs-Thomson Microelectronics S.P.A. | Integrated structure for a signal transfer network, in particular for a pilot circuit for MOS power transistors |
| US5449936A (en) * | 1991-11-25 | 1995-09-12 | Sgs-Thompson Microelectronics Srl | High current MOS transistor bridge structure |
| JP2010003925A (ja) * | 2008-06-20 | 2010-01-07 | Toppan Printing Co Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4053916A (en) | Silicon on sapphire MOS transistor | |
| US4101922A (en) | Field effect transistor with a short channel length | |
| JP2574267B2 (ja) | 絶縁ゲートトランジスタアレイ | |
| KR100398164B1 (ko) | 절연게이트반도체장치 | |
| GB1175601A (en) | Insulated-Gate Field-Effect Transistor | |
| US4015279A (en) | Edgeless transistor | |
| JPS63266882A (ja) | 縦型絶縁ゲ−ト電界効果トランジスタ | |
| JPS60124863A (ja) | Ｍｏｓ集積回路装置 | |
| JP2579954B2 (ja) | Ｍｏｓトランジスタ | |
| JP2825038B2 (ja) | 半導体装置 | |
| JPH0462175B2 (ja) | ||
| JP2608976B2 (ja) | 半導体装置 | |
| JPH0222868A (ja) | 絶縁ゲート電界効果トランジスタ | |
| JPH07142731A (ja) | パワーデバイスおよびそれを形成するための方法 | |
| US5160990A (en) | MIS-FET with small chip area and high strength against static electricity | |
| JP2004288873A (ja) | 半導体装置 | |
| JP4577948B2 (ja) | オフセットゲート型電界効果トランジスタ | |
| JP3130645B2 (ja) | 高耐圧ｍｏｓトランジスタ | |
| JP3394872B2 (ja) | 高耐圧半導体装置 | |
| JP2629426B2 (ja) | ２重拡散型ｍｉｓｆｅｔを備えた半導体装置及びその製造方法 | |
| JPH0697439A (ja) | 高耐圧半導体素子 | |
| JPS6340376A (ja) | 電界効果型半導体装置 | |
| JP2668542B2 (ja) | 半導体装置 | |
| JPS6355976A (ja) | 電界効果半導体装置 | |
| JPS6151960A (ja) | 相補型ｍｏｓ半導体装置 |