JP2668542B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2668542B2 JP2668542B2 JP63055360A JP5536088A JP2668542B2 JP 2668542 B2 JP2668542 B2 JP 2668542B2 JP 63055360 A JP63055360 A JP 63055360A JP 5536088 A JP5536088 A JP 5536088A JP 2668542 B2 JP2668542 B2 JP 2668542B2
- Authority
- JP
- Japan
- Prior art keywords
- concentration
- layer
- type diffusion
- diffusion layer
- conductivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は内部にコンデンサーを形成した半導体装置に
関する。
関する。
従来の技術 第２図は内部にコンデンサーを形成した従来の半導体
装置の断面図であって、第１導電型半導体としてＮ型半
導体を、第２導電型半導体としてＰ型半導体を用いた場
合を示す。
装置の断面図であって、第１導電型半導体としてＮ型半
導体を、第２導電型半導体としてＰ型半導体を用いた場
合を示す。
同図において、10はＮ型半導体基板であって、この基
板の表面に高濃度Ｐ型拡散層11が形成されている。この
高濃度Ｐ型拡散層11の過半の表面には、選択酸化法によ
って絶縁層12と13とが形成されている。そして絶縁層12
の上には絶縁層15が、また絶縁層13の上にはポリシリコ
ン層14の導電部がぞれぞれ形成されている。ポリシリコ
ン層14の上には、絶縁膜16が、また絶縁層15の上には、
アルミニウム層17が形成されている。アルミニウム層17
と絶縁膜16の上には内部を保護する保護膜としての絶縁
層19が形成されている。絶縁層12、13、15および絶縁膜
16は例えばSiO2で、絶縁層19は例えばPSG（リンガラ
ス）で作られている。なお、前記導電部（ポリシリコン
層14）と高濃度Ｐ型拡散層はコンデンサーの電極として
作用するものである。
板の表面に高濃度Ｐ型拡散層11が形成されている。この
高濃度Ｐ型拡散層11の過半の表面には、選択酸化法によ
って絶縁層12と13とが形成されている。そして絶縁層12
の上には絶縁層15が、また絶縁層13の上にはポリシリコ
ン層14の導電部がぞれぞれ形成されている。ポリシリコ
ン層14の上には、絶縁膜16が、また絶縁層15の上には、
アルミニウム層17が形成されている。アルミニウム層17
と絶縁膜16の上には内部を保護する保護膜としての絶縁
層19が形成されている。絶縁層12、13、15および絶縁膜
16は例えばSiO2で、絶縁層19は例えばPSG（リンガラ
ス）で作られている。なお、前記導電部（ポリシリコン
層14）と高濃度Ｐ型拡散層はコンデンサーの電極として
作用するものである。
ポリシリコン層14とアルミニウム層17とは、絶縁膜16
によって絶縁されている。前記絶縁層12と13にはコンタ
クトホール18が形成されており、アルミニウム層17は高
濃度Ｐ型拡散層11と電気的に接続されている。コンデン
サーは、ポリシリコン層14と高濃度Ｐ型拡散層11を電極
とし、これらの間の絶縁層13を誘電体として構成され
る。
によって絶縁されている。前記絶縁層12と13にはコンタ
クトホール18が形成されており、アルミニウム層17は高
濃度Ｐ型拡散層11と電気的に接続されている。コンデン
サーは、ポリシリコン層14と高濃度Ｐ型拡散層11を電極
とし、これらの間の絶縁層13を誘電体として構成され
る。
発明が解決しようとする課題 このように構成されたコンデンサーは、例えばトラン
ジスタ回路の結合素子等の役目に使われる。この場合、
通常Ｎ型半導体基板10には、このコンデンサーと同じ基
板上に形成されたトランジスタ回路の電源電圧が加えら
れているので、高濃度Ｐ型拡散層11とトランジスタ回路
の電源回路との間に寄生容量ができる。この寄生容量は
比較的大きい。
ジスタ回路の結合素子等の役目に使われる。この場合、
通常Ｎ型半導体基板10には、このコンデンサーと同じ基
板上に形成されたトランジスタ回路の電源電圧が加えら
れているので、高濃度Ｐ型拡散層11とトランジスタ回路
の電源回路との間に寄生容量ができる。この寄生容量は
比較的大きい。
従って、このコンデンサーを第３図に示すように増幅
器の入出力間の結合に使用した場合に、比較的大きい寄
生容量30が高濃度Ｐ型拡散層11と増幅回路の電源回路V
DDとの間に存在することになるので、増幅回路が設計通
りに動作しないことがあるという問題点がある。31は高
濃度Ｐ型拡散層11と電源回路VDDとの間の抵抗値であ
る。
器の入出力間の結合に使用した場合に、比較的大きい寄
生容量30が高濃度Ｐ型拡散層11と増幅回路の電源回路V
DDとの間に存在することになるので、増幅回路が設計通
りに動作しないことがあるという問題点がある。31は高
濃度Ｐ型拡散層11と電源回路VDDとの間の抵抗値であ
る。
本発明は以上のことに鑑みなされたもので、ポリシリ
コン層14と高濃度Ｐ型拡散層11との間に構成したコンデ
ンサーのキャパシタンスに影響を与えることなく、高濃
度Ｐ型拡散層11とこの半導体装置が使用されるトランジ
スタ回路の電源回路等との間の寄生容量の少ない半導体
装置を提供することを目的としている。
コン層14と高濃度Ｐ型拡散層11との間に構成したコンデ
ンサーのキャパシタンスに影響を与えることなく、高濃
度Ｐ型拡散層11とこの半導体装置が使用されるトランジ
スタ回路の電源回路等との間の寄生容量の少ない半導体
装置を提供することを目的としている。
課題を解決するための手段 上記目的を達成するために本発明に係る半導体装置
は、第１導電型半導体基板上に高濃度第２導電型拡散
層、絶縁層及び第１導電層を順次形成するとともに、前
記絶縁層を誘電体として前記高濃度第２導電型拡散層と
前記第１導電層とでコンデンサーを構成するようにし、
前記第１導電型半導体基板に電源電圧が印加される一
方、前記高濃度第２導電型拡散層に繋がった第２導電層
と前記第１導電層との間に電気信号が通される半導体装
置において、前記高濃度第２導電型拡散層と前記第１導
電型半導体基板との間に、低濃度第２導電型拡散層を形
成するようにした。
は、第１導電型半導体基板上に高濃度第２導電型拡散
層、絶縁層及び第１導電層を順次形成するとともに、前
記絶縁層を誘電体として前記高濃度第２導電型拡散層と
前記第１導電層とでコンデンサーを構成するようにし、
前記第１導電型半導体基板に電源電圧が印加される一
方、前記高濃度第２導電型拡散層に繋がった第２導電層
と前記第１導電層との間に電気信号が通される半導体装
置において、前記高濃度第２導電型拡散層と前記第１導
電型半導体基板との間に、低濃度第２導電型拡散層を形
成するようにした。
作用 低濃度第２導電型拡散層が高濃度第２導電型拡散層と
第１導電型半導体基板との間に存在することによって、
高濃度第２導電型拡散層と第１導電型半導体基板との間
の濃度比が下がり、寄生容量が減少する。
第１導電型半導体基板との間に存在することによって、
高濃度第２導電型拡散層と第１導電型半導体基板との間
の濃度比が下がり、寄生容量が減少する。
よって、この寄生容量が高濃度第２導電型拡散層と導
電層との間、即ち、コンデンサーに通される電気信号に
大きな影響を及ぼすことがなくなる。
電層との間、即ち、コンデンサーに通される電気信号に
大きな影響を及ぼすことがなくなる。
実施例 第１図は本発明の一実施例を示す。第２図に示したも
のと同等なものには、同一の記号を付してある。
のと同等なものには、同一の記号を付してある。
第１図は、第２図に示した半導体装置と下記以外は同
一であるので、同一の部分については説明を省略し異な
っている部分のみを説明する。
一であるので、同一の部分については説明を省略し異な
っている部分のみを説明する。
即ち、第１図においては、高濃度Ｐ型拡散層11の下側
に低濃度Ｐ型拡散層20を打ち込んである。この低濃度Ｐ
型拡散層20の存在によって、高濃度Ｐ型拡散層11とＮ型
半導体基板10との間の不純物の濃度比を下げることがで
きるので、高濃度Ｐ型拡散層11と前記したトランジスタ
回路の電源回路等との間の寄生容量が減少する。
に低濃度Ｐ型拡散層20を打ち込んである。この低濃度Ｐ
型拡散層20の存在によって、高濃度Ｐ型拡散層11とＮ型
半導体基板10との間の不純物の濃度比を下げることがで
きるので、高濃度Ｐ型拡散層11と前記したトランジスタ
回路の電源回路等との間の寄生容量が減少する。
本実施例によれば、高濃度Ｐ型拡散層11の濃度は変わ
らないので、目的とするコンデンサーの直列抵抗値が変
化することはない。また、Ｎ型チャンネルを有するMOS
トランジスタとともにこのコンデンサーを作るときに
は、低濃度Ｐ型拡散層20は低濃度Ｐ型層ウエルを作る工
程において、これと同時に形成されるので、特別な工程
を必要とせず、ガラスマスクの枚数も従来のままでよ
い。
らないので、目的とするコンデンサーの直列抵抗値が変
化することはない。また、Ｎ型チャンネルを有するMOS
トランジスタとともにこのコンデンサーを作るときに
は、低濃度Ｐ型拡散層20は低濃度Ｐ型層ウエルを作る工
程において、これと同時に形成されるので、特別な工程
を必要とせず、ガラスマスクの枚数も従来のままでよ
い。
本実施例では、第１導電型半導体としてＮ型半導体
を、第２導電型半導体としてＰ型半導体を用いた場合に
ついて説明したが、この逆の場合であっても勿論本発明
の実施は可能である。
を、第２導電型半導体としてＰ型半導体を用いた場合に
ついて説明したが、この逆の場合であっても勿論本発明
の実施は可能である。
発明の効果 以上、本発明に係る半導体装置による場合、高濃度第
２導電型拡散層と第１導電型半導体基板との間の寄生容
量を低減できる構成となっているので、高濃度第２導電
型拡散層に繋がった第２導電層と第１導電層との間、即
ち、コンデンサーに通される電気信号に対して寄生容量
が大きな影響を及ぼさなくなる。よって、寄生容量を考
慮した設計を行う必要がなくなる。しかも僅かな設計変
更のみで実現できるので、コストの点で大きなメリット
がある。
２導電型拡散層と第１導電型半導体基板との間の寄生容
量を低減できる構成となっているので、高濃度第２導電
型拡散層に繋がった第２導電層と第１導電層との間、即
ち、コンデンサーに通される電気信号に対して寄生容量
が大きな影響を及ぼさなくなる。よって、寄生容量を考
慮した設計を行う必要がなくなる。しかも僅かな設計変
更のみで実現できるので、コストの点で大きなメリット
がある。
第１図は本発明の一実施例の半導体装置の縦断正面図、
第２図は従来の半導体装置の縦断正面図を、第３図は増
幅回路をそれぞれ示す。 10……Ｎ型半導体基板、11……高濃度Ｐ型拡散層、12、
13、15、19……絶縁層、14……ポリシリコン層、16……
絶縁膜、17……アルミニウム層、18……コンタクトホー
ル、20……低濃度Ｐ型拡散層。
第２図は従来の半導体装置の縦断正面図を、第３図は増
幅回路をそれぞれ示す。 10……Ｎ型半導体基板、11……高濃度Ｐ型拡散層、12、
13、15、19……絶縁層、14……ポリシリコン層、16……
絶縁膜、17……アルミニウム層、18……コンタクトホー
ル、20……低濃度Ｐ型拡散層。
Claims (1)
- 【請求項１】第１導電型半導体基板上に高濃度第２導電
型拡散層、絶縁層及び第１導電層を順次形成するととも
に、前記絶縁層を誘電体として前記高濃度第２導電型拡
散層と前記第１導電層とでコンデンサーを構成するよう
にし、前記第１導電型半導体基板に電源電圧が印加され
る一方、前記高濃度第２導電型拡散層に繋がった第２導
電層と前記第１導電層との間に電気信号が通される半導
体装置において、前記高濃度第２導電型拡散層と前記第
１導電型半導体基板との間に、低濃度第２導電型拡散層
を形成するようにしたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63055360A JP2668542B2 (ja) | 1988-03-08 | 1988-03-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63055360A JP2668542B2 (ja) | 1988-03-08 | 1988-03-08 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01228158A JPH01228158A (ja) | 1989-09-12 |
| JP2668542B2 true JP2668542B2 (ja) | 1997-10-27 |
Family
ID=12996325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63055360A Expired - Fee Related JP2668542B2 (ja) | 1988-03-08 | 1988-03-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2668542B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS48102538U (ja) * | 1972-03-07 | 1973-12-01 | ||
| JPS617660A (ja) * | 1984-06-21 | 1986-01-14 | Toshiba Corp | 半導体装置 |
-
1988
- 1988-03-08 JP JP63055360A patent/JP2668542B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01228158A (ja) | 1989-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4053916A (en) | Silicon on sapphire MOS transistor | |
| JPH07105447B2 (ja) | 伝送ゲート | |
| EP0223616A3 (en) | Semiconductor memory device and manufacturing method | |
| CA1160760A (en) | Field-effect capacitance | |
| KR930020666A (ko) | 수직형 집적 반도체 구조체 | |
| KR970000719B1 (ko) | 상보형 래터럴 절연 게이트 정류기 | |
| KR850008052A (ko) | 반도체 장치 | |
| KR970067716A (ko) | 반도체 장치 및 그 제조방법 | |
| KR960026941A (ko) | 반도체장치 | |
| KR20040073939A (ko) | 반도체장치 | |
| JPS6386465A (ja) | 基板にキャパシタを形成する方法 | |
| JP2668542B2 (ja) | 半導体装置 | |
| JP2825038B2 (ja) | 半導体装置 | |
| JP3412393B2 (ja) | 半導体装置 | |
| US5160990A (en) | MIS-FET with small chip area and high strength against static electricity | |
| JP2956181B2 (ja) | 抵抗素子を有する半導体装置 | |
| JPH0590579A (ja) | パワー電界効果トランジスタ | |
| JPH0738417B2 (ja) | 絶縁ゲ−ト型半導体装置およびその製造方法 | |
| JP2558879B2 (ja) | 高電圧パルス・ノイズ吸収素子 | |
| JP3068513B2 (ja) | 半導体装置、その製造方法 | |
| JPH05299651A (ja) | バックゲート端子付ｍｏｓｆｅｔ | |
| JPS61174672A (ja) | 縦型ｍｏｓトランジスタ | |
| JPS60124863A (ja) | Ｍｏｓ集積回路装置 | |
| JPH05129425A (ja) | 半導体装置およびその製造方法 | |
| JPS62211945A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |