KR960026941A - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR960026941A
KR960026941A KR1019950047279A KR19950047279A KR960026941A KR 960026941 A KR960026941 A KR 960026941A KR 1019950047279 A KR1019950047279 A KR 1019950047279A KR 19950047279 A KR19950047279 A KR 19950047279A KR 960026941 A KR960026941 A KR 960026941A
Authority
KR
South Korea
Prior art keywords
semiconductor device
type
semiconductor
mos transistor
diffusion layer
Prior art date
Application number
KR1019950047279A
Other languages
English (en)
Other versions
KR100254014B1 (ko
Inventor
유키히토 오와키
마사코 요시다
마코토 요시미
Original Assignee
사토 후미오
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 후미오, 가부시키가이샤 도시바 filed Critical 사토 후미오
Publication of KR960026941A publication Critical patent/KR960026941A/ko
Application granted granted Critical
Publication of KR100254014B1 publication Critical patent/KR100254014B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 SOI·MOSFET의 기판부유효과를 방지하여 신뢰성이 높은 감지증폭기등을 실현할 수 있으면서 고밀도화, 디자인 치수의 완화, 저노이즈를 실현하는 반도체장치를 제공한다.
전연막상의 p형 반도체층을 기판으로 이용하고, 상기 가판에 설치된 복수의 SOI·MOSFET로 이루어진 플립플롭 구성의 감지증폭기(SA1,SA2)를 갖춘 반도체장치에 있어서, 감지증폭기(SA1,SA2)를 구성하는 각 nMOSFER의 소스이 일부에 기판과 동일한 p형 확산층영역(5)을 설치하고, 이 p형 확산층영역(5)에 의해 상기 nMOSFER의 기판 끼리 접속하여 이루어진 것을 특징으로 한다.

Description

반도체장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 제1실시예에 따른 SOI·MOSFET를 이용한 감지증폭기의 회로구성도, 제2도는 제1실시예에 있어서 감지증폭기의 레이아웃패턴을 나타낸 평면도, 제3도는 제1실시예에 있어서 SOI·MOSFET으 소자구조를 나타낸 단면도.

Claims (41)

  1. 절연막상의 반도체층을 기판으로서 이용하고, 상기 기판에 설치된 복수의 MOS트랜지스터로 이루어진 플립플롭 또는 전류미러 구성의 감지증폭기등, 게이트에 인가되는 전위의 대소를 MOS트랜지스터의 콘덕턴스의 차로서 검지하는 검지회로를 갖춘 반도체장치에 있어서, 상기 검지회로를 구성하는 쌍으로 되는 MOS트랜지스터의 소스 또는 드레인의 일부에 기판과 동일한 도전형의 확산층영역을 설치하고, 이 확산층영역에 의해 상기 MOS트랜지스터의 기판끼리를 접속하여 이루어진 것을 특징으로 하는 반도체장치.
  2. 절연막상의 p형 반도체층을 기판으로서 이용하고, 상기 기판에 설치된 복수의 n형 MOS트랜지스터로 이루어진 플립플롭 또는 전류미러 구성의 감지층폭기등, 게이트에 인가되는 전위의 대소를 MOS트랜지스터의 콘덕턴스의 차로서 검지하는 검지회로를 갖춘 반도체장치에 있어서, 상기 검지회로를 구성하는 쌍으로 되는 n형 MOS트랜지스터의 소스 또는 드레인의 일부에 기판과 동일한 p형 확산층역역을 설치하고, 이 확산층영역에 의해 상기 MOS트랜지스터의 기판끼리를 접속하여 이루어진 것을 특징으로 하는 반도체장치.
  3. 절연막상의 반도체층을 기판으로서 이용하고, 상기 기판에 설치된 복수의 MOS트랜지스터로 이루어진 플립플롭 또는 전류미러 구성의 감지증폭기등, 게이트에 인가되는 전위의 대소를 MOS트랜지스터의 콘덕턴스의 차로서 검지하는 검지회로를 갖춘 반도체장치에 있어서, 상기 검지회로를 구성하는 쌍으로 되는 MOS트랜지스터의 소스 또는 드레인의 일부에 기판과 동일한 도전형의 확산층영역을 설치하고, 이 확산영역에 의해 상기 MOS트랜지스터의 기판끼리 접속하여 이루어지고, 상기 MOS트랜지스터의 소스 또는 드레인의 확산층의 하부가 상기 절연막에 접하여 이루어진 것을 특징으로 하는 반도체 장치.
  4. 절연막상의 p형 반도체층을 기판으로 이용하고, 상기 기판에 성치된 복수의 n형 MOS트랜지스터로 이루어진 플립플롭 또는 전류미러 구성의 감지증폭기등, 게이트에 인가되는 전위의 대소를 MOS트랜지스터의 콘덕턴스의 차로서 검지하는 검지회로를 갖춘 반도체장치에 있어서, 상기 검지회로를 구성하는 쌍으로 되는 n형 MOS트랜지스터의 소스 또는 드레인의 일부에 기판과 동일한 p형 확산층영역을 설치하고, 이 확산층영역에 의해 상기 MOS트랜지스터의 기판끼리 접속하여 이루어지고, 상기 MOS트랜지스터의 소스 또는 드레인의 확산층의 하부가 상기 절연막에 접하여 이루어진 것을 특징으로 하는 반도체장치.
  5. 제1항에 있어서, 상기 MOS트랜지스터의 소스 또는 드레인의 적어도 한쪽의 적어도 일부에 채널 부분보다 밴드캡 폭이 좁은 반도체를 이용한 것을 특징으로 하는 반도체장치.
  6. 제1항에 있어서, 상기 기판을 접속하기 위한 공통의 확산층영역에 콘택트를 설치하고, 전원선 또는 신호선과 접속하는 것을 특징으로 하는 반도체장치.
  7. 제1항에 있어서, 기판콘택트를 소스콘택트와 공유하는 것을 특징으로 하는 반도체장치.
  8. 제1항에 있어서, 상기 검지회로로서의 감지증폭기는 복수개의 비트선마다 설치되어 있고, 기판 접속을 위한 확산층영역을 비트선과 직교하는 워드선 방향의 감지증폭기에서 공유하는 것을 특징으로 하는 반도체장치.
  9. 제1항에 있어서, 상기 검지회로로서의 감지증폭기는 복수개의 비트선마다 설치되어 있고, 이들 감지증폭기를 비트선 방향으로 교대로 어긋나게 하는 것을 특징으로 하는 반도체장치.
  10. 제1항에 있어서, 상기 검지회로로서의 감지증폭기는 복수개의 비트선마다 설치되어 있고, 통과비트선을 설치해서 비트선 4개에 대해 감지증폭기 1개를 배치하는 레이아웃으로 된 것을 특징으로 하는 반도체장치.
  11. 제1항에 있어서, 상기 MOS트랜지스터의 게이트를 종으로 배치한 것을 특징으로 하는 반도체장치.
  12. 제1항에 있어서, 상기 기판을 접속하기 위한 확산층영역을 상기 MOS트랜지스터의 게이트의 양단의 2장소에 설치한 것을 특징으로 하는 반도체장치.
  13. 제1항에 있어서, 상기 검지회로로서의 감지증폭기는 복수개의 비트선마다 설치되어 있고, 상기 비트선을 크로스한 것을 특징으로 하는 반도체장치.
  14. 제2항에 있어서, 상기 MOS트랜지스터의 소스 또는 드레인의 적어도 한쪽의 일부에 채널 부분보다 밴드캡 폭이 좁은 반도체를 이용한 것을 특징으로 하는 반도체장치.
  15. 제2항에 있어서, 상기 기판을 접속하기 위한 공통의 확산층영역에 콘택트를 설치하고, 전원선 또는 신호선과 접속하는 것을 특징으로 하는 반도체장치.
  16. 제2항에 있어서, 기판콘택트를 소스콘택트와 공유하는 것을 특징으로 하는 반도체장치.
  17. 제2항에 있어서, 상기 검지회로로서의 감지증폭기는 복수개의 비트선마다 설치되어 있고, 기판 접속을 위한 확산층영역을 비트선가 직교하는 워드선 방향의 감지증폭기에서 공유하는 것을 특징으로 하는 반도체장치.
  18. 제2항에 있어서, 상기 검지회로로서의 감지증폭기는 복수개의 비트선마다 설치되어 있고, 이들 감지증폭기를 비트선 방향으로 교대로 어긋나게 하는 것을 특징으로 하는 반도체장치.
  19. 제2항에 있어서, 상기 검지회로로서의 감지증폭기는 복수개의 비트선마다 설치되어 있고, 통과비트선을 설치해서 비트선 4개의 대해 감지증폭기 1개를 배치하는 레이아웃으로 된 것을 특징으로 하는 반도체장치.
  20. 제2항에 있어서, 상기 MOS트랜지스터의 게이트를 종으로 배치한 것을 특징으로 하는 반도체장치.
  21. 제2항에 있어서, 상기 기판을 접속하기 위한 확산층영역을 상기 MOS트랜지스터의 게이트의 양단이 2장소에 설치한 것을 특징으로 하는 반도체장치.
  22. 제2항에 있어서, 상기 검지회로로서의 감지증폭기는 복수개의 비트선마다 설치되어 있고, 상기 비트선을 크로스한 것을 특징으로 하는 반도체장치.
  23. 절연막상의 반도체층을 기판으로서 이용하고, 이 기판에 설치되는 게이트전극이 접속된 복수의 MOS트랜지스터를 갖추며, 이들 MOS트랜지스터의 전류가 채널 길이를 L, 채널폭을 W로 할 때, W/L당 동일한 것을 이용하는 회로에 있어서, 상기 복수의 MOS트랜지스터의 소스 또는 드레인의 일부에 기판과 동일한 도전형의 확산층영역을 설치하고, 이 영역을 이용해서 상기 복수의 MOS트랜지스터의 기판을 서로 접속하는 것을 특징으로 하는 반도체장치.
  24. 절연막상에 반도체층을 기판으로서 이용하고, 이 기판에 설치되는 게이트전극이 접속된 복수의 MOS트랜지스터를 갖추며, 이들 MOS트랜지스터의 전류의 채널 길이를 L, 채널폭을 W로 할 때, W/L당 동일한 것을 이용하는 회로에 있어서, 상기 MOS트랜지스터를 형성하는 소스 또는 드레인의 확산층의 하부가 상기 절연막에 접해서 이루어진 것을 특징으로 하는 반도체장치.
  25. 절연막상의 반도체층에 형성된 MOS트랜지스터로 이루어지는 승압회로를 갖춘 반도체장치에 있어서,상기 승압회로를 구성하는 MOS트랜지스터에 n형 타입을 이용하고, 상기 MOS트랜지스터의 게이트 길이를 상기 승압회로 이외의 회로를 구성하는 MOS트랜지스터의 최소 게이트 길이 보다 길게 하면서 상기 승압회로를 구성하는 MOS트랜지스터의 소스 및 드레인의 적어도 한쪽의 적어도 일부에 채널 부분 보다 밴드갭 폭이 좁은 반도체를 이용한 것을 특징으로 하는 반도체장치.
  26. 절연막상의 반도체층에 형성된 MOS트랜지스터로 이루어진 강압회로를 갖춘 반도체장치에 있어서, 상기 강압회로를 구성하는 MOS트랜지스터에 p형 타입을 이용하고, 상기 MOS트랜지스터의 게이트 길이를 상기 강압회로 이외의 회로를 구성하는 MOS트랜지스터의 최소 게이트 길이 보다 길게 하면서 상기 강압회로를 구성하는 MOS트랜지스터의 소스 및 드레인의 적어도 한쪽의 적어도 일부에 채널 부분 보다 밴드갭 폭이 좁은 반도체를 이용한 것을 특징으로 하는 반도체장치.
  27. 절연막상의 반도체층에 형성된 n형 MOS트랜지스터의 소스영역의 적어도 일부에 채널 부분 보다 밴드갭 폭이 좁은 반도체를 이용한 반도체장치에 있어서, 상기 MOS트랜지스터의 소스영역의 일부와 동시에 작성한 동일한 소재의 p형 확산층과 제1n형 확산층의 접합을 이용한 제1pn다이오드와, 상기 채널 부분과 동일한 밴드갭 폭의 p형 반도체와 상기 제1n형 반도체의 접합을 이용한 제2pn다이오드를 구비하여 이루어진 것을 특징으로 하는 반도체장치.
  28. 제1절연막상에 형성된 제1도전형의 반도체막에 일정 거리를 떨어지게 하여 이루어진 제2도전형의 소스 및 드레인영역 및 상기 소스 및 드레인에 끼워진 채널영역을 제2절연막을 매개로 전기적으로 제어하는 게이트 전극을 갖춘 SOIㆍMOSFET를 포함하는 반도체장치에 있어서, 상기 소스영역의 적어도 일부가 상기 MOSFET의 채널영역 보다도 밴드갭이 좁은 재료에 의해 구성되어 있는 것을 특징으로 하는 반도체장치.
  29. 제1절연막상에 형성된 제1도전형의 반도체막에 형성되고, 제2도전형의 불순물 확산층을 한쪽의 전극에 이용한 pn다이오드 또는 상기 pn다이오드를 일부에 포함하는 바이폴라형 트랜지스터를 갖춘 반도체장치에 있어서, 상기 pn다이오드에 있어서 제2도전형의 불순물 확산층이 상기 제1도전형의 반도체막 보다 밴드갭이 좁은 재료에 의해 구성되는 것을 특징으로 하는 반도체장치.
  30. 적어도 1개의 승압용 캐패시터와 상기 캐패시터의 제1전극과 출력을 접속하는 n형 SOIㆍMOSFET를 구비하는 반도체 장치에 있어서, 상기 SOIㆍMOSFET의 2개의 확산층중 상기 제1전극과 접속되는 확산층의 일부에 상기 SOIㆍMOSFET의 채널부분 보다 밴드캡 폭이 좁은 반도체가 이용되고 있는 것을 특징으로 하는 반도체장치.
  31. 반도체 집적회로상에 적어도 1쌍의 n형 SOIㆍMOSFET가 걸치되고, 이 1쌍의 n형 SOIㆍMOSFET의 각 게이트에 각각 전위1과 전위2가 공급되며, 상기 1쌍의 n형 SOIㆍMOSFET의 각각에 있어서 적어도 소스 부분의 확산층의 일부에 상기 SOIㆍMOSFET의 채널 부분 보다 밴드갭 폭이 좁은 반도체가 이용되는 것을 특징으로 하는 반도체장치.
  32. 제28항에 있어서, 밴드갭의 폭이 좁은 재료는 실리콘(Si)중으로 게르마늄(Ge) 또는 주석(Sn), 또는 그 양쪽을 도입하는 것에 의해 형성되는 것을 특징으로 하는 반도체장치.
  33. 제28항에 있어서, 밴드갭의 폭이 좁은 재료는 실리콘(Si)중으로 게르마늄(Ge) 또는 주석(Sn)의이온 주입과, 그 후의 열어닐에 의해 형성되어 있는 것을 특징으로 하는 반도체장치.
  34. 제29항에 있어서, 밴드갭의 폭이 좁은 재료는 실리콘(Si)중으로 게르마늄(Ge) 또는 주석(Sn), 또는 그 양쪽을 도입하는 것에 의해 형성되는 것을 특징으로 하는 반도체장치.
  35. 제29항에 있어서, 밴드갭의 폭이 좁은 재료는 실리콘(Si)중으로 게르마늄(Ge) 또는 주석(Sn)의 이온 주입과, 그 후의 열어닐에 의해 형성되어 있는 것을 특징으로 하는 반도체장치.
  36. 제30항에 있어서, 밴드갭의 폭이 좁은 재료는 실리콘(Si)중으로 게르마늄(Ge) 또는 주석(Sn), 또는 그 양쪽을 도입하는 것에 의해 형성되는 것을 특징으로 하는 반도체장치.
  37. 제30항에 있어서, 밴드갭의 폭이 좁은 재료는 실리콘(Si)중으로 게르마늄(Ge) 또는 주석(Sn)의이온 주입과, 그 후의 열어닐에 의해 형성되어 있는 것을 특징으로 하는 반도체장치.
  38. 제31항에 있어서, 밴드갭의 폭이 좁은 재료는 실리콘(Si)중으로 게르마늄(Ge) 또는 주석(Sn), 또는 그 양쪽을 도입하는 것에 의해 형성되는 것을 특징으로 하는 반도체장치.
  39. 제31항에 있어서, 밴드갭의 폭이 좁은 재료는 실리콘(Si)중으로 게르마늄(Ge) 또는 주석(Sn)의이온 주입과, 그 후의 열어닐에 의해 형성되어 있는 것을 특징으로 하는 반도체장치.
  40. 제28항에 있어서, 반도체 집적회로상에 적어도 1쌍의 n형 SOIㆍMOSFET가 설치되고, 이 1쌍의 n형 SOIㆍMOSFET의 각 게이트에 각각 전위1과 전위2가 공급되며, 상기 1쌍의 n형 SOIㆍMOSFET의 콘덕턴스의 차에 대해 전위1과 전위2의 대소를 판별하는 상기 1쌍의 SOIㆍMOSFET의 각 채널영역이 상기 채널영역과 동일한 도전형의 불순물 확산층에 의해 상호 접속되어 이루어진 것을 특징으로 하는 반도체장치.
  41. 제25항에 있어서, 상기 SOIㆍMOSFET의 소스영역의 일부와 동시에 작성한 동일재료의 p형 확산층과 제1n형 확산층과 접합을 이용한 pn다이오드와, 상기 채널 부분과 동일한 밴드갭 폭의 p형 반도체와 상기 1n형 반도체의 접합을 이용한 pn다이오드를 구비하여 이루어지고, 상기 2개의 pn접합 다이오드의 임계치차를 기준전위로서 이용하는 것을 특징으로 하는 반도체장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950047279A 1994-12-08 1995-12-07 반도체장치 KR100254014B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP94-305215 1994-12-08
JP30521594 1994-12-08
JP95-083455 1995-03-16
JP08345595A JP3243146B2 (ja) 1994-12-08 1995-03-16 半導体装置

Publications (2)

Publication Number Publication Date
KR960026941A true KR960026941A (ko) 1996-07-22
KR100254014B1 KR100254014B1 (ko) 2000-04-15

Family

ID=26424472

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950047279A KR100254014B1 (ko) 1994-12-08 1995-12-07 반도체장치

Country Status (3)

Country Link
US (4) US5895956A (ko)
JP (1) JP3243146B2 (ko)
KR (1) KR100254014B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100774561B1 (ko) * 2001-07-13 2007-11-08 삼성전자주식회사 박막 트랜지스터, 이의 제조 방법 및 이를 이용한 유기전계발광 디바이스

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3243146B2 (ja) * 1994-12-08 2002-01-07 株式会社東芝 半導体装置
JP3023355B1 (ja) * 1998-12-25 2000-03-21 松下電器産業株式会社 半導体装置及びその製造方法
US7397085B2 (en) * 2000-12-31 2008-07-08 Texas Instruments Incorporated Thermal coupling of matched SOI device bodies
JP4947248B2 (ja) * 2001-09-14 2012-06-06 Ｄｏｗａエレクトロニクス株式会社 ノッチ付き化合物半導体ウエハ
US6506654B1 (en) * 2002-03-26 2003-01-14 Advanced Micro Devices, Inc. Source-side stacking fault body-tie for partially-depleted SOI MOSFET hysteresis control
US7453129B2 (en) * 2002-12-18 2008-11-18 Noble Peak Vision Corp. Image sensor comprising isolated germanium photodetectors integrated with a silicon substrate and silicon circuitry
US6955952B2 (en) * 2003-03-07 2005-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Strain balanced structure with a tensile strained silicon channel and a compressive strained silicon-germanium channel for CMOS performance enhancement
JP4465283B2 (ja) 2005-01-25 2010-05-19 Ｏｋｉセミコンダクタ株式会社 差動増幅回路
US7238555B2 (en) * 2005-06-30 2007-07-03 Freescale Semiconductor, Inc. Single transistor memory cell with reduced programming voltages
JP4476939B2 (ja) 2006-01-12 2010-06-09 株式会社東芝 半導体装置
JP2008016749A (ja) 2006-07-10 2008-01-24 Elpida Memory Inc 半導体装置
JP5087897B2 (ja) 2006-09-29 2012-12-05 富士通セミコンダクター株式会社 半導体装置
JP4987415B2 (ja) * 2006-10-10 2012-07-25 株式会社東芝 半導体メモリ
US7608898B2 (en) * 2006-10-31 2009-10-27 Freescale Semiconductor, Inc. One transistor DRAM cell structure
US7917226B2 (en) * 2008-04-23 2011-03-29 Enteromedics Inc. Antenna arrangements for implantable therapy device
CN102386236B (zh) * 2008-10-24 2016-02-10 株式会社半导体能源研究所 半导体器件和用于制造该半导体器件的方法
JP5147654B2 (ja) 2008-11-18 2013-02-20 パナソニック株式会社 半導体装置
US9601178B2 (en) * 2011-01-26 2017-03-21 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
US9466493B2 (en) * 2013-07-11 2016-10-11 Taiwan Semiconductor Manufacturing Co., Ltd. Sense amplifier layout for FinFET technology
US10115822B2 (en) * 2013-09-26 2018-10-30 Intel Corporation Methods of forming low band gap source and drain structures in microelectronic devices
KR20220059749A (ko) 2020-11-03 2022-05-10 삼성전자주식회사 센싱앰프 및 상기 센싱앰프를 포함하는 반도체 메모리 장치
CN114855270B (zh) * 2022-04-21 2023-07-28 南昌大学 一种类分子束外延设备及薄膜制备方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3919569A (en) * 1972-12-29 1975-11-11 Ibm Dynamic two device memory cell which provides D.C. sense signals
US4111719A (en) * 1976-12-06 1978-09-05 International Business Machines Corporation Minimization of misfit dislocations in silicon by double implantation of arsenic and germanium
DE3005733A1 (de) * 1980-02-15 1981-08-20 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung einer halbleiteranordnung und nach diesem verfahren hergestellte halbleiteranordnung
DE3527098A1 (de) * 1985-07-29 1987-01-29 Siemens Ag Verfahren zur erhoehung des emitterwirkungsgrades von bipolaren transistoren in bipolaren tansistoren enthaltenden komplementaeren mos-schaltungen
JPS6433949A (en) * 1987-07-29 1989-02-03 Hitachi Chemical Co Ltd Wiring board for mounting semiconductor element
US5001528A (en) * 1989-01-31 1991-03-19 The United States Of America As Represented By The Secretary Of The Air Force Radiation hardened CMOS on SOI or SOS devices
JP2888878B2 (ja) * 1989-10-02 1999-05-10 株式会社東芝 半導体装置
US5272365A (en) * 1990-03-29 1993-12-21 Kabushiki Kaisha Toshiba Silicon transistor device with silicon-germanium electron gas hetero structure channel
JP2947654B2 (ja) * 1990-10-31 1999-09-13 キヤノン株式会社 Ｍｉｓ型トランジスタ
JPH0616370A (ja) * 1992-07-02 1994-01-25 Mitsubishi Electric Corp エレベータのドア装置
US5298773A (en) * 1992-08-17 1994-03-29 United Technologies Corporation Silicon-on-insulator H-transistor layout for gate arrays
JP2853793B2 (ja) * 1992-11-19 1999-02-03 ローム株式会社 メモリ素子の製造方法
JPH06310719A (ja) * 1993-04-19 1994-11-04 Sharp Corp Ｇｅ−ＳｉのＳＯＩ型ＭＯＳトランジスタ及びその製造方法
TW251379B (en) * 1994-01-28 1995-07-11 Nat Science Committee Process of polysilicon, Ge or Si-Ge thin film transistor
US5604159A (en) * 1994-01-31 1997-02-18 Motorola, Inc. Method of making a contact structure
US5561302A (en) * 1994-09-26 1996-10-01 Motorola, Inc. Enhanced mobility MOSFET device and method
JPH08153880A (ja) * 1994-09-29 1996-06-11 Toshiba Corp 半導体装置及びその製造方法
JP3243146B2 (ja) * 1994-12-08 2002-01-07 株式会社東芝 半導体装置
FR2728388A1 (fr) * 1994-12-19 1996-06-21 Korea Electronics Telecomm Procede de fabrication d'un transistor bipolaire
US5668024A (en) * 1996-07-17 1997-09-16 Taiwan Semiconductor Manufacturing Company CMOS device structure with reduced risk of salicide bridging and reduced resistance via use of a ultra shallow, junction extension, ion implantation process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100774561B1 (ko) * 2001-07-13 2007-11-08 삼성전자주식회사 박막 트랜지스터, 이의 제조 방법 및 이를 이용한 유기전계발광 디바이스

Also Published As

Publication number Publication date
KR100254014B1 (ko) 2000-04-15
US5895956A (en) 1999-04-20
US20020056878A1 (en) 2002-05-16
JP3243146B2 (ja) 2002-01-07
JPH08213564A (ja) 1996-08-20
US6545323B2 (en) 2003-04-08
US6342408B1 (en) 2002-01-29
US6130461A (en) 2000-10-10

Similar Documents

Publication Publication Date Title
KR960026941A (ko) 반도체장치
US5023688A (en) Transfer gate with the improved cut-off characteristic
US7777294B2 (en) Semiconductor device including a high-breakdown voltage MOS transistor
KR920013780A (ko) 고전압 용도에 적합한 직접 회로 장치
KR950034767A (ko) Mis형 반도체장치
KR880700468A (ko) 반도체 장치
KR940004830A (ko) 반도체 집적회로장치
KR950004452A (ko) 반도체 집적회로장치
KR930020666A (ko) 수직형 집적 반도체 구조체
KR850007718A (ko) 반도체 장치
KR940004846A (ko) 반도체장치 및 그 제조방법
KR960032771A (ko) 접합 전계 효과 트랜지스터를 갖는 반도체 장치
KR930020738A (ko) 고전압 전력 트랜지스터 및 그 제조 방법
KR880004589A (ko) 기판바이어스 전압발생기를 구비한 상보형 집적회로 배열
KR950021714A (ko) 박막트랜지스터를 갖는 반도체장치와 그의 제조방법
KR930003235A (ko) 마스터 슬라이스형 반도체 집적회로 장치의 기본셀 형성을 위한 트랜지스터 배치와 마스터 슬라이스형 반도체 집적회로 장치
KR870005462A (ko) 감지증폭회로
KR890017769A (ko) 반도체 장치 및 제조방법
KR860009489A (ko) 반도체 집적회로장치 및 그 제조방법
KR920018947A (ko) 스태틱형 랜덤 억세스 메모리 장치 및 그 제조방법
JP2002134752A (ja) 半導体装置
KR910020740A (ko) 반도체기억장치
KR840000988A (ko) 절연 게이트형 전계효과 트랜지스터
JP2000236074A5 (ko)
KR960015896A (ko) 큰 기판 접촉 영역을 갖는 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091229

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee