KR930020738A - 고전압 전력 트랜지스터 및 그 제조 방법 - Google Patents

고전압 전력 트랜지스터 및 그 제조 방법 Download PDF

Info

Publication number
KR930020738A
KR930020738A KR1019930004648A KR930004648A KR930020738A KR 930020738 A KR930020738 A KR 930020738A KR 1019930004648 A KR1019930004648 A KR 1019930004648A KR 930004648 A KR930004648 A KR 930004648A KR 930020738 A KR930020738 A KR 930020738A
Authority
KR
South Korea
Prior art keywords
flow region
drain
high voltage
source
diffusion layer
Prior art date
Application number
KR1019930004648A
Other languages
English (en)
Other versions
KR100301917B1 (ko
Inventor
말히 새트윈더
Original Assignee
윌리엄 이. 힐러
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄 이. 힐러, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 윌리엄 이. 힐러
Publication of KR930020738A publication Critical patent/KR930020738A/ko
Application granted granted Critical
Publication of KR100301917B1 publication Critical patent/KR100301917B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78639—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a drain or source connected to a bulk conducting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

집적 회로 RESURE LDMOS 전력 트랜지스터(10)은 소오스(26a)와 기판(12)사이에 전기적 절연이 필요한 응용에 사용하기 위해 낮은 '온'저항으로써 소오스 절연된 고전압 전력 트랜지스터를 제공하기 위해 RESURE LDMOS 기술을 이용해서 소오스 절연된 매립 게이트 MOS 트랜지스터를 채용한다.

Description

고전압 전력 트랜지스터 및 그 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 양호한 실시예를 도시한 3차원 도면이다.
제2도는 고측면 드라이버 회로 구성을 도시한 블럭도이다.
제3도는 본 발명의 다른 실시예를 도시한 3차원 도면이다.

Claims (18)

  1. 소오스 절연된 매립 게이트 MOS 트랜지스터 및 상기 소오스 절연된 매립 게이트 MOS트랜지스터에 접속된 벌크 반도체 드레인 유동 영역을 포함하는 것을 특징으로 하는 고전압 전력 트랜지스터.
  2. 제1항에 있어서, 상기 소오스 절연된 매립 게이트 MOS트랜지스터가, 반도체 물질로 된 기판, 게이트 절연 확산층이 형성됨으로써 상기 기판 내에 형성된 확산층, 게이트 확산층이 형성됨으로써 상기 기판 내에 형성된 확산층, 게이트 확산층이 형성됨으로써 상기 게이트 절연 확산층 내에 형성되어 상기 게이트 절연 확산층보다 고농도로 도우핑된 제2확산층, 게이트 산화물이 상기 게이트 확산층 위에 형성됨으로써 상기 소오스 절연된 매립 게이트 트랜지스터 위에 위치한 절연층 및 상기 소오스 절연된 매립 게이트 MOS 트랜지스터 및 고전압 전력 트랜지스터용 소오스를 형성하는 제1부분, 채널을 형성하는 제2부분 및 드레인을 형성하는 제3부분인, 3개부분을 가지는 상기 절연층 위에 피착된 반도체층을 포함하는 것을 특징으로 하는 고전압 전력 트랜지스터.
  3. 제2항에 있어서, 상기 기판 및 상기 채널은 P형 반도체 물질로 구성되고, 상기 게이트 절연 확산층은 N형 반도체 물질로 구성되며, 상기 게이트 확산층, 소오스 및 드레인은 N+형 반도체 물질로 구성된 것을 특징으로한 고전압 전력 트랜지스터.
  4. 제2항에 있어서, 상기 기판, 게이트 절연 확산층, 게이트 확산층 및 3개 부분을 가지는 반도체층은 단결정 실리콘으로 구성된 것을 특징으로 하는 고전압 전력 트랜지스터.
  5. 제2항에 있어서, 3개 부분을 가지는 상기 반도체층은 다결정 실리콘으로 구성된 것을 특징으로 하는 고전압 전력 트랜지스터.
  6. 제2항에 있어서, 상기 기판 위에 위치한 상기 절연층은 이산화 실리콘, 질화실리콘이거나 또는 이산화 실리콘과 질화 실리콘의 혼합물인 것을 특징으로 하는 고전압 전력 트랜지스터.
  7. 제1항에 있어서, 상기 드레인 유동 영역이, 반도체 물질로 된 기판, 유동 영역이 형성됨으로써 상기 기판내에 형성된 확산층, 드레인 콘택트 영역이 형성됨으로써 상기 유동 영역보다 고농도로 도우핑된, 상기 유동 영역내의 제1확산층, 드레인 유동 영역이 형성됨으로써 상기 유동 영역보다 고농도로 도우핑된, 상기 유동 영역으로 부터 분리되고 상기 제1확산층 내에 있는 제2확산층, 상기 유동 영역 내의 상기 제1 및 제2 확산층에 하향 접촉하기 위한 개구를 가지는 상기 드레인 유동 영역 위에 위치한 패터언 절연층 및 상기 유동 영역 내의 제2확산층과 상기 소오스 절연된 매립 게이트 트랜지스터의 드레인 양쪽에 전기적 접촉을 이루는 패터언 전도층을 포함하는 것을 특징으로 하는 고전압 전력 트랜지스터.
  8. 제7항에 있어서, 상기 기판은 P형 반도체 물질이고, 상기 드레인 유동 영역은 N형 반도체 물질이며, 상기 유동 영역 내의 제1 및 제2확산층은 모두 N+형 반도체 물질인 것을 특징으로 하는 고전압 전력 트랜지스터.
  9. 제8항에 있어서, 상기 P형 기판 도우핑 농도 및 상기 N형 유동 영역 깊이와 도우핑 프로필은 고전압 전력 트랜지스터의 정격 항복 전압에서 또는 그 아래에서 완전히 공핍되도록 RESU 설계원리에 따라서 설계된 것을 특징으로 하는 고전압 전력 트랜지스터.
  10. 제1항에 있어서, 상기 드레인 유동 영역이, 반도체 물질로 된 기판, 유동 영역이 형성됨으로써 상기 기판내에 형성된 확산층, 드레인 콘택트 영역이 형성됨으로써 상기 유동 영역보다 고농도로 도우핑된, 상기 유동 영역내의 제1확산층, 드레인 유동 영역이 형성됨으로써 상기 유동 영역보다 고농도로 도우핑된, 상기 유동 영역으로 부터 분리되고 상기 제1확산층 내에 있는 제2확산층, 상기 유동 영역 내의 제1및 제2확산층에 하향 접촉하기 위한 개구를 가지는 상기 드레인 유동 영역 위에 위치한 패터언 절연층 및 상기 유동 영역 내의 상기 제2확산층과 상기 소오스 절연된 매립 게이트 트랜지스터와 전기적으로 접촉하는 제1부분, 필드판이 형성됨으로써 상기 유동 영역 내의 상기 제1확산층과 제2확산층 사이에 위치한 제2부분인, 2개 부분을 가진 상기 패터언 절연층위에 위치한 패터언 전도층을 포함하는 것을 특징으로 하는 상기 고전압 전력 트랜지스터.
  11. 제10항에 있어서, 상기 기판은 P형 반도체 물질이고, 상기 드레인 유동 영역은 N형 반도체 물질이며, 상기 유동 영역 내의 제1 및 제2확산층은 모두 N+형 반도체 물질인 것을 특징으로 하는 상기 드레인 영역.
  12. 제10항에 있어서, 상기 전도층은 상기 소오스 절연된 매립 게이트 트랜지스터의 소오스, 게이트 또는 드레인 단자 중 하나에 전기적으로 접속되고, 또는 고전압 전력 장치의 드레인 단자의 전위 미만으로 유지되는 것을 특징으로 하는 고전압 전력 트랜지스터.
  13. 제10항에 있어서, 상기 P형 기판 도우핑 농도 및 상기 N형 유동 영역 깊이와 도우핑 프로필은 고전압 전력 트랜지스터의 정격 항복 전압에서 또는 그 아래에서 상기 유동 영역이 완전히 공핍되도록 RESURT설계 원리에 따라서 설계된 것을 특징으로 하는 고전압 전력 트랜지스터.
  14. 소오스와 기판 사이가 전기적 절연된 고전압 전력 트랜지스터에 있어서, 드레인 콘택트 및 상호접속 콘택트를 가지는 반도체 기판 내에 형성된 드레인 유동 영역 및 소오스 콘택트, 게이트 콘택트 및 상기 드레인 유동 영역의 상기 상호접속 콘택트에 접속된 드레인 상호접속부를 가지는, 상기 기판 위에 위치한 절연층 위에 형성된 소오스 절연된 매립 게이트 MOS 트랜지스터를 포함하는 것을 특징으로 하는 고전압 전력 트랜지스터.
  15. 소오스가 기판으로부터 절연된 고전압 전력 트랜지스터가 있는 고측면 드라이버 구성에 있어서, 드레인 콘택트 및 상기 드레인 콘택트가 전원에 접속된 상호접속 콘택트를 가지는 반도체 기판내에 형성된 드레인 유동 영역 및 부항에 접속된 소오스 콘택트, 제어 회로에 접속된 게이트 콘택트 및 상기 드레인 유동 영역의 상기 상호 접속 콘택트에 접속된 드레인 상호접속부를 가지는 소오스 절연된 매립 게이트 MOS 트랜지스터를 포함하는것을 특징으로 하는 고측면 드라이버 구성.
  16. 고전압 전력 트랜지스터의 제조방법에 있어서, 소오스 절연된 매립 게이트 MOS 트랜지스터를 형성하는 단계 및 상기 소오스 절연된 매립 게이트 MOS 트랜지스터에 접속된 드레인 유동 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 방법.
  17. 고측면 드라이버 구성 내에 고전압 전력 트랜지스터를 구성하는 방법에 있어서, 드레인 콘택트 및 상기 드레인 콘택트가 전원에 접속된 상호접속 콘택트를 가지는 반도체 기판 내에 형성된 드레인 유동 영역을 형성하는 단계 및 부하에 접속된 소오스 콘택트, 제어 회로에 접속된 게이트 콘택트 및 상기 드레인 유동영역의 상기 상호 접속 콘택트에 접속된 상호 접속부를 가지는 소오스 절연된 매립 게이트 MOS 트랜지스터를 형성하는 단계를 포함하는 것을 특징으로 하는 방법.
  18. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930004648A 1992-03-26 1993-03-25 고전압전력트랜지스터 KR100301917B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US85786192A 1992-03-26 1992-03-26
US857,861 1992-03-26
ID857,861 1992-03-26

Publications (2)

Publication Number Publication Date
KR930020738A true KR930020738A (ko) 1993-10-20
KR100301917B1 KR100301917B1 (ko) 2001-10-22

Family

ID=25326881

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930004648A KR100301917B1 (ko) 1992-03-26 1993-03-25 고전압전력트랜지스터

Country Status (5)

Country Link
US (1) US5350932A (ko)
EP (1) EP0562352B1 (ko)
JP (1) JP3393149B2 (ko)
KR (1) KR100301917B1 (ko)
DE (1) DE69317004T2 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5777363A (en) * 1993-11-29 1998-07-07 Texas Instruments Incorporated Semiconductor device with composite drift region
US5510275A (en) * 1993-11-29 1996-04-23 Texas Instruments Incorporated Method of making a semiconductor device with a composite drift region composed of a substrate and a second semiconductor material
US6242787B1 (en) 1995-11-15 2001-06-05 Denso Corporation Semiconductor device and manufacturing method thereof
US6831331B2 (en) 1995-11-15 2004-12-14 Denso Corporation Power MOS transistor for absorbing surge current
US5920097A (en) * 1997-03-26 1999-07-06 Advanced Micro Devices, Inc. Compact, dual-transistor integrated circuit
KR100249505B1 (ko) * 1997-10-28 2000-03-15 정선종 수평형 이중 확산 전력 소자의 제조 방법
US6545316B1 (en) 2000-06-23 2003-04-08 Silicon Wireless Corporation MOSFET devices having linear transfer characteristics when operating in velocity saturation mode and methods of forming and operating same
US6621121B2 (en) 1998-10-26 2003-09-16 Silicon Semiconductor Corporation Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes
US6236100B1 (en) * 2000-01-28 2001-05-22 General Electronics Applications, Inc. Semiconductor with high-voltage components and low-voltage components on a shared die
US6781194B2 (en) * 2001-04-11 2004-08-24 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions and insulated trench-based electrodes therein
US6784486B2 (en) * 2000-06-23 2004-08-31 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions therein
JP3831598B2 (ja) * 2000-10-19 2006-10-11 三洋電機株式会社 半導体装置とその製造方法
US20030091556A1 (en) * 2000-12-04 2003-05-15 Ruoslahti Erkki I. Methods of inhibiting tumor growth and angiogenesis with anastellin
EP1396030B1 (en) * 2001-04-11 2011-06-29 Silicon Semiconductor Corporation Vertical power semiconductor device and method of making the same
JP4618629B2 (ja) * 2004-04-21 2011-01-26 三菱電機株式会社 誘電体分離型半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS587870A (ja) * 1981-07-07 1983-01-17 Toshiba Corp 半導体集積回路装置
EP0073487B1 (en) * 1981-08-31 1988-07-20 Kabushiki Kaisha Toshiba Method for manufacturing three-dimensional semiconductor device
JPS59145560A (ja) * 1983-02-09 1984-08-21 Matsushita Electronics Corp 出力バツフア装置
JPS60163451A (ja) * 1984-02-03 1985-08-26 Seiko Epson Corp 出力保護回路
US4752814A (en) * 1984-03-12 1988-06-21 Xerox Corporation High voltage thin film transistor
JPS62101067A (ja) * 1985-10-28 1987-05-11 Nec Corp 入力保護装置
JPH0714009B2 (ja) * 1987-10-15 1995-02-15 日本電気株式会社 Ｍｏｓ型半導体記憶回路装置
DE68926793T2 (de) * 1988-03-15 1997-01-09 Toshiba Kawasaki Kk Dynamischer RAM
JPH03147362A (ja) * 1989-11-01 1991-06-24 Seiko Epson Corp 半導体装置

Also Published As

Publication number Publication date
DE69317004D1 (de) 1998-03-26
EP0562352A3 (ko) 1994-01-05
DE69317004T2 (de) 1998-06-10
EP0562352A2 (en) 1993-09-29
US5350932A (en) 1994-09-27
EP0562352B1 (en) 1998-02-18
KR100301917B1 (ko) 2001-10-22
JP3393149B2 (ja) 2003-04-07
JPH06283715A (ja) 1994-10-07

Similar Documents

Publication Publication Date Title
KR930020739A (ko) 고전압 전력 트랜지스터 및 그 제조 방법
KR100652449B1 (ko) 횡형 박막 실리콘-온-절연체 ｊｆｅｔ 디바이스
KR100675990B1 (ko) 드레인 확장 영역을 갖는 측면 박막 실리콘 온 절연체(ｓｏｉ) ｐｍｏｓ 디바이스
KR940019013A (ko) 고전압 트랜지스터
KR970060530A (ko) 유전체 분리형 박막 반도체 장치
KR930020666A (ko) 수직형 집적 반도체 구조체
KR20000029578A (ko) 고 전압용 반도체 부품
KR930020738A (ko) 고전압 전력 트랜지스터 및 그 제조 방법
KR930024156A (ko) 반도체 장치 및 그 제조 방법
US6781195B2 (en) Semiconductor bidirectional switching device and method
KR19990022793A (ko) 반도체 칩 연결 영역을 갖는 고전압 래터럴 금속 산화물 반도체전계 효과 트랜지스터 세마이콘덕터-온-인슐레이터 디바이스
KR960026941A (ko) 반도체장치
US5138409A (en) High voltage semiconductor device having silicon-on-insulator structure with reduced on-resistance
KR940020576A (ko) 반도체트랜지스터구조(Metal oxide semiconductor transistors having a polysilicon gate electrode with nonuniform doping in source-drain direction)
TWI615966B (zh) 半導體元件
KR890013784A (ko) 바이폴라반도체 스윗칭장치와 그의 제조방법
KR20020080547A (ko) 고내압 아이솔레이션 영역을 갖는 고전압 반도체 소자
KR940019000A (ko) 절연반도체 장치 및 그의 제조방법(a dielectrically isolated semiconductor device and a method for its manufacture)
US10128331B1 (en) High-voltage semiconductor device and method for manufacturing the same
CN107146814B (zh) 高压半导体装置及其制造方法
TW201824558A (zh) 半導體元件
US20040164346A1 (en) Power switching transistor with low drain to gate capacitance
JPH0669510A (ja) 高耐圧半導体装置
JP2864499B2 (ja) 電界効果型薄膜トランジスタ
JPH10190011A (ja) 高耐圧ダイオード

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120530

Year of fee payment: 12

EXPY Expiration of term