JP3393149B2 - バルク・シリコン内に酸化物絶縁ソースおよびｒｅｓｕｒｆドリフト領域を持つ高電圧構造 - Google Patents
バルク・シリコン内に酸化物絶縁ソースおよびｒｅｓｕｒｆドリフト領域を持つ高電圧構造Info
- Publication number
- JP3393149B2 JP3393149B2 JP06813793A JP6813793A JP3393149B2 JP 3393149 B2 JP3393149 B2 JP 3393149B2 JP 06813793 A JP06813793 A JP 06813793A JP 6813793 A JP6813793 A JP 6813793A JP 3393149 B2 JP3393149 B2 JP 3393149B2
- Authority
- JP
- Japan
- Prior art keywords
- drift region
- drain
- source
- gate
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910052710 silicon Inorganic materials 0.000 title 1
- 239000010703 silicon Substances 0.000 title 1
- 239000000758 substrate Substances 0.000 claims description 41
- 239000004065 semiconductor Substances 0.000 claims description 23
- 238000009792 diffusion process Methods 0.000 description 39
- 239000012535 impurity Substances 0.000 description 14
- 230000015556 catabolic process Effects 0.000 description 13
- 239000000463 material Substances 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78639—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a drain or source connected to a bulk conducting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は半導体集積回路の分野
の、特に高電力装置に関する。 【０００２】 【従来の技術】電力用集積回路の分野では、電力用トラ
ンジスタの開発に多くの努力が向けられてきた。ＬＤＭ
ＯＳ電力用トランジスタ（横二重拡散(lateral double
diffused) ＭＯＳトランジスタ）が進歩して、還元界面
フィールド(reduced surface field) （ＲＥＳＵＲＦ）
技術（Ｊ．Ａ．アペルス(Appels)およびＨ．Ｍ．Ｊ．ベ
ース(Vaes)、「高電圧薄層装置（ＲＥＳＵＲＦ装
置）」、ＩＥＤＭ技術ダイジェスト、２３８ー２４１ペ
ージ、１９７９年）により、「導通抵抗」（ＲＤＳｏ
ｎ）が低くなると同時にブレークダウン能力が高くなっ
た。 【０００３】 【発明が解決しようとする課題】これまで、ＲＥＳＵＲ
Ｆ ＬＤＭＯＳトランジスタは一般に低側駆動(low sid
e driver) 用に用いられた。これは、トランジスタの構
造上、ソースが基板に結合し、また基板が接地に結合し
ていたからである。（低側駆動構造では、ＬＤＭＯＳト
ランジスタのソースが接地に結合し、ドレンが出力負荷
に結合する。） 【０００４】従ってＲＥＳＵＲＦ ＬＤＭＯＳトランジ
スタは、ソースと基板の間の電気絶縁を必要とする高側
駆動(high side driver)用や他の応用には用いられなか
った。（高側駆動構造では、ＬＤＭＯＳトランジスタの
ドレンが回路または電源に結合し、ソースが出力負荷に
結合する。） 【０００５】この発明の目的は、ソースと基板の間が電
気的に絶縁されている高電力集積回路装置を提供するこ
とである。この発明の他の目的は、絶縁したソースとＲ
ＥＳＵＲＦドリフト領域を持つＬＤＭＯＳトランジスタ
を提供することである。この発明の他の目的と利点につ
いては、以下に述べる仕様と図面を参照すればこの技術
の分野の人には明かになる。 【０００６】 【課題を解決するための手段】ソース絶縁埋め込みゲー
トＭＯＳトランジスタとＲＥＳＵＲＦ ＬＤＭＯＳ技術
とを組み合わせた集積回路ＲＥＳＵＲＦ ＬＤＭＯＳ電
力用トランジスタにより、ソースを基板から電気的に絶
縁する必要のある応用に用いる、「導通」抵抗の低いソ
ース絶縁高電圧電力用トランジスタを提供する。 【０００７】 【実施例】図１は、この発明の望ましい実施態様を示す
断面図である。ＲＥＳＵＲＦ ＬＤＭＯＳトランジスタ
１０はＰ型基板１２を備える。注入用の２開口を備え、
標準のＬＯＣＯＳ工程を用いてパターン化した酸化物層
２４ａを基板１２の表面に形成する。注入により、Ｐ型
基板１２内にＮ−型ドレン・ドリフト領域１４とＮ−型
ゲート絶縁領域２０を形成する。 【０００８】パターン化した酸化物層２４ｂをドレン・
ドリフト領域１４上に形成し、基板１２に重なる厚い酸
化物２４ａとドレン・ドリフト領域１４に重なる酸化物
２４ｂとを隙間で分離する。Ｐ型不純物注入のポリシリ
コン層３０を酸化物層２４ａと２４ｂの上に形成し、ト
ランジスタ１０のチャンネル３０を形成する。Ｐ型ポリ
シリコン層３０をエッチングして、酸化物層２４ｂに重
なるポリシリコンの部分を除去する。 【０００９】ゲート絶縁領域に重なるＰ型ポリ・チャン
ネル３０の一部にホトレジストを蒸着し、ポリ層の残り
の部分にＮ＋型の不純物を注入する。Ｎ＋型注入物はド
レン・ドリフト領域１４にＮ＋型接触拡散１６および１
８を形成する。またこの工程段階により、接触拡散１８
を通してドレン・ドリフト領域１４をチャンネル３０に
接続するＮ型ドレン接続２６ａが形成され、ポリ・チャ
ンネル３０の反対側にはＮ＋型ソース２６ｂが形成され
る。 【００１０】その後でホトレジストを除去する。金属接
点を形成するための開口を備えたパターン化した酸化物
層（図１に示さず）がトランジスタ１０の上に形成さ
れ、またパターン化した金属層がドレン接点３４の上に
形成される。 【００１１】図１に示すこの発明は、ＲＥＳＵＲＦドレ
ン・ドリフト領域１４に結合するソース絶縁（ソース２
６ｂは基板１２から電気的に絶縁される）埋め込みゲー
トＮＭＯＳトランジスタ４０を提供し、ソース２６ｂと
基板１２の間を電気的に絶縁する必要のある用途に用い
るＲＥＳＵＲＦ ＬＤＭＯＳトランジスタ１０を形成す
る。 【００１２】ソース絶縁埋め込みゲートＮＭＯＳトラン
ジスタ４０は、従来のＮＭＯＳトランジスタ構造とは逆
向きに基板１２中に作られる。Ｎ＋型拡散２２はトラン
ジスタ４０のゲートであり、ゲート領域２２に重なる絶
縁層２４ａの薄い部分はトランジスタ４０のゲート酸化
物となる。絶縁層２４ａの上のチャンネル３０により、
逆向きのトランジスタ４０が完成する。 【００１３】ゲート酸化物は、ゲート拡散２２の上に形
成するので高品質である（単結晶シリコン基板内で拡散
すると単結晶シリコン拡散になる）。単結晶シリコンゲ
ート拡散２２によりゲート酸化物は非常に薄くなり、電
流駆動が最大になるが、これはこの技術ではよく知られ
ている。これはＮＭＯＳトランジスタに関する次の電流
式でもすぐ分かる。 （Ｗ／Ｌ＝１の場合） 【数１】ＩD ＝（με／２ｔOX）（ＶGS−Ｖt ）2 【００１４】ゲート酸化物の厚さ（ｔOX）は式の分母に
あり、従って電流駆動力（ＩD ）に逆比例する。従って
ゲート酸化物の厚さ（ｔOX）が薄いほどトランジスタの
電流駆動はよくなる。 【００１５】図２は、図１のトランジスタ１０を高側駆
動構成で接続した図を示す。ドレン接点３４は電源４２
に接続され、ゲート接点３６は制御回路４４に接続さ
れ、ソース接点３２は負荷４６に接続される。 【００１６】図１のＲＥＳＵＲＦ ＬＤＭＯＳトランジ
スタ１０は、通常の状態では次のように動作する。装置
のしきい電圧（Ｖt 、通常１−２Ｖ）より大きい正電圧
をトランジスタ・ゲート接点３６に加えるとチャンネル
３０は導通し、電流はドレン接点３４から、ドレン接触
拡散１６を通り、ドレン・ドリフト領域１４を通り、第
２ドレン接触拡散１８を通り、ポリシリコン・ドレン接
続２６ａを通り、ポリシリコン・チャンネル ３０を通
り、ポリシリコン・ソース２６ｂを通り、最後にソース
接点３２を通って流れる。 【００１７】トランジスタ・ゲート接点３６にかかる電
圧が装置のしきい電圧より低いと、ポリシリコン・チャ
ンネル３０は導通せず、トランジスタ１０は開回路にな
る。 【００１８】図１のＲＥＳＵＲＦ ＬＤＭＯＳトランジ
スタ１０の動作の優れている点は、電力用トランジスタ
の信頼性がブレークダウン条件中でも損なわれないこと
である。（ＲＥＳＵＲＦ ＬＤＭＯＳトランジスタのブ
レークダウン電圧の大きさは、ドレン・ドリフト領域１
４の長さ、深さ、不純物濃度の複雑な関数である。ブレ
ークダウン電圧定格は、４０−５００Ｖの広い範囲で変
わってよい。） 【００１９】ドレン接点３４は電源に結合されているの
で、電源の過渡状態では過渡電圧がドレン接点３４上に
現われる。トランジスタ１０のブレークダウン定格を超
える過渡電圧がドレン接点にかかると、トランジスタ１
０のドレン・ドリフト領域１４は完全に空乏になる(dep
leted)。 【００２０】電圧降下はほとんどドレン・ドリフト領域
１４で起こるので、ソース絶縁埋め込みゲートＮＭＯＳ
トランジスタ４０での降下は５−１０Ｖに過ぎない。ド
レン・ドリフト領域１４が完全に空乏になると、ドレン
・ドリフト領域１４と基板１２との間の接合はブレーク
ダウンする。ブレークダウンの場所は基板１２のバルク
内に埋まっているので、表面の酸化物２４ａには電荷が
注入されず、従って不安定なまたは移行するブレークダ
ウン現象は起こらない。 【００２１】図３はこの発明の別の実施態様を示す３次
元図である。この実施態様でのＲＥＳＵＲＦ ＬＤＭＯ
Ｓトランジスタ１０では、ドレン接続２６ａは絶縁層２
４ｂの上に延び、ＭＯＳゲートのドリフト領域２６ａを
形成する。この別の実施態様は、ＭＯＳゲートのドリフ
ト領域２６ａを用いることにより、ＲＤＳｏｎ（「導
通」抵抗）が改善される。 【００２２】図３においてブレークダウン状態中は、電
圧降下はほとんどドレン・ドリフト領域１４で起こるの
で、ソース絶縁埋め込みゲート・トランジスタ４０（Ｍ
ＯＳゲートのドリフト領域２６ａ、チャンネル３０、ソ
ース２６ｂ）での電圧降下はほぼ５−１０Ｖである。 【００２３】ＭＯＳゲート・ドリフト領域２６ａにこの
電圧が存在するので、ＭＯＳゲート・ドリフト領域２６
ａはドレン・ドリフト領域１４に比べて負の電圧にな
り、従って第１絶縁層２４ｂに重なるＭＯＳゲートのド
リフト領域２６ａはフィールド・プレートとして動作
し、従ってドレン・ドリフト領域１４内の電子を基板１
２に押しやる。 【００２４】このためドレン・ドリフト領域１４は、基
板１２とドレン・ドリフト領域１４の接合から絶縁層２
４ｂへと、またドレン・ドリフト領域１４と絶縁層２４
ｂの接合から基板１２へと、の２方向に空乏になる。こ
の「上と下」の２重空乏条件により、ドレン・ドリフト
領域１４には処理中に不純物が多く注入され、ＲＤＳｏ
ｎ機能が更に改善される。ＲＤＳｏｎはトランジスタ１
０が「導通」モードで動作するときは減少し、従ってト
ランジスタ１０は理論スイッチにより近くなる。 【００２５】ドレン・ドリフト領域１４上に形成される
絶縁層２４ｂの最小厚さは、設計毎に必要なブレークダ
ウン電圧に従って決まる。これが必要な理由は、ドレン
接触拡散１６付近の絶縁層２４ｂでの電圧降下が、ブレ
ークダウン電圧にほぼ等しいからである。必要なブレー
クダウン電圧が高くなるに従って、ドレン・ドリフト領
域１４の上の絶縁層２４ｂの厚さも増やして、絶縁層２
４ｂが壊れないようにしなければならない。 【００２６】望ましい実施態様を参照してこの発明を説
明したが、この説明は限定した意味に解釈してはならな
い。ドレン・ドリフト領域１４の長さ、深さ、不純物濃
度の値の変更やこの発明の他の実施態様など、開示した
実施態様の各種の変形が可能であることは、この発明の
説明を参照すれば、この技術分野の人には明かである。
従って特許請求の範囲はこれらの変形や実施態様をこの
発明の真の範囲内のものとして含むと考える。 【００２７】以上の説明に関して更に以下の項を開示す
る。 （１） 高電圧電力用トランジスタであって、ソース絶
縁埋め込みゲートＭＯＳトランジスタと、前記ソース絶
縁埋め込みゲートＭＯＳトランジスタに接続されるバル
ク半導体ドレン・ドリフト領域と、を含む高電圧電力用
トランジスタ。 【００２８】（２） 前記ソース絶縁埋め込みゲートＭ
ＯＳトランジスタは、半導体材料の基板と、ゲート絶縁
拡散が形成される前記基板内に形成される拡散と、ゲー
ト拡散が形成される前記ゲート絶縁拡散内に形成され
る、前記ゲート絶縁拡散より不純物濃度が高い第２拡散
と、ゲート酸化物が前記ゲート拡散の上に形成される、
前記ソース絶縁埋め込みゲートＭＯＳトランジスタに重
なる絶縁層と、前記絶縁層の上に蒸着される、３部分を
持つ半導体層、ただし第１部分は前記ソース絶縁埋め込
みゲートＭＯＳトランジスタと前記高電圧電力用トラン
ジスタの両方のソースを形成し、第２部分はチャンネル
を形成し、第３部分はドレンを形成するもの、を含む、
第１項記載の高電圧電力用トランジスタ。 【００２９】（３） 前記基板および前記チャンネル
は、Ｐ型半導体材料から成り、前記ゲート絶縁拡散はＮ
−型半導体材料から成り、前記ゲート拡散、ソース、ド
レンはＮ＋型半導体材料から成る、第２項記載ソース絶
縁埋め込みゲートＭＯＳトランジスタ。 【００３０】（４） 前記基板、ゲート絶縁拡散、ゲー
ト拡散、３部分を持つ半導体層は単結晶シリコンから成
る、第２項記載のソース絶縁埋め込みゲートＭＯＳトラ
ンジスタ。 【００３１】（５） ３部分を持つ前記半導体層は多結
晶シリコンから成る、第２項記載のソース絶縁埋め込み
ゲートＭＯＳトランジスタ。 【００３２】（６） 前記基板に重なる前記絶縁層は、
二酸化珪素、窒化珪素、または二酸化珪素と窒化珪素の
組み合わせのいずれかである、第２項記載のソース絶縁
埋め込みゲートＭＯＳトランジスタ。 【００３３】（７） 前記ドレン・ドリフト領域は、半
導体材料の基板と、ドリフト領域が形成される前記基板
内の拡散と、前記ドリフト領域より不純物濃度が高く、
ドレン接触領域を形成する前記ドリフト領域内の第１拡
散と、前記第１領域から間隔をあけ、かつ前記ドリフト
領域内にあり、前記ドリフト領域より不純物濃度が高
く、ドレン・ドリフト領域接点を形成する第２拡散と、
前記ドリフト領域内の前記第１および第２拡散に接触す
るための開口を備えた、前記ドレン・ドリフト領域に重
なるパターン化した絶縁層と、前記ドリフト領域内の前
記第２拡散と、前記ソース絶縁埋め込みゲートＭＯＳト
ランジスタのドレンとに共に電気的に接触するパターン
化した導電層と、を含む、第１項記載の高電圧電力用ト
ランジスタ。 【００３４】（８） 前記基板はＰ型半導体材料、前記
ドリフト領域はＮ型半導体材料、前記ドリフト領域内の
第１および第２拡散は共にＮ＋型半導体材料である、第
７項記載のドレン・ドリフト領域。 【００３５】（９） 前記Ｐ型基板の不純物濃度と、前
記Ｎ型ドリフト領域の深さと不純物拡散状態はＲＥＳＵ
ＲＦ設計原理に従って設計され、前記ドリフト領域は前
記高電圧電力用トランジスタの定格ブレークダウン電圧
で、またはそれ以前に完全に空乏になる、第８項記載の
ドレン・ドリフト領域。 【００３６】（１０） 前記ドレン・ドリフト領域は、
半導体材料の基板と、ドリフト領域が形成される前記基
板内の拡散と、前記ドリフト領域より不純物濃度が高
く、ドレン接触領域を形成する前記ドリフト領域内の第
１拡散と、前記第１領域から間隔をあけ、かつ前記ドリ
フト領域内にあり、前記ドリフト領域より不純物濃度が
高く、ドレン・ドリフト領域接点を形成する第２拡散
と、前記ドリフト領域内の前記第１および第２拡散に接
触するための開口を備えた、前記ドレン・ドリフト領域
に重なるパターン化した絶縁層と、前記パターン化した
絶縁層に重なる、２部分を持つパターン化した導電層、
ただし第１部分は前記ドリフト領域内の前記第２拡散と
前記ソース絶縁埋め込みゲートＭＯＳトランジスタのド
レンとに共に電気的に接触し、第２部分は前記ドリフト
領域内の前記第１および第２拡散の間にありフィールド
・プレートを形成するもの、を含む、第１項記載の高電
圧電力用トランジスタ。 【００３７】（１１） 前記基板はＰ型半導体材料、前
記ドリフト領域はＮ型半導体材料、前記ドリフト領域内
の第１および第２拡散は共にＮ＋型半導体材料である、
第１０項記載のドレン・ドリフト領域。 【００３８】（１２） 前記導電層は前記ソース絶縁埋
め込みゲートＭＯＳトランジスタのソース、ゲート、ド
レン端子のいずれかに電気的に接続され、または前記高
電圧電力用装置の前記ドレン端子の電圧より低く保持さ
れている、第１０項記載のドレン・ドリフト領域。 【００３９】（１３） 前記Ｐ型基板の不純物濃度と、
前記Ｎ型ドリフト領域の深さと不純物拡散状態はＲＥＳ
ＵＲＦ設計原理に従って設計され、前記ドリフト領域は
前記高電圧電力用トランジスタの定格ブレークダウン電
圧で、またはそれ以前に完全に空乏になる、第１０項記
載のドレン・ドリフト領域。 【００４０】（１４） ソースと基板の間に電気的絶縁
を備える高電圧電力用トランジスタであって、ドレン接
点と接続接点を備える半導体基板内に形成されるドレン
・ドリフト領域と、前記基板に重なる絶縁層上に形成さ
れ、ソース接点、ゲート接点、前記ドレン・ドリフト領
域の接続接点に接続されるドレン接続を備えるソース絶
縁埋め込みゲートＭＯＳトランジスタと、を含む高電圧
電力用トランジスタ。 【００４１】（１５） ソースが前記基板から絶縁され
ている高電圧電力用トランジスタを備える高側駆動構成
であって、半導体基板内に形成され、ドレン接点と、電
源に接続される前記ドレン接点との接続接点とを備える
ドレン・ドリフト領域と、負荷に接続されるソース接点
と、制御回路に接続されるゲート接点と、前記ドレン・
ドリフト領域の前記接続接点に接続されるドレン接続と
を備えるソース絶縁埋め込みゲートＭＯＳトランジスタ
と、を含む高側駆動構成。 【００４２】（１６） 高電圧電力用トランジスタを形
成する方法であって、ソース絶縁埋め込みゲートＭＯＳ
トランジスタを形成し、前記ソース絶縁埋め込みゲート
ＭＯＳトランジスタに接続されるドレン・ドリフト領域
を形成する、ことを含む方法。 【００４３】（１７） 高側駆動構成中に高電圧電力用
トランジスタを構成する方法であって、半導体基板内
に、ドレン接点と、電源に接続される前記ドレン接点と
の接続接点とを備えるドレン・ドリフト領域を形成し、
負荷に接続されるソース接点と、制御回路に接続される
ゲート接点と、前記ドレン・ドリフト領域の接続接点に
接続されるドレン接続とを備えるソース絶縁埋め込みゲ
ートＭＯＳトランジスタを形成する、ことを含む方法。 【００４４】（１８） 集積回路ＲＥＳＵＲＦ ＬＤＭ
ＯＳ電力用トランジスタにおいて、ＲＥＳＵＲＦ ＬＤ
ＭＯＳ技術によりソース絶縁埋め込みゲートＭＯＳトラ
ンジスタを用い、前記ソースと基板の間の電気的絶縁を
必要とする応用に用いるための、「導通」抵抗の低いソ
ース絶縁高電圧電力用トランジスタを提供する。
の、特に高電力装置に関する。 【０００２】 【従来の技術】電力用集積回路の分野では、電力用トラ
ンジスタの開発に多くの努力が向けられてきた。ＬＤＭ
ＯＳ電力用トランジスタ（横二重拡散(lateral double
diffused) ＭＯＳトランジスタ）が進歩して、還元界面
フィールド(reduced surface field) （ＲＥＳＵＲＦ）
技術（Ｊ．Ａ．アペルス(Appels)およびＨ．Ｍ．Ｊ．ベ
ース(Vaes)、「高電圧薄層装置（ＲＥＳＵＲＦ装
置）」、ＩＥＤＭ技術ダイジェスト、２３８ー２４１ペ
ージ、１９７９年）により、「導通抵抗」（ＲＤＳｏ
ｎ）が低くなると同時にブレークダウン能力が高くなっ
た。 【０００３】 【発明が解決しようとする課題】これまで、ＲＥＳＵＲ
Ｆ ＬＤＭＯＳトランジスタは一般に低側駆動(low sid
e driver) 用に用いられた。これは、トランジスタの構
造上、ソースが基板に結合し、また基板が接地に結合し
ていたからである。（低側駆動構造では、ＬＤＭＯＳト
ランジスタのソースが接地に結合し、ドレンが出力負荷
に結合する。） 【０００４】従ってＲＥＳＵＲＦ ＬＤＭＯＳトランジ
スタは、ソースと基板の間の電気絶縁を必要とする高側
駆動(high side driver)用や他の応用には用いられなか
った。（高側駆動構造では、ＬＤＭＯＳトランジスタの
ドレンが回路または電源に結合し、ソースが出力負荷に
結合する。） 【０００５】この発明の目的は、ソースと基板の間が電
気的に絶縁されている高電力集積回路装置を提供するこ
とである。この発明の他の目的は、絶縁したソースとＲ
ＥＳＵＲＦドリフト領域を持つＬＤＭＯＳトランジスタ
を提供することである。この発明の他の目的と利点につ
いては、以下に述べる仕様と図面を参照すればこの技術
の分野の人には明かになる。 【０００６】 【課題を解決するための手段】ソース絶縁埋め込みゲー
トＭＯＳトランジスタとＲＥＳＵＲＦ ＬＤＭＯＳ技術
とを組み合わせた集積回路ＲＥＳＵＲＦ ＬＤＭＯＳ電
力用トランジスタにより、ソースを基板から電気的に絶
縁する必要のある応用に用いる、「導通」抵抗の低いソ
ース絶縁高電圧電力用トランジスタを提供する。 【０００７】 【実施例】図１は、この発明の望ましい実施態様を示す
断面図である。ＲＥＳＵＲＦ ＬＤＭＯＳトランジスタ
１０はＰ型基板１２を備える。注入用の２開口を備え、
標準のＬＯＣＯＳ工程を用いてパターン化した酸化物層
２４ａを基板１２の表面に形成する。注入により、Ｐ型
基板１２内にＮ−型ドレン・ドリフト領域１４とＮ−型
ゲート絶縁領域２０を形成する。 【０００８】パターン化した酸化物層２４ｂをドレン・
ドリフト領域１４上に形成し、基板１２に重なる厚い酸
化物２４ａとドレン・ドリフト領域１４に重なる酸化物
２４ｂとを隙間で分離する。Ｐ型不純物注入のポリシリ
コン層３０を酸化物層２４ａと２４ｂの上に形成し、ト
ランジスタ１０のチャンネル３０を形成する。Ｐ型ポリ
シリコン層３０をエッチングして、酸化物層２４ｂに重
なるポリシリコンの部分を除去する。 【０００９】ゲート絶縁領域に重なるＰ型ポリ・チャン
ネル３０の一部にホトレジストを蒸着し、ポリ層の残り
の部分にＮ＋型の不純物を注入する。Ｎ＋型注入物はド
レン・ドリフト領域１４にＮ＋型接触拡散１６および１
８を形成する。またこの工程段階により、接触拡散１８
を通してドレン・ドリフト領域１４をチャンネル３０に
接続するＮ型ドレン接続２６ａが形成され、ポリ・チャ
ンネル３０の反対側にはＮ＋型ソース２６ｂが形成され
る。 【００１０】その後でホトレジストを除去する。金属接
点を形成するための開口を備えたパターン化した酸化物
層（図１に示さず）がトランジスタ１０の上に形成さ
れ、またパターン化した金属層がドレン接点３４の上に
形成される。 【００１１】図１に示すこの発明は、ＲＥＳＵＲＦドレ
ン・ドリフト領域１４に結合するソース絶縁（ソース２
６ｂは基板１２から電気的に絶縁される）埋め込みゲー
トＮＭＯＳトランジスタ４０を提供し、ソース２６ｂと
基板１２の間を電気的に絶縁する必要のある用途に用い
るＲＥＳＵＲＦ ＬＤＭＯＳトランジスタ１０を形成す
る。 【００１２】ソース絶縁埋め込みゲートＮＭＯＳトラン
ジスタ４０は、従来のＮＭＯＳトランジスタ構造とは逆
向きに基板１２中に作られる。Ｎ＋型拡散２２はトラン
ジスタ４０のゲートであり、ゲート領域２２に重なる絶
縁層２４ａの薄い部分はトランジスタ４０のゲート酸化
物となる。絶縁層２４ａの上のチャンネル３０により、
逆向きのトランジスタ４０が完成する。 【００１３】ゲート酸化物は、ゲート拡散２２の上に形
成するので高品質である（単結晶シリコン基板内で拡散
すると単結晶シリコン拡散になる）。単結晶シリコンゲ
ート拡散２２によりゲート酸化物は非常に薄くなり、電
流駆動が最大になるが、これはこの技術ではよく知られ
ている。これはＮＭＯＳトランジスタに関する次の電流
式でもすぐ分かる。 （Ｗ／Ｌ＝１の場合） 【数１】ＩD ＝（με／２ｔOX）（ＶGS−Ｖt ）2 【００１４】ゲート酸化物の厚さ（ｔOX）は式の分母に
あり、従って電流駆動力（ＩD ）に逆比例する。従って
ゲート酸化物の厚さ（ｔOX）が薄いほどトランジスタの
電流駆動はよくなる。 【００１５】図２は、図１のトランジスタ１０を高側駆
動構成で接続した図を示す。ドレン接点３４は電源４２
に接続され、ゲート接点３６は制御回路４４に接続さ
れ、ソース接点３２は負荷４６に接続される。 【００１６】図１のＲＥＳＵＲＦ ＬＤＭＯＳトランジ
スタ１０は、通常の状態では次のように動作する。装置
のしきい電圧（Ｖt 、通常１−２Ｖ）より大きい正電圧
をトランジスタ・ゲート接点３６に加えるとチャンネル
３０は導通し、電流はドレン接点３４から、ドレン接触
拡散１６を通り、ドレン・ドリフト領域１４を通り、第
２ドレン接触拡散１８を通り、ポリシリコン・ドレン接
続２６ａを通り、ポリシリコン・チャンネル ３０を通
り、ポリシリコン・ソース２６ｂを通り、最後にソース
接点３２を通って流れる。 【００１７】トランジスタ・ゲート接点３６にかかる電
圧が装置のしきい電圧より低いと、ポリシリコン・チャ
ンネル３０は導通せず、トランジスタ１０は開回路にな
る。 【００１８】図１のＲＥＳＵＲＦ ＬＤＭＯＳトランジ
スタ１０の動作の優れている点は、電力用トランジスタ
の信頼性がブレークダウン条件中でも損なわれないこと
である。（ＲＥＳＵＲＦ ＬＤＭＯＳトランジスタのブ
レークダウン電圧の大きさは、ドレン・ドリフト領域１
４の長さ、深さ、不純物濃度の複雑な関数である。ブレ
ークダウン電圧定格は、４０−５００Ｖの広い範囲で変
わってよい。） 【００１９】ドレン接点３４は電源に結合されているの
で、電源の過渡状態では過渡電圧がドレン接点３４上に
現われる。トランジスタ１０のブレークダウン定格を超
える過渡電圧がドレン接点にかかると、トランジスタ１
０のドレン・ドリフト領域１４は完全に空乏になる(dep
leted)。 【００２０】電圧降下はほとんどドレン・ドリフト領域
１４で起こるので、ソース絶縁埋め込みゲートＮＭＯＳ
トランジスタ４０での降下は５−１０Ｖに過ぎない。ド
レン・ドリフト領域１４が完全に空乏になると、ドレン
・ドリフト領域１４と基板１２との間の接合はブレーク
ダウンする。ブレークダウンの場所は基板１２のバルク
内に埋まっているので、表面の酸化物２４ａには電荷が
注入されず、従って不安定なまたは移行するブレークダ
ウン現象は起こらない。 【００２１】図３はこの発明の別の実施態様を示す３次
元図である。この実施態様でのＲＥＳＵＲＦ ＬＤＭＯ
Ｓトランジスタ１０では、ドレン接続２６ａは絶縁層２
４ｂの上に延び、ＭＯＳゲートのドリフト領域２６ａを
形成する。この別の実施態様は、ＭＯＳゲートのドリフ
ト領域２６ａを用いることにより、ＲＤＳｏｎ（「導
通」抵抗）が改善される。 【００２２】図３においてブレークダウン状態中は、電
圧降下はほとんどドレン・ドリフト領域１４で起こるの
で、ソース絶縁埋め込みゲート・トランジスタ４０（Ｍ
ＯＳゲートのドリフト領域２６ａ、チャンネル３０、ソ
ース２６ｂ）での電圧降下はほぼ５−１０Ｖである。 【００２３】ＭＯＳゲート・ドリフト領域２６ａにこの
電圧が存在するので、ＭＯＳゲート・ドリフト領域２６
ａはドレン・ドリフト領域１４に比べて負の電圧にな
り、従って第１絶縁層２４ｂに重なるＭＯＳゲートのド
リフト領域２６ａはフィールド・プレートとして動作
し、従ってドレン・ドリフト領域１４内の電子を基板１
２に押しやる。 【００２４】このためドレン・ドリフト領域１４は、基
板１２とドレン・ドリフト領域１４の接合から絶縁層２
４ｂへと、またドレン・ドリフト領域１４と絶縁層２４
ｂの接合から基板１２へと、の２方向に空乏になる。こ
の「上と下」の２重空乏条件により、ドレン・ドリフト
領域１４には処理中に不純物が多く注入され、ＲＤＳｏ
ｎ機能が更に改善される。ＲＤＳｏｎはトランジスタ１
０が「導通」モードで動作するときは減少し、従ってト
ランジスタ１０は理論スイッチにより近くなる。 【００２５】ドレン・ドリフト領域１４上に形成される
絶縁層２４ｂの最小厚さは、設計毎に必要なブレークダ
ウン電圧に従って決まる。これが必要な理由は、ドレン
接触拡散１６付近の絶縁層２４ｂでの電圧降下が、ブレ
ークダウン電圧にほぼ等しいからである。必要なブレー
クダウン電圧が高くなるに従って、ドレン・ドリフト領
域１４の上の絶縁層２４ｂの厚さも増やして、絶縁層２
４ｂが壊れないようにしなければならない。 【００２６】望ましい実施態様を参照してこの発明を説
明したが、この説明は限定した意味に解釈してはならな
い。ドレン・ドリフト領域１４の長さ、深さ、不純物濃
度の値の変更やこの発明の他の実施態様など、開示した
実施態様の各種の変形が可能であることは、この発明の
説明を参照すれば、この技術分野の人には明かである。
従って特許請求の範囲はこれらの変形や実施態様をこの
発明の真の範囲内のものとして含むと考える。 【００２７】以上の説明に関して更に以下の項を開示す
る。 （１） 高電圧電力用トランジスタであって、ソース絶
縁埋め込みゲートＭＯＳトランジスタと、前記ソース絶
縁埋め込みゲートＭＯＳトランジスタに接続されるバル
ク半導体ドレン・ドリフト領域と、を含む高電圧電力用
トランジスタ。 【００２８】（２） 前記ソース絶縁埋め込みゲートＭ
ＯＳトランジスタは、半導体材料の基板と、ゲート絶縁
拡散が形成される前記基板内に形成される拡散と、ゲー
ト拡散が形成される前記ゲート絶縁拡散内に形成され
る、前記ゲート絶縁拡散より不純物濃度が高い第２拡散
と、ゲート酸化物が前記ゲート拡散の上に形成される、
前記ソース絶縁埋め込みゲートＭＯＳトランジスタに重
なる絶縁層と、前記絶縁層の上に蒸着される、３部分を
持つ半導体層、ただし第１部分は前記ソース絶縁埋め込
みゲートＭＯＳトランジスタと前記高電圧電力用トラン
ジスタの両方のソースを形成し、第２部分はチャンネル
を形成し、第３部分はドレンを形成するもの、を含む、
第１項記載の高電圧電力用トランジスタ。 【００２９】（３） 前記基板および前記チャンネル
は、Ｐ型半導体材料から成り、前記ゲート絶縁拡散はＮ
−型半導体材料から成り、前記ゲート拡散、ソース、ド
レンはＮ＋型半導体材料から成る、第２項記載ソース絶
縁埋め込みゲートＭＯＳトランジスタ。 【００３０】（４） 前記基板、ゲート絶縁拡散、ゲー
ト拡散、３部分を持つ半導体層は単結晶シリコンから成
る、第２項記載のソース絶縁埋め込みゲートＭＯＳトラ
ンジスタ。 【００３１】（５） ３部分を持つ前記半導体層は多結
晶シリコンから成る、第２項記載のソース絶縁埋め込み
ゲートＭＯＳトランジスタ。 【００３２】（６） 前記基板に重なる前記絶縁層は、
二酸化珪素、窒化珪素、または二酸化珪素と窒化珪素の
組み合わせのいずれかである、第２項記載のソース絶縁
埋め込みゲートＭＯＳトランジスタ。 【００３３】（７） 前記ドレン・ドリフト領域は、半
導体材料の基板と、ドリフト領域が形成される前記基板
内の拡散と、前記ドリフト領域より不純物濃度が高く、
ドレン接触領域を形成する前記ドリフト領域内の第１拡
散と、前記第１領域から間隔をあけ、かつ前記ドリフト
領域内にあり、前記ドリフト領域より不純物濃度が高
く、ドレン・ドリフト領域接点を形成する第２拡散と、
前記ドリフト領域内の前記第１および第２拡散に接触す
るための開口を備えた、前記ドレン・ドリフト領域に重
なるパターン化した絶縁層と、前記ドリフト領域内の前
記第２拡散と、前記ソース絶縁埋め込みゲートＭＯＳト
ランジスタのドレンとに共に電気的に接触するパターン
化した導電層と、を含む、第１項記載の高電圧電力用ト
ランジスタ。 【００３４】（８） 前記基板はＰ型半導体材料、前記
ドリフト領域はＮ型半導体材料、前記ドリフト領域内の
第１および第２拡散は共にＮ＋型半導体材料である、第
７項記載のドレン・ドリフト領域。 【００３５】（９） 前記Ｐ型基板の不純物濃度と、前
記Ｎ型ドリフト領域の深さと不純物拡散状態はＲＥＳＵ
ＲＦ設計原理に従って設計され、前記ドリフト領域は前
記高電圧電力用トランジスタの定格ブレークダウン電圧
で、またはそれ以前に完全に空乏になる、第８項記載の
ドレン・ドリフト領域。 【００３６】（１０） 前記ドレン・ドリフト領域は、
半導体材料の基板と、ドリフト領域が形成される前記基
板内の拡散と、前記ドリフト領域より不純物濃度が高
く、ドレン接触領域を形成する前記ドリフト領域内の第
１拡散と、前記第１領域から間隔をあけ、かつ前記ドリ
フト領域内にあり、前記ドリフト領域より不純物濃度が
高く、ドレン・ドリフト領域接点を形成する第２拡散
と、前記ドリフト領域内の前記第１および第２拡散に接
触するための開口を備えた、前記ドレン・ドリフト領域
に重なるパターン化した絶縁層と、前記パターン化した
絶縁層に重なる、２部分を持つパターン化した導電層、
ただし第１部分は前記ドリフト領域内の前記第２拡散と
前記ソース絶縁埋め込みゲートＭＯＳトランジスタのド
レンとに共に電気的に接触し、第２部分は前記ドリフト
領域内の前記第１および第２拡散の間にありフィールド
・プレートを形成するもの、を含む、第１項記載の高電
圧電力用トランジスタ。 【００３７】（１１） 前記基板はＰ型半導体材料、前
記ドリフト領域はＮ型半導体材料、前記ドリフト領域内
の第１および第２拡散は共にＮ＋型半導体材料である、
第１０項記載のドレン・ドリフト領域。 【００３８】（１２） 前記導電層は前記ソース絶縁埋
め込みゲートＭＯＳトランジスタのソース、ゲート、ド
レン端子のいずれかに電気的に接続され、または前記高
電圧電力用装置の前記ドレン端子の電圧より低く保持さ
れている、第１０項記載のドレン・ドリフト領域。 【００３９】（１３） 前記Ｐ型基板の不純物濃度と、
前記Ｎ型ドリフト領域の深さと不純物拡散状態はＲＥＳ
ＵＲＦ設計原理に従って設計され、前記ドリフト領域は
前記高電圧電力用トランジスタの定格ブレークダウン電
圧で、またはそれ以前に完全に空乏になる、第１０項記
載のドレン・ドリフト領域。 【００４０】（１４） ソースと基板の間に電気的絶縁
を備える高電圧電力用トランジスタであって、ドレン接
点と接続接点を備える半導体基板内に形成されるドレン
・ドリフト領域と、前記基板に重なる絶縁層上に形成さ
れ、ソース接点、ゲート接点、前記ドレン・ドリフト領
域の接続接点に接続されるドレン接続を備えるソース絶
縁埋め込みゲートＭＯＳトランジスタと、を含む高電圧
電力用トランジスタ。 【００４１】（１５） ソースが前記基板から絶縁され
ている高電圧電力用トランジスタを備える高側駆動構成
であって、半導体基板内に形成され、ドレン接点と、電
源に接続される前記ドレン接点との接続接点とを備える
ドレン・ドリフト領域と、負荷に接続されるソース接点
と、制御回路に接続されるゲート接点と、前記ドレン・
ドリフト領域の前記接続接点に接続されるドレン接続と
を備えるソース絶縁埋め込みゲートＭＯＳトランジスタ
と、を含む高側駆動構成。 【００４２】（１６） 高電圧電力用トランジスタを形
成する方法であって、ソース絶縁埋め込みゲートＭＯＳ
トランジスタを形成し、前記ソース絶縁埋め込みゲート
ＭＯＳトランジスタに接続されるドレン・ドリフト領域
を形成する、ことを含む方法。 【００４３】（１７） 高側駆動構成中に高電圧電力用
トランジスタを構成する方法であって、半導体基板内
に、ドレン接点と、電源に接続される前記ドレン接点と
の接続接点とを備えるドレン・ドリフト領域を形成し、
負荷に接続されるソース接点と、制御回路に接続される
ゲート接点と、前記ドレン・ドリフト領域の接続接点に
接続されるドレン接続とを備えるソース絶縁埋め込みゲ
ートＭＯＳトランジスタを形成する、ことを含む方法。 【００４４】（１８） 集積回路ＲＥＳＵＲＦ ＬＤＭ
ＯＳ電力用トランジスタにおいて、ＲＥＳＵＲＦ ＬＤ
ＭＯＳ技術によりソース絶縁埋め込みゲートＭＯＳトラ
ンジスタを用い、前記ソースと基板の間の電気的絶縁を
必要とする応用に用いるための、「導通」抵抗の低いソ
ース絶縁高電圧電力用トランジスタを提供する。
【図面の簡単な説明】
【図１】この発明の望ましい実施態様を示す３次元図で
ある。 【図２】高側駆動回路構成を示すブロック図である。 【図３】この発明の別の望ましい実施態様を示す３次元
図である。 【符号の説明】 １０ ＲＥＳＵＲＦ ＬＤＭＯＳトランジスタ １２ 基板 １４ ドレン・ドリフト領域 １６、１８ ドレン接触拡散 ２０ ゲート絶縁領域 ２２ ゲート拡散 ２４ａ，ｂ 酸化物層 ２６ａ ドレン接続 ２６ｂ ソース ３０ チャンネル ３２ ソース接点 ３４ ドレン接点 ３６ ゲート接点 ４０ ソース絶縁埋め込みゲートＭＯＳトランジスタ ４２ 電源 ４４ 制御回路 ４６ 負荷
ある。 【図２】高側駆動回路構成を示すブロック図である。 【図３】この発明の別の望ましい実施態様を示す３次元
図である。 【符号の説明】 １０ ＲＥＳＵＲＦ ＬＤＭＯＳトランジスタ １２ 基板 １４ ドレン・ドリフト領域 １６、１８ ドレン接触拡散 ２０ ゲート絶縁領域 ２２ ゲート拡散 ２４ａ，ｂ 酸化物層 ２６ａ ドレン接続 ２６ｂ ソース ３０ チャンネル ３２ ソース接点 ３４ ドレン接点 ３６ ゲート接点 ４０ ソース絶縁埋め込みゲートＭＯＳトランジスタ ４２ 電源 ４４ 制御回路 ４６ 負荷
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 29/78
H01L 21/336
H01L 29/786
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 高電圧電力トランジスタであって、 第２電導型の半導体基板に形成された第１電導型のゲー
ト領域を有し、かつ第１電導型のソース領域、第１電導
型のドレイン領域及び第２電導型のチャンネル領域を有
するＭＯＳトランジスタであって、前記ソース領域と前
記ドレイン領域が、前記ゲート領域の上方に位置する前
記チャンネル領域によって分離され、前記ソース領域、
前記ドレイン領域及び前記チャンネル領域が、前記半導
体基板を部分的に覆う絶縁層を覆うＭＯＳトランジスタ
と、前記半導体基板に形成され、 前記ＭＯＳトランジスタの
前記絶縁層の開口を通して前記ドレイン領域に接続され
る第１電導型のバルク半導体ドレイン・ドリフト領域
と、 からなる高電圧電力トランジスタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US85786192A | 1992-03-26 | 1992-03-26 | |
| US857861 | 1992-03-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06283715A JPH06283715A (ja) | 1994-10-07 |
| JP3393149B2 true JP3393149B2 (ja) | 2003-04-07 |
Family
ID=25326881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06813793A Expired - Fee Related JP3393149B2 (ja) | 1992-03-26 | 1993-03-26 | バルク・シリコン内に酸化物絶縁ソースおよびｒｅｓｕｒｆドリフト領域を持つ高電圧構造 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5350932A (ja) |
| EP (1) | EP0562352B1 (ja) |
| JP (1) | JP3393149B2 (ja) |
| KR (1) | KR100301917B1 (ja) |
| DE (1) | DE69317004T2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5777363A (en) * | 1993-11-29 | 1998-07-07 | Texas Instruments Incorporated | Semiconductor device with composite drift region |
| US5510275A (en) * | 1993-11-29 | 1996-04-23 | Texas Instruments Incorporated | Method of making a semiconductor device with a composite drift region composed of a substrate and a second semiconductor material |
| US6242787B1 (en) | 1995-11-15 | 2001-06-05 | Denso Corporation | Semiconductor device and manufacturing method thereof |
| US6831331B2 (en) | 1995-11-15 | 2004-12-14 | Denso Corporation | Power MOS transistor for absorbing surge current |
| US5920097A (en) * | 1997-03-26 | 1999-07-06 | Advanced Micro Devices, Inc. | Compact, dual-transistor integrated circuit |
| KR100249505B1 (ko) * | 1997-10-28 | 2000-03-15 | 정선종 | 수평형 이중 확산 전력 소자의 제조 방법 |
| US6545316B1 (en) | 2000-06-23 | 2003-04-08 | Silicon Wireless Corporation | MOSFET devices having linear transfer characteristics when operating in velocity saturation mode and methods of forming and operating same |
| US6621121B2 (en) | 1998-10-26 | 2003-09-16 | Silicon Semiconductor Corporation | Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes |
| US6236100B1 (en) * | 2000-01-28 | 2001-05-22 | General Electronics Applications, Inc. | Semiconductor with high-voltage components and low-voltage components on a shared die |
| US6781194B2 (en) * | 2001-04-11 | 2004-08-24 | Silicon Semiconductor Corporation | Vertical power devices having retrograded-doped transition regions and insulated trench-based electrodes therein |
| US6784486B2 (en) * | 2000-06-23 | 2004-08-31 | Silicon Semiconductor Corporation | Vertical power devices having retrograded-doped transition regions therein |
| JP3831598B2 (ja) * | 2000-10-19 | 2006-10-11 | 三洋電機株式会社 | 半導体装置とその製造方法 |
| US20030091556A1 (en) * | 2000-12-04 | 2003-05-15 | Ruoslahti Erkki I. | Methods of inhibiting tumor growth and angiogenesis with anastellin |
| EP1396030B1 (en) * | 2001-04-11 | 2011-06-29 | Silicon Semiconductor Corporation | Vertical power semiconductor device and method of making the same |
| JP4618629B2 (ja) * | 2004-04-21 | 2011-01-26 | 三菱電機株式会社 | 誘電体分離型半導体装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS587870A (ja) * | 1981-07-07 | 1983-01-17 | Toshiba Corp | 半導体集積回路装置 |
| EP0073487B1 (en) * | 1981-08-31 | 1988-07-20 | Kabushiki Kaisha Toshiba | Method for manufacturing three-dimensional semiconductor device |
| JPS59145560A (ja) * | 1983-02-09 | 1984-08-21 | Matsushita Electronics Corp | 出力バツフア装置 |
| JPS60163451A (ja) * | 1984-02-03 | 1985-08-26 | Seiko Epson Corp | 出力保護回路 |
| US4752814A (en) * | 1984-03-12 | 1988-06-21 | Xerox Corporation | High voltage thin film transistor |
| JPS62101067A (ja) * | 1985-10-28 | 1987-05-11 | Nec Corp | 入力保護装置 |
| JPH0714009B2 (ja) * | 1987-10-15 | 1995-02-15 | 日本電気株式会社 | Ｍｏｓ型半導体記憶回路装置 |
| DE68926793T2 (de) * | 1988-03-15 | 1997-01-09 | Toshiba Kawasaki Kk | Dynamischer RAM |
| JPH03147362A (ja) * | 1989-11-01 | 1991-06-24 | Seiko Epson Corp | 半導体装置 |
-
1993
- 1993-03-09 EP EP93103748A patent/EP0562352B1/en not_active Expired - Lifetime
- 1993-03-09 DE DE69317004T patent/DE69317004T2/de not_active Expired - Fee Related
- 1993-03-25 KR KR1019930004648A patent/KR100301917B1/ko not_active IP Right Cessation
- 1993-03-26 JP JP06813793A patent/JP3393149B2/ja not_active Expired - Fee Related
- 1993-12-17 US US08/169,731 patent/US5350932A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69317004D1 (de) | 1998-03-26 |
| KR930020738A (ko) | 1993-10-20 |
| EP0562352A3 (ja) | 1994-01-05 |
| DE69317004T2 (de) | 1998-06-10 |
| EP0562352A2 (en) | 1993-09-29 |
| US5350932A (en) | 1994-09-27 |
| EP0562352B1 (en) | 1998-02-18 |
| KR100301917B1 (ko) | 2001-10-22 |
| JPH06283715A (ja) | 1994-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100301918B1 (ko) | 고전압전력트랜지스터및그제조방법 | |
| US6130458A (en) | Power IC having SOI structure | |
| US5640034A (en) | Top-drain trench based resurf DMOS transistor structure | |
| EP0788660B1 (en) | Semiconductor device of hv-ldmost type | |
| US6025237A (en) | Methods of forming field effect transistors having graded drain region doping profiles therein | |
| US5801420A (en) | Lateral semiconductor arrangement for power ICS | |
| US6091086A (en) | Reverse blocking IGBT | |
| US6246101B1 (en) | Isolation structure and semiconductor device including the isolation structure | |
| JP3393149B2 (ja) | バルク・シリコン内に酸化物絶縁ソースおよびｒｅｓｕｒｆドリフト領域を持つ高電圧構造 | |
| JPH0656888B2 (ja) | 半導体装置 | |
| US6943408B2 (en) | Semiconductor bidirectional switching device | |
| JPH08335684A (ja) | 半導体装置 | |
| JP2002261297A (ja) | 低濃度にドープされたドレインを有するラテラルｍｏｓ電界効果トランジスタ及びその製造方法 | |
| US4952991A (en) | Vertical field-effect transistor having a high breakdown voltage and a small on-resistance | |
| US5032880A (en) | Semiconductor device having an interposing layer between an electrode and a connection electrode | |
| JPH025479A (ja) | 放射線耐度改善型ｍｏｓトランジスタ | |
| US5072267A (en) | Complementary field effect transistor | |
| US5089871A (en) | Increased voltage mos semiconductor device | |
| US5162883A (en) | Increased voltage MOS semiconductor device | |
| JP4447768B2 (ja) | フィールドｍｏｓトランジスタおよびそれを含む半導体集積回路 | |
| US5847433A (en) | Integrated switching circuit with CMOS circuit and method for producing isolated active regions of a CMOS circuit | |
| JP3885844B2 (ja) | 半導体装置 | |
| JPH09199721A (ja) | 電界効果トランジスタ | |
| US20230246068A1 (en) | Field effect transistor having a dielectric structure | |
| JP3210853B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080124 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090124 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100124 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110124 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120124 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |