JPH025479A - 放射線耐度改善型ｍｏｓトランジスタ - Google Patents
放射線耐度改善型ｍｏｓトランジスタInfo
- Publication number
- JPH025479A JPH025479A JP1023643A JP2364389A JPH025479A JP H025479 A JPH025479 A JP H025479A JP 1023643 A JP1023643 A JP 1023643A JP 2364389 A JP2364389 A JP 2364389A JP H025479 A JPH025479 A JP H025479A
- Authority
- JP
- Japan
- Prior art keywords
- region
- gate electrode
- transistor
- source
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005855 radiation Effects 0.000 title abstract description 8
- 239000004065 semiconductor Substances 0.000 claims description 8
- 230000005669 field effect Effects 0.000 claims description 6
- 230000003071 parasitic effect Effects 0.000 abstract description 20
- 230000005865 ionizing radiation Effects 0.000 abstract description 19
- 238000009792 diffusion process Methods 0.000 abstract description 13
- 238000009413 insulation Methods 0.000 abstract description 3
- 238000000926 separation method Methods 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 22
- 238000000034 method Methods 0.000 description 16
- 229910021332 silicide Inorganic materials 0.000 description 16
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 16
- 239000012212 insulator Substances 0.000 description 15
- 238000002955 isolation Methods 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 239000007943 implant Substances 0.000 description 9
- 238000000576 coating method Methods 0.000 description 7
- 239000011248 coating agent Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 230000002829 reductive effect Effects 0.000 description 5
- 230000002441 reversible effect Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4825—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body for devices consisting of semiconductor layers on insulating or semi-insulating substrates, e.g. silicon on sapphire devices, i.e. SOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/743—Making of internal connections, substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は集積回路の分野に関し、特に絶縁ゲート電界
効果トランジスタに関する。
効果トランジスタに関する。
（従来の技術）
金属酸化物半導体（ＭＯＳ））ランジスタの電気特性は
、充分大きな線量及びエネルギーのイオン化放射線に露
出されると、影響を受けることが知られている。このよ
うな放射線の影響の一つは、誘電層にトラップされた電
荷と半導体−誘電切間境界面における表面準位の発生と
によるＭＯＳトランジスタのしきい値電圧のシフトであ
る。こうしたイオン化放射線の影響は、ＭＯＳ）ランジ
スタの比較的薄いゲート誘電物においてだけでなく、ト
ランジスタを相互に絶縁分離するのに使われるもっと厚
い誘電層においても生じる。ある一定レベルのイオン化
放射線で生じるＭＯＳコンデンサの平坦電圧のシフトは
、誘電層の厚さに強く依存する（すなわち誘電層の厚さ
の２または３乗に比例する）ことが知られている。従っ
て、厚い絶縁物を有するトランジスタのしきい値電圧は
、薄い絶縁物を有する同じサイズのトランジスタより大
きく影響され易い。
、充分大きな線量及びエネルギーのイオン化放射線に露
出されると、影響を受けることが知られている。このよ
うな放射線の影響の一つは、誘電層にトラップされた電
荷と半導体−誘電切間境界面における表面準位の発生と
によるＭＯＳトランジスタのしきい値電圧のシフトであ
る。こうしたイオン化放射線の影響は、ＭＯＳ）ランジ
スタの比較的薄いゲート誘電物においてだけでなく、ト
ランジスタを相互に絶縁分離するのに使われるもっと厚
い誘電層においても生じる。ある一定レベルのイオン化
放射線で生じるＭＯＳコンデンサの平坦電圧のシフトは
、誘電層の厚さに強く依存する（すなわち誘電層の厚さ
の２または３乗に比例する）ことが知られている。従っ
て、厚い絶縁物を有するトランジスタのしきい値電圧は
、薄い絶縁物を有する同じサイズのトランジスタより大
きく影響され易い。
寄生ＭＯ５）ランジスタは、集積回路のうち、ゲート電
極（または任意の導体）が絶縁分離誘電物と重複する箇
所に成形される。例えば、寄生側壁トランジスタは薄ゲ
ートＭＯ３Ｉ−ランジスタと平行に形成され、ゲート電
極がモート（濠）゛領域を出て絶縁分離誘電物の層上に
延びている。放射線によるしきい値電圧シフトの誘電物
の厚さに対する強い依存性が、寄生トランジスタのしき
い値電圧を動作トランジスタのしきい値電圧より大きく
シフトさせ、動作トランジスタでなく絶縁分離誘電物の
下側のチャネルを介したソース−ドレイン間導通の可能
性を高めることがある。つまり、充分に高い放射線線量
の場合、寄生トランジスタのしきい値電圧が動作トラン
ジスタのしきい値電圧よりも下がり、オフ状態であるは
ずのトランジスタでソース−ドレイン間リークを引き起
こすことがある。
極（または任意の導体）が絶縁分離誘電物と重複する箇
所に成形される。例えば、寄生側壁トランジスタは薄ゲ
ートＭＯ３Ｉ−ランジスタと平行に形成され、ゲート電
極がモート（濠）゛領域を出て絶縁分離誘電物の層上に
延びている。放射線によるしきい値電圧シフトの誘電物
の厚さに対する強い依存性が、寄生トランジスタのしき
い値電圧を動作トランジスタのしきい値電圧より大きく
シフトさせ、動作トランジスタでなく絶縁分離誘電物の
下側のチャネルを介したソース−ドレイン間導通の可能
性を高めることがある。つまり、充分に高い放射線線量
の場合、寄生トランジスタのしきい値電圧が動作トラン
ジスタのしきい値電圧よりも下がり、オフ状態であるは
ずのトランジスタでソース−ドレイン間リークを引き起
こすことがある。
（発明が解決しようとする課題）
従ってこの発明の目的は、イオン化放射線によるしきい
値電圧シフトに対する耐性が改善された絶縁分離構成を
有する絶縁ゲート電界効果トランジスタを提供すること
にある。
値電圧シフトに対する耐性が改善された絶縁分離構成を
有する絶縁ゲート電界効果トランジスタを提供すること
にある。
この発明の別の目的は、最小の追加マスキング工程で製
造可能なトランジスタを提供することにある。
造可能なトランジスタを提供することにある。
この発明の別の目的は、ソース及びドレイン拡散のケイ
化物被覆と組み合わせて製造可能なトランジスタを提供
することにある。
化物被覆と組み合わせて製造可能なトランジスタを提供
することにある。
本発明のその他の目的及び利点は、この明細書及び添付
の図面を参照す・ることで当業者には明かとなろう。
の図面を参照す・ることで当業者には明かとなろう。
（課題を解決するための手段）
本発明は、ソース及びドレイン領域の両側に絶縁分離用
誘電物を有する半導体領域内に形成された絶縁ゲート電
界効果トランジスタで具体的に実施し得る。ソース及び
ドレイン領域と反対の導電形の強くドープされた領域が
、ゲート電極のソース側で、絶縁分離用誘電物及びゲー
ト電極に隣接して形成される。この領域は、絶縁分離用
誘電物とゲート電極に対する自己整合法で、注入及び拡
散など周知の技術によって形成できる。上記領域の存在
が、拡散にケイ化物被覆を施した場合にもソースからド
レインへの短絡を引き起こすことなく、イオン化放射線
への露出時に、寄生側壁トランジスタのしきい値電圧を
比較的高い値に保つ。
誘電物を有する半導体領域内に形成された絶縁ゲート電
界効果トランジスタで具体的に実施し得る。ソース及び
ドレイン領域と反対の導電形の強くドープされた領域が
、ゲート電極のソース側で、絶縁分離用誘電物及びゲー
ト電極に隣接して形成される。この領域は、絶縁分離用
誘電物とゲート電極に対する自己整合法で、注入及び拡
散など周知の技術によって形成できる。上記領域の存在
が、拡散にケイ化物被覆を施した場合にもソースからド
レインへの短絡を引き起こすことなく、イオン化放射線
への露出時に、寄生側壁トランジスタのしきい値電圧を
比較的高い値に保つ。
（実施例）
第１ａ、ｌｂ及びＩＣ図を参照すると、従来技術によっ
て作製されたｎ−チャネルＭＯ３）ランジスタが示しで
ある。第１ａ図はｎ形ドレイン領域２とｎ形ソース領域
４を平面図で示しており、ポリシリコンのゲート電極６
がドレイン領域２とソース領域４の間に位置するトラン
ジスタのチャネル上に重なっている。第１ａ図のトラン
ジスタでは、ドレイン領域２とソース領域４がゲート電
極６の形成後、周知の自己整合法でイオン注入され拡散
される。ゲート電極６と反対側のドレイン領域２及びソ
ース領域４の周囲は、絶縁分離のためフィールド酸化物
８によって画定されている。
て作製されたｎ−チャネルＭＯ３）ランジスタが示しで
ある。第１ａ図はｎ形ドレイン領域２とｎ形ソース領域
４を平面図で示しており、ポリシリコンのゲート電極６
がドレイン領域２とソース領域４の間に位置するトラン
ジスタのチャネル上に重なっている。第１ａ図のトラン
ジスタでは、ドレイン領域２とソース領域４がゲート電
極６の形成後、周知の自己整合法でイオン注入され拡散
される。ゲート電極６と反対側のドレイン領域２及びソ
ース領域４の周囲は、絶縁分離のためフィールド酸化物
８によって画定されている。
第１ｂ図はゲート電極６と平行な方向から見た構造の断
面図で、ｐ形基板１２における動作トランジスタの構成
を示している。当該分野で周知なように、フィールド酸
化物８の形成前に、チャネルストップ注入がなされ、フ
ィールド酸化物８の形成される箇所にｐ影領域１４を与
える。ｐ影領域１４は、ゲート誘電物としてフィールド
酸化物８を有する寄生トランジスタのしきい値電圧を高
め、トランジスタートランジスタ間の絶縁分離を改善す
るため、基板１２よりも比較的強くドープされている。
面図で、ｐ形基板１２における動作トランジスタの構成
を示している。当該分野で周知なように、フィールド酸
化物８の形成前に、チャネルストップ注入がなされ、フ
ィールド酸化物８の形成される箇所にｐ影領域１４を与
える。ｐ影領域１４は、ゲート誘電物としてフィールド
酸化物８を有する寄生トランジスタのしきい値電圧を高
め、トランジスタートランジスタ間の絶縁分離を改善す
るため、基板１２よりも比較的強くドープされている。
チャネルストップ注入後、フィールド酸化物８がｐ影領
域１４上に多くの周知な局所酸化（ＬＯＧＯ３）法の任
意の一つによって、７００ｎｍ程度の厚さに成長される
。基板１２のうちフィールド酸化物８によって覆われて
いない領域（しばしばモートと呼ばれる）内に、ゲーＩ
・誘電物１６とポリシリコンゲート電極６が形成され、
モートの局所箇所でパターン化される。ゲート誘電物１
６は、二酸化シリコンまたは二酸化シリコンと窒化シリ
コンの組合せなど周知の薄い誘電材料からなり、１０〜
２０ｎｍ程度の厚さを有する。ソース及びドレイン両頭
域４．２はそれぞれ、ｎ形ドーパントを注入した後、所
望の深さにまで拡散することによって、自己整合法で形
成される。第１Ｃ図はゲート電極６と直角な方向から見
た第１ａ図のトランジスタの断面図で、ゲート誘電物１
６からフィールド酸化物８へ至るゲート電極６の重なり
を示している。
域１４上に多くの周知な局所酸化（ＬＯＧＯ３）法の任
意の一つによって、７００ｎｍ程度の厚さに成長される
。基板１２のうちフィールド酸化物８によって覆われて
いない領域（しばしばモートと呼ばれる）内に、ゲーＩ
・誘電物１６とポリシリコンゲート電極６が形成され、
モートの局所箇所でパターン化される。ゲート誘電物１
６は、二酸化シリコンまたは二酸化シリコンと窒化シリ
コンの組合せなど周知の薄い誘電材料からなり、１０〜
２０ｎｍ程度の厚さを有する。ソース及びドレイン両頭
域４．２はそれぞれ、ｎ形ドーパントを注入した後、所
望の深さにまで拡散することによって、自己整合法で形
成される。第１Ｃ図はゲート電極６と直角な方向から見
た第１ａ図のトランジスタの断面図で、ゲート誘電物１
６からフィールド酸化物８へ至るゲート電極６の重なり
を示している。
第１ａ〜ＩＣ図の構造では、フィールド酸化物８の側壁
に沿った箇所２０、すなわちゲート電極６がフィールド
酸化物８の縁部上に沿って延びている箇所に、寄生トラ
ンジスタが存在する。フィールド酸化物８の厚さはその
縁部でもゲート絶縁物１５の厚さよりかなり大きいので
、その寄生ｌ・ランジスタは通常非導通状態にある。従
って、動作トランジスタがオフのとき寄生トランジスタ
はオフであり、また動作トランジスタがオンのとき、ソ
ース−ドレイン間導通電流の実質上全てが、薄いゲート
電極１６下側のチャネル内を流れる。しかし、イオン化
放射線に露出されると、正の電荷がゲート誘電物１６と
フィールド酸化物８内にトラップされると共に、誘電層
とその下側の基板１２のシリコンとの境界面に表面準位
が発生する。
に沿った箇所２０、すなわちゲート電極６がフィールド
酸化物８の縁部上に沿って延びている箇所に、寄生トラ
ンジスタが存在する。フィールド酸化物８の厚さはその
縁部でもゲート絶縁物１５の厚さよりかなり大きいので
、その寄生ｌ・ランジスタは通常非導通状態にある。従
って、動作トランジスタがオフのとき寄生トランジスタ
はオフであり、また動作トランジスタがオンのとき、ソ
ース−ドレイン間導通電流の実質上全てが、薄いゲート
電極１６下側のチャネル内を流れる。しかし、イオン化
放射線に露出されると、正の電荷がゲート誘電物１６と
フィールド酸化物８内にトラップされると共に、誘電層
とその下側の基板１２のシリコンとの境界面に表面準位
が発生する。
イオン化放射線への露出の結果として、ＭＯＳコンデン
サの平坦電圧が、誘電層の厚さの２または３乗に依存し
た大きさでシフトすることが知られている。第１ａ〜Ｉ
Ｃ図に示したｎ−チャネルトランジスタでは、このシフ
トによって、ｎ−チャネルトランジスタのしきい値電圧
の大きさが減少する。フィールド酸化物８の厚さはゲー
ト絶縁物１６の厚さより著しく厚い（例えば７００ ｎ
ｍ対２０ｎｍ）ので、箇所２０における寄生トランジス
タのしきい値電圧は、動作トランジスタ（すなわちゲー
ト電圧１６を持つトランジスタ）よりも著しく下方にシ
フトする。放射線の線量が充分に大きいと、動作トラン
ジスタが通常導通しているときでも、寄生トランジスタ
が箇所２０ （すなわちフィールド酸化物８の縁部下側
）で導通し、トランジスタの有効幅対長さ比及びトラン
ジスタの性能に悪影響を及ぼす。また充分大きい放射線
では、寄生トランジスタがエンハンスメントモード素子
となり（すなわちゲート電極６とソース電極４の間の差
電位ゼロでも導通する）、トランジスタのデジタル（オ
ン−オフ）方式での有用性を減じることもある。尚、フ
ィールド酸化物８の全体にわたってチャネルを形成する
しきい値電圧もイオン化放射線によって減少されるが、
フィールド酸化物８の縁部における基板１２部分よりも
強くドープされているフィールド酸化物８下側のｐ影領
域１４は、上記縁部から離れている寄生フィールド酸化
物トランジスタのしきい値電圧を高い値に保とうとする
ことに留意されたい。
サの平坦電圧が、誘電層の厚さの２または３乗に依存し
た大きさでシフトすることが知られている。第１ａ〜Ｉ
Ｃ図に示したｎ−チャネルトランジスタでは、このシフ
トによって、ｎ−チャネルトランジスタのしきい値電圧
の大きさが減少する。フィールド酸化物８の厚さはゲー
ト絶縁物１６の厚さより著しく厚い（例えば７００ ｎ
ｍ対２０ｎｍ）ので、箇所２０における寄生トランジス
タのしきい値電圧は、動作トランジスタ（すなわちゲー
ト電圧１６を持つトランジスタ）よりも著しく下方にシ
フトする。放射線の線量が充分に大きいと、動作トラン
ジスタが通常導通しているときでも、寄生トランジスタ
が箇所２０ （すなわちフィールド酸化物８の縁部下側
）で導通し、トランジスタの有効幅対長さ比及びトラン
ジスタの性能に悪影響を及ぼす。また充分大きい放射線
では、寄生トランジスタがエンハンスメントモード素子
となり（すなわちゲート電極６とソース電極４の間の差
電位ゼロでも導通する）、トランジスタのデジタル（オ
ン−オフ）方式での有用性を減じることもある。尚、フ
ィールド酸化物８の全体にわたってチャネルを形成する
しきい値電圧もイオン化放射線によって減少されるが、
フィールド酸化物８の縁部における基板１２部分よりも
強くドープされているフィールド酸化物８下側のｐ影領
域１４は、上記縁部から離れている寄生フィールド酸化
物トランジスタのしきい値電圧を高い値に保とうとする
ことに留意されたい。
次に第２ａ〜２０図を参照すると、従来技術によって作
製されたｎ−チャネルＭＯＳトランジスタの構造が、素
子のモート領域を取り囲む、すなわちソース及びドレイ
ン両頭域４．２の周囲をそれぞれ取り囲み、フィールド
酸化物８の縁部においてゲート電極６の下側に位置する
ｐ形拡散ガードリングを有するものとして示しである。
製されたｎ−チャネルＭＯＳトランジスタの構造が、素
子のモート領域を取り囲む、すなわちソース及びドレイ
ン両頭域４．２の周囲をそれぞれ取り囲み、フィールド
酸化物８の縁部においてゲート電極６の下側に位置する
ｐ形拡散ガードリングを有するものとして示しである。
第１ｂ図は、フィールド酸化物８の縁部に位置し、その
下側に延びたガードリング１８の存在を示している。チ
ャネルストップ注入形成領域１４と同じように、高ドー
プのｐ形ガードリング１８は、ゲート電極６の下側位置
でフィールド酸化物８の縁部に沿って寄生側壁トランジ
スタのしきい値電圧を高め、寄生トランジスタそのもの
のしきい値電圧を上げることによってイオン化放射線の
露出に対するトランジスタの感度を減少させる役割を果
たしている。
下側に延びたガードリング１８の存在を示している。チ
ャネルストップ注入形成領域１４と同じように、高ドー
プのｐ形ガードリング１８は、ゲート電極６の下側位置
でフィールド酸化物８の縁部に沿って寄生側壁トランジ
スタのしきい値電圧を高め、寄生トランジスタそのもの
のしきい値電圧を上げることによってイオン化放射線の
露出に対するトランジスタの感度を減少させる役割を果
たしている。
しかしかかる従来の構造によると、ガードリング１８を
ゲート電極６の下側に設けるため、ガードリング８の形
成はモートへのマスク式ｐ形注入により、ゲート電極６
の形成前に行われていた。
ゲート電極６の下側に設けるため、ガードリング８の形
成はモートへのマスク式ｐ形注入により、ゲート電極６
の形成前に行われていた。
相補形ＭＯ３（ＣＭＯ３）素子は実際のところ、ｎ−チ
ャネル及びｐ−チャネルＭＯ３）ランジスタのソース及
びドレイン形成のため、それぞれｎ−形及びｐ−形注入
両方によって作製されているが、第１ｂ及び２０図に示
すごとくソース及びドレインの拡散がゲート電極６に対
して自己整合されるように、ゲート電極６の形成後にソ
ース及びドレイン注入が行われている。従って、第２ａ
図によるガードリング１８の形成は、ＣＭＯ３集積回路
の複雑なプロセスに加えて、（ガードリング１８の位置
を画定する）別個のマスキング工程と別個のイオン注入
工程とを必要とする。
ャネル及びｐ−チャネルＭＯ３）ランジスタのソース及
びドレイン形成のため、それぞれｎ−形及びｐ−形注入
両方によって作製されているが、第１ｂ及び２０図に示
すごとくソース及びドレインの拡散がゲート電極６に対
して自己整合されるように、ゲート電極６の形成後にソ
ース及びドレイン注入が行われている。従って、第２ａ
図によるガードリング１８の形成は、ＣＭＯ３集積回路
の複雑なプロセスに加えて、（ガードリング１８の位置
を画定する）別個のマスキング工程と別個のイオン注入
工程とを必要とする。
第２ｃ図は、ゲート電極６と平行な方向から見た第２ａ
図のトランジスタの断面図である。この構造によれば、
ドレイン領域２とソース領域４が共にガードリング１８
と接触している。ガードリング１８はゲート電極６の下
側にも延びているので、ｎ＋のドレイン領域２がｐ＋の
ガードリング１８と接触し、ガードリング１８がｎ＋の
ソース領域４と接触する構造が形成されている。通常の
動作時、ドレイン領域２が正の電圧Ｖａａにバイアスさ
れる一方、ソース領域４はアース電位とされ、また基板
１２ （及びガードリング１８）はアース電位以下とさ
れる。従って、逆バイアスのｐ−ｎ接合ダイオードが、
ドレイン領域２とガードリング１８の間に形成される。
図のトランジスタの断面図である。この構造によれば、
ドレイン領域２とソース領域４が共にガードリング１８
と接触している。ガードリング１８はゲート電極６の下
側にも延びているので、ｎ＋のドレイン領域２がｐ＋の
ガードリング１８と接触し、ガードリング１８がｎ＋の
ソース領域４と接触する構造が形成されている。通常の
動作時、ドレイン領域２が正の電圧Ｖａａにバイアスさ
れる一方、ソース領域４はアース電位とされ、また基板
１２ （及びガードリング１８）はアース電位以下とさ
れる。従って、逆バイアスのｐ−ｎ接合ダイオードが、
ドレイン領域２とガードリング１８の間に形成される。
しかし当該分野で周知なように、ｐ−ｎ接合の逆バイア
ス降伏電圧は、ｐ−ｎ接合における弱くドープされた側
での不純物濃度に依存する。ドレイン領域２とソース領
域４は、モートの相互接続領域“上”及び内を通じてソ
ースからドレインへの低い抵抗率での導通を与えるため
強くドープされている。初期のしきい値電圧をできるだ
け高める上でガードリング１８は強いｐ形ドーピングと
するのが好ましいが、ガードリング１８のドーピングは
第２ａ〜２０図の構成において、ドレイン領域２とガー
ドリング１８が■４４（ドレインバイアス）と基板１２
のバイアス間の電圧差の見込み範囲で降伏しないように
、制限されねばならない。
ス降伏電圧は、ｐ−ｎ接合における弱くドープされた側
での不純物濃度に依存する。ドレイン領域２とソース領
域４は、モートの相互接続領域“上”及び内を通じてソ
ースからドレインへの低い抵抗率での導通を与えるため
強くドープされている。初期のしきい値電圧をできるだ
け高める上でガードリング１８は強いｐ形ドーピングと
するのが好ましいが、ガードリング１８のドーピングは
第２ａ〜２０図の構成において、ドレイン領域２とガー
ドリング１８が■４４（ドレインバイアス）と基板１２
のバイアス間の電圧差の見込み範囲で降伏しないように
、制限されねばならない。
最新の集積回路では、拡散モート領域及びポリシリコン
ゲート電極や相互接続Ｍ域において、ケイ化物の被覆を
用いることが一般的となってきている。１９８７年９月
１日に発行され、テキサス・インスツルメント社に譲渡
された米国特許第４．６９０．７３０号に記載された難
溶融性金属と露出シリコンとの直接反応によって形成さ
れるそのようなケイ化物の被覆は、拡散及びポリシリコ
ン領域でのシート抵抗を減少させる。尚、第２ａ図の構
造でケイ化物の被覆を用いるのは、実施不可能である。
ゲート電極や相互接続Ｍ域において、ケイ化物の被覆を
用いることが一般的となってきている。１９８７年９月
１日に発行され、テキサス・インスツルメント社に譲渡
された米国特許第４．６９０．７３０号に記載された難
溶融性金属と露出シリコンとの直接反応によって形成さ
れるそのようなケイ化物の被覆は、拡散及びポリシリコ
ン領域でのシート抵抗を減少させる。尚、第２ａ図の構
造でケイ化物の被覆を用いるのは、実施不可能である。
何故なら、直接反応法によるドレイン領域２の被覆は、
ドレイン領域２とガードリング１８の間に短絡回路を生
じ（ドレイン領域２を基板２及びソース領域４と短絡さ
せ）るからである。
ドレイン領域２とガードリング１８の間に短絡回路を生
じ（ドレイン領域２を基板２及びソース領域４と短絡さ
せ）るからである。
次に第３ａ図を参照すると、本発明によって作製された
トランジスタが平面図で示しである。このトランジスタ
は第１ａ〜ＩＣ図のトランジスタと同じように、ｎ形の
ドレイン領域１０２とｎ形のソース領域１０４、ゲート
電極１０６及びフィールド酸化物１０８を含む。第３ａ
図のトランジスタはさらに、フィールド酸化物１０８と
接するソース領域１０４の縁部に沿って、ゲート電極１
０６の方へと延びたｐ＋の拡散領域１１８も含む。ｐ十
領域１１８は以下詳述するようにゲート電極１０６の形
成後に形成できるので、ｐ、 ＋ ｆＪ域１１８はゲー
ト電極１０６の縁部に沿いゲート電極１０６に対して自
己整合され、またゲート電極１０６の下側には延びてい
ないためドレイン領域１０２とは接触しない。
トランジスタが平面図で示しである。このトランジスタ
は第１ａ〜ＩＣ図のトランジスタと同じように、ｎ形の
ドレイン領域１０２とｎ形のソース領域１０４、ゲート
電極１０６及びフィールド酸化物１０８を含む。第３ａ
図のトランジスタはさらに、フィールド酸化物１０８と
接するソース領域１０４の縁部に沿って、ゲート電極１
０６の方へと延びたｐ＋の拡散領域１１８も含む。ｐ十
領域１１８は以下詳述するようにゲート電極１０６の形
成後に形成できるので、ｐ、 ＋ ｆＪ域１１８はゲー
ト電極１０６の縁部に沿いゲート電極１０６に対して自
己整合され、またゲート電極１０６の下側には延びてい
ないためドレイン領域１０２とは接触しない。
第３ａ図に示すように、ソース領域１０４の周囲におい
てゲート電極１０６のある箇所（すなわち第３ａ図にお
いてソース領域１０４の底縁）には、ｐ十領域１１８が
存在しないことに留意すべきである。この箇所における
ｐｌＪ域１１８の存在が、フィールド酸化物１０８下側
の領域とフィールド酸化物１０８の縁部における基板１
１２のチャネル部分両方をエンハンスモードとするほど
充分高いイオン化放射線の線量に対して、この実施例に
よるトランジスタのイオン化放射線耐性を改善する。ま
たこの箇所へのｐ十領域１１８の配置は、ｐ十領域１１
８周囲のフィールド酸化物１０８下側で、フィールド酸
化物１０８の縁部におけるチャネル部分に沿ったドレイ
ン領域１０２からソース領域１０４の（第３ａ図におい
て）底へと至る導通を防止する。
てゲート電極１０６のある箇所（すなわち第３ａ図にお
いてソース領域１０４の底縁）には、ｐ十領域１１８が
存在しないことに留意すべきである。この箇所における
ｐｌＪ域１１８の存在が、フィールド酸化物１０８下側
の領域とフィールド酸化物１０８の縁部における基板１
１２のチャネル部分両方をエンハンスモードとするほど
充分高いイオン化放射線の線量に対して、この実施例に
よるトランジスタのイオン化放射線耐性を改善する。ま
たこの箇所へのｐ十領域１１８の配置は、ｐ十領域１１
８周囲のフィールド酸化物１０８下側で、フィールド酸
化物１０８の縁部におけるチャネル部分に沿ったドレイ
ン領域１０２からソース領域１０４の（第３ａ図におい
て）底へと至る導通を防止する。
次に第３ｂ図を参照すると、ゲート電極１０６と直角な
方向から見た第３ａ図のトランジスタの断面図が、ソー
ス領域１０４を横切って示しである。第３ｂ図は、フィ
ールド酸化物１０８と接するソース領域１０４の両縁部
にｐ十領域１１８が位置することを示している。第３Ｃ
図は、フィールド酸化物１０８の一方の縁部に近い位置
における、ゲート電極１０６と平行な方向から見た第３
ａ図のトランジスタの断面図である。第３Ｃ図に示すよ
うに、ドレイン領域１０２はゲート電極１０６と自己整
合され、ドレイン領域１０２を形成するのに使われたｎ
形ドーパントの横方向拡散の範囲でゲート電極１０６の
下側に延びている。
方向から見た第３ａ図のトランジスタの断面図が、ソー
ス領域１０４を横切って示しである。第３ｂ図は、フィ
ールド酸化物１０８と接するソース領域１０４の両縁部
にｐ十領域１１８が位置することを示している。第３Ｃ
図は、フィールド酸化物１０８の一方の縁部に近い位置
における、ゲート電極１０６と平行な方向から見た第３
ａ図のトランジスタの断面図である。第３Ｃ図に示すよ
うに、ドレイン領域１０２はゲート電極１０６と自己整
合され、ドレイン領域１０２を形成するのに使われたｎ
形ドーパントの横方向拡散の範囲でゲート電極１０６の
下側に延びている。
動作トランジスタのチャネルを形成する基板１１２部分
が、ゲート電極１０６の下側でｐ十領域１１８とドレイ
ン領域１０２との間に存在するので、ｐｌＪｆ域１１８
はドレイン領域１０２と直接接触しない。動作トランジ
スタのチャネル領域は、動作トランジスタのしきい値電
圧を当該分野で周知の方法で調整するためにイオン注入
されたとしても、一般にｐ十領域１１８と比べ弱くドー
プされている。
が、ゲート電極１０６の下側でｐ十領域１１８とドレイ
ン領域１０２との間に存在するので、ｐｌＪｆ域１１８
はドレイン領域１０２と直接接触しない。動作トランジ
スタのチャネル領域は、動作トランジスタのしきい値電
圧を当該分野で周知の方法で調整するためにイオン注入
されたとしても、一般にｐ十領域１１８と比べ弱くドー
プされている。
第４ａ〜４ｄ図は、第３ａ〜３Ｃ図のトランジスタにお
けるソースからドレインへの潜在的に可能な導通経路を
模式的に示している。第４ａ図を参照すると、動作トラ
ンジスタが、ｐ−基板１１２のチャネル部分によってｎ
＋ソソー領域１０４からｎ＋ドレイン領域１０２を分離
した形で示しである。基板１１２のチャネル部分は一般
に、所望のトランジスタ特性に応じて、ソース領域１０
４の電圧またはソース領域１０４より低い電位にバイア
スされる。このようなバイアスはトランジスタの動作に
とって不可欠でないが、しきい値電圧を安定させると共
に、基板１１２とソース領域１０２との間のｐ−ｎ接合
が順方向にバイアスされないことを保証する。ゲート絶
縁物１１６がｐ−基板１１２のチャネル部分をゲート電
極１０６から分離し、ＭＯ３Ｉ−ランジスタでは周知な
ように、トランジスタの動作を制御する。
けるソースからドレインへの潜在的に可能な導通経路を
模式的に示している。第４ａ図を参照すると、動作トラ
ンジスタが、ｐ−基板１１２のチャネル部分によってｎ
＋ソソー領域１０４からｎ＋ドレイン領域１０２を分離
した形で示しである。基板１１２のチャネル部分は一般
に、所望のトランジスタ特性に応じて、ソース領域１０
４の電圧またはソース領域１０４より低い電位にバイア
スされる。このようなバイアスはトランジスタの動作に
とって不可欠でないが、しきい値電圧を安定させると共
に、基板１１２とソース領域１０２との間のｐ−ｎ接合
が順方向にバイアスされないことを保証する。ゲート絶
縁物１１６がｐ−基板１１２のチャネル部分をゲート電
極１０６から分離し、ＭＯ３Ｉ−ランジスタでは周知な
ように、トランジスタの動作を制御する。
第４ａ図は、ｐ十領域１１８から離れた位置で、ゲート
電極１０６の下側において生じるソースドレイン間導通
に対応している。前述したように、トランジスタのイオ
ン化放射線に対する露出は、ゲート誘電物１１６がフィ
ールド酸化物１０８よりはるかに薄いため、上記経路に
対してフィールド酸化物１０８下側の経路より少ない影
響を及ぼす。
電極１０６の下側において生じるソースドレイン間導通
に対応している。前述したように、トランジスタのイオ
ン化放射線に対する露出は、ゲート誘電物１１６がフィ
ールド酸化物１０８よりはるかに薄いため、上記経路に
対してフィールド酸化物１０８下側の経路より少ない影
響を及ぼす。
第４ｂ図を参照すると、別の潜在的に可能なソース−ド
レイン間の導通経路が概略的に示しである。基板１１２
とｐ＋領域１１８は共にｐ形なので、ｐ°十領領域１１
８ソース領域１０４へ短絡するようにソース領域１０４
がケイ化物被覆されていなければ、基板のバイアスがｐ
＋ｉＪｆ域１１８もバイアスする。後述するようにソー
ス領域１０４がケイ化物被覆されていると、ソース領域
１０４とｐ＋ｎＭ域１１８は同一電位となる。また、第
４ａ図の導通経路の場合と同じように、ゲート誘電物１
１６の厚さがフィールド酸化物１０８と比べて薄いため
、この経路に対するイオン化放射線の影響は、フィール
ド酸化物１０８下側の導通経路に対する影響よりも減少
される。通常の動作時、ゲート電極１０６のバイアスに
よって基板１１２内に形成される何れのチャネルもｐ＋
’ＦｒＭ域１１８における逆バイアスのｐ−ｎ接合を満
たしているので、この経路を通じた導通は第４ａ図に示
した経路を通じての導通と比べわずかである。
レイン間の導通経路が概略的に示しである。基板１１２
とｐ＋領域１１８は共にｐ形なので、ｐ°十領領域１１
８ソース領域１０４へ短絡するようにソース領域１０４
がケイ化物被覆されていなければ、基板のバイアスがｐ
＋ｉＪｆ域１１８もバイアスする。後述するようにソー
ス領域１０４がケイ化物被覆されていると、ソース領域
１０４とｐ＋ｎＭ域１１８は同一電位となる。また、第
４ａ図の導通経路の場合と同じように、ゲート誘電物１
１６の厚さがフィールド酸化物１０８と比べて薄いため
、この経路に対するイオン化放射線の影響は、フィール
ド酸化物１０８下側の導通経路に対する影響よりも減少
される。通常の動作時、ゲート電極１０６のバイアスに
よって基板１１２内に形成される何れのチャネルもｐ＋
’ＦｒＭ域１１８における逆バイアスのｐ−ｎ接合を満
たしているので、この経路を通じた導通は第４ａ図に示
した経路を通じての導通と比べわずかである。
第４Ｃ図を参照すると、フィールド酸化物１０８の下側
を通過する潜在的に可能な導通経路が概略的に示しであ
る。この経路はドレイン領域１０２から、フィールド酸
化物１０８下側のチャネルストップｐ形領域１１４とｐ
十領域１１８を介して、ソース領域１９４に至るもので
ある。イオン化放射線への露出の結果として、フィール
ド酸化物トランジスタ（フィールド酸化物１０８上方の
ゲート電極１０６）のしきい値電圧がエンハンスモード
素子になるほど充分に減少されことがある。すなわち、
フィールド酸化物１０８下側におけるチャネルストップ
領域１１４の部分が反転され、ゲート電極がソース雪掻
１０４と同一電圧になることがある。しかし、本発明で
はｐ十領域１１８が含まれているため、ｐ＋ｒｉｌ域１
１８とチャネルストップ領域１１４に形成されるいずれ
のｎ−チャネルとの接合に逆バイアスのダイオードが存
在することになる。何故なら、ｐ十領域１１８の電位は
ソース領域１０４の電圧に等しいかまたはそれより低く
、従ってドレイン領域１０２及び上記チャネルの電圧よ
り低いからである。この結果、イオン化放射線への露出
によるしきい値電圧の減少のためフィールド酸化物１０
８の下側がエンハンスメントモードのチャネルになる場
合でも、ソース−ドレイン間の導通が防がれる。
を通過する潜在的に可能な導通経路が概略的に示しであ
る。この経路はドレイン領域１０２から、フィールド酸
化物１０８下側のチャネルストップｐ形領域１１４とｐ
十領域１１８を介して、ソース領域１９４に至るもので
ある。イオン化放射線への露出の結果として、フィール
ド酸化物トランジスタ（フィールド酸化物１０８上方の
ゲート電極１０６）のしきい値電圧がエンハンスモード
素子になるほど充分に減少されことがある。すなわち、
フィールド酸化物１０８下側におけるチャネルストップ
領域１１４の部分が反転され、ゲート電極がソース雪掻
１０４と同一電圧になることがある。しかし、本発明で
はｐ十領域１１８が含まれているため、ｐ＋ｒｉｌ域１
１８とチャネルストップ領域１１４に形成されるいずれ
のｎ−チャネルとの接合に逆バイアスのダイオードが存
在することになる。何故なら、ｐ十領域１１８の電位は
ソース領域１０４の電圧に等しいかまたはそれより低く
、従ってドレイン領域１０２及び上記チャネルの電圧よ
り低いからである。この結果、イオン化放射線への露出
によるしきい値電圧の減少のためフィールド酸化物１０
８の下側がエンハンスメントモードのチャネルになる場
合でも、ソース−ドレイン間の導通が防がれる。
第４ｄ図を参照すると、４番Ｕの潜在的に可能な導通経
路が概略的に示しである。この経路はドレイン領域１０
２から、フィールド酸化物１０８下側のチャネルストッ
プ領域１１４とゲート誘電物１１６下側のｐ−基板１１
２を介して、ソース領域１９４に至るものである。この
場合にも、第４ａ及び４ｂ図に示した導通経路と同じよ
うに、イオン化放射線がフィールド酸化物１０８下側の
チャネルストップ領域１１４内にチャネルを形成するほ
ど強くても、そのような放射線の薄いゲート誘電物１１
６に対する影響は減少される。従って、本発明によって
作製されたトランジスタにおける第４ｄ図の潜在的に可
能な４通経路は、イオン化放射線への露出が寄生フィー
ルド酸化物トランジスタのしきい値電圧をエンハンスモ
ードに至るまで減少させるのに充分であるが、動作トラ
ンジスタ自体のしきい値電圧をエンハンスモードに至る
まで減少させない場合には、実際上導通しない。つまり
、第４ｄ図の導通経路は、寄生フィールド酸化物トラン
ジスタを導通させるのに必要な露出より強い露出で、第
４３及び４ｂ図の経路が導通している場合にのみ導通す
る。
路が概略的に示しである。この経路はドレイン領域１０
２から、フィールド酸化物１０８下側のチャネルストッ
プ領域１１４とゲート誘電物１１６下側のｐ−基板１１
２を介して、ソース領域１９４に至るものである。この
場合にも、第４ａ及び４ｂ図に示した導通経路と同じよ
うに、イオン化放射線がフィールド酸化物１０８下側の
チャネルストップ領域１１４内にチャネルを形成するほ
ど強くても、そのような放射線の薄いゲート誘電物１１
６に対する影響は減少される。従って、本発明によって
作製されたトランジスタにおける第４ｄ図の潜在的に可
能な４通経路は、イオン化放射線への露出が寄生フィー
ルド酸化物トランジスタのしきい値電圧をエンハンスモ
ードに至るまで減少させるのに充分であるが、動作トラ
ンジスタ自体のしきい値電圧をエンハンスモードに至る
まで減少させない場合には、実際上導通しない。つまり
、第４ｄ図の導通経路は、寄生フィールド酸化物トラン
ジスタを導通させるのに必要な露出より強い露出で、第
４３及び４ｂ図の経路が導通している場合にのみ導通す
る。
第３ａ〜３０図に戻って参照すれば、ｐ十領域１１８が
チャネルの下側に形成されていず、つまりドレイン領域
１０２と接触していないので、ｐ＋領域１１８はゲート
電極１０６の形成後に形成できることに留意されたい。
チャネルの下側に形成されていず、つまりドレイン領域
１０２と接触していないので、ｐ＋領域１１８はゲート
電極１０６の形成後に形成できることに留意されたい。
実際上、ｐ＋％］ｉ域１１８はゲート電極１０６の形成
後、第３Ｃ図に示すようにそのゲート電極１０６に対し
て自己整合法で形成されるのが好ましい。このようにｐ
＋領域１１８をゲート電極１０６の後に形成でき、従っ
てｐ＋のソース及びドレイン両拡散と同じ注入と拡散で
形成できるため、本発明によるトランジスタはｎ＋とｐ
十両方のソース及びドレイン領域を持つＣＭＯＳプロセ
スに特に適用可能である。
後、第３Ｃ図に示すようにそのゲート電極１０６に対し
て自己整合法で形成されるのが好ましい。このようにｐ
＋領域１１８をゲート電極１０６の後に形成でき、従っ
てｐ＋のソース及びドレイン両拡散と同じ注入と拡散で
形成できるため、本発明によるトランジスタはｎ＋とｐ
十両方のソース及びドレイン領域を持つＣＭＯＳプロセ
スに特に適用可能である。
また、ｎ＋の注入がｐ＋ソソー／ドレインの場所で及び
その逆が生じないように、ｎ十及びｐ＋ソソー／ドレイ
ン注入の各々毎にマスキング工程は元来必要なため、第
３ａ図に示したようなｐ十領域１１８とｎ＋ソソー領域
１０４の位置は、ＣＭＯ３のプロセスフローにマスキン
グ工程や注入を新たに付は加えることなく、従来のフォ
トリソグラフィによって個々に画定できる。
その逆が生じないように、ｎ十及びｐ＋ソソー／ドレイ
ン注入の各々毎にマスキング工程は元来必要なため、第
３ａ図に示したようなｐ十領域１１８とｎ＋ソソー領域
１０４の位置は、ＣＭＯ３のプロセスフローにマスキン
グ工程や注入を新たに付は加えることなく、従来のフォ
トリソグラフィによって個々に画定できる。
さらに、本発明による第３ａ〜３０図のトランジスタで
は、ｐ十領域１１８（つまり何れのｐ＋領領域とｎ＋ド
レイン領域１０２との間に直接の接触が存在しないこと
に留意されたい。従って、第２ａ〜２Ｃ図に示したよう
な従来技術によって形成されたトランジスタと異なり、
ｐ十領域１１８は所望の放射線耐度を達成するため、ド
レイン領域１０２との境界における接合の降伏電圧に悪
影響を及ぼさずに、実施可能な限り強くドープ可能であ
る。本発明によるこのようなトランジスタの構造の一例
は、基板１１２のチャネル部分が１０ ”／ｃｍ３の不
純物濃度、ソース及びドレイン領域１０４．１０２が１
０ ”〜１０ ”／ｃｍ’の不純物濃度、チャネルスト
ップ領域１１４が１０１６〜１０ ”／ｃｍ３の不純物
濃度をそれぞれ有する場合、１ミクロンのチャネル長さ
で１０１８〜１０”／ｃｍ’の範囲の不純物濃度を有し
得る。基板１１２は一般にソース領域１０４と同じ電位
か、またはそれより低いがソース領域１０４と比較的近
い電圧（例えば２〜３ボルト）にバイアスされているの
で、ｐ十領域１１８とｎ＋ソソー領域１０４との間の接
触は、接合の降伏に関する問題をさほど生じない。
は、ｐ十領域１１８（つまり何れのｐ＋領領域とｎ＋ド
レイン領域１０２との間に直接の接触が存在しないこと
に留意されたい。従って、第２ａ〜２Ｃ図に示したよう
な従来技術によって形成されたトランジスタと異なり、
ｐ十領域１１８は所望の放射線耐度を達成するため、ド
レイン領域１０２との境界における接合の降伏電圧に悪
影響を及ぼさずに、実施可能な限り強くドープ可能であ
る。本発明によるこのようなトランジスタの構造の一例
は、基板１１２のチャネル部分が１０ ”／ｃｍ３の不
純物濃度、ソース及びドレイン領域１０４．１０２が１
０ ”〜１０ ”／ｃｍ’の不純物濃度、チャネルスト
ップ領域１１４が１０１６〜１０ ”／ｃｍ３の不純物
濃度をそれぞれ有する場合、１ミクロンのチャネル長さ
で１０１８〜１０”／ｃｍ’の範囲の不純物濃度を有し
得る。基板１１２は一般にソース領域１０４と同じ電位
か、またはそれより低いがソース領域１０４と比較的近
い電圧（例えば２〜３ボルト）にバイアスされているの
で、ｐ十領域１１８とｎ＋ソソー領域１０４との間の接
触は、接合の降伏に関する問題をさほど生じない。
次に第５図を参照すると、本発明によって形成されたト
ランジスタの別の実施例が、前記第３Ｃ図と同じ位置か
ら見た断面図で示しである。第５図のトランジスタはさ
らに、当該分野で周知で最新の集積回路で用いられてい
る傾斜ドレイン接合の形成のため、ゲート電極１０６の
側面に側壁酸化物フィラメント１５０を形成することを
含んでいる。側壁酸化物フィラメント１５０は、拡散領
域（１０２，１０４，１１８）及びゲート電極１０６上
に対するケイ化物膜１５２の形成を助け、このケイ化物
膜１５２によってモートから多結晶への短絡傾向を減少
させる。ｐ十領域１１８はソース領域１０４とだけ接触
し、ドレイン領域１０２とは接触していないので、第５
図に示すように、本発明によるトランジスタはドレイン
領域１０２をソース領域１０４に短絡させることなく、
ドレイン領域１０２、ソース領域１０４及びｐ＋領域１
１８上にケイ化物膜を形成し得る。
ランジスタの別の実施例が、前記第３Ｃ図と同じ位置か
ら見た断面図で示しである。第５図のトランジスタはさ
らに、当該分野で周知で最新の集積回路で用いられてい
る傾斜ドレイン接合の形成のため、ゲート電極１０６の
側面に側壁酸化物フィラメント１５０を形成することを
含んでいる。側壁酸化物フィラメント１５０は、拡散領
域（１０２，１０４，１１８）及びゲート電極１０６上
に対するケイ化物膜１５２の形成を助け、このケイ化物
膜１５２によってモートから多結晶への短絡傾向を減少
させる。ｐ十領域１１８はソース領域１０４とだけ接触
し、ドレイン領域１０２とは接触していないので、第５
図に示すように、本発明によるトランジスタはドレイン
領域１０２をソース領域１０４に短絡させることなく、
ドレイン領域１０２、ソース領域１０４及びｐ＋領域１
１８上にケイ化物膜を形成し得る。
次に第６ａ〜６Ｃ図を参照すると、本発明によるトラン
ジスタの別の実施例が示しである。このトランジスタは
平面図で見ると第３ａ図のトランジスタと同様に現れる
が、絶縁上のシリコン（Ｓｏｌ）またはサファイア上の
シリコン（Ｓ ＯＳ）の構成で形成され、かかる構成で
は当該分野における別の方法で形成された結晶シリコン
あるいは再結晶化ポリシリコン中に素子のアクティブ領
域が位置する。例えば、第６ａ図のアクティブ領域は、
基板２１２上の絶縁物層２２０の上に形成されたものと
して示しである。第６ａ図に示した断面図は、第３ａ〜
３０図の場合と同じく、ゲート絶縁物２１６上のゲート
電極２０６の片側に位置したｎ＋ドレイン領域２０２、
及びゲート電極２０６の他側に位置したｐ十領域２１８
を示している。本体シリコン２２２の部分的な局所酸化
で形成されたものとして第６ａ図に示したフィールド酸
化物２０８が、５ＯＩＩ−ランジスタを相互に絶縁分離
し、所望であれば下側にチャネルストップ注入領域を有
してもよい本体シリコン２２２上に配設されている。ｐ
−チャネル領域２２４がゲート電極２０６の下方に位置
し、第３ａ〜３０図のトランジスタと同じく動作トラン
ジスタのチャネルとして機能する。第６図に従って形成
されたトランジスタの動作と利点は、第３ａ〜３０図の
トランジスタと同様である。しかしＳｏｌ構成の場合、
本発明によって作製されたトランジスタは、チャネル領
域２２４との電気接触を与えるという追加の利点を有す
る。ｐ＋？＋１域２１８は、チャネル領域２２４から離
れて延びているが、それと電気接触しているので、第３
ａ〜３０図のトランジスタにおける基板へのバイアスと
同じくチャネル領域２２４ヘバイアスを与えるようにｐ
十領域２１８との接触が得られ、ＳＯＩトランジスタの
より安定した動作を与えることができる。
ジスタの別の実施例が示しである。このトランジスタは
平面図で見ると第３ａ図のトランジスタと同様に現れる
が、絶縁上のシリコン（Ｓｏｌ）またはサファイア上の
シリコン（Ｓ ＯＳ）の構成で形成され、かかる構成で
は当該分野における別の方法で形成された結晶シリコン
あるいは再結晶化ポリシリコン中に素子のアクティブ領
域が位置する。例えば、第６ａ図のアクティブ領域は、
基板２１２上の絶縁物層２２０の上に形成されたものと
して示しである。第６ａ図に示した断面図は、第３ａ〜
３０図の場合と同じく、ゲート絶縁物２１６上のゲート
電極２０６の片側に位置したｎ＋ドレイン領域２０２、
及びゲート電極２０６の他側に位置したｐ十領域２１８
を示している。本体シリコン２２２の部分的な局所酸化
で形成されたものとして第６ａ図に示したフィールド酸
化物２０８が、５ＯＩＩ−ランジスタを相互に絶縁分離
し、所望であれば下側にチャネルストップ注入領域を有
してもよい本体シリコン２２２上に配設されている。ｐ
−チャネル領域２２４がゲート電極２０６の下方に位置
し、第３ａ〜３０図のトランジスタと同じく動作トラン
ジスタのチャネルとして機能する。第６図に従って形成
されたトランジスタの動作と利点は、第３ａ〜３０図の
トランジスタと同様である。しかしＳｏｌ構成の場合、
本発明によって作製されたトランジスタは、チャネル領
域２２４との電気接触を与えるという追加の利点を有す
る。ｐ＋？＋１域２１８は、チャネル領域２２４から離
れて延びているが、それと電気接触しているので、第３
ａ〜３０図のトランジスタにおける基板へのバイアスと
同じくチャネル領域２２４ヘバイアスを与えるようにｐ
十領域２１８との接触が得られ、ＳＯＩトランジスタの
より安定した動作を与えることができる。
第６ｂ及び６０図は、第６ａ図のＳＩ○またはＳＯＳ構
造の追加の構成を示す。すなわち第６ｂ図は、フィール
ド酸化物２０８が絶縁物層２２０の上面まで延びるよう
に、第６ａ図の本体シリコン２２２の完全な酸化によっ
て絶縁分離が形成された実施例を示している。この場合
、フィールド酸化物２０８の領域下側に本体シリコン２
２２の領域は存在しない。第６Ｃ図の実施例は、第６ａ
図の本体シリコン２２２が絶縁物層２２０まで完全にエ
ッチ除去されたメサ形絶縁分離を示している。ドレイン
領域２０２とｐ十領域２１８の両側面は、側壁フィラメ
ント２２８によってパッシベートされている。第６ｂ及
び６０図に示したケースでは、第６ａ図（並びに第４０
及び４ａ図の導通経路で示した）寄生フィールド酸化物
トランジスタが寄生側壁トランジスタによって置き換え
られ、ゲート電極２０６がフィールド酸化物２０８（第
６ｂ図）と側壁フィラメント２８８ （第６Ｃ図）の縁
部を横切っている。ｐ十領域２１８は第４Ｃ図に関連し
て前述したのと同様に動作し、本ケースでのソース−ド
レイン間の導通を防ぐ。
造の追加の構成を示す。すなわち第６ｂ図は、フィール
ド酸化物２０８が絶縁物層２２０の上面まで延びるよう
に、第６ａ図の本体シリコン２２２の完全な酸化によっ
て絶縁分離が形成された実施例を示している。この場合
、フィールド酸化物２０８の領域下側に本体シリコン２
２２の領域は存在しない。第６Ｃ図の実施例は、第６ａ
図の本体シリコン２２２が絶縁物層２２０まで完全にエ
ッチ除去されたメサ形絶縁分離を示している。ドレイン
領域２０２とｐ十領域２１８の両側面は、側壁フィラメ
ント２２８によってパッシベートされている。第６ｂ及
び６０図に示したケースでは、第６ａ図（並びに第４０
及び４ａ図の導通経路で示した）寄生フィールド酸化物
トランジスタが寄生側壁トランジスタによって置き換え
られ、ゲート電極２０６がフィールド酸化物２０８（第
６ｂ図）と側壁フィラメント２８８ （第６Ｃ図）の縁
部を横切っている。ｐ十領域２１８は第４Ｃ図に関連し
て前述したのと同様に動作し、本ケースでのソース−ド
レイン間の導通を防ぐ。
以上本発明を好ましい実施例を参照して説明したが、上
記の説明は例示にすぎず、制限の意味で解釈されるべき
でないことが理解されよう。また、発明の前記実施例の
詳細における数多くの変形及びその他の実施例が、前記
の説明を参照すること◆ で当業者にとって自明となり且つなし得ることも理解さ
れるべきである。
記の説明は例示にすぎず、制限の意味で解釈されるべき
でないことが理解されよう。また、発明の前記実施例の
詳細における数多くの変形及びその他の実施例が、前記
の説明を参照すること◆ で当業者にとって自明となり且つなし得ることも理解さ
れるべきである。
以上の記載に関連して、以下の各項を開示する。
１、半導体表面の絶縁ゲート電界効果トランジスタにお
いて： 前記表面の選定位置に配設され、アクティブ領域を画定
する絶縁層； 前記アクティブ領域上に配設されると共に、前記絶縁層
上へと延びているゲート電極；前記ゲート電極の第１側
で前記アクティブ領域内に配設された第１導電形のドレ
イン領域で、該ドレイン領域が前記ゲート電極に隣接す
る位置で前記絶縁層の縁部にまで延びている；前記ゲー
ト電極の第２側で前記アクティブ領域内に配設された前
記第１導電形のソース領域；前記ゲート電極に隣接した
位置の前記絶縁層と前記ソース領域との間で、前記アク
ティブ領域内に配設された第２導電形のガード領域；及
び 前記ガード領域と前記ドレイン領域との間で前記ゲート
電極の下側に配設された前記第２４電形のチャネル領域
； を備えたトランジスタ。
いて： 前記表面の選定位置に配設され、アクティブ領域を画定
する絶縁層； 前記アクティブ領域上に配設されると共に、前記絶縁層
上へと延びているゲート電極；前記ゲート電極の第１側
で前記アクティブ領域内に配設された第１導電形のドレ
イン領域で、該ドレイン領域が前記ゲート電極に隣接す
る位置で前記絶縁層の縁部にまで延びている；前記ゲー
ト電極の第２側で前記アクティブ領域内に配設された前
記第１導電形のソース領域；前記ゲート電極に隣接した
位置の前記絶縁層と前記ソース領域との間で、前記アク
ティブ領域内に配設された第２導電形のガード領域；及
び 前記ガード領域と前記ドレイン領域との間で前記ゲート
電極の下側に配設された前記第２４電形のチャネル領域
； を備えたトランジスタ。
２、前記絶縁層の下側に形成された前記第２導電形のチ
ャネルストップ領域をさらに備えた第１項のトランジス
タ。
ャネルストップ領域をさらに備えた第１項のトランジス
タ。
３、前記第１導電形がｎ形で、前記第２導電形がｐ形で
ある第１項のトランジスタ。
ある第１項のトランジスタ。
４、前記ガード領域と前記ソース領域間の接合が逆バイ
アスされている第１項のトランジスタ。
アスされている第１項のトランジスタ。
５、前記ガード領域が前記ソース領域と同じ電圧にバイ
アスされている第４項のトランジスタ。
アスされている第４項のトランジスタ。
６、前記ガード領域が前記ソース領域の電圧より低い電
圧にバイアスされている第４項のトランジスタ。
圧にバイアスされている第４項のトランジスタ。
７、前記ドレイン領域、前記ソース領域及び前記ガード
領域上に配設されたケイ化物膜をさらに備えた第１項の
トランジスタ。
領域上に配設されたケイ化物膜をさらに備えた第１項の
トランジスタ。
８、絶縁物層をさらに備え、前記半導体が該絶縁物層上
に配設されたシリコンの層である第１項のトランジスタ
。
に配設されたシリコンの層である第１項のトランジスタ
。
９、 前記ガード領域が前記ソース領域と同じ電圧にバ
イアスされている第８項のトランジスタ。
イアスされている第８項のトランジスタ。
１０、前記ソース領域と前記ガード領域上に配設された
ケイ化物膜をさらに備えた第９項のトランジスタ。
ケイ化物膜をさらに備えた第９項のトランジスタ。
１１、半導体の表面に前記ゲート電界効果トランジスタ
を形成する方法において： 前記表面の選定部分上に絶縁層を形成し、アクティブ領
域を画定するステップ： 前記アクティブ領域上にゲート絶縁物を形成するステッ
プ； 前記ゲート絶縁物の所定部分上に位置し、前記絶縁層上
へと延びたゲート電極を形成するステップ； 前記ゲート電極の対向する両側に第１導電形のソース及
びドレイン領域を形成するステップで、該ドレイン領域
が前記ゲート電極に隣接する位置で前記絶縁層の縁部に
まで延びている；及び 前記ゲート電極に隣接した位置の前記絶縁層の縁部と前
記ソース領域間の位置に、第２導電形のガード領域を形
成するステップ； を含む方法。
を形成する方法において： 前記表面の選定部分上に絶縁層を形成し、アクティブ領
域を画定するステップ： 前記アクティブ領域上にゲート絶縁物を形成するステッ
プ； 前記ゲート絶縁物の所定部分上に位置し、前記絶縁層上
へと延びたゲート電極を形成するステップ； 前記ゲート電極の対向する両側に第１導電形のソース及
びドレイン領域を形成するステップで、該ドレイン領域
が前記ゲート電極に隣接する位置で前記絶縁層の縁部に
まで延びている；及び 前記ゲート電極に隣接した位置の前記絶縁層の縁部と前
記ソース領域間の位置に、第２導電形のガード領域を形
成するステップ； を含む方法。
１２、前記ガード領域を形成するステップが、前記ソー
ス及びドレイン領域を形成するステップの後に続く第１
１項の方法。
ス及びドレイン領域を形成するステップの後に続く第１
１項の方法。
１３、前記ガード領域を形成するステップが、前記ソー
ス及びドレイン領域を形成するステップに先行する第１
１項の方法。
ス及びドレイン領域を形成するステップに先行する第１
１項の方法。
１４、前記ソース、ドレイン及びガード領域上にケイ化
物膜を形成するステップをさらに含む第１１項の方法。
物膜を形成するステップをさらに含む第１１項の方法。
１５、前記絶縁層を形成する前に、該絶８ｉ層の位置に
前記第２導電形のチャネルストップ領域を形成するステ
ップをさらに含む第１１項の方法。
前記第２導電形のチャネルストップ領域を形成するステ
ップをさらに含む第１１項の方法。
１６、前記絶縁層を形成する前に：
本体の表面上に絶縁物層を形成するステップ；及び
該絶縁物層の上に半導体層を形成するステップをさらに
含み； 前記表面が該半導体層の表面である第１１項の方法。
含み； 前記表面が該半導体層の表面である第１１項の方法。
１７、前記ソース及びガード領域上にケイ化物膜を形成
するステップをさらに含む第１６項の方法。
するステップをさらに含む第１６項の方法。
１８、イオン化放射線への露出による絶縁分離酸化物を
通じたソース−ドレイン間の導通を防ぐためのガード領
域（１１８）を存するＭＯＳトランジスタが開示される
。ｎ＋チャネルトランジスタの一例においては、ｐ＋領
領域１１８）がゲート電極（１０６）に対する自己整合
法で、ゲート電極の下側に延びてドレイン領域（１０２
）と接触しないようにソース領域（１０４）の縁部に形
成される。このｐ＋ｅｆｆ域（１１８）が、ゲート電極
（１０６）が絶縁分離用のフィールド酸化物（１０８）
上に重なっている箇所でフィールド酸化物（１０８）の
下側にチャネルが形成された場合でも、ソース−ドレイ
ン間の導通を抑制するダイオードを形成する。シリーズ
抵抗改善のため、上記構造にケイ化物被覆を施してもよ
い。ＳＯ■構成で形成されるトランジスタの例も開示さ
れた。
通じたソース−ドレイン間の導通を防ぐためのガード領
域（１１８）を存するＭＯＳトランジスタが開示される
。ｎ＋チャネルトランジスタの一例においては、ｐ＋領
領域１１８）がゲート電極（１０６）に対する自己整合
法で、ゲート電極の下側に延びてドレイン領域（１０２
）と接触しないようにソース領域（１０４）の縁部に形
成される。このｐ＋ｅｆｆ域（１１８）が、ゲート電極
（１０６）が絶縁分離用のフィールド酸化物（１０８）
上に重なっている箇所でフィールド酸化物（１０８）の
下側にチャネルが形成された場合でも、ソース−ドレイ
ン間の導通を抑制するダイオードを形成する。シリーズ
抵抗改善のため、上記構造にケイ化物被覆を施してもよ
い。ＳＯ■構成で形成されるトランジスタの例も開示さ
れた。
第１ａ図は従来技術によって作製されたＭＯＳトランジ
スタの平面図；第１ｂ及びＩＣ図は第１ａ図のトランジ
スタの断面図；第２ａ図は従来技術によって作製された
別のＭＯＳトランジスタの平面図；第２ｂ及び２０図は
第２ａ図のトランジスタの断面図；第３ａ図は本発明に
よって作製されたＭＯＳトランジスタの平面図；第３ｂ
及び３０図は第３ａ図のＭＯＳトランジスタの断面図；
第４ａ、４ｂ、４ｃ及び４ａ図は第３ａ−３ｃ図のトラ
ンジスタのソース−ドレイン間導通路の概略図；第５図
はケイ化物被覆拡散とゲート電極を含む本発明のＭＯＳ
）ランジスタの別の実施例の断面図；及び第６ａ−６ａ
図は絶縁物上にシリコンを析出させた（ＳｒＯ）／ｌｉ
様による本発明のＭＯＳ）ランジスタのその他の実施例
の断面図である。 １０２．２０２・・・・・・ドレイン領域、１０４・・
・・・・ソース領域、 １０６．２０６・・・・・・ゲート電極、８．２０８・
・・・・・絶縁層（フィールド酸化物）、２、２１２
・・・・・・基十反、 ４・・・・・・チャネルストップ ６、２１６・・・・・・ゲート絶縁物、８、２１８・・
・・・・ガード領域、 ２・・・・・・ケイ化物膜、 ０・・・・・・絶縁物層、 ２・・・・・・本体シリコン。 、ＤＪ 図面の浄書（内容に変更なし）
スタの平面図；第１ｂ及びＩＣ図は第１ａ図のトランジ
スタの断面図；第２ａ図は従来技術によって作製された
別のＭＯＳトランジスタの平面図；第２ｂ及び２０図は
第２ａ図のトランジスタの断面図；第３ａ図は本発明に
よって作製されたＭＯＳトランジスタの平面図；第３ｂ
及び３０図は第３ａ図のＭＯＳトランジスタの断面図；
第４ａ、４ｂ、４ｃ及び４ａ図は第３ａ−３ｃ図のトラ
ンジスタのソース−ドレイン間導通路の概略図；第５図
はケイ化物被覆拡散とゲート電極を含む本発明のＭＯＳ
）ランジスタの別の実施例の断面図；及び第６ａ−６ａ
図は絶縁物上にシリコンを析出させた（ＳｒＯ）／ｌｉ
様による本発明のＭＯＳ）ランジスタのその他の実施例
の断面図である。 １０２．２０２・・・・・・ドレイン領域、１０４・・
・・・・ソース領域、 １０６．２０６・・・・・・ゲート電極、８．２０８・
・・・・・絶縁層（フィールド酸化物）、２、２１２
・・・・・・基十反、 ４・・・・・・チャネルストップ ６、２１６・・・・・・ゲート絶縁物、８、２１８・・
・・・・ガード領域、 ２・・・・・・ケイ化物膜、 ０・・・・・・絶縁物層、 ２・・・・・・本体シリコン。 、ＤＪ 図面の浄書（内容に変更なし）
Claims (1)
- 【特許請求の範囲】 半導体表面の絶縁ゲート電界効果トランジスタにおいて
： 前記表面の選定位置に配設され、アクティブ領域を画定
する絶縁層： 前記アクティブ領域上に配設されると共に、前記絶縁層
上へと延びているゲート電極； 前記ゲート電極の第１側で前記アクティブ領域内に配設
された第１導電形のドレイン領域で、該ドレイン領域が
前記ゲート電極に隣接する位置で前記絶縁層の縁部にま
で延びている； 前記ゲート電極の第２側で前記アクティブ領域内に配設
された前記第１導電形のソース領域；前記ゲート電極に
隣接した位置の前記絶縁層と前記ソース領域との間で、
前記アクティブ領域内に配設された第２導電形のガード
領域：及び前記ガード領域と前記ドレイン領域との間で
前記ゲート電極の下側に配設された前記第２導電形のチ
ャネル領域： を備えたトランジスタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/150,799 US4974051A (en) | 1988-02-01 | 1988-02-01 | MOS transistor with improved radiation hardness |
| US150799 | 1988-02-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH025479A true JPH025479A (ja) | 1990-01-10 |
| JP2666996B2 JP2666996B2 (ja) | 1997-10-22 |
Family
ID=22536037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1023643A Expired - Fee Related JP2666996B2 (ja) | 1988-02-01 | 1989-02-01 | 放射線耐度改善型ｍｏｓトランジスタ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4974051A (ja) |
| JP (1) | JP2666996B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6727123B2 (en) | 2000-01-07 | 2004-04-27 | Seiko Epson Corporation | Method for manufacturing a thin-film transistor comprising a recombination center |
| CN111693850A (zh) * | 2020-06-17 | 2020-09-22 | 西安微电子技术研究所 | 一种芯片抗辐照性能的监控方法 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8106867B2 (en) | 1990-11-26 | 2012-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and driving method for the same |
| US7154147B1 (en) * | 1990-11-26 | 2006-12-26 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and driving method for the same |
| US5128733A (en) * | 1991-05-17 | 1992-07-07 | United Technologies Corporation | Silicon mesa transistor structure |
| US5218214A (en) * | 1991-05-17 | 1993-06-08 | United Technologies Corporation | Field oxide termination and gate oxide |
| US5231299A (en) * | 1992-03-24 | 1993-07-27 | International Business Machines Corporation | Structure and fabrication method for EEPROM memory cell with selective channel implants |
| US5444279A (en) * | 1993-08-11 | 1995-08-22 | Micron Semiconductor, Inc. | Floating gate memory device having discontinuous gate oxide thickness over the channel region |
| JP3302187B2 (ja) * | 1994-08-18 | 2002-07-15 | キヤノン株式会社 | 薄膜トランジスタ、これを用いた半導体装置、液晶表示装置 |
| JP2713258B2 (ja) * | 1995-07-25 | 1998-02-16 | 日本電気株式会社 | 半導体装置およびその検査方法 |
| KR100294640B1 (ko) | 1998-12-24 | 2001-08-07 | 박종섭 | 부동 몸체 효과를 제거한 실리콘 이중막 소자 및 그 제조방법 |
| US6716728B2 (en) | 1999-08-03 | 2004-04-06 | Bae Systems Information And Electronic Systems Integration, Inc. | Radiation hardened silicon-on-insulator (SOI) transistor having a body contact |
| US6399989B1 (en) | 1999-08-03 | 2002-06-04 | Bae Systems Information And Electronic Systems Integration Inc. | Radiation hardened silicon-on-insulator (SOI) transistor having a body contact |
| US20030036236A1 (en) * | 2001-08-15 | 2003-02-20 | Joseph Benedetto | Method for radiation hardening N-channel MOS transistors |
| JP4054557B2 (ja) * | 2001-10-10 | 2008-02-27 | 沖電気工業株式会社 | 半導体素子の製造方法 |
| US6806541B2 (en) * | 2001-10-25 | 2004-10-19 | Texas Instruments Incorporated | Field effect transistor with improved isolation structures |
| JP2004079775A (ja) * | 2002-08-19 | 2004-03-11 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
| US7109077B2 (en) * | 2002-11-21 | 2006-09-19 | Texas Instruments Incorporated | Dual work function gate electrodes using doped polysilicon and a metal silicon germanium compound |
| US7554840B2 (en) * | 2006-05-22 | 2009-06-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and fabrication thereof |
| KR100951559B1 (ko) * | 2007-01-03 | 2010-04-09 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 전극 형성 방법 |
| US20110084324A1 (en) * | 2009-10-09 | 2011-04-14 | Texas Instruments Incorporated | Radiation hardened mos devices and methods of fabrication |
| US8931766B2 (en) * | 2010-08-13 | 2015-01-13 | Schaeffler Technologies Gmbh & Co. Kg | Centrifugal hysteresis package |
| WO2013176950A1 (en) * | 2012-05-25 | 2013-11-28 | Microsemi Soc Corp. | Tid hardened mos transistors and fabrication process |
| US20150060966A1 (en) * | 2013-08-27 | 2015-03-05 | Aptina Imaging Corporation | Image sensors with silicide light shields |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4053916A (en) * | 1975-09-04 | 1977-10-11 | Westinghouse Electric Corporation | Silicon on sapphire MOS transistor |
| US4591890A (en) * | 1982-12-20 | 1986-05-27 | Motorola Inc. | Radiation hard MOS devices and methods for the manufacture thereof |
| US4753896A (en) * | 1986-11-21 | 1988-06-28 | Texas Instruments Incorporated | Sidewall channel stop process |
-
1988
- 1988-02-01 US US07/150,799 patent/US4974051A/en not_active Expired - Fee Related
-
1989
- 1989-02-01 JP JP1023643A patent/JP2666996B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6727123B2 (en) | 2000-01-07 | 2004-04-27 | Seiko Epson Corporation | Method for manufacturing a thin-film transistor comprising a recombination center |
| CN111693850A (zh) * | 2020-06-17 | 2020-09-22 | 西安微电子技术研究所 | 一种芯片抗辐照性能的监控方法 |
| CN111693850B (zh) * | 2020-06-17 | 2023-03-28 | 西安微电子技术研究所 | 一种芯片抗辐照性能的监控方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4974051A (en) | 1990-11-27 |
| JP2666996B2 (ja) | 1997-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2666996B2 (ja) | 放射線耐度改善型ｍｏｓトランジスタ | |
| US6518138B2 (en) | Method of forming Self-aligned lateral DMOS with spacer drift region | |
| US5144390A (en) | Silicon-on insulator transistor with internal body node to source node connection | |
| US5998848A (en) | Depleted poly-silicon edged MOSFET structure and method | |
| US7382024B2 (en) | Low threshold voltage PMOS apparatus and method of fabricating the same | |
| US6534787B2 (en) | Asymmetrical MOS channel structure with drain extension | |
| US6277675B1 (en) | Method of fabricating high voltage MOS device | |
| US4965213A (en) | Silicon-on-insulator transistor with body node to source node connection | |
| US6353245B1 (en) | Body-tied-to-source partially depleted SOI MOSFET | |
| US6025237A (en) | Methods of forming field effect transistors having graded drain region doping profiles therein | |
| US5185280A (en) | Method of fabricating a soi transistor with pocket implant and body-to-source (bts) contact | |
| US4906587A (en) | Making a silicon-on-insulator transistor with selectable body node to source node connection | |
| KR100321560B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6955972B2 (en) | Methods of fabricating integrated circuit devices having trench isolation structures | |
| US6287908B1 (en) | Transistor device configurations for high voltage applications and improved device performance | |
| JP2002516649A (ja) | 側壁チャネルストップとボディ連係を提供するボディ延長を有するｓｏｉ形ｃｍｏｓ装置 | |
| JPH0656888B2 (ja) | 半導体装置 | |
| US5026656A (en) | MOS transistor with improved radiation hardness | |
| US7074681B2 (en) | Semiconductor component and method of manufacturing | |
| US5079605A (en) | Silicon-on-insulator transistor with selectable body node to source node connection | |
| US6198114B1 (en) | Field effect transistor having dielectrically isolated sources and drains and method for making same | |
| US20010002329A1 (en) | Structure and fabrication process of silicon on insulator wafer | |
| JPS61259575A (ja) | 電界効果トランジスタとその製造方法 | |
| US20010002058A1 (en) | Semiconductor apparatus and method of manufacture | |
| JP2997377B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |