CN111693850B - 一种芯片抗辐照性能的监控方法 - Google Patents

Abstract

本发明公开了一种芯片抗辐照性能的监控方法，属于半导体集成电路领域，首先将待测的MOS结构平均解离为两个区，一个区为进行辐照实验的辐照区，另一个区为不进行辐照实验的非辐照区，分别测试辐照区和非辐照区的C‑V特性，计算得到辐照区和非辐照区的平带电压值，对辐照区和非辐照区的平带电压值求差得到平带电压变化量，该平带电压变化量即为该膜质MOS结构的抗辐照能力。本发明方法使用装置简单，成本较低，且易于操作，测试精度和准确性较高，可覆盖半导体集成电路生产线中多种含栅介质产品的抗辐照性能监控。

Description

一种芯片抗辐照性能的监控方法

技术领域

本发明属于半导体集成电路领域，涉及一种芯片抗辐照性能的监控方法。

背景技术

随着空间技术、核技术和战略武器技术等的迅速发展，越来越多的高性能芯片用于人造地球卫星、宇宙飞船、运载火箭等控制系统中，辐照环境会影响芯片的栅介质特性，改变芯片阈值，导致装备性能异常，因此对芯片的抗辐照性能提出了更高的要求。

为了优化芯片的抗辐照性能，需要对栅介质的抗辐照性能进行加固。芯片抗辐照性能的测试方法为测试辐照前后芯片阈值等参数的变化量，通常需要对芯片进行全流程流片。MOS产品通常包含十几个MOS结构单元，即MOS产品中也包含有十几个栅介质层，在对MOS产品进行抗辐照性能检测时，需要将整个MOS产品制备好之后进行全流程流片，流程有十几层的光刻刻蚀层，流片周期及验证周期约3个月。流片周期长达三个月，即现有优化芯片的抗辐照性能实验的验证周期较长。

现有的芯片抗辐照性能优化实验周期较长，大大延长了产品的开发周期，降低了公司的技术产业转换效率，影响了公司的经济效益。

发明内容

为了克服上述现有技术的缺点，本发明的目的在于提供一种芯片抗辐照性能的监控方法，以解决现有的芯片抗辐照性能测试周期较长的技术问题。

为了达到上述目的，本发明采用以下技术方案予以实现：

一种芯片抗辐照性能的监控方法，包括如下步骤：

S1：将待测的MOS结构自中心平均解离为两部分，一部分为进行辐照实验的辐照区，另一部分为未进行辐照实验的非辐照区；

S2：分别测试辐照区和非辐照区的C-V特性，计算辐照区和非辐照区的平带电压值，得到MOS结构辐照前后的平带电压变化量，该平带电压变化量即为芯片的抗辐照能力。

优选地，S2中所述的平带电压值是通过MOS结构的准静态C-V特性和高频C-V特性曲线得到的。

进一步优选地，所述高频C-V特性是在频率为100KHz～lMHZ的条件下测试的。

优选地，辐照区和非辐照区C-V特性的测试过程，包括如下步骤：

1)在辐照区和非辐照区关于MOS结构中心的解离分割线对称设置若干个测试点；

2)在辐照区和非辐照区分别选择一个测试点，两个测试点关于解离线中心对称，测量两个测试点的C-V特性，计算得到测试点的平带电压值，对两个测试点的平带电压值求差得到平带电压差；

3)重复步骤2)，得到若干个测试点的平带电压差，对所有测试点的平带电压差求平均值，得到MOS结构辐照前后的平带电压变化量。

优选地，所述辐照区的测试点均匀分布且不少于4个。

优选地，S1所述的解离是利用金刚笔对MOS结构中的衬底片沿晶向方向进行解离。

优选地，所述待测的MOS结构的制备过程包括如下步骤：

1)在衬底层的表面生长栅介质氧化层；

2)在栅介质氧化层的表面利用PVD设备淀积一层栅电极；

3)在栅电极表面通过设定的光刻刻蚀工序得到测试图形，然后进行合金退火，形成待测的MOS结构。

优选地，所述衬底层为N型硅片，晶向为100，电阻率为4Ω.cm～7Ω.cm。

优选地，所述栅介质氧化层的厚度为

优选地，所述合金材料为铝硅铜合金材料。

与现有技术相比，本发明具有以下有益效果：

本发明公开了一种芯片抗辐照性能的监控方法，首先将待测的MOS结构平均解离为两个部分，一部分为进行辐照实验的辐照区，另一部分为不进行辐照实验的非辐照区，分别测试辐照区和非辐照区的C-V特性，计算得到辐照区和非辐照区的平带电压值，对辐照区和非辐照区的平带电压值求差得到平带电压变化量，该平带电压变化量即为该MOS结构的抗辐照能力。本发明方法中，仅仅通过C-V测试手段对MOS结构中的栅介质层进行抗辐照性能检测，即可得到一个MOS结构单元的抗辐照性能，从而能够用于表征由多个MOS结构单元组装的MOS产品的抗辐照性能，即芯片的抗辐照性能。即利用本发明方法监控芯片的抗辐照性能，无需对整个MOS产品进行全流程流片，只需要对MOS产品中的一个MOS结构单元中的栅介质进行抗辐照性能监测即可。所以本发明方法中的芯片C-V监控流程仅需进行1层光刻，流片周期2天，实验验证周期约1周。同时，C-V测试手段直接监测的是平带电压，因此该方法测试精度较高。

综上所述，本发明方法显著缩短了栅介质抗辐照性能监控实验的验证周期，由全流程流片验证的3个月降低为1周，能够显著提升科技成果转换效率。且本发明的芯片抗辐照性能监控方法所用装置简单，成本较低，且易于操作，测试精度和准确性较高，可覆盖半导体集成电路生产线中多种含栅介质产品的抗辐照性能监控。

进一步的，将测试点对称地设置在MOS结构的辐照区和非辐照区上，可以使测试前后同一位置的平带电压值一一对应，保证数据的一致性，提高本发明方法的准确度。

进一步的，测试点均匀分布且每个区的测试点数均不少于4个，这样的设计可以保证在测试时能顾及到衬底片的各个主要位置，进而确保得到的平带电压差值数据的准确性。

进一步地，对衬底片沿晶向方向进行解离，使衬底片均分为左右两半。通过对衬底片解离的方法，可以排除MOS结构制备流程中工艺因素对辐照实验评价效果的影响。

进一步地，栅介质氧化层的厚度为

国内大部分抗辐照芯片通常为大线宽产品，其产品栅介质厚度偏厚，本发明将栅介质氧化层的厚度控制在

是为了模拟常用产品的栅介质状态，使得本发明方法的适用范围更广，实用性更强。

进一步地，选用铝硅铜合金材料制备栅电极，一方面，能保证硅在铝中形成饱和而有效地防止尖凸现象的出现，另一方面，少量铜与铝形成铜铝合金可以使铝的电漂移抵抗力得到显著改善，从而防止电迁移现象对辐照实验的影响。

附图说明

图1为MOS结构示意图；

图2为MOS结构测试点位的俯视图；

图3为不同温度条件下，对栅介质分别使用C-V方法和全流程方法的测得的辐照性能结果图；

图4为不同湿氧工艺气氛条件下，对栅介质分别使用C-V方法和全流程方法的测得的辐照性能结果图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

下面结合附图对本发明做进一步详细描述：

本发明公开了一种芯片抗辐照性能的监控方法，具体过程为通过辐照改变MOS结构中栅介质的界面态，使栅介质的内部电荷量发生变化，进而影响MOS结构的平带电压，通过对比相同介质位置的辐照与未辐照的平带电压测试结果的差异大小，来表征芯片的抗辐照性能。

本方法的工作原理为：

MOS结构中的平带电压V_FB与金属功函数Wm、栅介质氧化层的固定电荷Q_EFF、衬底掺杂浓度N相关，其中辐照仅改变了栅介质内的电荷，无法改变也不能改变金属功函数Wm及衬底掺杂浓度N，因此对比辐照与未辐照区域的平带电压差值与栅介质内的电荷呈线性关系。MOS结构中的两边区域平带电压差值只为衬底杂质浓度的函数，具体推导如下：

本发明通过收集MOS结构两边平带电压变化量的实验数据可灵敏反映出栅介质的电荷变化，进而表征出芯片的抗辐照性能。

实施例一

首先，制备MOS结构：

步骤1，选取类型为N，晶向为100和电阻率为4Ω.cm的衬底片，在其表面生长厚度为

的栅介质氧化层；

步骤2，去除衬底片表面的光刻胶并在全部表面淀积一层栅电极；

步骤3，对栅电极表面进行光刻工序，刻蚀出测试图形；并对测试图形进行合金工艺，形成待测的MOS结构，如图2所示。

其次，检测待测的MOS结构上的栅介质的抗辐照性能：

S1：将上述制备的待测的MOS结构平均解离为两个区，一个区为辐照区，另一个区为非辐照区；

S2：分别测试辐照区和非辐照区的C-V特性，如图2所示：

1)在辐照区(O₂区)设置4个测试点，分别为R1、R2、R3和R4，在非辐照区(O₁区)关于解离分割线对称设置4个测试点，分别为L1、L2、L3和L4；

2)测试待测的MOS结构辐照区O₂中各个测试点的准静态C-V特性和在100KHz下的高频C-V特性，同时测试非辐照区O₁中各个测试点的准静态C-V特性和在100KHz下的高频C-V特性，利用Metrics ICS软件得到辐照区O₂和非辐照区O₁的平带电压值，分别为V_FB(O2)和V_FB(O1)；

3)求出

减去/>

的差值ΔV1_FB。

实施例二

在制备MOS结构过程中，步骤1，选取类型为N，晶向为100和电阻率为6Ω.cm的衬底片，在其表面生长厚度为

的栅介质氧化层。其它操作与实施例一相同。

实施例三

在制备MOS结构过程中，步骤1，选取类型为N，晶向为100和电阻率为7Ω.cm的衬底片，在其表面生长厚度为

的栅介质氧化层。其它操作与实施例一相同。

在上述实施例中，由于测试时辐照区O₂和非辐照区O₁对应的位置各对称且均匀分布有4个点，在对应位置对比测试，对测试的平带电压求差。对应位置对比测试目的为避免圆片均匀性偏差的问题。通过对圆片四个区域位置对比测试，对四组测试结果求平均，降低测试误差，确保测试数据的精确性。

需要说明的是，在步骤1中，在衬底片上生长栅介质层时，选择不同的工艺温度和氧化气氛，生成不同的栅介质层，从而制备出不同的MOS结构，进而得到不同的MOS产品，制备出不同的芯片。

在实施例一中，在不同工艺温度(800～900℃)条件下制备不同的MOS产品，分别使用常规的全流程流片方式和本发明方法对同一个MOS产品进行抗辐照性能验证，结果如图3所示。该结果表明，在不同温度条件下，全流程流片方式和本发明方法得到的辐照前后的平带电压变化量正相关。

在不同湿氧工艺条件下，H/O比例分别为1：1，1.5：1和1.8：1。制备不同的MOS产品，分别使用常规的全流程流片方式和本发明方法对同一个MOS产品进行抗辐照性能验证，结果如图4所示。该结果表明，在不同湿氧工艺条件下，全流程流片方式和本发明方法得到的辐照前后的平带电压变化量正相关。

综上所述，使用本发明的C-V流程监控方法能够有效的监控MOS产品的抗辐照性能，进而表征芯片的抗辐照性能。

以上内容仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明权利要求书的保护范围之内。

Claims (7)

1.一种芯片抗辐照性能的监控方法，其特征在于，包括如下步骤：

S1：将待测的MOS结构自中心平均解离为两部分，一部分为进行辐照实验的辐照区，另一部分为未进行辐照实验的非辐照区；

所述的解离是利用金刚笔对MOS结构中的衬底片沿晶向方向进行解离；

S2：分别测试辐照区和非辐照区的C-V特性，计算辐照区和非辐照区的平带电压值，得到MOS结构在辐照前后的平带电压变化量，该平带电压变化量即为芯片的抗辐照能力；

所述待测的MOS结构的制备过程包括如下步骤：

1)在衬底层的表面生长栅介质氧化层；

2)在栅介质氧化层的表面利用PVD设备淀积一层栅电极；

3)在栅电极表面通过设定的光刻刻蚀工序得到测试图形，然后进行合金退火，形成待测的MOS结构；

辐照区和非辐照区C-V特性的测试过程，包括如下步骤：

1)在辐照区和非辐照区关于MOS结构中心的解离分割线对称设置若干个测试点；

2)在辐照区和非辐照区分别选择一个测试点，两个测试点关于解离线中心对称，测量两个测试点的C-V特性，计算得到测试点的平带电压值，对两个测试点的平带电压值求差得到平带电压差；

3)重复步骤2)，得到若干个测试点的平带电压差，对所有测试点的平带电压差求平均值，得到MOS结构辐照前后的平带电压变化量；

MOS结构中的两边区域平带电压差值只为衬底杂质浓度的函数，具体推导如下：

其中，V_FB为平带电压；Wm为金属功函数；Q_EFF为栅介质氧化层的固定电荷。

2.根据权利要求1所述的芯片抗辐照性能的监控方法，其特征在于，S2中所述的平带电压值是通过MOS结构的准静态C-V特性曲线和高频C-V特性曲线计算得到的。

3.根据权利要求2所述的芯片抗辐照性能的监控方法，其特征在于，所述高频C-V特性是在频率为100KHz～lMHZ的条件下测试的。

4.根据权利要求1所述的芯片抗辐照性能的监控方法，其特征在于，所述辐照区的测试点均匀分布且不少于4个。

5.根据权利要求1所述的芯片抗辐照性能的监控方法，其特征在于，所述衬底层为N型硅片，晶向为100，电阻率为4Ω.cm～7Ω.cm。

6.根据权利要求1所述的芯片抗辐照性能的监控方法，其特征在于，所述栅介质氧化层的厚度为

7.根据权利要求1所述的芯片抗辐照性能的监控方法，其特征在于，所述合金材料为铝硅铜合金材料。

Images