CN109449095A - 一种监控离子注入掺杂浓度的方法 - Google Patents

一种监控离子注入掺杂浓度的方法 Download PDF

Info

Publication number
CN109449095A
CN109449095A CN201811271313.5A CN201811271313A CN109449095A CN 109449095 A CN109449095 A CN 109449095A CN 201811271313 A CN201811271313 A CN 201811271313A CN 109449095 A CN109449095 A CN 109449095A
Authority
CN
China
Prior art keywords
region
ion
doping concentration
characteristic
flat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811271313.5A
Other languages
English (en)
Other versions
CN109449095B (zh
Inventor
葛洪磊
刘如征
李宁
陈宝忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xi'an Xiyue Electronics Technology Co.,Ltd.
Original Assignee
Xian Microelectronics Technology Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Microelectronics Technology Institute filed Critical Xian Microelectronics Technology Institute
Priority to CN201811271313.5A priority Critical patent/CN109449095B/zh
Publication of CN109449095A publication Critical patent/CN109449095A/zh
Application granted granted Critical
Publication of CN109449095B publication Critical patent/CN109449095B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明一种监控离子注入掺杂浓度的方法，通过将离子注入操作融入MOS结构衬底片的任意一半表面，使测试区域表面两边带有不同的掺杂分布，进一步测试两边的准静态C‑V特性和高频C‑V特性，计算出表面两边的平带电压差值；在同一工艺条件下进行若干组不同离子注入剂量的平行试验，得到若干个平带电压差值，结合这些平带电压差值和对应的离子注入剂量数据可拟合平带电压差值和离子注入剂量的函数关系；按照同样的工艺流程对待监控衬底片一半的区域D1和另一半的区域D2进行离子注入操作得到对应的平带电压差值ΔVoFB，将ΔVoFB代入平带电压差值和离子注入剂量的函数关系可直接求出待监控衬底片本次离子注入实际引入的硼离子或磷离子的掺杂浓度。

Description

一种监控离子注入掺杂浓度的方法
技术领域
本发明涉及半导体集成电路制造中的掺杂监控，具体为一种监控离子注入掺杂浓度的方法。
背景技术
半导体集成电路制造中，通常使用离子注入的方法调制特定区域的杂质掺杂浓度及结深，以满足产品参数要求。因此，保障在线硼磷杂质注入剂量的一致性，对产品工艺稳定起到关键作用。特别是对于小线宽产品制程，产品表面掺杂浓度通常较低，如果产品在流片过程中表面被微量硼磷杂质沾污或离子注入条件波动均可能导致器件阈值电压及击穿特性发生异常。因此，在流片过程中，防止产品表面被硼磷杂质沾污为重点管控事宜。
通常监控掺杂杂质浓度常用的方法有四探针法及热波仪测试方法。四探针法用于高浓度掺杂测试，通常应用于等效离子注入剂量大于1.0×1013ions/cm2的情况。热波仪法用于低浓度掺杂测试，其测试原理为通过测试离子注入损伤程度计算离子注入计量，通常应用于测试等效离子注入剂量在1.0×1011ions/cm2～1.0×1013ions/cm2的情况。
半导体集成电路生产线通常利用测试MOS结构的CV特性来表征MOS结构栅介质内的电荷情况，其具体结构如图1所示。目前利用该原理监控掺杂的杂质浓度还未见报道。
发明内容
针对现有技术中存在的问题，本发明提供一种监控离子注入掺杂浓度的方法，成本低，易操作，测试精度和准确性高，可覆盖半导体集成电路生产线中离子注入的工艺监控。
本发明是通过以下技术方案来实现：
一种监控离子注入掺杂浓度的方法，包括如下步骤，
步骤1，在衬底片表面生长栅介质氧化层；
步骤2，光刻生长有栅介质氧化层的衬底片，使其一半的区域O1被光刻胶掩蔽，另一半的区域O2无光刻胶；
步骤3，根据测试需要的剂量对步骤2得到的衬底片进行离子注入；
步骤4，去除衬底片表面的光刻胶并在全部表面淀积一层电极；
步骤5，在电极上进行光刻工序，刻蚀测试的图形后进行合金工艺形成待测的MOS结构；
步骤6，分别测试待测的MOS结构区域O2的准静态C-V特性和高频C-V特性，区域O1的准静态C-V特性和高频C-V特性，计算得到对应区域的平带电压值和结合步骤3的离子注入剂量得到一组和的平带电压差值ΔV1FB和对应的离子注入剂量；
步骤7，重复步骤1～步骤6，改变步骤3离子注入的剂量，得到另一组ΔV2FB和对应的离子注入剂量，重复若干次后将得到的ΔViFB和对应的离子注入剂量数据进行拟合，得出ΔVFB和离子注入剂量的函数关系；
步骤8，在待监控衬底片表面生长栅介质氧化层，光刻生长有栅介质氧化层的衬底片，使其一半的区域D1被光刻胶掩蔽，另一半的区域D2无光刻胶，再对得到的衬底片根据工艺要求进行离子注入，完成后进行步骤4和步骤5形成待测的MOS结构，再分别测试待测的MOS结构区域D2的准静态C-V特性和高频C-V特性，区域D1的准静态C-V特性和高频C-V特性，得到待监控衬底片区域D2和区域D1的平带电压差值ΔVoFB，将ΔVoFB代入步骤7所确定的函数关系中，计算得到待监控衬底片实际引入的离子注入掺杂浓度。
优选的，步骤1所述的衬底片采用N型硅片，晶向为100，电阻率为4Ω.cm～7Ω.cm。
优选的，步骤1中的栅介质氧化层厚度为
优选的，步骤3在注入能量为55keV～65keV的条件下进行离子注入。
优选的，步骤4中淀积的电极为ALSICU。
优选的，步骤6中的测试位置点对称地分布在MOS结构的区域O2和区域O1上。
进一步，测试位置点均匀分布且区域O2和区域O1上的测试位置点均不少于4个。
优选的，步骤6在100KHz下测试待测的MOS结构区域O2和区域O1的高频C-V特性。
优选的，步骤6用Metrics ICS软件计算MOS结构区域O2和区域O1的平带电压值。
优选的，步骤7在得到ΔViFB和对应的离子注入剂量数据时，重复次数不少于6次。
与现有技术相比，本发明具有以下有益的技术效果：
本发明一种监控离子注入掺杂浓度的方法，通过将易于实现的离子注入操作融入简单的MOS结构之中，使测试区域O1和区域O2带有不同的掺杂分布，进一步测试MOS结构区域O2的准静态C-V特性和高频C-V特性，区域O1的准静态C-V特性和高频C-V特性，并对所测数据进行数据分析计算出MOS结构区域O1和区域O2的平带电压值，最后得出一组与的平带电压差值ΔV1FB和对应的离子注入剂量；在同一工艺条件下进行若干组不同离子注入剂量的平行试验，得到若干组ΔViFB和对应的离子注入剂量数据，进而可拟合ΔVFB和离子注入剂量的函数关系；按照同样的工艺流程对待监控衬底片一半的区域D1和另一半的区域D2进行离子注入操作得到该衬底片区域D2和区域D1的平带电压差值ΔVoFB，将ΔVoFB代入ΔVFB和离子注入剂量的函数关系中可直接求出待监控衬底片本次离子注入实际引入的硼离子或磷离子的掺杂浓度。
进一步的，将测试位置点对称地设置在MOS结构的区域O2和区域O1上可以使测试前后同一位置的平带电压值一一对应，保证数据的一致性。
进一步的，测试位置点均匀分布且区域O2和区域O1上的测试位置点均不少于4个的设计可以保证在测试时能顾及到衬底片的各个主要位置，确保得到的平带电压差值数据的准确性。
进一步的，重复测试得到ΔViFB和对应的离子注入剂量数据时，次数不少于6次，就可以尽可能多地覆盖实际离子注入到衬底片的剂量变化情况，使得到的区域O2与区域O1的平带电压差值和离子注入剂量的函数关系更加精确。
附图说明
图1为现有技术中的MOS结构测试区域剖面图。
图2为本发明实施例所述的引入待监控杂质的MOS结构测试区域剖面图。
图3为本发明实施例所述的MOS结构区域O2/O1和区域D2/D1的平带电压差值的测试位置点示意图。
图4为本发明实施例所述的对B30K30E11T07离子注入条件监控的稳定性数据图。
图5为本发明实施例所述的对B30K30E11T07离子注入条件监控的注入剂量和注入能量拉偏图。
具体实施方式
下面结合具体的实施例对本发明做进一步的详细说明，所述是对本发明的解释而不是限定。
本发明的具体实现过程为将实际生产线上引入的微量硼离子或磷离子转移至MOS结构衬底片的任意一半表面，从而改变衬底片表面两边的掺杂信息，通过对比衬底片表面两边的掺杂信息变化，可精确反映出衬底片两边的平带电压差值和离子注入剂量的函数关系。在同一工艺条件下进行若干组不同离子注入剂量的平行试验，可拟合衬底片两边的平带电压差值和离子注入剂量的函数关系，按照同样的工艺流程对待监控衬底片一半的区域D1和另一半的区域D2进行离子注入操作得到该衬底片区域D2和区域D1的平带电压差值ΔVoFB，将ΔVoFB代入平带电压差值和离子注入剂量的函数关系中可直接求出本次离子注入实际引入的硼离子或磷离子的掺杂浓度。
MOS结构中的平带电压VFB与金属功函数Wm、氧化层固定电荷QEFF、衬底掺杂浓度N相关，其中金属功函数Wm、氧化层固定电荷QEFF与衬底杂质浓度N无关，VFB的单位为V，Wm的单位为V，QEFF的单位为cm-2，N的单位为cm-2，因此MOS结构中的两边区域平带电压差值只为衬底杂质浓度的函数，具体推导如下：
ΔVFB＝KT(LnN1-LnN2) (2)
公式(1)中的Wms为金属-半导体功函数差，单位为V；Cox为氧化层电容，单位为F/cm2；χ为电子亲和能，单位为V；Eg为禁带宽度，单位为eV；K为常数；T为温度，单位为K；ni为本征载流子浓度，单位为cm-2。公式(2)中的N1为衬底片其中一半的掺杂杂质浓度，N2为衬底片另一半的掺杂杂质浓度。通过公式(2)可知，当N2的数值一旦确定，离子注入剂量对应的掺杂杂质浓度N1能通过平带电压变化量来表征。本发明通过收集MOS结构两边平带电压变化量的实验数据可灵敏反映出衬底离子注入掺杂浓度的变化，且稳定性较高。
本发明监控离子注入掺杂浓度的MOS结构制备及MOS结构两边的平带电压差值和离子注入剂量的函数关系获得流程如下：
步骤1，选取类型为N，晶向为100和电阻率为4Ω.cm～7Ω.cm的衬底片，在其表面生长厚度为的栅介质氧化层；
步骤2，将包含栅介质氧化层的衬底片经过光刻工序使其左半边被光刻胶掩蔽，而右半边无光刻胶，记该衬底片中有光刻胶的一半区域为O1，无光刻胶的一半区域为O2；
步骤3，根据测试需要的剂量对步骤2得到的衬底片进行硼离子或磷离子的离子注入，注入能量为55keV～65keV，由于其左侧被光刻胶掩蔽，因此只有右半边有硼离子或磷离子注入进衬底表面，本次离子注入时硼离子或磷离子的注入剂量记为Nx；
步骤4，去除衬底片表面的光刻胶并在全部表面淀积一层ALSICU电极；
步骤5，对上述模型进行光刻工序，刻蚀出测试的图形；
步骤6，对测试的图形进行合金工艺，形成待测的MOS结构，如图2所示，N+表示离子注入引入的杂质离子；
步骤7，按照图3所示的对称测试点位，对比测试待测的MOS结构区域O2的准静态C-V特性和在100KHz下的高频C-V特性，区域O1的准静态C-V特性和在100KHz下的高频C-V特性，利用Metrics ICS软件得到区域O2和区域O1的平带电压值并求出减去的差值ΔV1FB，结合步骤3设定的离子注入剂量Nx得到一组ΔVFB和对应的离子注入剂量Nx；需要说明的是，由于测试时区域O2和区域O1对应的位置各对称且均匀分布有4个点，不仅可以使测试前后同一位置的平带电压值一一对应，保证数据的一致性，而且还可以保证在测试时能顾及到衬底片的各个主要位置，确保得到的平带电压差值数据的准确性；至此，实验得到了一组ΔVFB和对应的离子注入剂量的数据。
按照上述实验条件，对Nx上下各拉偏10％、20％和30％的离子注入剂量，可得到7组ΔVFB和对应的离子注入剂量的数据，即《硼离子或磷离子的离子注入剂量与ΔVFB关系表》，对表中的数据进行拟合，得出ΔVFB和离子注入剂量的函数关系。
根据实际工艺的需要，在待监控衬底片表面生长厚度为的栅介质氧化层，光刻生长有栅介质氧化层的衬底片，使其一半的区域D1被光刻胶掩蔽，另一半的区域D2无光刻胶，再对得到的衬底片根据工艺要求进行离子注入，完成后进行步骤4～步骤6形成待测的MOS结构，再按照图3所示的对称测试点位，分别测试待测的MOS结构区域D2的准静态C-V特性和在100KHz下的高频C-V特性，区域D1的准静态C-V特性和在100KHz下的高频C-V特性，利用Metrics ICS软件得到该衬底片区域D2和区域D1的平带电压差值ΔVoFB。将ΔVoFB代入ΔVFB和离子注入剂量的函数关系可直接求出待监控衬底片本次离子注入的硼离子或磷离子的掺杂浓度。由于Nx为1.0×1011ions/cm2～1.0×1013ions/cm2，所以利用本发明方法可实现离子注入剂量1.0×1011ions/cm2～1.0×1013ions/cm2的杂质掺杂浓度监控。
需要补充说明的是，由于本发明只是提供了一种监控方法，所以并没有对离子注入操作时的具体硼离子或磷离子注入剂量和对应的ΔVFB做详细说明，本领域技术人员在看到本发明提供的这一监控方法同样可以得到自己需要的函数关系并进行监控。
采用上述方法对注入剂量为3.0×1011ions/cm2的硼离子注入条件进行监控，该监控条件可简写为B30K30E11T07，并对监控的稳定性及灵敏度分别进行摸底。选择5片衬底片同时流片至上述步骤3后每周放行一片衬底片进行后续步骤4-步骤7的流片稳定性测试，测试发现不同时间段流片的MOS结构ΔVFB的取值为-0.51V～-0.55V，如图4所示，最大值与最小值之差仅为0.04V，因此本发明方法的稳定性较高。在本发明方法的灵敏度方面，在基线离子注入条件B30K30E11T07的基础上分别拉偏注入能量与注入剂量，如图5所示，进行测试发现，注入能量增加28keV对应的ΔVaFB为-0.50V，注入能量增加32keV对应的ΔVbFB为-0.55V，ΔVaFB与ΔVbFB之差仅为0.05V，由此可见离子注入能量的变化对ΔVFB影响较小；但离子注入剂量对ΔVFB影响非常明显，当离子注入的剂量由2.5×1011ions/cm2增加至3.5×1011ions/cm2时，ΔVcFB由-0.39V降低为-0.64V，ΔVcFB的变化值达到0.25V。如图5所示，基线离子注入条件B30K30E11T07所对应的ΔVdFB为-0.53V，按照该数据近似线性估算，利用本发明方法监控出的硼离子的离子注入掺杂剂量为3×1011ions/cm2±3×1010ions/cm2；由于得出的离子注入掺杂剂量精确度在10％以内，该精确度在允许的误差范围内，因此通过该方法可实现对硼离子或磷离子杂质浓度的监控。

Claims (10)

1.一种监控离子注入掺杂浓度的方法，其特征在于，包括如下步骤，
步骤1，在衬底片表面生长栅介质氧化层；
步骤2，光刻生长有栅介质氧化层的衬底片，使其一半的区域O1被光刻胶掩蔽，另一半的区域O2无光刻胶；
步骤3，根据测试需要的剂量对步骤2得到的衬底片进行离子注入；
步骤4，去除衬底片表面的光刻胶并在全部表面淀积一层电极；
步骤5，在电极上进行光刻工序，刻蚀测试的图形后进行合金工艺形成待测的MOS结构；
步骤6，分别测试待测的MOS结构区域O2的准静态C-V特性和高频C-V特性，区域O1的准静态C-V特性和高频C-V特性，计算得到对应区域的平带电压值和结合步骤3的离子注入剂量得到一组和的平带电压差值ΔV1FB和对应的离子注入剂量；
步骤7，重复步骤1～步骤6，改变步骤3离子注入的剂量，得到另一组ΔV2FB和对应的离子注入剂量，重复若干次后将得到的ΔViFB和对应的离子注入剂量数据进行拟合，得出ΔVFB和离子注入剂量的函数关系；
步骤8，在待监控衬底片表面生长栅介质氧化层，光刻生长有栅介质氧化层的衬底片，使其一半的区域D1被光刻胶掩蔽，另一半的区域D2无光刻胶，再对得到的衬底片根据工艺要求进行离子注入，完成后进行步骤4和步骤5形成待测的MOS结构，再分别测试待测的MOS结构区域D2的准静态C-V特性和高频C-V特性，区域D1的准静态C-V特性和高频C-V特性，得到待监控衬底片区域D2和区域D1的平带电压差值ΔVoFB，将ΔVoFB代入步骤7所确定的函数关系中，计算得到待监控衬底片实际引入的离子注入掺杂浓度。
2.根据权利要求1所述的一种监控离子注入掺杂浓度的方法，其特征在于，步骤1所述的衬底片采用N型硅片，晶向为100，电阻率为4Ω.cm～7Ω.cm。
3.根据权利要求1所述的一种监控离子注入掺杂浓度的方法，其特征在于，步骤1中的栅介质氧化层厚度为
4.根据权利要求1所述的一种监控离子注入掺杂浓度的方法，其特征在于，步骤3在注入能量为55keV～65keV的条件下进行离子注入。
5.根据权利要求1所述的一种监控离子注入掺杂浓度的方法，其特征在于，步骤4中淀积的电极为ALSICU。
6.根据权利要求1所述的一种监控离子注入掺杂浓度的方法，其特征在于，步骤6中的测试位置点对称地分布在MOS结构的区域O2和区域O1上。
7.根据权利要求6所述的一种监控离子注入掺杂浓度的方法，其特征在于，测试位置点均匀分布且区域O2和区域O1上的测试位置点均不少于4个。
8.根据权利要求1所述的一种监控离子注入掺杂浓度的方法，其特征在于，步骤6在100KHz下测试待测的MOS结构区域O2和区域O1的高频C-V特性。
9.根据权利要求1所述的一种监控离子注入掺杂浓度的方法，其特征在于，步骤6用Metrics ICS软件计算MOS结构区域O2和区域O1的平带电压值。
10.根据权利要求1所述的一种监控离子注入掺杂浓度的方法，其特征在于，步骤7在得到ΔViFB和对应的离子注入剂量数据时，重复次数不少于6次。
CN201811271313.5A 2018-10-29 2018-10-29 一种监控离子注入掺杂浓度的方法 Active CN109449095B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811271313.5A CN109449095B (zh) 2018-10-29 2018-10-29 一种监控离子注入掺杂浓度的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811271313.5A CN109449095B (zh) 2018-10-29 2018-10-29 一种监控离子注入掺杂浓度的方法

Publications (2)

Publication Number Publication Date
CN109449095A true CN109449095A (zh) 2019-03-08
CN109449095B CN109449095B (zh) 2020-10-27

Family

ID=65549797

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811271313.5A Active CN109449095B (zh) 2018-10-29 2018-10-29 一种监控离子注入掺杂浓度的方法

Country Status (1)

Country Link
CN (1) CN109449095B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111693850A (zh) * 2020-06-17 2020-09-22 西安微电子技术研究所 一种芯片抗辐照性能的监控方法
CN113611620A (zh) * 2021-01-26 2021-11-05 联芯集成电路制造(厦门)有限公司 半导体晶片的检测方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060046416A1 (en) * 2004-08-27 2006-03-02 Seiko Epson Corporation Method for manufacturing a semiconductor device
JP2007311564A (ja) * 2006-05-18 2007-11-29 Shin Etsu Handotai Co Ltd 半導体基板の評価方法
CN102175727A (zh) * 2011-01-14 2011-09-07 中国科学院上海技术物理研究所 光激发微分电容法测定低背景载流子浓度的方法
CN104900592A (zh) * 2015-05-05 2015-09-09 深圳大学 一种通过改变沟道掺杂浓度来抑制器件nbti退化的方法
CN107180769A (zh) * 2017-05-27 2017-09-19 西安电子科技大学 基于电容结构的氟注入工艺稳定性测试方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060046416A1 (en) * 2004-08-27 2006-03-02 Seiko Epson Corporation Method for manufacturing a semiconductor device
JP2007311564A (ja) * 2006-05-18 2007-11-29 Shin Etsu Handotai Co Ltd 半導体基板の評価方法
CN102175727A (zh) * 2011-01-14 2011-09-07 中国科学院上海技术物理研究所 光激发微分电容法测定低背景载流子浓度的方法
CN104900592A (zh) * 2015-05-05 2015-09-09 深圳大学 一种通过改变沟道掺杂浓度来抑制器件nbti退化的方法
CN107180769A (zh) * 2017-05-27 2017-09-19 西安电子科技大学 基于电容结构的氟注入工艺稳定性测试方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
葛洪磊等: ""Fe0.05Sn0.95O2纳米线的微结构、电性和磁性"", 《兰州大学学报(自然科学版)》 *
郭维廉: ""用C-V特性三点法测量表面电荷的原理和应用"", 《天津大学学报》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111693850A (zh) * 2020-06-17 2020-09-22 西安微电子技术研究所 一种芯片抗辐照性能的监控方法
CN111693850B (zh) * 2020-06-17 2023-03-28 西安微电子技术研究所 一种芯片抗辐照性能的监控方法
CN113611620A (zh) * 2021-01-26 2021-11-05 联芯集成电路制造(厦门)有限公司 半导体晶片的检测方法

Also Published As

Publication number Publication date
CN109449095B (zh) 2020-10-27

Similar Documents

Publication Publication Date Title
Yamasaki et al. Deep level transient spectroscopy of bulk traps and interface states in Si MOS diodes
Kang et al. The pulsed MIS capacitor
CN109449095A (zh) 一种监控离子注入掺杂浓度的方法
DE102015122520A1 (de) Temperatursensor
JPS5818782B2 (ja) 測定装置
Labusch et al. On the electronic states at dislocations in germanium
CN109473369A (zh) 一种监控高温炉管内掺杂浓度的方法
CN106206231A (zh) 离子注入设备及监控方法
D'Avanzo et al. High speed implementation and experimental evaluation of multilayer spreading resistance analysis
US7405580B2 (en) Self-calibration in non-contact surface photovoltage measurement of depletion capacitance and dopant concentration
CN110047773A (zh) 离子注入能量的监测方法和半导体结构
Gordon On-line capacitance—Voltage doping profile measurement of low-dose ion implants
Marchetaux et al. Interface states under LOCOS bird's beak region
US20190377025A1 (en) Multiplexed dlts and hscv measurement system
Taniguchi Graphical technique to determine minority carrier lifetime and surface generation velocity using triangular-voltage sweep CV method
MARCHISHIN et al. IV MARCHISHIN et al.: Deep Level Profiling Using Admittance Spectroscopy 153
CN103165378B (zh) 一种用于等离子体浸没注入中剂量检测方法
Zhang et al. Investigation of the Sensitivity of a Novel Vertical Hall Device Based on the Buried Layer
CN102376519B (zh) 一种离子注入剂量检测控制方法
Lu et al. Thermal emission and capture rates of holes at the gold donor level in silicon
Kim The field-assisted emission effect on the acceptor energy of GaN: Mg in admittance spectroscopy measurements
Keenan et al. Comparison of modern uniformity-mapping techniques
Langer et al. Epitaxial resistivity
Harmatha et al. Characterization of Unipolar Power Devices Technology
CN100561702C (zh) 半导体掺杂分布的精确测量方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230824

Address after: 710000 No. 26 Information Avenue, Xi'an High-tech Zone, Shaanxi Province

Patentee after: Xi'an Xiyue Electronics Technology Co.,Ltd.

Address before: No. 198, Taibai South Road, Yanta District, Xi'an City, Shaanxi Province

Patentee before: XI'AN MICROELECTRONICS TECHNOLOGY INSTITUTE