CN1851929A - 抗辐照、可集成的垂直双扩散金属氧化物半导体功率器件 - Google Patents
抗辐照、可集成的垂直双扩散金属氧化物半导体功率器件 Download PDFInfo
- Publication number
- CN1851929A CN1851929A CN 200610021068 CN200610021068A CN1851929A CN 1851929 A CN1851929 A CN 1851929A CN 200610021068 CN200610021068 CN 200610021068 CN 200610021068 A CN200610021068 A CN 200610021068A CN 1851929 A CN1851929 A CN 1851929A
- Authority
- CN
- China
- Prior art keywords
- irradiation
- power device
- integrated
- diffusion metal
- district
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
抗辐照、可集成的垂直双扩散金属氧化物半导体功率器件，属于半导体功率器件技术领域。采用漏引出端位于器件层表面的高功率SOI V－DMOS内引入由绝缘体区域4构成的部分埋氧结构，所述部分埋氧结构位于器件主要垂直导电通路的两旁，可紧靠重掺杂区3做在外延层5的体内，也可与重掺杂区3有一定距离地做在外延层5的体内；其形状可为矩形、梯形、椭圆形等；并可由二氧化硅或氮化硅等绝缘材料制作。本发明通过部分埋氧结构提供的高耐压、高电子—空穴对复合通道来提高器件耐压及抗辐照能力。此外，由于采用漏引出端9位于器件层表面的高功率SOI垂直DMOS结构，可以制作各种性能优良的抗辐照、高压、高速、高集成度垂直DMOS器件及功率集成电路、功率系统集成电路。
Description
技术领域
抗辐照、可集成的垂直双扩散金属氧化物半导体功率器件，属于半导体功率器件技术领域。
背景技术
垂直双扩散金属氧化物半导体(V-DMOS)相对于较早出现的L-DMOS(L-DMOS)而言，它将漏区、漂移区和沟道区从表面分别转移到硅片的底部和体内，管芯占用的硅片面积大大缩小，提高了硅片表面的利用率，而且器件的频率特性也得到了很大的改善，使功率MOS器件从小功率向大功率领域迈进的过程中前进了一大步。V-DMOS适合用于制作大功率器件，是功率电子的重要基础，作为功率开关，V-DMOS器件以其高耐压、低导通电阻等特性常用于功率集成电路和功率集成系统中。图1是制作在体硅上的传统V-DMOS器件结构示意图。其中，1是器件的衬底，5是n-(或p-)外延层，6是p(或n)区，7是n+(或p+)区，8是p+(或n+)区，9是漏极，10是源极，11是栅极。
将多种功能的器件集成在一块芯片上是当前电子工业的主要发展方向，它包括将低电压装置和高电压装置制作在同一衬底上，这样可使产品可靠性更强，体积和重量更小，费用更低。而传统V-DMOS不能将高电压器件和低电压器件有效地隔离开，不便于集成。文献Kuntjoro Pinardi，Ulrich Heinle，Stefan Bengtsson，etc，“High-Power SOI Vertical DMOSTransistors With Lateral Drain Contacts：Process Developments，characterization，and Modeling”(漏引出端位于器件层表面的高功率SOI(Silicon-on-insulator，绝缘体上生长薄单晶硅膜)V-DMOS器件：发展、描述和模型)IEEE TRANSACTIONS ON ELECTRON DEVICES，VOL.51，NO.5，MAY2004.提出了一种新的结构，采用SOI技术，将器件隔离开，同时采用重掺杂电流通道，把漏端引到器件表面，如图2所示。由于器件被隔离开，因此采用此结构制作的器件较传统V-DMOS更易于集成。
V-DMOS器件在核辐照和空间辐照等环境的大量应用，对其抗辐照的性能提出了更高的要求。对于上述的V-DMOS器件，在瞬态辐照和单粒子辐照情况下，器件内将产生较多的电子—空穴对。瞬态辐照下，电子—空穴对被扫入漏源，单粒子辐照下，电子—空穴对被耗尽区收集，分别发生瞬态辐照效应和单粒子辐照效应。上述两种情况下V-DMOS器件内都将产生较大的瞬态电流，从而导致器件失效，所以上述V-DMOS器件的抗辐照能力不强，这对其可靠性和环境适应性产生了很不利的影响。
为了改善器件的抗辐照性能，研究者们提出了各种措施。文献J.R.Schwank，M.R.Shaneyfelt，etc，“Radiation Effects in SOI Technologies”(绝缘体上生长薄单晶硅膜技术中的辐照效应)，IEEE TRANSACTION ON NUCLEAR SCIENCE，VOL.50，NO.3，JUNE 2003，采用了一种特殊的版图设计，如图3，它在保留传统横向MOS结构的基础上，在称底1内引入了埋氧层结构—绝缘体区域4，然后在埋氧层上的单晶硅中制作器件的源、漏、栅及沟道区。该结构通过引入电子—空穴对复合能力较高的埋氧层，提高器件的抗辐照能力，但是该器件受到浮体效应的影响，其抗单粒子辐照能力减弱，因此其抗辐照能力仍不能得到充分的改善。此外，由于它是在一种横向MOS器件，也不适合用于制作大功率器件，而且管芯占用的芯片面积太大，硅片表面利用率不高。
发明内容
本发明的目的在于提供抗辐照、可集成的垂直双扩散金属氧化物半导体功率器件，它是在上述漏引出端位于器件层表面的高功率SOIV-DMOS器件体内引入部分埋氧结构(如图4)，与传统DMOS器件相比，具有抗辐照能力更强、更易于集成的特点。
本发明技术方案如下：
抗辐照、可集成的垂直双扩散金属氧化物半导体功率器件，如图4所示，包括衬底1、SOI层2、重掺杂区3、外延层5、p(或n)区6、n+(或p+)区7和p+(或n+)区8，外延层5位于重掺杂区3和p(或n)区6的中间，其特征是还包括部分埋氧结构，所述部分埋氧结构位于器件主要垂直导电通路的两旁，由绝缘体区域4构成。
需要说明的是：
(1)所述由绝缘体区域4构成的部分埋氧结构可紧靠重掺杂区3做在外延层5的体内，也可与重掺杂区3有一定距离地做在外延层5的体内(如图5)。
(2)所述由绝缘体区域4构成的部分埋氧结构，其形状可以是矩形，也可以是梯形，椭圆形等非规则形状(如图6、7)。
(3)所述由绝缘体区域4构成的部分埋氧结构可以由二氧化硅或氮化硅等绝缘材料制作。
(4)本发明所述的抗辐照、可集成的垂直双扩散金属氧化物半导体功率器件可以采用体硅、碳化硅、砷化镓、磷化铟或锗硅等半导体材料制作。
本发明的工作原理：
本发明提供的抗辐照、可集成的垂直双扩散金属氧化物半导体功率器件，采用漏引出端位于器件层表面的高功率SOIV-DMOS内引入部分埋氧结构，可以克服传统V-DMOS器件抗辐照能力不够好、耐压不够高、不便于集成的缺点，获得较好的抗辐照能力和较高的耐压且便于集成。这里以部分埋氧区为二氧化硅的SOI-部分SOIV-DMOS为例，说明本发明的工作原理。
在器件受辐照情况下，部分埋氧结构为辐照产生的电子—空穴对提供较大的复合几率，有效降低辐照电流，达到增强器件抗辐照能力的目的。瞬态辐照情况下，器件中由于辐照产生的电子—空穴对被扫入漏/源，从而产生瞬态电流。由于二氧化硅本身的结构特点，其体内有数量庞大的复合中心，因此二氧化硅中瞬态辐照产生的电子—空穴对的复合几率较大，从而二氧化硅在瞬态辐照下表现出来的瞬态电流很小；单粒子辐照情况下，入射的高能粒子将沿着它的轨迹产生高密度的电子一空穴对，辐照产生的电子—空穴对又会中和其周围的耗尽层。若耗尽层进一步消失，则由于失去屏蔽作用，正偏压产生的电场将推进到衬底内部，使漏端电流在一瞬间达到极大值。由于二氧化硅中电子—空穴对的复合几率较高，使得辐照中产生的大量电子一空穴对在被耗尽层收集前就已经复合，即器件收集电子的有效轨道长度减小了，因此本发明提供的SOI-部分SOIV-DMOS由于内部存在部分埋氧结构，其在单粒子辐照情况下产生的瞬态电流大大减少。在单粒子入射到器件内部很短时间内，由于部分埋氧结构的存在，SOI-部分SOIV-DMOS内部温度仅仅是略有增加，然后缓慢恢复，因此不容易发生热击穿，所以其失效域值增加。
本发明除了大幅提高器件抗辐照能力外，还具有的优点是器件耐压提高且易于集成。部分埋氧结构的引入，相当于在该结构中相当于增加了一TRENCH结构，使得漂移区变长，因此器件耐压提高。由于采用了漏引出端位于器件层表面的高功率SOIV-DMOS结构，器件被隔离，更易于集成。
综上所述，本发明提供的抗辐照、可集成的垂直双扩散金属氧化物半导体功率器件，通过在漏引出端位于器件层表面的高功率SOIV-DMOS器件功率器件内部引入部分埋氧结构，以提供一个高耐压、高电子—空穴对复合能力的通道来提高器件耐压及其抗辐照能力。与传统的V-DMOS相比，具有耐压更高、抗辐照能力更强、更易于集成的特点。因此，采用本发明可以制作各种性能优良的抗辐照、高压、高速、高集成度V-DMOS器件。
附图说明
图1是传统V-DMOS结构示意图。
其中，1是器件的衬底，5是n-(或p-)外延层，6是p(或n)区，7是n+(或p+)区，8是p+(或n+)区，9是漏极，10是源极，11是栅极。
图2是漏引出端位于器件层表面的高功率SOIV-DMOS器件结构示意图。
其中，1是器件的衬底，2是SOI层，3是重掺杂n+(或p+)层，5是外延层，6是p(或n)区，7是n+(或p+)区，8是p+(或n+)区，9是漏极，10是源极，11是栅极。
图3是具有SOI结构的横向MOS结构示意图。
其中，1是器件的衬底，4是绝缘体区，7是n+(或p+)区，9是漏极，10是源极，11是栅极。
图4是本发明提供的在漏引出端位于器件层表面的高功率SOIV-DMOS内引入部分埋氧层的DMOS结构示意图。
其中，1是器件的衬底，2是SOI层，3是重掺杂n+(或p+)层，4是部分埋氧区，5是外延层，6是p(或n)区，7是n+(或p+)区，8是p+(或n+)区，9是漏极，10是源极，11是栅极。
图5是部分埋氧结构4与重掺杂层3有一定距离地做在外延层5体内的V-DMOS结构示意图。
其中，1是器件的衬底，2是SOI层，3是重掺杂n+(或p+)层，4是部分埋氧区，5是外延层，6是p(或n)区，7是n+(或p+)区，8是p+(或n+)区，9是漏极，10是源极，11是栅极。
图6是本发明部分埋氧区为梯形的情形。
其中，1是器件的衬底，2是SOI层，3是重掺杂n+(或p+)层，4是部分埋氧区，5是外延层，6是p(或n)区，7是n+(或p+)区，8是p+(或n+)区，9是漏极，10是源极，11是栅极。
图7是本发明部分埋氧区为椭圆形的情形。
其中，1是器件的衬底，2是SOI层，3是重掺杂n+(或p+)层，4是部分埋氧区，5是外延层，6是p(或n)区，7是n+(或p+)区，8是p+(或n+)区，9是漏极，10是源极，11是栅极。
具体实施方式
采用本发明的部分埋氧结构，可以得到性能优良的抗辐照、高压、高速、高集成度功率器件。可以应用于双扩散场效应晶体管、绝缘栅双极型功率晶体管、静电诱导晶体管、PN二极管等常见功率器件。采用部分埋氧结构的器件可以用于对器件抗辐照性能要求较高的航空航天、核环境及其他领域。随着半导体技术的发展，采用本发明还可以制作更多的抗辐照、高压、高速、高集成度功率器件。
引入部分埋氧结构的新型V-DMOS功率器件，如图4所示，包括衬底1、SOI层2、重掺杂电流通道3、外延层5、p(或n)区6、n+(或p+)区7和p+(或n+)区8，外延层5位于重掺杂电流通道3和p(或n)区6的中间，其特征是还包括部分埋氧结构，所述部分埋氧结构位于器件主要垂直导电通路的两旁，由绝缘体区域4构成。
具体实施时，可先利用键合技术制作SOI层2的横向部分，再通过重掺杂做出低电阻通道3的横向部分，然后采用预氧技术，对硅片的部分区域进行氧注入，以形成部分埋氧区。在此基础上，制作器件漏、源、栅，最后刻蚀出SOI层2的两侧面沟道。器件中采用了三次RESURF(Reduced surface filed，减少表面区域)技术，以提高器件的击穿电压。由于刻蚀SOI层2的两侧面沟道是在工艺的最后阶段进行，沟道未暴露于器件制作过程中退火时的高温下，因此器件表面几乎没有缺陷。
在实施过程中，可以根据具体情况，在基本结构不变的情况下，进行一定的变通设计。例如：
图5所示是将分埋氧结构4与重掺杂层3有一定距离地做在外延层5体内。
图6所示部分埋氧区，它包含的绝缘体区域4的形状为梯形结构。
图7所示部分埋氧区，它包含的绝缘体区域4的形状为椭圆形结构。
还可以用氮化硅等绝缘材料代替二氧化硅，形成部分埋氧层；
制作器件时还可用碳化硅、砷化镓、磷化铟或锗硅等半导体材料代替体硅。
Claims (5)
1、抗辐照、可集成的垂直双扩散金属氧化物半导体功率器件，包括衬底(1)、SOI层(2)、重掺杂区(3)、外延层(5)、p(或n)区(6)、n+(或p+)区(7)和p+(或n+)区(8)，外延层(5)位于重掺杂区(3)和p(或n)区(6)的中间，其特征是，它还包括部分埋氧结构，所述部分埋氧结构位于器件主要垂直导电通路的两旁，由绝缘体区域(4)构成。
2、根据权利要求1所述的抗辐照、可集成的垂直双扩散金属氧化物半导体功率器件，其特征是，所述由绝缘体区域(4)构成的部分埋氧结构可紧靠重掺杂区(3)做在外延层(5)的体内，也可与重掺杂区(3)有一定距离地做在外延层(5)的体内。
3、根据权利要求1、2所述的抗辐照、可集成的垂直双扩散金属氧化物半导体功率器件，其特征是，所述由绝缘体区域(4)构成的部分埋氧结构，其形状可以是矩形，也可以是梯形，椭圆形等非规则形状。
4、根据权利要求1、2所述的抗辐照、可集成的垂直双扩散金属氧化物半导体功率器件，其特征是，所述由绝缘体区域(4)构成的部分埋氧结构可以由二氧化硅或氮化硅等绝缘材料制作。
5、根据权利要求1所述的抗辐照、可集成的垂直双扩散金属氧化物半导体功率器件，其特征是，所述抗辐照、可集成的垂直双扩散金属氧化物半导体功率器件可以采用体硅、碳化硅、砷化镓、磷化铟或锗硅等半导体材料制作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200610021068 CN1851929A (zh) | 2006-06-01 | 2006-06-01 | 抗辐照、可集成的垂直双扩散金属氧化物半导体功率器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200610021068 CN1851929A (zh) | 2006-06-01 | 2006-06-01 | 抗辐照、可集成的垂直双扩散金属氧化物半导体功率器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1851929A true CN1851929A (zh) | 2006-10-25 |
Family
ID=37133402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200610021068 Pending CN1851929A (zh) | 2006-06-01 | 2006-06-01 | 抗辐照、可集成的垂直双扩散金属氧化物半导体功率器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1851929A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101859781A (zh) * | 2010-04-30 | 2010-10-13 | 北京大学 | 抗总剂量辐照的soi器件及其制造方法 |
| CN101859782A (zh) * | 2010-04-30 | 2010-10-13 | 北京大学 | 抗总剂量辐照的soi器件,及其制造方法 |
| CN101859783A (zh) * | 2010-04-30 | 2010-10-13 | 北京大学 | 一种抗总剂量辐照的soi器件及其制造方法 |
| CN111693850A (zh) * | 2020-06-17 | 2020-09-22 | 西安微电子技术研究所 | 一种芯片抗辐照性能的监控方法 |
-
2006
- 2006-06-01 CN CN 200610021068 patent/CN1851929A/zh active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101859781A (zh) * | 2010-04-30 | 2010-10-13 | 北京大学 | 抗总剂量辐照的soi器件及其制造方法 |
| CN101859782A (zh) * | 2010-04-30 | 2010-10-13 | 北京大学 | 抗总剂量辐照的soi器件,及其制造方法 |
| CN101859783A (zh) * | 2010-04-30 | 2010-10-13 | 北京大学 | 一种抗总剂量辐照的soi器件及其制造方法 |
| CN101859783B (zh) * | 2010-04-30 | 2012-05-30 | 北京大学 | 一种抗总剂量辐照的soi器件及其制造方法 |
| CN101859782B (zh) * | 2010-04-30 | 2012-05-30 | 北京大学 | 抗总剂量辐照的soi器件及其制造方法 |
| CN111693850A (zh) * | 2020-06-17 | 2020-09-22 | 西安微电子技术研究所 | 一种芯片抗辐照性能的监控方法 |
| CN111693850B (zh) * | 2020-06-17 | 2023-03-28 | 西安微电子技术研究所 | 一种芯片抗辐照性能的监控方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101477999B (zh) | 用于功率器件的具有界面电荷岛soi耐压结构 | |
| CN102306656B (zh) | 一种高压驱动电路的隔离结构 | |
| CN102969355B (zh) | 一种soi基pmosfet功率器件 | |
| CN105932055B (zh) | 一种平面栅igbt及其制作方法 | |
| CN105895696A (zh) | 功率集成器件、包括其的电子设备以及包括其的电子系统 | |
| CN103579351A (zh) | 一种具有超结埋层的横向扩散金属氧化物半导体器件 | |
| CN113611750A (zh) | Soi横向匀场高压功率半导体器件及制造方法和应用 | |
| US9263560B2 (en) | Power semiconductor device having reduced gate-collector capacitance | |
| CN112201687A (zh) | 一种npn三明治栅结构的沟槽mosfet器件 | |
| CN1779989A (zh) | 抗辐射加固的特殊体接触绝缘体上硅场效应晶体管及制备方法 | |
| CN1851929A (zh) | 抗辐照、可集成的垂直双扩散金属氧化物半导体功率器件 | |
| CN103762230A (zh) | N沟道注入效率增强型绝缘栅双极型晶体管 | |
| Qiao et al. | Suppression of hot-hole injection in high-voltage triple RESURF LDMOS with sandwich NPN layer: Toward high-performance and high-reliability | |
| CN103745996A (zh) | 带有部分绝缘埋层的横向功率器件及制作方法 | |
| CN1822396A (zh) | 一种垂直双扩散金属氧化物半导体功率器件 | |
| CN103594503A (zh) | 具有浮结结构的igbt | |
| CN110600552B (zh) | 具有快速反向恢复特性的功率半导体器件及其制作方法 | |
| Wang et al. | Experimental of folded accumulation lateral double-diffused transistor with low specific on resistance | |
| CN110504314B (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN107799602A (zh) | 能节省终端面积的屏蔽栅mosfet器件及其制备方法 | |
| CN106298943A (zh) | 一种具有体电场调制的横向双扩散金属氧化物半导体场效应管 | |
| CN1373520A (zh) | 半导体装置和其制造方法 | |
| CN105870181A (zh) | 一种平面栅igbt及其制作方法 | |
| CN102983161B (zh) | 非埋层的双深n型阱高压隔离n型ldmos及制造方法 | |
| CN102386227A (zh) | 双向表面电场减弱的漏极隔离dddmos晶体管及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |