CN101859782A - 抗总剂量辐照的soi器件,及其制造方法 - Google Patents

抗总剂量辐照的soi器件,及其制造方法 Download PDF

Info

Publication number
CN101859782A
CN101859782A CN 201010164465 CN201010164465A CN101859782A CN 101859782 A CN101859782 A CN 101859782A CN 201010164465 CN201010164465 CN 201010164465 CN 201010164465 A CN201010164465 A CN 201010164465A CN 101859782 A CN101859782 A CN 101859782A
Authority
CN
China
Prior art keywords
layer
soi device
total dose
dose radiation
sio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 201010164465
Other languages
English (en)
Other versions
CN101859782B (zh
Inventor
刘�文
郝志华
黄如
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN2010101644652A priority Critical patent/CN101859782B/zh
Publication of CN101859782A publication Critical patent/CN101859782A/zh
Application granted granted Critical
Publication of CN101859782B publication Critical patent/CN101859782B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种基于多晶硅的抗总剂量辐照的SOI器件及其制造方法，属于电子技术领域。本发明所述的SOI器件包括衬底层，埋氧层和顶层，所述埋氧层中包括一多晶硅牺牲层，所述埋氧层在所述多晶硅牺牲层中产生固定负电荷。所述衬底层的材料为P型硅，所述埋氧层的材料为二氧化硅。本发明所述的制造方法包括：a)在硅片上通过热氧化生长方法形成第一SiO2层；b)在第一SiO2层上通过低压化学气相淀积方法形成多晶硅牺牲层；c)在多晶硅牺牲层上通过热氧化生长方法形成第二SiO2层；d)在第二SiO2层上通过低压化学气相淀积方法形成P型硅层。本发明可用于航天、军事、核电和高能物理等与总剂量辐照相关的行业中。

Description

抗总剂量辐照的SOI器件，及其制造方法
技术领域
本发明涉及集成电路，尤其涉及一种新型的抗总剂量辐照的SOI器件及其制造方法，属于电子技术领域。
背景技术
集成电路技术正越来越广泛的被应用于航天、军事、核电和高能物理等与总剂量辐照相关的行业中。而且随着集成电路集成度的不断提高，半导体器件的尺寸日益减小，浅槽隔离技术正以其优良的器件隔离性能成为集成电路中器件之间电学隔离的主流技术。但是由于总剂量辐照粒子对于器件中二氧化硅氧化层的损伤，会在SOI器件的氧化层内产生大量的固定正电荷。在SOI器件中，用二氧化硅材料制作的埋氧层中的这些固定正电荷会引起器件的衬底反型，并带来诸如亚阈值斜率变坏、器件可靠性变差等较坏影响，对CMOS集成电路的可靠性产生较大的负面影响，并且埋氧层中的固定正电荷的存在还会引起衬底的载流子反型，这些反型载流子在源漏偏压的作用下形成较大的源漏导通电流，使得器件在栅压远小于阈值电压即关态的时候仍然存在较大的源漏导通电流，增大了CMOS集成电路的功耗，并引起一系列的可靠性问题。如何提高SOI器件的抗总剂量辐照特性，以改善整个CMOS集成电路的抗辐照特性，成为现阶段亟待解决的一个总剂量辐照可靠性问题。
因此，如果能够在不改变SOI器件埋氧结构优势的前提下提出一种可以大幅度减弱埋氧层中固定正电荷对器件阈值电压的影响的新型器件结构，消除总剂量辐照对SOI器件的不良影响，提高CMOS集成电路的可靠性，将会对整个集成电路的抗辐照加固具有重大的意义。
发明内容
本发明的目的是提供一种可以减少总剂量辐照后阈值漂移的SOI器件，以及该器件的制造方法。
本发明在现有的SOI器件的结构基础上，在通常由二氧化硅材料制作的埋氧层中增加一层由多晶硅材料构成的牺牲层，利用牺牲层材料多晶硅对辐照后的埋氧层中存在的固定正电荷产生钳制作用，从而减弱辐照后SOI器件所产生的阈值电压漂移，改善器件的亚阈值斜率，减小关态电流，并最终达到减小CMOS集成电路功耗，提高CMOS集成电路可靠性的目的。
具体来说，本发明提供一种抗总剂量辐照的SOI器件，该SOI器件包括衬底层，埋氧层和顶层，所述埋氧层中包括一多晶硅牺牲层，所述埋氧层在所述多晶硅牺牲层中产生固定负电荷。
所述多晶硅牺牲层的厚度优选在10nm到20nm的范围内；所述衬底层和所述多晶硅牺牲层之间的埋氧层的厚度优选在10nm到20nm的范围内；顶层和所多晶硅述牺牲层之间的埋氧层的厚度优选在60nm到70nm的范围内。衬底层的材料优选为常规使用的P型硅，由硅制成的衬底层在本发明中也称为硅膜衬底层。所述埋氧层的材料优选为常规使用的二氧化硅。
本发明的新型抗总剂量辐照SOI工艺结构利用埋氧层材料中的正电荷能在牺牲层材料中感应产生负电荷的特性，将埋氧层材料中因辐照产生的大量固定正电荷的电场限制在这一牺牲层上。埋氧层中的正电荷在牺牲层中产生的大量固定负电荷的存在大大减弱了浅槽隔离结构中埋氧层材料对硅膜衬底层材料的反型作用，并增大了埋氧层中大量固定正电荷与衬底之间的距离，而与衬底相接的一薄层二氧化硅埋氧层材料因为很薄(比如10纳米至20纳米)，里面产生的固定正电荷的量非常少，对衬底的影响可以忽略。这一结构设计可以起到抑制甚至抵消埋氧层材料内固定正电荷对硅膜衬底中载流子的镜像感生作用，抑制硅膜衬底的载流子反型，使得寄生晶体管的导通载流子大幅度减少甚至降低为零，从而大幅度降低SOI器件的关态泄漏电流，使集成电路的抗辐照性能得到较大幅度的提升。
图1a，b分别显示了常规SOI器件和本发明SOI器件在埋氧层中形成的电荷类型以及硅膜衬底中形成反型载流子浓度对比。可以看到辐照后常规SOI器件的埋氧层中产生了大量的固定正电荷，这些正电荷导致硅膜衬底中产生了很多的负电荷的反型载流子，是形成SOI器件关态泄漏电流的主要原因。而本发明的新型SOI器件则由于牺牲层的存在，大大抑制了埋氧层中固定正电荷的反型作用，将电场钳制在牺牲层中，并且在牺牲层中产生的负电荷也很好的抑制了正电荷的镜像反型作用，在很大程度上遏制了反型载流子的形成，降低了器件关态电流和集成电路的静态功耗。
图2给出了分别采用传统SOI器件和本发明SOI器件的集成电路中的NMOS晶体管器件导通电流比较。从图中可以看出，在栅压小于零的时候采用传统SOI器件的NMOS晶体管就已经存在很大的电流，这种大电流在器件还未进入工作状态的时候就已经存在，给CMOS集成电路造成很大的功率损耗，并在很大程度上降低了CMOS集成电路的应用可靠性。而采用本发明SOI器件的NMOS晶体管在关态时电流非常小，几乎为零，对电路性能的影响可以忽略，大大增强了CMOS集成电路的可靠性，降低了CMOS集成电路的功率损耗。
此外，本发明还提供了SOI器件的制造方法，该方法包括：
a)在硅片上通过热氧化生长方法形成第一SiO2层，其厚度一般为60-70nm；
b)在第一SiO2层上通过低压化学气相淀积方法形成多晶硅牺牲层，其厚度一般为10-20nm；
c)在多晶硅牺牲层上通过热氧化生长方法形成第二SiO2层，其厚度一般为10-20nm；
d)在第二SiO2层上通过低压化学气相淀积方法形成P型硅层。
除此之外，本发明的抗总剂量辐照工艺结构的另一特点是所采用的多晶硅材料具有与传统的CMOS工艺完全兼容的特点，并保留了传统的SOI工艺结构在集成电路隔离方面具有的所有技术优势，制造工艺步骤非常简单。
和现有技术相比，本发明所提出的新型的SOI器件可以大大增强集成电路的抗总剂量辐照性能，对于减少总剂量辐照下集成电路的功耗和增强集成电路的可靠性具有重大意义，在集成电路抗总剂量辐照加固技术应用中，有着明显的优势和广泛的应用前景。
附图说明
图1显示常规SOI器件和本发明SOI器件经总剂量辐照后的对比图，图1a表示常规SOI器件，图1b表示本发明SOI器件；
图2显示常规SOI器件和本发明SOI器件的反型载流子浓度比较图；
图3-10显示实施例的SOI器件制备方法各步骤的示意图。
其中：
1-顶层；2-埋氧层；3-衬底层；4-多晶硅牺牲层；
11-硅片；21-第一SiO2层；22-第二SiO2层。
具体实施方式
下面通过一个具体的制备实施例结合附图对本发明作进一步描述。
本实施例制备根据本发明的SOI器件，制备方法主要包括如下步骤：
1)如图3所示，在硅片11上用热氧化生长方法生长一层二氧化硅层，即传统意义上的埋氧层，在此称为第一SiO2层21，生长过程中的热氧化温度约为1050℃，厚度约为60-70nm。
2)如图4所示，用化学机械抛光等方法对第一SiO2层21的表面进行平坦化处理，使其表面尽可能有利于接下来的淀积层均匀淀积。
3)如图5所示，在第一SiO2层21的抛光表面上淀积多晶硅牺牲层4，厚度约为10nm-20nm。
4)如图6所示，同样用化学机械抛光等方法对多晶硅牺牲层4的表面进行平坦化处理，将其表面磨平。
5)如图7所示，在多晶硅牺牲层4的表面上用热氧化生长方法生长另一层二氧化硅层，厚度约为10nm至20nm，在此称为第二SiO2层22。
6)如图8所示，用化学机械抛光方法将第二SiO2层22的表面磨平。
7)如图9所示，在第二SiO2层22的表面上用低压化学气相淀积(LPCVD)方法淀积一层P型硅，作为SOI器件的衬底层3，厚度适应器件制备的要求，同样对衬底层3的表面进行化学机械抛光处理，得到平整表面，如图10所示。
至此，已形成本发明的SOI器件，硅片11构成顶层，第一SiO2层21和第二SiO2层22共同构成埋氧层，其中夹有多晶硅牺牲层4，第二SiO2层22上的P型硅层构成硅膜衬底层3。在此基础上，按照标准SOI集成电路的工艺流程可以进一步制备SOI集成电路，如图1b所示。

Claims (10)

1.一种抗总剂量辐照的SOI器件，该SOI器件包括衬底层，埋氧层和顶层，其特征在于，所述埋氧层中包括一多晶硅牺牲层，所述埋氧层在所述多晶硅牺牲层中产生固定负电荷。
2.如权利要求1所述的抗总剂量辐照的SOI器件，其特征在于，所述多晶硅牺牲层的厚度在10nm到20nm的范围内。
3.如权利要求1所述的抗总剂量辐照的SOI器件，其特征在于，所述衬底层和所述多晶硅牺牲层之间的埋氧层的厚度在10nm到20nm的范围内。
4.如权利要求1所述的抗总剂量辐照的SOI器件，其特征在于，所述顶层和所述多晶硅牺牲层之间的埋氧层的厚度在60nm到70nm的范围内。
5.如权利要求1-4任意一项所述的抗总剂量辐照的SOI器件，其特征在于，所述衬底层的材料为P型硅，所述埋氧层的材料为二氧化硅。
6.一种抗总剂量辐照的SOI器件的制造方法，包括下列步骤：
a)在硅片上通过热氧化生长方法形成第一SiO2层；
b)在第一SiO2层上通过低压化学气相淀积方法形成多晶硅牺牲层；
c)在多晶硅牺牲层上通过热氧化生长方法形成第二SiO2层；
d)在第二SiO2层上通过低压化学气相淀积方法形成P型硅层。
7.如权利要求6所述的抗总剂量辐照的SOI器件的制造方法，其特征在于，第一SiO2层的厚度在60nm到70nm的范围内。
8.如权利要求6所述的抗总剂量辐照的SOI器件的制造方法，其特征在于，多晶硅牺牲层的厚度在10nm到20nm的范围内。
9.如权利要求6所述的抗总剂量辐照的SOI器件的制造方法，其特征在于，第二SiO2层的厚度在10nm到20nm的范围内。
10.如权利要求6所述的抗总剂量辐照的SOI器件的制造方法，其特征在于，分别在步骤a)、b)、c)和d)之后对形成的层进行表面处理，所述表面处理包括化学机械抛光处理。
CN2010101644652A 2010-04-30 2010-04-30 抗总剂量辐照的soi器件及其制造方法 Active CN101859782B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010101644652A CN101859782B (zh) 2010-04-30 2010-04-30 抗总剂量辐照的soi器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010101644652A CN101859782B (zh) 2010-04-30 2010-04-30 抗总剂量辐照的soi器件及其制造方法

Publications (2)

Publication Number Publication Date
CN101859782A true CN101859782A (zh) 2010-10-13
CN101859782B CN101859782B (zh) 2012-05-30

Family

ID=42945554

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101644652A Active CN101859782B (zh) 2010-04-30 2010-04-30 抗总剂量辐照的soi器件及其制造方法

Country Status (1)

Country Link
CN (1) CN101859782B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104375205A (zh) * 2014-10-28 2015-02-25 北京空间飞行器总体设计部 微小空间碎片探测用探测器探头及其传感器制备方法
CN106876249A (zh) * 2017-02-23 2017-06-20 河南仕佳光子科技股份有限公司 一种二氧化硅厚膜的制备方法
CN112379240A (zh) * 2020-11-13 2021-02-19 中国科学院新疆理化技术研究所 一种抗辐射加固soi材料的总剂量辐射性能评估方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030211711A1 (en) * 2002-03-28 2003-11-13 Hirofumi Seki Wafer processing method and ion implantation apparatus
CN1624921A (zh) * 2003-10-29 2005-06-08 国际商业机器公司 使用硅－硅直接晶片键合、在具有不同晶向的混合衬底上的cmos
CN1649160A (zh) * 2003-12-19 2005-08-03 株式会社瑞萨科技 半导体装置及其制造方法
CN1851929A (zh) * 2006-06-01 2006-10-25 电子科技大学 抗辐照、可集成的垂直双扩散金属氧化物半导体功率器件
CN1862822A (zh) * 2005-05-10 2006-11-15 国际商业机器公司 利用双掩埋氧化物绝缘体上硅晶片的嵌入硅锗及其形成方法
CN101409293A (zh) * 2008-11-28 2009-04-15 西安电子科技大学 Poly-SiGe栅三维应变CMOS集成器件及其制作方法
CN101621064A (zh) * 2009-08-03 2010-01-06 中国科学院微电子研究所 一种绝缘体上硅器件及其制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030211711A1 (en) * 2002-03-28 2003-11-13 Hirofumi Seki Wafer processing method and ion implantation apparatus
CN1624921A (zh) * 2003-10-29 2005-06-08 国际商业机器公司 使用硅－硅直接晶片键合、在具有不同晶向的混合衬底上的cmos
CN1649160A (zh) * 2003-12-19 2005-08-03 株式会社瑞萨科技 半导体装置及其制造方法
CN1862822A (zh) * 2005-05-10 2006-11-15 国际商业机器公司 利用双掩埋氧化物绝缘体上硅晶片的嵌入硅锗及其形成方法
CN1851929A (zh) * 2006-06-01 2006-10-25 电子科技大学 抗辐照、可集成的垂直双扩散金属氧化物半导体功率器件
CN101409293A (zh) * 2008-11-28 2009-04-15 西安电子科技大学 Poly-SiGe栅三维应变CMOS集成器件及其制作方法
CN101621064A (zh) * 2009-08-03 2010-01-06 中国科学院微电子研究所 一种绝缘体上硅器件及其制备方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104375205A (zh) * 2014-10-28 2015-02-25 北京空间飞行器总体设计部 微小空间碎片探测用探测器探头及其传感器制备方法
CN104375205B (zh) * 2014-10-28 2016-11-23 北京空间飞行器总体设计部 微小空间碎片探测用探测器探头及其传感器制备方法
CN106876249A (zh) * 2017-02-23 2017-06-20 河南仕佳光子科技股份有限公司 一种二氧化硅厚膜的制备方法
CN106876249B (zh) * 2017-02-23 2019-04-26 河南仕佳光子科技股份有限公司 一种二氧化硅厚膜的制备方法
CN112379240A (zh) * 2020-11-13 2021-02-19 中国科学院新疆理化技术研究所 一种抗辐射加固soi材料的总剂量辐射性能评估方法
CN112379240B (zh) * 2020-11-13 2024-04-05 中国科学院新疆理化技术研究所 一种抗辐射加固soi材料的总剂量辐射性能评估方法

Also Published As

Publication number Publication date
CN101859782B (zh) 2012-05-30

Similar Documents

Publication Publication Date Title
US8518775B2 (en) Integration of eNVM, RMG, and HKMG modules
CN102227001B (zh) 一种锗基nmos器件及其制备方法
US8048753B2 (en) Charging protection device
CN102214595A (zh) 一种空气为侧墙的围栅硅纳米线晶体管的制备方法
CN101859782B (zh) 抗总剂量辐照的soi器件及其制造方法
CN101764102B (zh) 一种具有垂直栅结构的soi cmos器件的制作方法
US9460957B2 (en) Method and structure for nitrogen-doped shallow-trench isolation dielectric
CN101859781A (zh) 抗总剂量辐照的soi器件及其制造方法
CN101859783B (zh) 一种抗总剂量辐照的soi器件及其制造方法
CN102214611A (zh) 以空气为侧墙的围栅硅纳米线晶体管的制备方法
CN101719497B (zh) 抗nmos器件总剂量辐照的集成电路
CN103066106A (zh) 晶体管隔离结构及其制造方法
CN102723336B (zh) 一种双多晶SOI应变SiGe回型沟道BiCMOS集成器件及制备方法
CN102299178B (zh) 一种半导体结构及其制备方法
CN101667577A (zh) 基于高介电常数材料的抗nmos器件总剂量辐照的集成电路
CN101752376A (zh) 一种新型的抗总剂量辐照的集成电路
CN101667576A (zh) 一种新型抗nmos器件总剂量辐照的集成电路
CN102738156B (zh) 一种SiGe基垂直沟道应变BiCMOS集成器件及制备方法
US20210375618A1 (en) Method for Forming a Semiconductor Structure Having a Porous Semiconductor Layer in RF Devices
CN101667578B (zh) 具有nmos器件抗总剂量辐照的新型集成电路
CN102723339B (zh) SOI BJT应变SiGe回型沟道BiCMOS集成器件及制备方法
CN107910264B (zh) 一种全耗尽soi结构的制作方法
CN102832217B (zh) 一种基于自对准工艺的应变SiGe垂直沟道Si基BiCMOS集成器件及制备方法
CN102751280B (zh) 一种应变SiGe回型沟道BiCMOS集成器件及制备方法
CN102800672B (zh) 一种应变SiGe HBT垂直沟道BiCMOS集成器件及制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: BEIJING UNIV.

Effective date: 20130523

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Free format text: FORMER OWNER: BEIJING UNIV.

Effective date: 20130523

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 100871 HAIDIAN, BEIJING TO: 100176 DAXING, BEIJING

TR01 Transfer of patent right

Effective date of registration: 20130523

Address after: 100176 No. 18, Wenchang Avenue, Beijing economic and Technological Development Zone

Patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Peking University

Address before: 100871 Haidian District the Summer Palace Road,, No. 5, Peking University

Patentee before: Peking University