CN103594503A - 具有浮结结构的igbt - Google Patents
具有浮结结构的igbt Download PDFInfo
- Publication number
- CN103594503A CN103594503A CN201310589366.2A CN201310589366A CN103594503A CN 103594503 A CN103594503 A CN 103594503A CN 201310589366 A CN201310589366 A CN 201310589366A CN 103594503 A CN103594503 A CN 103594503A
- Authority
- CN
- China
- Prior art keywords
- igbt
- drift region
- floating junction
- region
- floating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007667 floating Methods 0.000 title claims abstract description 50
- 238000002347 injection Methods 0.000 claims abstract description 12
- 239000007924 injection Substances 0.000 claims abstract description 12
- 238000005468 ion implantation Methods 0.000 claims description 5
- 230000003139 buffering effect Effects 0.000 abstract 3
- 230000005684 electric field Effects 0.000 description 22
- 239000000243 solution Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000011084 recovery Methods 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/411—Insulated-gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/411—Insulated-gate bipolar transistors [IGBT]
- H10D12/441—Vertical IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
- H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
- H10D62/107—Buried supplementary regions, e.g. buried guard rings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
- H10D62/109—Reduced surface field [RESURF] PN junction structures
- H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种具有浮结结构的IGBT,所述IGBT包括漂移区、位于所述漂移区上方的p型区及n型区、位于所述漂移区下方的缓冲层、以及位于所述缓冲层下方的注入层,所述漂移区内形成有若干浮结。本发明将电荷补偿原理设计的浮结结构应用在IGBT漂移区中,能保证相同耐压的同时提高漂移区掺杂浓度,降低导通电阻及正向压降,降低功耗。
Description
技术领域
本发明涉及电力电子技术领域,特别是涉及一种具有浮结结构的IGBT。
背景技术
绝缘栅双极晶体管(IGBT)是场效应晶体管(MOSFET)和双极功率晶体管(BJT)结合形成的达林顿结构,具有MOSFET输入阻抗高、驱动简单、开关速度高的优点,又具有BJT电流密度大、饱和压降低、电流处理能力强的优点,是比较理想的全控型器件。新一代沟槽栅场终止型IGBT综合了前几代产品的优点,采用最新功率半导体制造工艺,其模块容量应已经达到400A-2400A/1200V-6500V,满足电力电子与电力传动领域应用要求,并正在向更高功率要求的应用领域拓展。
1996年,日本东芝公司Ichiro Omura等人在美国申请专利,提出了浮结结构的原型。2000年,我国电子科技大学陈星弼教授最先提出在功率器件耐压层中引入反型岛(opposite-doped island)结构来解决功率器件导通电阻与击穿电压之间的关系。2002年,日本科学家Wataru Saitoh等人通过离子注入制备了Si BL-SBD(p-buried layer),对于同样的通态比电阻29mΩ.cm2,击穿电压由传统结构的230V提高到350V。
因此,将浮结结构应用在IGBT中可以满足高耐压要求的同时进一步减小通态比电阻,降低器件正向导通功耗。
目前功率半导体器件耐压层通常采用超结结构,如商品化CoolMOSTM。超结结构(superjunction)是由交替存在的n区和p区所构成的耐压层。该结构外加较大反向偏压时,n柱及p柱将全部耗尽,施主和受主电离产生出正电荷及负电荷。由于n柱及p柱交替排列,n柱中正电荷产生的电力线沿横向大部分终止于p柱中的负电荷,正负电荷补偿。这样整体看来,漂移区等效电荷密度降低很多,理想情况下耐压层中正负电荷完全补偿,类似于本征。所以,即使n柱及p柱掺杂浓度很高,也能得到很高的击穿电压,击穿电压与掺杂浓度无关。正向导通时,虽然电流通路变为原来一半,但漂移区(n柱或p柱)掺杂浓度提高很多,导通电阻大大降低。
现有技术中超结结构IGBT具有以下缺点:
(1)超结结构基于电荷补偿原理,要求电荷平衡,否则器件性能大大降低。
(2)设计中为了满足高耐压和低通态电阻的要求,要求耐压层中柱区长宽比很大。高压IGBT芯片耐压层很厚,因此无论采用刻蚀外延还是多次外延注入工艺,在长宽比较大的情况下很难满足电荷平衡且制备成本很高。
(3)超结结构中寄生着PiN二极管,工作中起到反并联续流二极管作用。正向导通时,大量过剩载流子储存在n柱中,使得超结结构反向恢复电荷很高。同时,超结结构中n柱及p柱通常很窄,横向pn结使得载流子迅速排出,反向恢复较硬,反向恢复具有较高的电流峰值,较大的电磁干扰(EMI)噪声和较高的功耗。反向恢复电流下降速度过大使得其在电路电感中产生较高的电动势,这个电动势叠加到电源上不仅提高了二极管及开关元件对电压的要求和成本,同时也对二极管和开关器件产生威胁。
针对这些问题,目前已经提出了如掺金、铂或通过辐照来控制载流子寿命,减小反向恢复电荷等方法。但掺杂会破坏电荷平衡,辐照对器件使用寿命有较大的影响。因此,有人提出在超结MOSFET中使用肖特基接触来改善开关特性。第三代COOLMOSTM C3系列则通过在内部集成一个SiC二极管来改善其反向恢复特性,取得了较好的效果但增加了制造难度及成本。
因此,针对上述技术问题,有必要提供一种具有浮结结构的IGBT。
发明内容
有鉴于此,本发明提供了一种具有浮结结构的IGBT,将同样基于电荷补偿原理设计的浮结结构应用在IGBT中,满足高耐压的同时进一步减小通态比电阻,降低器件正向导通功耗。
为了实现上述目的,本发明实施例提供的技术方案如下:
一种具有浮结结构的IGBT,所述IGBT包括漂移区、位于所述漂移区上方的p型区及n型区、位于所述漂移区下方的缓冲层、以及位于所述缓冲层下方的注入层,其特征在于,所述漂移区内形成有若干浮结。
作为本发明的进一步改进,所述浮结在漂移区通过离子注入的方法形成。
作为本发明的进一步改进,所述漂移区为n掺杂,浮结为p型浮结。
作为本发明的进一步改进,所述若干浮结水平排列设置于漂移区内。
作为本发明的进一步改进,所述缓冲层为n型区,所述注入层为p型区。
作为本发明的进一步改进,所述注入层为p+掺杂。
作为本发明的进一步改进,所述漂移区为n-掺杂,浮结为p+浮结。
作为本发明的进一步改进,所述漂移区上方n型区两端分别设有发射极和栅极,所述注入层的下方设有集电极。
本发明具有以下有益效果:
在n型IGBT耐压层中通过离子注入形成p+埋层,形成浮结IGBT结构,将电荷补偿原理设计的浮结结构应用在IGBT漂移区中,能保证相同耐压的同时提高漂移区掺杂浓度,降低导通电阻及正向压降,降低功耗。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明中记载的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为现有技术中电场截止型FS-IGBT的结构示意图及电场分布曲线图;
图2为本发明一实施方式中浮结结构FJ-IGBT的结构示意图及电场分布曲线图;
图3为本发明一实施方式中条状及点状浮结结构的示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
参图1所示,现有技术中电场截止型FS-IGBT包括漂移区3、位于漂移区3上方的p型区2及n型区1、位于漂移区下方的缓冲层4、以及位于缓冲层4下方的注入层5,还包括位于n型区1上方的发射极6、栅极7和位于注入层5下方的集电极8。其中,漂移区3为n-掺杂。
电场截止型FS-IGBT中电场斜率与n-漂移区掺杂浓度成反比,综合考虑击穿电压与通态比电阻之间的关系,漂移区掺杂浓度不能太大,通态比电阻较高。
参图2所示,浮结结构按照电荷补偿原理设计,通过在n型IGBT漂移区3中嵌入p型浮结(埋层)31,将漂移区划分成上下两个部分。由于嵌入了p型浮结,集电极电压增加时,耗尽区由p-基区向浮结扩展,上半漂移区完全耗尽时,类似于结终端保护环,浮结与上部pn结穿通,电压只在下半漂移区增加。随着电压进一步上升,耗尽区由p+浮结向集电极扩展,直到下半漂移区也完全耗尽。
与电场截止型IGBT漂移区形成一个三角形电场相比,如图1所示,浮结结构漂移区的上下两部分分别形成了两个三角形的电场,如图2所示,有效的降低了pn结处电场强度。通过这个方法,器件耐压能力大大提高。如果电场的分布是连续的且嵌入的浮结不会影响正向电流流通。与传统结构相比,耐压能力将有M(漂移区个数)倍提高。通态比电阻与耐压的关系也由原来的平方关系演变为一次方关系。同样的耐压层厚度下,可以增加掺杂浓度来降低通态比电阻而保持耐压不变。
反向电压增加时,漂移区及埋层中电子和空穴分别被发射极和集电极抽走,留下不可移动的正电荷与负电荷。这里认为电场是由不同类型电荷产生电场叠加而形成的。电场是矢量,浮结中不可移动负电荷在上部pn结产生电场方向与外加电压及pn结电场方向相反,pn结处电场强度降低。
通常有两种类型的浮结,条状和点状,其浮结结构示意图参图3所示。
通过高斯定律可以计算出点状浮结及条状浮结电场分布,然而,由于所有浮结都对空间中电场有贡献,很难对其进行准确的计算。为了计算简单,从宏观上看,这里将浮结层看做一个电荷均匀分布的带电平面,电场与平面垂直,强度与距离无关,其大小可以计算为:
其中σ为带电平面电荷密度,εrε0为介电常数。
可以看出,pn结处电场强度减弱大小主要取决于浮结层带电量。因此,提高浮结掺杂浓度及宽度可以降低pn结处电场强度,提高器件耐压能力。然而,设计中为了避免正向导通时导电沟道被夹断,需要对浮结掺杂浓度及宽度进行优化设计。
目前,IGBT模块满足电力电子装置的绝大部分要求。然而对于高压IGBT模块,导通压降通常较大,功耗大。
由以上技术方案可以看出,本发明具有以下有益效果:
在n型IGBT耐压层中通过离子注入形成p+埋层,形成浮结IGBT结构,将电荷补偿原理设计的浮结结构应用在IGBT漂移区中,能保证相同耐压的同时提高漂移区掺杂浓度,降低导通电阻及正向压降,降低功耗。
对于本领域技术人员而言,显然本发明不限于上述示范性实施例的细节,而且在不背离本发明的精神或基本特征的情况下,能够以其他的具体形式实现本发明。因此,无论从哪一点来看,均应将实施例看作是示范性的,而且是非限制性的,本发明的范围由所附权利要求而不是上述说明限定,因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外,应当理解,虽然本说明书按照实施方式加以描述,但并非每个实施方式仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施例中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他实施方式。
Claims (8)
1.一种具有浮结结构的IGBT,所述IGBT包括漂移区、位于所述漂移区上方的p型区及n型区、位于所述漂移区下方的缓冲层、以及位于所述缓冲层下方的注入层,其特征在于,所述漂移区内形成有若干浮结。
2.根据权利要求1所述的具有半超结结构的IGBT,其特征在于,所述浮结在漂移区通过离子注入的方法形成。
3.根据权利要求1所述的具有半超结结构的IGBT,其特征在于,所述漂移区为n掺杂,浮结为p型浮结。
4.根据权利要求1所述的具有半超结结构的IGBT,其特征在于,所述若干浮结水平排列设置于漂移区内。
5.根据权利要求1所述的具有半超结结构的高压IGBT,其特征在于,所述缓冲层为n型区,所述注入层为p型区。
6.根据权利要求5所述的具有半超结结构的高压IGBT,其特征在于,所述注入层为p+掺杂。
7.根据权利要求3所述的具有半超结结构的高压IGBT,其特征在于,所述漂移区为n-掺杂,浮结为p+浮结。
8.根据权利要求1所述的具有半超结结构的高压IGBT,其特征在于,所述漂移区上方n型区两端分别设有发射极和栅极,所述注入层的下方设有集电极。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310589366.2A CN103594503A (zh) | 2013-11-19 | 2013-11-19 | 具有浮结结构的igbt |
PCT/CN2014/082808 WO2015074432A1 (zh) | 2013-11-19 | 2014-07-23 | 具有浮结结构的igbt |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310589366.2A CN103594503A (zh) | 2013-11-19 | 2013-11-19 | 具有浮结结构的igbt |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103594503A true CN103594503A (zh) | 2014-02-19 |
Family
ID=50084575
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310589366.2A Pending CN103594503A (zh) | 2013-11-19 | 2013-11-19 | 具有浮结结构的igbt |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN103594503A (zh) |
WO (1) | WO2015074432A1 (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015074432A1 (zh) * | 2013-11-19 | 2015-05-28 | 西安永电电气有限责任公司 | 具有浮结结构的igbt |
CN105280723A (zh) * | 2014-07-14 | 2016-01-27 | 西安永电电气有限责任公司 | 4H-SiC浮结结势垒肖特基二极管及其制备方法 |
CN109585541A (zh) * | 2018-12-27 | 2019-04-05 | 西安中车永电电气有限公司 | 一种埋沟式SiC IGBT常关器件及其制备方法 |
CN111627982A (zh) * | 2020-05-26 | 2020-09-04 | 青岛佳恩半导体有限公司 | 一种高性能超结结构igbt的结构及其方法 |
CN111916503A (zh) * | 2020-08-17 | 2020-11-10 | 青岛佳恩半导体有限公司 | 一种超薄场截止快速恢复二极管芯片及制备方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6610768B2 (ja) * | 2016-02-23 | 2019-11-27 | 富士電機株式会社 | 半導体装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6465304B1 (en) * | 2001-10-04 | 2002-10-15 | General Semiconductor, Inc. | Method for fabricating a power semiconductor device having a floating island voltage sustaining layer |
JP2008177297A (ja) * | 2007-01-17 | 2008-07-31 | Toyota Central R&D Labs Inc | 半導体装置 |
KR20090024596A (ko) * | 2007-09-04 | 2009-03-09 | 고려대학교 산학협력단 | 고전압용 절연 게이트 양극성 트랜지스터 및 그 제조방법 |
CN101694850A (zh) * | 2009-10-16 | 2010-04-14 | 电子科技大学 | 一种具有p型浮空层的载流子存储槽栅igbt |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19839970C2 (de) * | 1998-09-02 | 2000-11-02 | Siemens Ag | Randstruktur und Driftbereich für ein Halbleiterbauelement sowie Verfahren zu ihrer Herstellung |
US8716746B2 (en) * | 2010-08-17 | 2014-05-06 | Denso Corporation | Semiconductor device |
CN103022089A (zh) * | 2012-06-19 | 2013-04-03 | 电子科技大学 | 一种无snapback效应的逆导型绝缘栅双极晶体管 |
CN103594503A (zh) * | 2013-11-19 | 2014-02-19 | 西安永电电气有限责任公司 | 具有浮结结构的igbt |
-
2013
- 2013-11-19 CN CN201310589366.2A patent/CN103594503A/zh active Pending
-
2014
- 2014-07-23 WO PCT/CN2014/082808 patent/WO2015074432A1/zh active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6465304B1 (en) * | 2001-10-04 | 2002-10-15 | General Semiconductor, Inc. | Method for fabricating a power semiconductor device having a floating island voltage sustaining layer |
JP2008177297A (ja) * | 2007-01-17 | 2008-07-31 | Toyota Central R&D Labs Inc | 半導体装置 |
KR20090024596A (ko) * | 2007-09-04 | 2009-03-09 | 고려대학교 산학협력단 | 고전압용 절연 게이트 양극성 트랜지스터 및 그 제조방법 |
CN101694850A (zh) * | 2009-10-16 | 2010-04-14 | 电子科技大学 | 一种具有p型浮空层的载流子存储槽栅igbt |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015074432A1 (zh) * | 2013-11-19 | 2015-05-28 | 西安永电电气有限责任公司 | 具有浮结结构的igbt |
CN105280723A (zh) * | 2014-07-14 | 2016-01-27 | 西安永电电气有限责任公司 | 4H-SiC浮结结势垒肖特基二极管及其制备方法 |
CN109585541A (zh) * | 2018-12-27 | 2019-04-05 | 西安中车永电电气有限公司 | 一种埋沟式SiC IGBT常关器件及其制备方法 |
CN109585541B (zh) * | 2018-12-27 | 2024-03-26 | 西安中车永电电气有限公司 | 一种埋沟式SiC IGBT常关器件及其制备方法 |
CN111627982A (zh) * | 2020-05-26 | 2020-09-04 | 青岛佳恩半导体有限公司 | 一种高性能超结结构igbt的结构及其方法 |
CN111916503A (zh) * | 2020-08-17 | 2020-11-10 | 青岛佳恩半导体有限公司 | 一种超薄场截止快速恢复二极管芯片及制备方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2015074432A1 (zh) | 2015-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7838926B2 (en) | Semiconductor device | |
US9954078B2 (en) | Method for manufacturing a semiconductor device having a super junction MOSFET | |
US8766325B2 (en) | Semiconductor device | |
US8779504B2 (en) | Semiconductor device | |
CN109103186B (zh) | 一种集成异质结续流二极管碳化硅槽栅mosfet | |
CN101950759A (zh) | 一种Super Junction VDMOS器件 | |
CN103594503A (zh) | 具有浮结结构的igbt | |
CN102420251A (zh) | 一种具有非均匀浮岛结构的vdmos器件 | |
CN103268890A (zh) | 一种具有结型场板的功率ldmos器件 | |
US11888022B2 (en) | SOI lateral homogenization field high voltage power semiconductor device, manufacturing method and application thereof | |
US20210126121A1 (en) | Integration of a schottky diode with a mosfet | |
CN104103522A (zh) | 一种高耐压超结终端结构的制备方法 | |
CN103594504A (zh) | 具有半超结结构的igbt | |
US9153678B2 (en) | Power semiconductor device and method of manufacturing the same | |
CN102969356A (zh) | 一种超结功率器件终端结构 | |
CN107768443B (zh) | 超结器件及其制造方法 | |
CN102354706A (zh) | 一种具有p型埋岛结构的沟槽型绝缘栅双极型晶体管 | |
CN104795438B (zh) | 一种能抑制负阻效应的sa‑ligbt | |
CN104882475B (zh) | 双沟道超结igbt | |
US9252212B2 (en) | Power semiconductor device | |
CN104916674A (zh) | 一种电流增强型横向绝缘栅双极型晶体管 | |
CN204102902U (zh) | 线性间距分布固定电荷岛soi耐压结构及功率器件 | |
CN108598152B (zh) | 一种超结器件终端结构 | |
WO2015145913A1 (ja) | 半導体装置 | |
CN105702720B (zh) | 一种绝缘栅双极型晶体管的关断性能提升方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140219 |