CN111916503A - 一种超薄场截止快速恢复二极管芯片及制备方法 - Google Patents
一种超薄场截止快速恢复二极管芯片及制备方法 Download PDFInfo
- Publication number
- CN111916503A CN111916503A CN202010823116.0A CN202010823116A CN111916503A CN 111916503 A CN111916503 A CN 111916503A CN 202010823116 A CN202010823116 A CN 202010823116A CN 111916503 A CN111916503 A CN 111916503A
- Authority
- CN
- China
- Prior art keywords
- base
- type buffer
- type
- electrode
- base electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000011084 recovery Methods 0.000 title claims abstract description 34
- 238000002360 preparation method Methods 0.000 title claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 17
- 238000005468 ion implantation Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 7
- 238000004544 sputter deposition Methods 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 3
- 238000007781 pre-processing Methods 0.000 claims description 3
- 239000012298 atmosphere Substances 0.000 claims description 2
- 230000000903 blocking effect Effects 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种超薄场截止快速恢复二极管芯片及制备方法，包括集电极，所述集电极的上方设置有p型缓冲区，所述p型缓冲区的上方设置有n+型缓冲区，所述n+型缓冲区的上方设置有n基极，所述n基极的内部设置有p型块，所述n基极的内部上方一侧设置有p+基极，所述p+基极的内部设置有n发射极，所述n基极的顶部由内至外依次设置有门极和发射极，本发明通过在n基极内设置p型块，p型块起到阻挡空穴的作用，增强了电导调制效应，降低导通电阻及正向压降，降低功耗，同时设置n+型缓冲区降低了快恢复二极管芯片的电子漂移区域，实现了更快的反向恢复实际并降低Qrr。
Description
技术领域
本发明涉及半导体功率器件技术领域，具体涉及一种超薄场截止快速恢复二极管芯片及制备方法。
背景技术
快恢复二极管是一种具有开关特性好、反向恢复时间短特点的半导体二极管，主要应用于开关电源、PWM脉宽调制器、变频器等电子电路中，作为高频整流二极管、续流二极管或阻尼二极管使用。快恢复二极管的内部结构与普通PN结二极管不同，它属于PIN结型二极管，即在P型硅材料与N型硅材料中间增加了基区I，构成PIN硅片。因基区很薄，反向恢复电荷很小，所以快恢复二极管的反向恢复时间较短，正向压降较低，反向击穿电压(耐压值)较高，目前快恢复二极管结构的优化也主要围绕着降低功耗和减小电子漂移区域两个方面，实现了更快的反向恢复实际并降低Qrr，针对这些问题，目前已经提出了如掺杂，减小反向恢复电荷等方法。但掺杂会破坏电荷平衡，辐照对器件使用寿命有较大的影响。
本发明实施例提供了一种超薄场截止快速恢复二极管芯片及制备方法，通过设置n+型缓冲区和在n基极内增加p型块，降低导通电阻及正向压降，降低功耗，同时能有效的降低快恢复二极管芯片的电子漂移区域，实现了更快的反向恢复实际并降低Qrr。
鉴于上述问题，本发明提出的技术方案是：
一种超薄场截止快速恢复二极管芯片，包括：
集电极，所述集电极的上方设置有p型缓冲区，所述p型缓冲区的上方设置有n+型缓冲区，所述n+型缓冲区的上方设置有n基极，所述n基极的内部设置有p型块，所述n基极的内部上方一侧设置有p+基极，所述p+基极的内部设置有n发射极，所述n基极的顶部由内至外依次设置有门极和发射极。
为了更好的实现本发明技术方案，还采用了如下技术措施。
进一步的，所述p型块的数量为多个且均匀分布于所述n基极的内部。
一种超薄场截止快速恢复二极管芯片，包括以下步骤：
S1，预处理，选择衬底材料，对衬底材料的表面进行化学清洗；
S2，外延处理，在衬底表面生长p型缓冲区；在p型缓冲区的表面生长n+型缓冲区；在n+型缓冲区的表面生长n基极；
S3，p型块形成，通过离子注入法在n基极的内部设置p型块；
S4，设置p+基极，通过离子注入法在n基极的顶部一侧设置p+基极；
S5，设置n发射极，通过离子注入法在p+基极的顶部一侧设置n发射极；
S6，退火，在900℃-1500℃温度下，气氛保护中退火30-60分钟；
S7，设置门极，通过化学气相淀积法在n基极的顶部生成门极；
S8，生成发射极，在n基极的顶部采用溅射金属，在顶部形成发射极；
S9，生成集电极，通过机械减薄处理去掉衬底，在p型缓冲区的表面采用溅射金属，在表面形成集电极。
进一步的，衬底材料为硅片。
相对于现有技术而言，本发明的有益效果是：通过在n基极内设置p型块，p型块起到阻挡空穴的作用，增强了电导调制效应，降低导通电阻及正向压降，降低功耗，同时设置n+型缓冲区降低了快恢复二极管芯片的电子漂移区域，实现了更快的反向恢复实际并降低Qrr。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。
附图说明
图1为本发明实施例公开的超薄场截止快速恢复二极管芯片结构示意图；
图2为本发明实施例公开的一种超薄场截止快速恢复二极管芯片制备方法流程示意图。
附图标记：
1-集电极，2-p型缓冲区，3-n+型缓冲区，4-n基极，5-p型块，6-p+基极，7-n发射极，8-门极，9-发射极。
具体实施例
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。
参照附图1所示，一种超薄场截止快速恢复二极管芯片，其包括集电极1，所述集电极1的上方设置有p型缓冲区2，所述p型缓冲区2的上方设置有n+型缓冲区3，所述n+型缓冲区3的上方设置有n基极4，所述n基极4的内部设置有p型块5，所述p型块5的数量为多个且均匀分布于所述n基极4的内部，所述n基极4的内部上方一侧设置有p+基极6，所述p+基极6的内部设置有n发射极7，所述n基极4的顶部由内至外依次设置有门极8和发射极9。
参照附图1-2所示，一种超薄场截止快速恢复二极管芯片，包括以下步骤：
S1，预处理，选择硅片作为衬底材料，对衬底材料的表面进行化学清洗；
S2，外延处理，在衬底表面生长p型缓冲区2；在p型缓冲区2的表面生长n+型缓冲区3；在n+型缓冲区3的表面生长n基极4；
S3，p型块5形成，通过离子注入法在n基极4的内部设置p型块5，用于阻挡阻挡空穴，增强了电导调制效应；
S4，设置p+基极6，通过离子注入法在n基极4的顶部一侧设置p+基极6；
S5，设置n发射极7，通过离子注入法在p+基极6的顶部一侧设置n发射极7；
S6，退火，在900℃温度下，氮气气氛保护中退火60分钟；
S7，设置门极8，通过化学气相淀积法在n基极4的顶部生成门极8；
S8，生成发射极9，在n基极4的顶部采用溅射金属，在顶部形成发射极9；
S9，生成集电极1，通过机械减薄处理去掉衬底，在p型缓冲区2的表面采用溅射金属，在表面形成集电极1。
具体的，选择衬底材料，对衬底材料的表面进行化学清洗，在衬底表面生长p型缓冲区2，在p型缓冲区2的表面生长n+型缓冲区3，在n+型缓冲区3的表面生长n基极4，通过离子注入法在n基极4的内部设置p型块5，通过离子注入法在n基极4的顶部一侧设置p+基极6，通过离子注入法在p+基极6的顶部一侧设置n发射极7，在900℃温度下，氮气气氛保护中退火60分钟，通过化学气相淀积法在n基极4的顶部生成门极8，在n基极4的顶部采用溅射金属，在顶部形成发射极9，通过机械减薄处理去掉衬底，在p型缓冲区2的表面采用溅射金属，在表面形成集电极1，通过在n基极4内设置p型块5，p型块5起到阻挡空穴的作用，增强了电导调制效应，降低导通电阻及正向压降，降低功耗，同时设置n+型缓冲区3降低了快恢复二极管芯片的电子漂移区域，实现了更快的反向恢复实际并降低Qrr。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (4)
1.一种超薄场截止快速恢复二极管芯片，其特征在于，包括：集电极，所述集电极的上方设置有p型缓冲区，所述p型缓冲区的上方设置有n+型缓冲区，所述n+型缓冲区的上方设置有n基极，所述n基极的内部设置有p型块，所述n基极的内部上方一侧设置有p+基极，所述p+基极的内部设置有n发射极，所述n基极的顶部由内至外依次设置有门极和发射极。
2.根据权利要求1所述的一种超薄场截止快速恢复二极管芯片，其特征在于：所述p型块的数量为多个且均匀分布于所述n基极的内部。
3.一种超薄场截止快速恢复二极管芯片制备方法，应用于如权利要求1-2任一项所述的一种超薄场截止快速恢复二极管芯片，其特征在于，包括以下步骤：
S1，预处理，选择衬底材料，对衬底材料的表面进行化学清洗；
S2，外延处理，在衬底表面生长p型缓冲区；在p型缓冲区的表面生长n+型缓冲区；在n+型缓冲区的表面生长n基极；
S3，p型块形成，通过离子注入法在n基极的内部设置p型块；
S4，设置p+基极，通过离子注入法在n基极的顶部一侧设置p+基极；
S5，设置n发射极，通过离子注入法在p+基极的顶部一侧设置n发射极；
S6，退火，在900℃-1500℃温度下，气氛保护中退火30-60分钟；
S7，设置门极，通过化学气相淀积法在n基极的顶部生成门极；
S8，生成发射极，在n基极的顶部采用溅射金属，在顶部形成发射极；
S9，生成集电极，通过机械减薄处理去掉衬底，在p型缓冲区的表面采用溅射金属，在表面形成集电极。
4.根据权利要求3所述的一种超薄场截止快速恢复二极管芯片，其特征在于：衬底材料为硅片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010823116.0A CN111916503A (zh) | 2020-08-17 | 2020-08-17 | 一种超薄场截止快速恢复二极管芯片及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010823116.0A CN111916503A (zh) | 2020-08-17 | 2020-08-17 | 一种超薄场截止快速恢复二极管芯片及制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111916503A true CN111916503A (zh) | 2020-11-10 |
Family
ID=73278997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010823116.0A Pending CN111916503A (zh) | 2020-08-17 | 2020-08-17 | 一种超薄场截止快速恢复二极管芯片及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111916503A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115148787A (zh) * | 2022-06-30 | 2022-10-04 | 扬州国宇电子有限公司 | 一种抗单粒子烧毁效应的快恢复二极管芯片及其制备方法 |
-
2020
- 2020-08-17 CN CN202010823116.0A patent/CN111916503A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115148787A (zh) * | 2022-06-30 | 2022-10-04 | 扬州国宇电子有限公司 | 一种抗单粒子烧毁效应的快恢复二极管芯片及其制备方法 |
| CN115148787B (zh) * | 2022-06-30 | 2023-09-22 | 扬州国宇电子有限公司 | 一种抗单粒子烧毁效应的快恢复二极管芯片及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111312802B (zh) | 低开启电压和低导通电阻的碳化硅二极管及制备方法 | |
| CN101540283A (zh) | 场限环结构的4H-SiC PiN/肖特基二极管制作方法 | |
| CN108122971B (zh) | 一种rc-igbt器件及其制备方法 | |
| CN108242465B (zh) | 一种门极换流晶闸管及其制备方法 | |
| CN107507861B (zh) | 肖特基接触注入增强型SiC PNM-IGBT器件及其制备方法 | |
| US9443926B2 (en) | Field-stop reverse conducting insulated gate bipolar transistor and manufacturing method therefor | |
| CN110190129B (zh) | 一种场效应管及其制备方法 | |
| JP2018170392A (ja) | 半導体装置および半導体装置の製造方法 | |
| CN110896098B (zh) | 一种基于碳化硅基的反向开关晶体管及其制备方法 | |
| CN111261724A (zh) | 一种SiC JBS器件的布局方法 | |
| CN111916503A (zh) | 一种超薄场截止快速恢复二极管芯片及制备方法 | |
| CN115295613B (zh) | 一种快恢复二极管结构及其制造方法 | |
| CN112713190A (zh) | 一种垂直结构氮化镓hemt器件的制备方法 | |
| CN212323006U (zh) | 一种超薄场截止快速恢复二极管芯片结构 | |
| CN108155230B (zh) | 一种横向rc-igbt器件及其制备方法 | |
| US9236433B2 (en) | Semiconductor devices in SiC using vias through N-type substrate for backside contact to P-type layer | |
| CN111627982B (zh) | 一种高性能超结结构igbt的结构及其方法 | |
| CN111081756B (zh) | 一种优化米勒电容和导通压降的功率器件及制备方法 | |
| CN111129137B (zh) | 具有NiO/SiC pn异质结的SiC绝缘栅双极晶体管 | |
| CN113206013A (zh) | 具有背面缓冲层结构的igbt器件及其制备方法 | |
| CN104106139A (zh) | 半导体装置 | |
| CN109346515B (zh) | 一种碳化硅绝缘栅双极型晶体管 | |
| CN113299552A (zh) | 一种碳化硅n沟道双极型功率器件的制备方法 | |
| CN107507862B (zh) | 注入增强型SiC PNM-IGBT器件及其制备方法 | |
| CN111029410A (zh) | 一种结势垒肖特基结构的二极管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |