CN104106139A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN104106139A
CN104106139A CN201380008425.0A CN201380008425A CN104106139A CN 104106139 A CN104106139 A CN 104106139A CN 201380008425 A CN201380008425 A CN 201380008425A CN 104106139 A CN104106139 A CN 104106139A
Authority
CN
China
Prior art keywords
layer
conductivity type
collector layer
collector
drift layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201380008425.0A
Other languages
English (en)
Inventor
小林勇介
武井学
中川明夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN104106139A publication Critical patent/CN104106139A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明的非穿通(NPT)型IGBT(10)构成为：在n-半导体基板的背面设置有由p+集电极层(8)和集电极电极(9)形成的背面结构，在关断时从p基极区域(2)与n-漂移层(1)之间的pn结伸出的耗尽层不与p+集电极层(8)相接触。在该NPT型IGBT(10)中，关断过程中的从p+集电极层(8)和n-漂移层(1)之间的pn结(第1pn结)(11)起朝n-漂移层(1)侧深度例如在0.3μm以下的区域的空穴电流的载流子浓度、与p+集电极层(8)和n-漂移层(1)之间的pn结(11)起朝n-漂移层(1)侧深度例如为15μm的区域的累积载流子浓度之间的浓度差为30％～70％左右。由此，能够以低成本实现高速且低损耗的开关动作。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
作为开关电源，对直流(DC)电压进行降压的DC-DC转换器是公知的。通过提高DC-DC转换器的动作频率，能够使构成DC-DC转换器的变压器小型化，从而能够力图实现DC-DC转换器本身的小型化。为了提高DC-DC转换器的动作频率，需要提高构成DC-DC转换器的IGBT(绝缘栅型双极晶体管)的开关特性。为了在IGBT中实现高速且低损耗的开关动作，需要减小IGBT关断时的尾电流(tailcurrent)。
作为抑制IGBT的尾电流的技术，提出了以下方案：利用场截止(FS：Field Stop)型IGBT来代替现有的穿通(PT：Punch Through)型IGBT，通过减少因IGBT关断时残留的空穴而产生的尾电流(以下，称为空穴尾电流)，来减小尾电流(例如，参照下述非专利文献1)。关于PT型IGBT和FS型IGBT，对剖面结构和关断时集电极电流波形进行说明。
图18是表示现有的穿通型IGBT的结构的剖视图。图19是表示现有的场截止型IGBT的结构的剖视图。图20是表示现有的穿通型IGBT关断时的集电极电流波形的特性图。图21是表示现有的场截止型IGBT关断时的集电极电流波形的特性图。图20、图21中，全电流是指集电极电流，是由集电极电流的空穴产生的电流分量(空穴电流)、和由集电极电流的电子产生的电流分量(电子电流)的总和。
如图18所示，PT型IGBT具有以下背面结构，即：在p+半导体基板101与n-活性层(漂移层)102之间设置有n+缓冲层103，n-活性层102中的耗尽层到达n+缓冲层103。在与n-活性层102的与p+半导体基板101侧相反一侧的表面(正面)，作为正面结构，设置有p基极区域104、n+发射极区域105、p+接触区域106、由栅极绝缘膜107以及栅极电极108构成的MOS栅(由金属-氧化膜-半导体形成的绝缘栅)结构、以及发射极电极109。集电极电极110与作为p+集电极层的p+半导体基板101相接。
如图19所示，FS型IGBT中，作为背面结构，在n-半导体基板111与p+集电极层112之间设置有n缓冲层113。作为漂移层的n-半导体基板111的厚度比PT型IGBT的漂移层的厚度要薄。FS型IGBT的正面结构与PT型IGBT的正面结构相同。如图20、图21所示，以下技术是公知的，即：在FS型IGBT中，通过将n缓冲层113设置为场截止层，并使n-半导体基板111变薄，从而使得FS型IGBT关断时的空穴尾电流比PT型IGBT关断时的空穴尾电流要小。
此外，作为通过对背面结构的寿命分布(lifetime profile)进行优化来实现高速开关动作的IGBT，提出以下装置，该装置包括：由第1导电型半导体层形成的第1区域；由选择性地形成于该第1区域的一个主面的第2导电型半导体层形成的第2区域；由选择性地形成于该第2区域的一个主面的第1导电型半导体层形成的第3区域；由形成于所述第1区域的另一个主面的第2导电型半导体层形成的第4区域；包含所述第2区域上的至少一部分、且经由绝缘膜形成在所述第1区域上的控制电极；包含所述第3区域上的至少一部分、且形成在所述第2区域上的第1电极；形成在所述第4区域上的第2电极；以及以局部存在于所述第1区域内的方式进行配置的多个复合中心晶格缺陷(例如，参照下述专利文献1。)。
此外，作为通过对背面结构的寿命分布进行优化来实现高速开关动作的另一种IGBT，提出以下装置，该装置具有：第1导电型的第1半导体层；形成于主面侧的表层部的第2导电型的第2半导体层；选择性地形成于第2半导体层的表层部的第1导电型的第3半导体层；形成于背面侧的表层部的第2导电型的第4半导体层；以及形成于第1半导体层与第4半导体层之间的第1导电型且杂质浓度高于第1半导体层的第5半导体层，具有一个密度分布峰值的复合中心晶格缺陷配置在第1半导体层内，以使得峰值位置处于关断完成时的非耗尽区域的宽度的内侧(例如，参照下述专利文献2)。
此外，作为通过对背面结构的寿命分布进行优化来实现高速开关动作的另一种IGBT，提出了以下装置，该装置中，在关断状态时漂移层内的累积载流子分布从集电极侧到发射极侧均匀地减少，发射极端变为最小，且所述漂移层内的累积载流子分布的变化在所述漂移层的集电极层侧小于所述漂移层的沟道扩散层侧(例如，参照下述专利文献3。)。
此外，作为通过对集电极层的杂质浓度分布进行优化来实现高速开关动作的IGBT，提出了以下装置，该装置是具备第1导电型区域、第2导电型区域、以及电极的开关用半导体装置，第2导电型区域具有第1部位～第3部位，第2部位具有比第1部位和第3部位都要低的杂质浓度，第1部位和第2部位位于第1导电型区域与第3部位之间，第3部位位于第1部位及第2部位与电极之间，在导通状态下，从第2导电型区域向第1导电型区域注入第2导电型载流子，在关断状态下，第1导电型载流子从第1导电型区域向第2导电型区域流出(例如，参照下述专利文献4)。
现有技术文献
专利文献
专利文献1：日本专利特开平10-50724号公报
专利文献2：日本专利特开2011-86883号公报
专利文献3：日本专利第4904612号公报
专利文献4：日本专利特开2003-318400号公报
非专利文献
非专利文献1：T.Matsudai and A.Nakagawa,“Ultra High Switching Speed 600V ThinWafer PT-IGBT Based on New Turn-off Mechanism”,IEEE Proceedings of the 14th InternationalSymposium on Power Semiconductor Devices and IC’s 2002(ISPSD 2002),(美国),2002年,第285-288页
发明内容
发明所要解决的问题
然而，图19所示的FS型IGBT以n-半导体基板的厚度较薄为前提，IGBT的开关特性取决于n-半导体基板的厚度。此外，在上述专利文献1～3中，存在以下问题：背面结构的寿命特性会发生偏差，或者用于控制寿命的工序流程变长从而导致成本上升。此外，在上述专利文献4中，存在以下问题：通过使利用激光退火形成的集电极层图案化来对集电极层的杂质浓度分布进行优化，由此造成工序数量增加，从而使成本上升。
本发明的目的在于，为了解决上述现有技术中的问题点，而提供一种进行高速开关动作的半导体装置。此外，本发明的目的还在于，为了解决上述现有技术中的问题点，而提供一种具有低损耗的半导体装置。此外，本发明的目的还在于，为了解决上述现有技术中的问题点，而提供一种成本得以降低的半导体装置。
解决技术问题所采用的技术方案
为解决上述问题，达到本发明的目的，本发明所涉及的半导体装置的特征在于，具备作为第1导电型漂移层的第1导电型半导体基板；设置于所述第1导电型半导体基板背面的表面层的第2导电型集电极层；以及与所述第2导电型集电极层相接的集电极电极，从所述第1导电型漂移层与所述第2导电型集电极层之间的第1pn结起朝所述第1导电型漂移层侧深度在0.3μm以下的区域的载流子浓度是从所述第1pn结起朝所述第1导电型漂移层侧深度大于0.3μm的区域的累积载流子浓度的30％～70％。
此外，本发明所涉及的半导体装置的特征在于，在上述发明中，所述第2导电型集电极层的峰值杂质浓度在1.0×1018cm-3以下的范围内。
此外，本发明所涉及的半导体装置的特征在于，在上述发明中，所述第2导电型集电极层的厚度在0.5μm以下。
此外，本发明所涉及的半导体装置的特征在于，在上述发明中，进行栅极电阻为0.5Ω/cm2～10Ω/cm2、且关断时间为0.27μs～0.38μs的开关动作。
此外，本发明所涉及的半导体装置的特征在于，在上述发明中，还包括第2导电型基极区域，该第2导电型基极区域选择性地设置于所述第1导电型半导体基板正面的表面层，并在导通状态下形成有沟道，在关断时从所述第2导电型基极区域与所述第1导电型漂移层之间的第2pn结伸出的耗尽层不与所述第2导电型集电极层相接触。
此外，本发明所涉及的半导体装置的特征在于，在上述发明中，在所述第1导电型漂移层与所述第2导电型集电极层之间还包括第1导电型缓冲层，该第1导电型缓冲层的杂质浓度低于所述第1导电型漂移层，在关断时从所述第2pn结伸出的耗尽层不与第1导电型缓冲层相接触。
此外，本发明所涉及的半导体装置的特征在于，在上述发明中，还包括：第2导电型基极区域，该第2导电型基极区域选择性地设置于所述第1导电型半导体基板正面的表面层，并在导通状态下形成有沟道；以及第1导电型缓冲层，该第1导电型缓冲层形成在所述第1导电型漂移层与所述第2导电型集电极层之间，其杂质浓度低于所述第1导电型漂移层，在关断时从所述第2导电型基极区域与所述第1导电型漂移层之间的第2pn结伸出的耗尽层与第1导电型缓冲层相接触。
根据上述发明，通过将下降时间开始后第2导电型集电极层附近的空穴载流子浓度差(第2导电型集电极层附近的空穴电流的载流子浓度、与从第1导电型半导体基板背面起比第2导电型集电极层附近更靠第1导电型漂移层内的较深区域的累积载流子浓度之间的浓度差)大幅度地减少为30％～70％左右，从而能够使较大的扩散电流从第1导电型漂移层流向集电极电极，进而能够容易地排除残留空穴。由此，能够使空穴尾电流迅速地变为零，能够缩短关断时间。因此，能够在NPT型IGBT中实现高速且低损耗的开关动作，而与第1导电型半导体基板的最终厚度无关。
此外，根据上述发明，能够实现高速且低损耗的开关动作，而与有无背面结构的寿命控制无关。由此，无需进行用于抑制寿命偏差的工序。此外，根据上述发明，通过将第2导电型集电极层的峰值杂质浓度设为1.0×1018cm-3以下的范围内，且将第2导电型集电极层的厚度设为0.5μm以下，能够将关断过程中的第2导电型集电极层附近的空穴载流子浓度差设为30％～70％左右。由于第2导电型集电极层能够通过离子注入和炉退火来形成，因此，无需如现有技术那样通过激光退火来进行图案化。
发明效果
根据本发明所涉及的半导体装置，获得能够提供一种实现了高速开关动作的半导体装置的效果。此外，根据本发明所涉及的半导体装置，获得能够提供一种低损耗的半导体装置的效果。此外，根据本发明所涉及的半导体装置，获得能够降低成本的效果。
附图说明
图1是表示实施方式1所涉及的半导体装置的结构的剖视图。
图2是表示实施方式1所涉及的半导体装置的制造过程中的状态的剖视图。
图3是表示实施方式1所涉及的半导体装置的制造过程中的状态的剖视图。
图4是表示实施方式2所涉及的半导体装置的结构的剖视图。
图5是表示用于图6的仿真的斩波电路的结构的电路图。
图6是表示实施例1所涉及的NPT型IGBT关断过程中的集电极电流波形的仿真结果的特性图。
图7是表示实施例1所涉及的NPT型IGBT关断过程中的集电极注入效率的特性图。
图8是表示实施例1所涉及的NPT型IGBT关断过程中的空穴电流分量的电流波形的特性图。
图9是表示比较例所涉及的NPT型IGBT关断过程中的空穴电流分量的电流波形的特性图。
图10是表示实施例1所涉及的NPT型IGBT关断过程中的p+集电极层附近的载流子浓度与正向电压间关系的特性图。
图11是表示实施例1所涉及的NPT型IGBT导通状态和关断过程中的空穴载流子浓度分布的特性图。
图12是表示比较例的NPT型IGBT导通状态和关断过程中的空穴载流子浓度分布的特性图。
图13是表示实施例2～4所涉及的NPT型IGBT关断过程中的集电极电流波形的仿真结果的特性图。
图14是表示下降时间中的p+集电极层附近的空穴载流子浓度差与空穴尾电流之间关系的特性图。
图15是表示用于图16、图17的仿真的斩波电路的结构的电路图。
图16是表示下降时间中的空穴尾电流与栅极电阻之间关系的特性图。
图17是表示下降时间中的空穴尾电流与关断时间之间关系的特性图。
图18是表示现有的穿通型IGBT的结构的剖视图。
图19是表示现有的场截止型IGBT的结构的剖视图。
图20是表示现有的穿通型IGBT关断时的集电极电流波形的特性图。
图21是表示现有的场截止型IGBT关断时的集电极电流波形的特性图。
具体实施方式
下面参照附图，对本发明所涉及的半导体装置的优选实施方式进行详细说明。在本说明书以及附图中，标记有n或p的层、区域分别表示电子或空穴是多数载流子。另外，n或p上标注的+和-分别表示杂质浓度比未标注+和-的层、区域要高和低。此外，在以下的实施方式的说明及附图中，对相同结构标注同一标记，并省略重复说明。
(实施方式1)
图1是表示实施方式1所涉及的半导体装置的结构的剖视图。图1所示的实施方式1的半导体装置10是非穿通(NPT：Non Punch Through)型IGBT(以下，称为NPT型IGBT10)，在关断时从p基极区域2与n-漂移层1之间的pn结(第2pn结)延伸的耗尽层不与p+集电极层8接触。图1示出平面栅结构的NPT型IGBT10，但正面结构可进行各种变更，例如也可以是沟道栅结构的NPT型IGBT。
图1所示的NPT型IGBT10中，由n-漂移层1形成的n-半导体基板的正面的表面层上选择性地设置有p基极区域2。p基极区域2的内部选择性地设置有n+发射极区域3和p+接触区域4。n+发射极区域3和p+接触区域4彼此相接，露出至n-半导体基板的正面。p基极区域2的被n+发射极区域3和n-漂移层1夹住的部分的表面上隔着栅极绝缘膜5设置有栅极电极6。发射极电极7与n+发射极区域3和p+接触区域4相接。
并且，发射极电极7隔着层间绝缘膜与栅极电极6电绝缘。即，在n-半导体基板的正面设置有p基极区域2、n+发射极区域3、由栅极绝缘膜5和栅极电极6构成的MOS栅结构、以及发射极电极7，以作为正面结构。在n-半导体基板的背面设置有由p+集电极层8和集电极电极9构成的背面结构。p+集电极层8设置于n-半导体基板背面的表面层。集电极电极9与p+集电极层8相接。n-漂移层1与p+集电极层8之间也可以设置n缓冲层(未图示)。
这种NPT型IGBT10中，优选在IGBT10关断过程中，p+集电极层8附近的空穴电流的载流子浓度(以下称为空穴载流子浓度)、与从n-半导体基板的背面起比p+集电极层8附近更靠n-漂移层1内的较深区域的累积载流子浓度之间的浓度差(以下，称为p+集电极层8附近的空穴载流子浓度差)为30％～70％左右。其理由是因为在IGBT10关断过程中，能够容易地从n-半导体基板的背面向外部排出残留空穴，从而能够减小因残留空穴引起的尾电流(空穴尾电流)。
p+集电极层8附近是指从p+集电极层8与n-漂移层1之间的pn结(第1pn结)11起朝n-漂移层1侧深度例如在0.3μm以下的区域。从n-半导体基板的背面起比p+集电极层8附近更靠n-漂移层1内的较深区域是指从p+集电极层8与n-漂移层1之间的pn结11起朝n-漂移层1侧深度例如为15μm的区域。
为了将p+集电极层8附近的空穴载流子浓度设定为上述条件，可以使p+集电极层8的杂质浓度降低，并使p+集电极层8的厚度变薄，以达到在背面结构难以累积载流子，电流能力不会下降的程度。具体而言，可以将p+集电极层8的峰值杂质浓度设为在例如1.0×1018cm-3以下的范围内。优选为，将p+集电极层8的峰值杂质浓度设为在例如5.0×1017cm-3以下的范围内。p+集电极层8的厚度可以设为例如0.1μm以上0.5μm以下。
接着，以制作(制造)例如额定耐压为1200V的NPT型IGBT10的情况为例，对实施方式1所涉及的半导体装置的制造方法进行说明。图2、图3是表示实施方式1所涉及的半导体装置的制造过程中的状态的剖视图。首先，如图2所示，在作为n-漂移层1的n-半导体基板的正面，通过一般的方法，形成由p基极区域2、n+发射极区域3、由栅极绝缘膜5和栅极电极6构成的MOS栅结构、以及发射极电极7构成的正面结构。
接着，如图3所示，对n-半导体基板的背面进行磨削(背面研磨)，从而将n-半导体基板的厚度形成为例如190μm。此时，在n-半导体基板磨削后的背面，形成深度为20μm左右的缺陷层。接着，例如通过等离子刻蚀，将n-半导体基板的背面除去例如15μm左右，从而将n-半导体基板的最终厚度t1打薄至例如175μm。n-半导体基板的最终厚度t1是指产品化时n-半导体基板的厚度。由此，在n-半导体基板背面的表面层上残留有例如5μm左右的成为寿命杀手的缺陷层。
由于n-半导体基板的背面残留有缺陷层，因此，能够减低n-半导体基板背面的表面层的载流子浓度，从而能够降低n-半导体基板背面的寿命。此外，通过在背面研磨后进行等离子蚀刻，使得n-半导体基板背面的表面粗糙度Ra变为例如0.5μm左右，从而能进一步降低寿命。通过降低n-半导体基板背面的寿命，NPT型IGBT10能够高速地进行开关动作。
接着，在n-半导体基板的经过蚀刻后的背面，例如，以加速能量45keV离子注入剂量为7.0×1012cm-3的硼(B)。接着，在450℃的温度下进行5小时的炉退火，由此在n-半导体基板背面的表面层形成p+集电极层8。p+集电极层8的峰值杂质浓度和深度分别为例如5.0×1017cm-3和0.5μm。然后，形成与p+集电极层8相接的集电极电极9作为背面电极，由此完成图1所示的NPT型IGBT10。
如上述所说明的那样，根据实施方式1，通过在下降时间开始后将p+集电极层附近的空穴载流子浓度差大幅减少为30％～70％左右，能够使较大的扩散电流从n-漂移层流向集电极电极，从而能够容易地排出残留的空穴。由此，能够快速地使空穴尾电流变为零，从而能够缩短关断时间。因此，能够在NPT型IGBT中实现高速且低损耗的开关动作，而与n-半导体基板的最终厚度无关。具体而言，例如，NPT型IGBT中，能够进行栅极电阻RgA为0.5Ω/cm2～10Ω/cm2、且关断时间为0.27μs～0.38μs的高速开关动作。关断时间是指从栅极电压的下降沿的90％开始到漏极电流下降至10％为止的时间。
此外，根据实施方式1，无论有无背面结构的寿命控制，都能实现高速且低损耗的开关动作。此外，在进行背面结构的寿命控制的情况下，由于通过在n-半导体基板背面的表面层残留所产生的缺陷层来进行背面结构的寿命控制，因此无需像现有技术那样进行优化寿命分布(lifetime profile)的工序。因此，无需进行用于抑制寿命偏差的工序，从而能够防止工序流程变长而导致成本上升。
此外，根据实施方式1，通过将p+集电极层的峰值杂质浓度设为1.0×1018cm-3以下的范围内，且将p+集电极层厚度设为0.5μm以下，能够使关断过程中p+集电极层附近的空穴载流子浓度差为30％～70％左右。由于能够通过离子注入和炉退火来形成p+集电极层，因此，无需像现有技术那样通过激光退火来进行图案化。由此，能够防止工序数量增加而导致成本上升。
(实施方式2)
图4是表示实施方式2所涉及的半导体装置的结构的剖视图。实施方式2所涉及的半导体装置20与实施方式1所涉及的半导体装置的不同点在于，采用穿通(PT)型背面结构来代替NPT型背面结构。即，实施方式2所涉及的半导体装置20是PT型IGBT(以下称为PT型IGBT20)，在关断时从p基极区域2与n-漂移层1之间的pn结延伸的耗尽层与n缓冲层21相接触。
PT型IGBT20中，在p+集电极层8与n-漂移层1之间设置有n缓冲层21。此外，在PT型IGBT20中，p+集电极层8附近是指从p+集电极层8与n缓冲层21之间的pn结22起朝n-漂移层1侧深度例如在0.3μm以下的区域。从n-半导体基板的背面起比p+集电极层8附近更靠n-漂移层1内的较深区域是指从p+集电极层8与n缓冲层21之间的pn结22起朝n-漂移层1侧深度例如为15μm的区域。
以制作(制造)例如额定耐压为1200V的PT型IGBT20的情况为例，对实施方式2所涉及的半导体装置的制造方法进行说明。首先，与实施方式1相同，在作为n-漂移层1的n-半导体基板的正面形成正面结构。接着，对n-半导体基板的背面进行磨削，从而将n-半导体基板的厚度形成为例如140μm。此时，与实施方式1相同，在n-半导体基板磨削后的背面，形成深度为20μm左右的缺陷层。
接着，例如通过等离子刻蚀，将n-半导体基板的背面除去例如15μm左右，从而将n-半导体基板的最终厚度t2打薄至例如125μm。由此，与实施方式1相同，在n-半导体基板背面的表面层上残留有例如5μm左右的成为寿命杀手的缺陷层。在n-半导体基板背面残留有缺陷层的理由与实施方式1相同。接着，在n-半导体基板的经过蚀刻后的背面，例如，以加速能量360keV离子注入剂量为2.0×1012cm-3的磷(P)，接着，以加速能量720keV离子注入剂量为1.0×1012cm-3的磷。
并且，在n-半导体基板的经过蚀刻后的背面，以加速能量45keV离子注入剂量为7.0×1012cm-3的硼。接着，通过在450℃的温度下进行5小时的炉退火，在n-半导体基板背面的表面层形成p+集电极层8，并在比p+集电极层8要深的区域中以与p+集电极层8相接的方式形成有n缓冲层21。p+集电极层8的峰值杂质浓度和深度与实施方式1相同，分别为例如5.0×1017cm-3和0.5μm。然后，形成与p+集电极层8相接的集电极电极9作为背面电极，由此完成图4所示的PT型IGBT20。
如上述所说明的那样，根据实施方式2，在PT型IGBT中也能够将p+集电极层附近的空穴载流子浓度设定为与实施方式1相同的条件。由此，能获得与实施方式1相同的效果。此外，根据实施方式2，能够将n-半导体基板的最终厚度形成得比实施方式1更薄。
(关于关断过程中的空穴尾电流)
接着，对于实施方式1所涉及的额定耐压为1200V的NPT型IGBT10(以下设为实施例1)，通过器件仿真来验证关断过程中空穴尾电流急剧减小的机制。首先，对p+集电极层8的杂质浓度与空穴尾电流之间的关系进行说明。作为比较，对于p+集电极层的杂质浓度高于实施例1的NPT型IGBT(以下，作为比较例)，也进行与实施例1相同的仿真。除了p+集电极层的杂质浓度以外，比较例的结构与实施例1相同。
图5示出用于仿真的不具有寄生电感的斩波电路的等效电路。图5是表示用于图6的仿真的斩波电路的结构的电路图。图5中，IGBT30相当于实施例1或比较例。IGBT30的集电极经由感应负载31与电源Vbus的正极相连接。IGBT30的发射极与电源Vbus的负极相连接。二极管32的阳极与IGBT30的集电极相连接，阴极与电源Vbus的正极相连接，由此二极管32与感应负载31并联连接。在IGBT30的栅极与栅极电源Vg之间连接有栅极电阻RgA。
图6示出以下情况下的集电极电流的关断波形的仿真结果，即：对IGBT30进行高速开关(栅极电阻RgA＝0.5Ω/cm2)以使得IGBT30的栅极在下降时间(fall time)开始前关闭。图6是表示实施例1所涉及的NPT型IGBT关断过程中的集电极电流波形的仿真结果的特性图。如图6所示，可确认实施例1中，与比较例相比空穴尾电流急剧减少，与比较例相比空穴尾电流更早地变为0(A)。由此，可确认通过降低p+集电极层8的杂质浓度，能够抑制空穴尾电流。
接着，通过仿真来计算关断过程中集电极注入效率α。图7是表示实施例1所涉及的NPT型IGBT关断过程中的集电极注入效率的特性图。如图7所示，可确认在实施例1中，关断过程中的集电极注入效率α变为负(由标号A表示的部分)。关断过程中集电极注入效率α变为负是指空穴电流向集电极电极9流动。因此，可确认通过降低p+集电极层8的杂质浓度，能够使关断过程中n-漂移层1内的累积空穴向发射极电极7与集电极电极9这两方排出。
接着，通过器件仿真来计算下降时间中空穴电流变为额定电流的13％时(以下称为额定电流的13％的空穴电流)p+集电极层8附近的空穴电流分量的电流波形。图8、图9分别示出实施例1和比较例的额定电流的13％的空穴电流分量的电流波形的仿真结果。图8是表示实施例1所涉及的NPT型IGBT关断过程中的空穴电流分量的电流波形的特性图。图9是表示比较例所涉及的NPT型IGBT关断过程中的空穴电流分量的电流波形的特性图。
图8、图9中，空穴电流密度处于正的区域的电流波形示出电流从集电极电极流向n-漂移层(发射极电极)。另一方面，空穴电流密度处于负的区域的电流波形示出电流从n-漂移层流向集电极电极。图8、图9的横轴是从n-半导体基板的正面起的深度。空穴电流分量是指漂移电流(用虚线示出的波形)和扩散电流(用点划线示出的波形)。全空穴电流(用实线示出的波形)是漂移电流和扩散电流的总和。
如图8所示，可确认在实施例1中，扩散电流从n-漂移层1流向集电极电极9，p+集电极层8内全空穴电流B-1的空穴电流密度为负。另一方面，如图9所示，可以确认在比较例中，扩散电流从集电极电极流向n-漂移层(发射极电极)，p+集电极层内全空穴电流B-2的空穴电流密度为正。因此，可确认通过降低p+集电极层8的杂质浓度，能够降低p+集电极层8附近的空穴载流子浓度。
接着，对p+集电极层8附近的电子载流子浓度pn0、与施加于p+集电极层和n-漂移层之间的pn结上的正向电压VF之间的关系进行说明。图10示出通过仿真来计算p+集电极层8附近的电子载流子浓度pn0和正向电压VF所得到的结果。图10是表示实施例1所涉及的NPT型IGBT关断过程中p+集电极层附近的载流子浓度与正向电压之间关系的特性图。图10中，在白色圆形(○)或黑色圆形(●)附近进行图示的电流值是关断过程中的电子电流的电流值。额定电流设为150A。
如图10所示，可确认p+集电极层附近的电子载流子浓度pn0与正向电压VF之间具有比例关系。此外，可确认与比较例相比，实施例1中，用于排出n-漂移层1中的电子所需的正向电压VF较低。因此，可确认通过降低p+集电极层8的杂质浓度，能够容易地降低p+集电极层8附近的电子载流子浓度，能够使较大的扩散电流从n-漂移层1流向p+集电极层8。
接着，图11、图12分别示出通过仿真来计算实施例1和比较例中输出电流为额定电流的13％时的空穴载流子浓度分布所得到的结果。图11是表示实施例1所涉及的NPT型IGBT处于导通状态和关断过程中的空穴载流子浓度分布的特性图。图12是表示比较例的NPT型IGBT处于导通状态和关断过程中的空穴载流子浓度分布的特性图。图11、图12的横轴是从n-半导体基板的正面起的深度。
如图11、图12所示，可确认与比较例相比，实施例1中，关断过程中的p+集电极层8附近的空穴载流子浓度的下降C-1较大，流过较大的扩散电流。标号C-2是比较例的p+集电极层附近的空穴载流子浓度的下降。并且，可确认在实施例1中，由于在导通状态时空穴载流子浓度分布(用虚线示出)在整个器件中相同，因此扩散电流因p+集电极层8附近的空穴载流子浓度的下降C-1而更容易流动。由此，可确认通过降低p+集电极层8的杂质浓度，能够增大关断过程中p+集电极层8附近的空穴载流子浓度的下降C-1，从而容易使较大的扩散电流从n-漂移层1流向集电极电极9。
根据上述仿真结果可确认，依赖于正向电压VF的电子载流子浓度分布及导通状态的空穴载流子浓度分布决定用于使扩散电流从n-漂移层1流向集电极电极9的p+集电极层8附近的空穴载流子浓度的下降C-1的大小。如上所述，正向电压VF的电子载流子浓度分布和导通状态的空穴载流子浓度分布大致均由p+集电极层8的杂质浓度来决定。因此，可确认在进行高速开关动作时，可以降低p+集电极层8的杂质浓度来减少空穴尾电流，对尾电流进行抑制。
(关于p+集电极层的杂质浓度)
接着，对p+集电极层8的优选杂质浓度范围进行验证。图13示出正面结构不同的两个NPT型IGBT(下面，设为实施例2、实施例3)以及具有n缓冲层来作为背面结构的NPT型IGBT(下面，设为实施例4)在关断时的集电极电流波形的仿真结果。图13是表示实施例2～4所涉及的NPT型IGBT关断过程中的集电极电流波形的仿真结果的特性图。将实施例2～4的p+集电极层的杂质浓度全部设为相同。
实施例2为实施方式1所涉及的平面栅结构的NPT型IGBT10。实施例3为沟道栅结构的NPT型IGBT。实施例3的除正面结构以外的结构与实施例2相同。实施例4是在n-漂移层与p+集电极层之间具有n缓冲层的平面栅结构的NPT型IGBT。n缓冲层的厚度和杂质浓度分别设为10μm和1×1015cm-3。实施例4的除n缓冲层以外的结构与实施例2相同。
如图13所示，可确认实施例2～4的下降时间中的电子电流波形均大致相同。此外，还可确认实施例2～4的下降时间中的空穴电流波形均大致相同。因此，可确认关断过程中的集电极电流大致由p+集电极层的杂质浓度来决定，而与正面结构的差异或有无n缓冲层无关。
接着，在图14中示出以下的仿真结果，即：对p+集电极层8的杂质浓度进行各种变更，并对相对于p+集电极层8附近的空穴载流子浓度与从n-半导体基板的背面起比p+集电极层8附近更靠n-漂移层1内的较深区域的累积载流子浓度之间的浓度差(p+集电极层8附近的空穴载流子浓度差)的、下降时间开始2μs后的空穴尾电流进行仿真。图14是表示下降时间中p+集电极层附近的空穴载流子浓度差与空穴尾电流之间关系的特性图。图14中，在黑色圆形(●)附近进行图示的数值是p+集电极层8的峰值杂质浓度。
在该仿真中，将p+集电极层8附近的空穴载流子浓度设为从p+集电极层8与n-漂移层1之间的pn结11起朝n-漂移层1侧深度在0.3μm以下的区域的空穴载流子浓度。从n-半导体基板的背面起比p+集电极层8附近更靠n-漂移层1内的较深区域的累积载流子浓度设为从p+集电极层8与n-漂移层1之间的pn结11起朝n-漂移层1侧深度为15μm的区域的累积载流子浓度。从n-半导体基板的背面到pn结11的距离Xj(＝p+集电极层8的厚度)设为0.5μm。
如图14所示，可确认当p+集电极层8的峰值杂质浓度在1×1018cm-3以下(用标号D表示的纵向实线的左侧)时，空穴尾电流大致为零。由此，优选p+集电极层8的杂质浓度较低。因此，可确认：通过将p+集电极层8的峰值杂质浓度设为1×1018cm-3以下的范围内，且将p+集电极层8的厚度设为0.5μm以下来降低p+集电极层8的杂质浓度，并通过将p+集电极层8附近的空穴载流子浓度、与从n-半导体基板的背面起比p+集电极层8附近更靠近n-漂移层1内的较深区域的累积载流子浓度之间的浓度差设为30％～70％，使得空穴尾电流变为负，从而能够抑制关断过程中的空穴尾电流。
图14所示的仿真结果的计算中所使用各条件是一个示例。本发明中，只要能够使从p+集电极层8与n-漂移层1之间的pn结11起朝n-漂移层1侧深度在0.3μm以下的区域的空穴载流子浓度低于从p+集电极层8与n-漂移层1之间的pn结11起朝n-漂移层1侧深度大于3μm的区域的累积载流子浓度，就能够获得与图14所示的仿真结果相同的效果。
接着，关于下降时间中的空穴尾电流与栅极电阻RgA之间的关系，通过器件仿真来进行验证。图15示出仿真所使用的具有寄生电感的斩波电路的等效电路。图15是表示图16、图17的仿真所使用的斩波电路的结构的电路图。图15中，IGBT30相当于实施例1。IGBT30与二极管32之间串联连接有80nH的寄生电感33。IGBT30的发射极与栅极电源Vg之间串联连接有3nH的寄生电感34。除寄生电感33、34以外，图15所示的斩波电路的结构与图5所示的斩波电路相同。
图16示出对栅极电阻RgA进行各种变更，并通过仿真对下降时间中全电流达到额定电流150A的13％时的空穴尾电流值进行计算而得到的结果。图16是表示下降时间中的空穴尾电流与栅极电阻之间关系的特性图。如图16所示，可确认当栅极电阻RgA在10Ω/cm2以下(用标号E-1示出的纵向实线的左侧)时，空穴尾电流值大致为零。因此，可确认本发明在进行栅极电阻RgA为10Ω/cm2以下的高速开关动作时具有抑制空穴尾电流的效果。由于栅极电阻RgA小于0.5Ω/cm2的情况会成为发生谐振从而产生噪声的原因，因此，优选栅极电阻RgA为0.5Ω/cm2～10Ω/cm2。
接着，关于下降时间中的空穴尾电流与关断时间toff之间的关系，通过器件仿真来进行验证。图17示出对关断时间toff进行各种变更，并通过仿真来对下降时间中的空穴尾电流进行计算而得到的结果。图17是表示下降时间中的空穴尾电流与关断时间之间关系的特性图。
如图17所示，可确认当关断时间toff在0.38μs以下(用标号E-2示出的纵向实线的左侧)时，空穴尾电流基本变为零。因此，可确认本发明在进行关断时间toff为0.38μs以下的高速开关动作时具有抑制空穴电流的效果。由于关断时间toff在0.27μs以下情况会成为发生谐振从而产生噪声的原因，因此，优选关断时间toff为0.27μs～0.38μs。
以上所说明的本发明并不限于上述实施方式，可对n-半导体基板的厚度、各区域的厚度以及杂质浓度等进行各种变更。在各实施方式中将第1导电性设为n型，第2导电型设为p型，但即使将第1导电型设为p型，第2导电型设为n型，本发明也同样成立。
工业上的实用性
如上所述，本发明所涉及的半导体装置对于逆变器等功率转换装置等中所使用的功率半导体装置是有用的。
标号说明
1 n-漂移层
2 p基极区域
3 n+发射极区域
4 p+接触区域
5 栅极绝缘膜
6 栅极电极
7 发射极电极
8 p+集电极层
9 集电极电极
10 NPT型IGBT
11 p+集电极层与n-漂移层之间的pn结
20 PT型IGBT
21 n缓冲层
22 p+集电极层与n缓冲层之间的pn结

Claims (7)

1.一种半导体装置，其特征在于，包括：
作为第1导电型漂移层的第1导电型半导体基板；
设置于所述第1导电型半导体基板背面的表面层的第2导电型集电极层；以及
与所述第2导电型集电极层相接的集电极电极，
从所述第1导电型漂移层与所述第2导电型集电极层之间的第1pn结起朝所述第1导电型漂移层侧深度在0.3μm以下的区域的载流子浓度是从所述第1pn结起朝所述第1导电型漂移层侧深度大于0.3μm的区域的累积载流子浓度的30％～70％。
2.如权利要求1所述的半导体装置，其特征在于，
所述第2导电型集电极层的峰值杂质浓度在1.0×1018cm-3以下的范围内。
3.如权利要求1所述的半导体装置，其特征在于，
所述第2导电型集电极层的厚度在0.5μm以下。
4.如权利要求1所述的半导体装置，其特征在于，
进行栅极电阻为0.5Ω/cm2～10Ω/cm2、且关断时间为0.27μs～0.38μs的开关动作。
5.如权利要求1至4的任一项所述的半导体装置，其特征在于，
还包括第2导电型基极区域，该第2导电型基极区域选择性地设置于所述第1导电型半导体基板正面的表面层，并在导通状态下形成有沟道，
在关断时从所述第2导电型基极区域与所述第1导电型漂移层之间的第2pn结伸出的耗尽层不与所述第2导电型集电极层相接触。
6.如权利要求5所述的半导体装置，其特征在于，
在所述第1导电型漂移层与所述第2导电型集电极层之间还包括第1导电型缓冲层，该第1导电型缓冲层的杂质浓度低于所述第1导电型漂移层，
在关断时从所述第2pn结伸出的耗尽层不与第1导电型缓冲层相接触。
7.如权利要求1至4的任一项所述的半导体装置，其特征在于，还包括：
第2导电型基极区域，该第2导电型基极区域选择性地设置于所述第1导电型半导体基板正面的表面层，并在导通状态下形成有沟道；以及
第1导电型缓冲层，该第1导电型缓冲层形成在所述第1导电型漂移层与所述第2导电型集电极层之间，其杂质浓度低于所述第1导电型漂移层，
在关断时从所述第2导电型基极区域与所述第1导电型漂移层之间的第2pn结伸出的耗尽层与第1导电型缓冲层相接触。
CN201380008425.0A 2012-06-01 2013-04-03 半导体装置 Pending CN104106139A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-126618 2012-06-01
JP2012126618 2012-06-01
PCT/JP2013/060254 WO2013179761A1 (ja) 2012-06-01 2013-04-03 半導体装置

Publications (1)

Publication Number Publication Date
CN104106139A true CN104106139A (zh) 2014-10-15

Family

ID=49672969

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380008425.0A Pending CN104106139A (zh) 2012-06-01 2013-04-03 半导体装置

Country Status (6)

Country Link
US (1) US20140319576A1 (zh)
EP (1) EP2790226A4 (zh)
JP (1) JP5696815B2 (zh)
CN (1) CN104106139A (zh)
TW (1) TWI601288B (zh)
WO (1) WO2013179761A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6319453B2 (ja) * 2014-10-03 2018-05-09 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2017141998A1 (ja) 2016-02-15 2017-08-24 富士電機株式会社 半導体装置
CN106991221B (zh) * 2017-03-24 2020-04-24 清华大学 一种基于igbt器件瞬态物理过程的分段折线建模方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020100934A1 (en) * 2001-01-31 2002-08-01 Akio Nakagawa High voltage semiconductor device
CN1412855A (zh) * 2001-10-15 2003-04-23 株式会社东芝 绝缘栅型半导体器件
CN101494223A (zh) * 2008-01-23 2009-07-29 富士电机电子技术株式会社 半导体器件及其制造方法
WO2011052787A1 (ja) * 2009-11-02 2011-05-05 富士電機システムズ株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4809047A (en) * 1983-09-06 1989-02-28 General Electric Company Insulated-gate semiconductor device with improved base-to-source electrode short and method of fabricating said short
US4809045A (en) * 1985-09-30 1989-02-28 General Electric Company Insulated gate device
JP3413021B2 (ja) 1996-07-30 2003-06-03 株式会社東芝 半導体装置
JPH10178174A (ja) * 1996-10-18 1998-06-30 Hitachi Ltd 半導体装置及びそれを使った電力変換装置
DE19731495C2 (de) * 1997-07-22 1999-05-20 Siemens Ag Durch Feldeffekt steuerbarer Bipolartransistor und Verfahren zu seiner Herstellung
US7005702B1 (en) * 2000-05-05 2006-02-28 International Rectifier Corporation IGBT with amorphous silicon transparent collector
JP4904612B2 (ja) * 2000-05-22 2012-03-28 富士電機株式会社 Ｉｇｂｔ
US20020137264A1 (en) * 2001-03-23 2002-09-26 Ming-Jer Kao Method of fabrication thin wafer IGBT
JP3919591B2 (ja) 2002-04-23 2007-05-30 株式会社豊田中央研究所 半導体装置の製造方法
JP2011086883A (ja) 2009-10-19 2011-04-28 Denso Corp 絶縁ゲートバイポーラトランジスタおよびその設計方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020100934A1 (en) * 2001-01-31 2002-08-01 Akio Nakagawa High voltage semiconductor device
CN1412855A (zh) * 2001-10-15 2003-04-23 株式会社东芝 绝缘栅型半导体器件
CN101494223A (zh) * 2008-01-23 2009-07-29 富士电机电子技术株式会社 半导体器件及其制造方法
WO2011052787A1 (ja) * 2009-11-02 2011-05-05 富士電機システムズ株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
EP2790226A1 (en) 2014-10-15
JPWO2013179761A1 (ja) 2016-01-18
TWI601288B (zh) 2017-10-01
TW201403810A (zh) 2014-01-16
WO2013179761A1 (ja) 2013-12-05
EP2790226A4 (en) 2015-08-12
JP5696815B2 (ja) 2015-04-08
US20140319576A1 (en) 2014-10-30

Similar Documents

Publication Publication Date Title
KR101309674B1 (ko) 절연 게이트형 바이폴라 트랜지스터와 그 제조방법
CN105531825A (zh) 半导体装置及半导体装置的制造方法
US9571087B2 (en) Method of operating a reverse conducting IGBT
CN103383958A (zh) 一种rc-igbt器件及其制作方法
CN102723363B (zh) 一种vdmos器件及其制作方法
CN103618006A (zh) 一种快恢复二极管及其制造方法
CN108649068B (zh) Rc-igbt器件及其制备方法
CN105023943A (zh) 一种纵向rc-igbt器件
CN102446966A (zh) 一种集成反并联二极管的igbt结构及其制造方法
CN103872097B (zh) 功率半导体设备及其制造方法
CN110473917A (zh) 一种横向igbt及其制作方法
CN108336133B (zh) 一种碳化硅绝缘栅双极型晶体管及其制作方法
CN104106139A (zh) 半导体装置
CN104393055B (zh) 一种具有浮岛结构的沟槽型二极管
CN110504314B (zh) 一种沟槽型绝缘栅双极晶体管及其制备方法
CN110504313B (zh) 一种横向沟槽型绝缘栅双极晶体管及其制备方法
CN103915489A (zh) 绝缘栅双极型晶体管
CN107452623B (zh) 一种快恢复二极管的制造方法及快恢复二极管
CN112951923B (zh) 提高碳化硅横向双扩散场效应管表面迁移率方法及器件
CN103887332A (zh) 一种新型功率半导体器件
CN102931216B (zh) 集成有肖特基二极管的绝缘栅双极晶体管结构及制备方法
CN105097508A (zh) 电荷存储型igbt的制造方法
CN219476687U (zh) 一种兼具mosfet与igbt结构的碳化硅功率器件
CN103489909B (zh) 具有空穴复合层的igbt终端结构及其制备方法
CN103779404A (zh) P沟道注入效率增强型绝缘栅双极型晶体管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20141015