TWI601288B - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- TWI601288B TWI601288B TW102118941A TW102118941A TWI601288B TW I601288 B TWI601288 B TW I601288B TW 102118941 A TW102118941 A TW 102118941A TW 102118941 A TW102118941 A TW 102118941A TW I601288 B TWI601288 B TW I601288B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- collector
- conductivity type
- current
- semiconductor substrate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 124
- 239000010410 layer Substances 0.000 claims description 273
- 239000000758 substrate Substances 0.000 claims description 68
- 239000012535 impurity Substances 0.000 claims description 40
- 239000002344 surface layer Substances 0.000 claims description 17
- 239000004020 conductor Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 29
- 238000004088 simulation Methods 0.000 description 26
- 230000000052 comparative effect Effects 0.000 description 15
- 238000009826 distribution Methods 0.000 description 13
- 238000009792 diffusion process Methods 0.000 description 12
- 230000007547 defect Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 108091006149 Electron carriers Proteins 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000005224 laser annealing Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- -1 for example Substances 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
本發明是有關半導體裝置。
作為切換電源，眾所周知有將直流(DC)電壓降壓的DC-DC轉換器。藉由提高DC-DC轉換器的動作頻率來構成DC-DC轉換器的變壓器的小型化可能，可謀求DC-DC轉換器本身的小型化。為了提高DC-DC轉換器的動作頻率，要求構成DC-DC轉換器的IGBT(絕緣閘極型雙極電晶體)的切換特性的提升。在IGBT中為了實現高速且低損失的切換動作，而需要縮小關閉時的尾電流。
作為抑制IGBT的尾電流的技術，有取代以往的擊穿(PT：Punch Through)型IGBT，而設為場欄(FS：Field Stop)型IGBT，減少關閉時的殘留電洞所產生的尾電流(以下稱為電洞尾電流)，藉此縮小尾電流者被提案(例如參照下記非專利文獻1)。針對PT型IGBT及FS型IGBT來說明有關剖面構成及關閉時的集極電流波形。
圖18是表示以往的擊穿型IGBT的構成的剖面圖。圖19是表示以往的場欄型IGBT的構成的剖面
圖。圖20是表示以往的擊穿型IGBT的關閉時的集極電流波形的特性圖。圖21是表示以往的場欄型IGBT的關閉時的集極電流波形的特性圖。在圖20，21中，所謂全電流是集極電流，為集極電流的電洞之電流成分(電洞電流)與集極電流的電子之電流成分(電子電流)的總和。
如圖18所示般，PT型IGBT是在p+半導體基板101與n-活性層(漂移層)102之間設置n+緩衝層103，成為n-活性層102中的空乏層到達n+緩衝層103的背面構造。在n-活性層102之對於p+半導體基板101側呈相反側的表面(正面)設有由p-base領域104、n+射極領域105、p+接觸領域106、閘極絕緣膜107及閘極電極108所構成的MOS閘極(由金屬-氧化膜-半導體所構成的絕緣閘極)構造、及射極電極109，作為正面構造。集極電極110是接於成為p+集極層的p+半導體基板101。
如圖19所示般，在FS型IGBT是在n-半導體基板111與p+集極層112之間設有n緩衝層113，作為背面構造。成為漂移層的n-半導體基板111的厚度是比PT型IGBT的漂移層的厚度更薄。FS型IGBT的正面構造是與PT型IGBT的正面構造同樣。如圖20，21所示般，在FS型IGBT是設置n緩衝層113作為場欄層，將n-半導體基板111形成薄，藉此使關閉時的電洞尾電流更小於PT型IGBT。
並且，作為使背面構造的壽命剖面(lifetime profile)最適化來實現高速切換動作的IGBT，有具備：
由第1導電型的半導體層所構成的第1領域、及選擇性地形成於此第1領域的一主面之由第2導電型的半導體層所構成的第2領域、及選擇性地形成於此第2領域的一主面之由第1導電型的半導體層所構成的第3領域、及形成於前述第1領域的其他主面之由第2導電型的半導體層所構成的第4領域、及含前述第2領域上的至少一部分，在前述第1領域上隔著絕緣膜來形成的控制電極、及含前述第3領域上的至少一部分，形成於前述第2領域上的第1電極、及形成於前述第4領域上的第2電極、及在前述第1領域內局部存在化而配置的複數個再結合中心格子缺陷之裝置被提案(例如參照下記專利文獻1)。
並且，作為使背面構造的壽命剖面最適化來實現高速切換動作的別的IGBT，有具備：第1導電型的第1半導體層、及形成於主面側的表層部之第2導電型的第2半導體層、及選擇性地形成於第2半導體層的表層部之第1導電型的第3半導體層、及形成於背面側的表層部之第2導電型的第4半導體層、及形成於第1半導體層與第4半導體層之間的第1導電型比第1半導體層雜質濃度高的第5半導體層，且具有一個密度分布峰值的再結合中心格子缺陷是以峰值位置能夠來到比關閉終了時的非空乏化領域的寬還內側之方式，配置於第1半導體層內而成的裝置被提案(例如參照下記專利文獻2)。
並且，作為使背面構造的壽命剖面最適化來實現高速切換動作的別的IGBT，有開啟狀態的漂移層內的
積蓄載流子分布會從集極側到射極側一樣減少，在射極端形成最小，且前述漂移層內的積蓄載流子分布的變化在前述漂移層的集極層側小於前述漂移層的通道擴散層側的裝置被提案(例如參照下記專利文獻3)。
並且，作為使集極層的雜質濃度剖面最適化來實現高速切換動作的IGBT，有具備第1導電型領域、第2導電型領域及電極的切換用的半導體裝置，第2導電型領域是具有第1部位~第3部位，第2部位是比第1部位及第3部位皆更低雜質濃度，第1部位及第2部位是位於第1導電型領域與第3部位之間，第3部位是位於第1部位及第2部位與電極之間，在開啟狀態中，從第2導電型領域往第1導電型領域注入第2導電型載流子，在關閉狀態中，從第1導電型領域往第2導電型領域流出第1導電型載流子之方式構成的裝置被提案(例如參照下記專利文獻4)。
[專利文獻1]特開平10-50724號公報
[專利文獻2]特開2011-86883號公報
[專利文獻3]特許第4904612號公報
[專利文獻4]特開2003-318400號公報
[非專利文獻1]T. Matsudai and A. Nakagawa, Ultra High Switching Speed 600V Thin Wafer PT-IGBT Based on New Turn-off Mechanism, IEEE Proceedings of the 14th International Symposium on Power Semiconductor Devices and IC’s 2002 (ISPSD2002)、美國、2002年、p.285-288
然而，在圖19所示的FS型IGBT是以n-半導體基板的厚度薄為前提，IGBT的切換特性依存於n-半導體基板的厚度。並且，在上述專利文獻1~3中，有背面構造的壽命特性不均，或為了控制壽命而工程流程變長，成本上昇的問題。並且，在上述專利文獻4中，為了藉由利用雷射退火之集極層的圖案化來使集極層的雜質濃度剖面最適化，而有工程數增加成本上昇的問題。
本發明為了解除上述以往技術的問題點，而以提供一種切換動作高速的半導體裝置為目的。並且，本發明為了解除上述以往技術的問題點，而以提供一種低損失的半導體裝置為目的。並且，本發明為了解除上述以往技術的問題點，而以提供一種降低成本的半導體裝置為目的。
為了解決上述的課題，達成本發明的目的，本
發明的半導體裝置，其特徵係具備：第1導電型半導體基板，其係成為第1導電型漂移層；第2導電型集極層，其係設於前述第1導電型半導體基板的背面的表面層；及集極電極，其係與前述第2導電型集極層接觸，從前述第1導電型漂移層與前述第2導電型集極層之間的第1pn接合至前述第1導電型漂移層側之0.3μm以下的深度的領域的載流子濃度為從前述第1pn接合至前述第1導電型漂移層側更深0.3μm的領域的積蓄載流子濃度的30%~70%，更具備：選擇性地設在前述第1導電型半導體基板的外表面的表面層，在開啟狀態形成有通道的第2導電型基極領域，在關閉時從前述第2導電型基極領域與前述第1導電型漂移層之間的第2pn接合延伸的空乏層不會接觸於前述第2導電型集極層。
又，本發明的半導體裝置是在上述的發明中，前述第2導電型集極層的峰值雜質濃度為1.0×1018cm-3以下的範圍內。
又，本發明的半導體裝置是在上述的發明中，前述第2導電型集極層的厚度為0.5μm以下。
又，本發明的半導體裝置是在上述的發明中，閘極電阻為0.5Ω/cm2~10Ω/cm2，進行關閉時間為
0.27μs~0.38μs的切換動作。
又，本發明的半導體裝置是在上述的發明中，在前述第1導電型漂移層與前述第2導電型集極層之間更具備雜質濃度比前述第1導電型漂移層更高的第1導電型緩衝層，在關閉時從前述第2pn接合延伸的空乏層不會接觸於第1導電型緩衝層。
為了解決上述的課題，達成本發明的目的，本發明的半導體裝置，其特徵係具備：第1導電型半導體基板，其係由第1導電型漂移層所構成；第2導電型集極層，其係設於前述第1導電型半導體基板的背面的表面層；及集極電極，其係接於前述第2導電型集極層，從前述第1導電型漂移層與前述第2導電型集極層之間的第1pn接合至前述第1導電型漂移層側0.3μm以下的深度的領域的載流子濃度為從前述第1pn接合至前述第1導電型漂移層側更深0.3μm的領域的積蓄載流子濃度的30%~70%，更具備：選擇性地設在前述第1導電型半導體基板的正面的表面層，在開啟狀態形成有通道的第2導電型基極領域；及在前述第1導電型漂移層與前述第2導電型集極層之間，雜質濃度比前述第1導電型漂移層更高的第1導電型
緩衝層，在關閉時從前述第2導電型基極領域與前述第1導電型漂移層之間的第2pn接合延伸的空乏層會接觸於第1導電型緩衝層。
若根據上述的發明，則藉由在下降時間開始後使第2導電型集極層附近的電洞載流子濃度差(第2導電型集極層附近的電洞電流的載流子濃度與從第1導電型半導體基板的背面比第2導電型集極層附近更深至第1導電型漂移層內的領域的積蓄載流子濃度之濃度差)大幅度減少成30%~70%程度，可從第1導電型漂移層往集極電極流動大的擴散電流，容易排出殘留電洞。藉此，可使電洞尾電流迅速地形成零，可縮短關閉時間。因此，不受第1導電型半導體基板的最終的厚度影響，可在NPT型IGBT中實現高速且低損失的切換動作。
並且，若根據上述的發明，則不受背面構造的壽命控制的有無的影響，可實現高速且低損失的切換動作。因此，不需要進行用以抑制壽命的偏差之工程。又，若根據上述的發明，則藉由將第2導電型集極層的峰值雜質濃度設為1.0×1018cm-3以下的範圍內，且將第2導電型集極層的厚度設為0.5μm以下，可使關閉中的第2導電型集極層附近的電洞載流子濃度差成為30%~70%程度。由於第2導電型集極層可藉由離子注入及爐退火來形成，所以不需要像以往那樣藉由雷射退火來圖案化。
若根據本發明的半導體裝置，則取得可提供實現高速切換動作的半導體裝置之效果。並且，若根據本發明的半導體裝置，則取得可提供低損失的半導體裝置之效果。並且，若根據本發明的半導體裝置，則取得可降低成本的效果。
1‧‧‧n-漂移層
2‧‧‧p-base領域
3‧‧‧n+射極領域
4‧‧‧p+接觸領域
5‧‧‧閘極絕緣膜
6‧‧‧閘極電極
7‧‧‧射極電極
8‧‧‧p+集極層
9‧‧‧集極電極
10‧‧‧NPT型IGBT
11‧‧‧p+集極層與n-漂移層之間的pn接合
20‧‧‧PT型IGBT
21‧‧‧n緩衝層
22‧‧‧p+集極層與n緩衝層之間的pn接合
圖1是表示實施形態1的半導體裝置的構成的剖面圖。
圖2是表示實施形態1的半導體裝置的製造途中的狀態的剖面圖。
圖3是表示實施形態1的半導體裝置的製造途中的狀態的剖面圖。
圖4是表示實施形態2的半導體裝置的構成的剖面圖。
圖5是表示使用在圖6的模擬之斬波電路的構成的電路圖。
圖6是表示實施例1的NPT型IGBT的關閉中的集極電流波形的模擬結果的特性圖。
圖7是表示實施例1的NPT型IGBT的關閉中的集極注入效率的特性圖。
圖8是表示實施例1的NPT型IGBT的關閉中的電洞
電流成分的電流波形的特性圖。
圖9是表示比較例的NPT型IGBT的關閉中的電洞電流成分的電流波形的特性圖。
圖10是表示實施例1的NPT型IGBT的關閉中的p+集極層附近的載流子濃度與順方向電壓的關係的特性圖。
圖11是表示實施例1的NPT型IGBT的開啟狀態及關閉中的電洞載流子濃度分布的特性圖。
圖12是表示比較例的NPT型IGBT的開啟狀態及關閉中的電洞載流子濃度分布的特性圖。
圖13是表示實施例2~4的NPT型IGBT的關閉中的集極電流波形的模擬結果的特性圖。
圖14是表示下降時間中的p+集極層附近的電洞載流子濃度差與電洞尾電流的關係的特性圖。
圖15是表示使用在圖16，17的模擬的斬波電路的構成的電路圖。
圖16是表示下降時間中的電洞尾電流與閘極電阻的關係的特性圖。
圖17是表示下降時間中的電洞尾電流與關閉時間的關係的特性圖。
圖18是表示以往的擊穿型IGBT的構成的剖面圖。
圖19是表示以往的場欄型IGBT的構成的剖面圖。
圖20是表示以往的擊穿型IGBT的關閉時的集極電流波形的特性圖。
圖21是表示以往的場欄型IGBT的關閉時的集極電
流波形的特性圖。
以下參照附圖來詳細說明本發明的半導體裝置的合適的實施形態。在本說明書及附圖中，冠上n或p的層或領域是分別意思電子或電洞為多數載流子。並且，附在n或p的+及-是分別意思比未附上的層或領域更高雜質濃度及低雜質濃度。另外，在以下的實施形態的說明及附圖中，對於同樣的構成附上同一符號，省略重複的說明。
(實施形態1)
圖1是表示實施形態1的半導體裝置的構成的剖面圖。圖1所示的實施形態1的半導體裝置10是在關閉時從p-base領域2與n-漂移層1之間的pn接合(第2pn接合)延伸的空乏層不會接觸於p+集極層8的不擊穿(NPT：Non Punch Through)型IGBT(以下稱為NPT型IGBT10)。在圖1中是圖示平面(planer)閘極構造的NPT型IGBT10，但正面構造可為各種變更，例如亦可為溝渠(trench)閘極構造的NPT型IGBT。
在圖1所示的NPT型IGBT10中，在成為n-漂移層1的n-半導體基板的正面的表面層選擇性地設有p-base領域2。在p-base領域2的內部選擇性地設有n+射極領域3及p+接觸領域4。n+射極領域3及p+接觸領域4是彼此連接，露出於n-半導體基板的正面。在p-base領域2
之被n+射極領域3及n-漂移層1夾著的部分的表面隔著閘極絕緣膜5而設有閘極電極6。射極電極7是接於n+射極領域3及p+接觸領域4。
並且，射極電極7是隔著層間絕緣膜來與閘極電極6電性絕緣。亦即，在n-半導體基板的正面，作為正面構造，設有由p-base領域2、n+射極領域3、閘極絕緣膜5及閘極電極6所構成的MOS閘極構造、及射極電極7。在n-半導體基板的背面設有由p+集極層8及集極電極9所構成的背面構造。p+集極層8是設在n-半導體基板的背面的表面層。集極電極9是接於p+集極層8。亦可在n-漂移層1與p+集極層8之間設有n緩衝層(未圖示)。
在如此的NPT型IGBT10中，關閉中之p+集極層8附近的電洞電流的載流子濃度(以下稱為電洞載流子濃度)與從n-半導體基板的背面起比p+集極層8附近更深至n-漂移層1內的領域的積蓄載流子濃度的濃度差(以下稱為p+集極層8附近的電洞載流子濃度差)是30%~70%程度為理想。其理由是因為在關閉中可容易將殘留電洞從n-半導體基板的背面往外部排出，可使殘留電洞的尾電流(電洞尾電流)減少。
所謂p+集極層8附近是從p+集極層8與n-漂移層1之間的pn接合(第1pn接合)11至n-漂移層1側例如0.3μm以下的深度的領域。所謂從n-半導體基板的背面起比p+集極層8附近更深至n-漂移層1內的領域是從p+集極層8與n-漂移層1之間的pn接合11至n-漂移層1
側例如15μm的深度的領域。
為了將p+集極層8附近的電洞載流子濃度設定成上述條件，可降低p+集極層8的雜質濃度，且將p+集極層8的厚度變薄，而使形成載流子難積蓄於背面構造，電流能力不會降低的程度。具體而言，p+集極層8的峰值雜質濃度是例如在1.0×1018cm-3以下的範圍內為佳。更合適是p+集極層8的峰值雜質濃度例如在5.0×1017cm-3以下的範圍內為佳。p+集極層8的厚度是例如0.1μm以上0.5μm以下為佳。
其次，舉例說明有關實施形態1的半導體裝置的製造方法，例如製作(製造)定格1200V耐壓的NPT型IGBT10的情形。圖2，3是表示實施形態1的半導體裝置的製造途中的狀態的剖面圖。首先，如圖2所示般，在成為n-漂移層1的n-半導體基板的正面，藉由一般的方法來形成由MOS閘極構造及射極電極7所構成的正面構造，該MOS閘極構造是由p-base領域2、n+射極領域3、閘極絕緣膜5及閘極電極6所構成。
其次，如圖3所示般，研磨n-半導體基板的背面(背景)，將n-半導體基板的厚度例如形成190μm。此時，在n-半導體基板之被研磨的背面以20μm程度的深度形成有缺陷層。其次，例如藉由電漿蝕刻來將n-半導體基板的背面例如除去15μm程度，使n-半導體基板的最終的厚度t1薄至例如175μm。所謂n-半導體基板的最終的厚度t1是被製品化時的n-半導體基板的厚度。藉此，在n-
半導體基板的背面的表面層，成為損壽物的缺陷層例如留下5μm程度。
藉由在n-半導體基板的背面留下缺陷層，可降低n-半導體基板的背面的表面層的載流子濃度，可使n-半導體基板的背面的壽命降低。並且，藉由在背景後進行的電漿蝕刻，n-半導體基板的背面的表面粗度Ra例如成為0.5μm程度，且可使壽命降低。藉由使n-半導體基板的背面的壽命降低，可將NPT型IGBT10的切換動作形成高速。
其次，在n-半導體基板之被蝕刻的背面，例如以加速能量45keV來離子注入摻雜量7.0×1012cm-3的硼(B)。其次，以450℃的溫度來進行5小時的爐退火，藉此在n-半導體基板的背面的表面層形成p+集極層8。p+集極層8的峰值雜質濃度及深度是分別例如為5.0×1017cm-3及0.5μm。然後，形成接於p+集極層8的集極電極9，作為背面電極，完成圖1所示的NPT型IGBT10。
如以上說明般，若根據實施形態1，則在下降時間開始後可使p+集極層附近的電洞載流子濃度差大幅度減少30%~70%程度，可從n-漂移層往集極電極流動大的擴散電流，容易排出殘留電洞。藉此，可使電洞尾電流迅速地形成零，可縮短關閉時間。因此，不受n-半導體基板的最終的厚度影響，可在NPT型IGBT中實現高速且低損失的切換動作。具體而言，例如NPT型IGBT是將閘極電
阻RgA設為0.5Ω/cm2~10Ω/cm2，關閉時間成為0.27μs~0.38μs的高速切換動作可能。所謂關閉時間是從閘極電壓的下降90%到汲極電流下降至10%為止的時間。
並且，若根據實施形態1，則不受背面構造的壽命控制的有無影響，可實現高速且低損失的切換動作。並且，在進行背面構造的壽命控制時，藉由留下在n-半導體基板的背面的表面層所產生的缺陷層，不需要為了進行背面構造的壽命控制，而像以往那樣使壽命剖面最適化的工程。因此，不需要用以抑制壽命的偏差之工程，可防止工程流程變長成本上昇。
又，若根據實施形態1，則藉由將p+集極層的峰值雜質濃度設為1.0×1018cm-3以下的範圍內，且將p+集極層的厚度設為0.5μm以下，可使關閉中的p+集極層附近的電洞載流子濃度差成為30%~70%程度。由於p+集極層可藉由離子注入及爐退火來形成，所以不需要像以往那樣藉由雷射退火來圖案化。因此，可防止工程數增加成本上昇。
(實施形態2)
圖4是表示實施形態2的半導體裝置的構成的剖面圖。實施形態2的半導體裝置20與實施形態1的半導體裝置不同的點是取代NPT型的背面構造，而設為擊穿(PT)型的背面構造的點。亦即，實施形態2的半導體裝置20是在關閉時從p-base領域2與n-漂移層1之間的pn
接合延伸的空乏層會接觸於n緩衝層21的PT型IGBT(以下稱為PT型IGBT20)。
在PT型IGBT20中，在p+集極層8與n-漂移層1之間設有n緩衝層21。並且，在PT型IGBT20中，所謂p+集極層8附近是從p+集極層8與n緩衝層21之間的pn接合22至n-漂移層1側例如0.3μm以下的深度的領域。所謂從n-半導體基板的背面起比p+集極層8附近更深至n-漂移層1內的領域是從p+集極層8與n緩衝層21之間的pn接合22至n-漂移層1側例如15μm的深度的領域。
舉例說明有關實施形態2的半導體裝置的製造方法，例如製作(製造)定格1200V耐壓的PT型IGBT20的情形。首先，與實施形態1同樣，在成為n-漂移層1的n-半導體基板的正面形成正面構造。其次，研磨n-半導體基板的背面，將n-半導體基板的厚度例如形成140μm。此時，與實施形態1同樣，在n-半導體基板之被研磨的背面以20μm程度的深度來形成有缺陷層。
其次，例如藉由電漿蝕刻來將n-半導體基板的背面例如除去15μm程度，使n-半導體基板的最終的厚度t2薄至例如125μm。藉此，與實施形態1同樣，在n-半導體基板的背面的表面層成為損壽物的缺陷層會例如留下5μm程度。在n-半導體基板的背面留下缺陷層的理由是與實施形態1同樣。其次，在n-半導體基板之被蝕刻的背面，例如以加速能量360keV來離子注入摻雜量
2.0×1012cm-3的磷(P)，接著以加速能量720keV來離子注入摻雜量1.0×1012cm-3的磷。
而且，在n-半導體基板之被蝕刻的背面以加速能量45keV來離子注入摻雜量7.0×1012cm-3的硼。其次，以450℃的溫度來進行5小時的爐退火，藉此在n-半導體基板的背面的表面層形成有p+集極層8，在比p+集極層8更深的領域以能夠接於p+集極層8的方式形成有n緩衝層21。p+集極層8的峰值雜質濃度及深度是與實施形態1同樣，分別例如成為5.0×1017cm-3及0.5μm。然後，形成接於p+集極層8的集極電極9，作為背面電極，完成圖4所示的PT型IGBT20。
如以上說明般，若根據實施形態2，則在PT型IGBT中也可將p+集極層附近的電洞載流子濃度設定成與實施形態1同樣的條件。因此，可取得與實施形態1同樣的效果。並且，若根據實施形態2，則可使n-半導體基板的最終的厚度比實施形態1更薄。
(關於關閉中的電洞尾電流)
其次，藉由裝置模擬來驗證有關實施形態1的定格1200V耐壓的NPT型IGBT10(以下作為實施例1)在關閉中電洞尾電流急劇地減少的機構。首先，說明有關p+集極層8的雜質濃度與電洞尾電流的關係。作為比較，針對p+集極層的雜質濃度比實施例1更高的NPT型IGBT(以下作為比較例)也進行與實施例1同樣的模擬。比較例的
p+集極層的雜質濃度以外的構成是與實施例1同樣。
在圖5中顯示不具備使用於模擬的寄生電感之斬波電路的等效電路。圖5是表示使用於圖6的模擬之斬波電路的構成的電路圖。在圖5中，IGBT30是相當於實施例1或比較例。IGBT30的集極是經由感應負荷31來連接至電源Vbus的正極。IGBT30的射極是連接至電源Vbus的負極。二極體32是陽極連接至IGBT30的集極，陰極連接至電源Vbus的正極，藉此並聯於感應負荷31。在IGBT30的閘極與閘極電源Vg之間是連接有閘極電阻RgA。
在圖6中顯示在下降時間(fall time)開始前以IGBT30的閘極能夠關閉的方式使IGBT30高速切換(閘極電阻RgA=0.5Ω/cm2)時的集極電流的關閉波形的模擬結果。圖6是表示實施例1的NPT型IGBT的關閉中的集極電流波形的模擬結果的特性圖。如圖6所示般，可確認實施例1相較於比較例，電洞尾電流會更急劇地減少，電洞尾電流會比比較例更快形成0(A)。因此，可確認藉由降低p+集極層8的雜質濃度，可抑制電洞尾電流。
其次，藉由模擬來計算關閉中的集極注入效率α。圖7是表示實施例1的NPT型IGBT的關閉中的集極注入效率的特性圖。如圖7所示般，可確認在實施例1中，在關閉中集極注入效率α會形成負(以符號A所示的部分)。在關閉中集極注入效率α形成負是意味電洞電流
朝集極電極9流動。因此，可確認藉由降低p+集極層8的雜質濃度，在關閉中可從射極電極7及集極電極9的雙方來排出n-漂移層1內的積蓄電洞。
其次，藉由裝置模擬來計算在下降時間中當電洞電流形成定格電流的13%時(以下稱為定格電流的13%的電洞電流)的p+集極層8附近的電洞電流成分的電流波形。分別在圖8，9中顯示實施例1及比較例的定格電流的13%的電洞電流成分的電流波形的模擬結果。圖8是表示實施例1的NPT型IGBT的關閉中的電洞電流成分的電流波形的特性圖。圖9是表示比較例的NPT型IGBT的關閉中的電洞電流成分的電流波形的特性圖。
在圖8，9中，顯示電洞電流密度處於正的領域的電流波形是從集極電極往n-漂移層(射極電極)流動電流。另一方面，電洞電流密度處於負的領域的電流波形是從n-漂移層往集極電極流動電流。圖8，9的橫軸是來自n-半導體基板的正面的深度。所謂電洞電流成分是漂移電流(以點線所示的波形)及擴散電流(以1點虛線所示的波形)。全電洞電流(以實線所示的波形)是漂移電流及擴散電流的總和。
如圖8所示般，可確認在實施例1中，擴散電流會從n-漂移層1往集極電極9流動，p+集極層8內的全電洞電流B-1的電洞電流密度會形成負。另一方面，如圖9所示般，可確認在比較例是擴散電流會從集極電極往n-漂移層(射極電極)流動，p+集極層內的全電洞電流B-2
的電洞電流密度是成為正。因此，可確認藉由降依p+集極層8的雜質濃度，可降低p+集極層8附近的電洞載流子濃度。
其次，說明有關p+集極層8附近的電子載流子濃度pn0和p+集極層與n-漂移層之間的pn接合的順方向電壓VF的關係。在圖10中顯示藉由模擬來計算p+集極層8附近的電子載流子濃度pn0及順方向電壓VF之結果。圖10是表示實施例1的NPT型IGBT的關閉中的p+集極層附近的載流子濃度與順方向電壓的關係的特性圖。在圖10中，於白圓點(○)或黑圓點(●)附近圖示的電流值是關閉中的電子電流的電流值。將定格電流設為150A。
如圖10所示般，可確認p+集極層附近的電子載流子濃度pn0與順方向電壓VF是處於比例關係。並且，可確認實施例1相較於比較例，為了放出n-漂移層1中的電子所必要的順方向電壓VF更低。因此，可確認藉由降低p+集極層8的雜質濃度，p+集極層8附近的電子載流子濃度容易變低，可從n-漂移層1往p+集極層8流動大的擴散電流。
其次，分別在圖11，12中顯示藉由模擬來計算實施例1及比較例的定格電流的13%的輸出電流時的電洞載流子濃度分布之結果。圖11是實施例1的NPT型IGBT的開啟狀態及關閉中的電洞載流子濃度分布的特性圖。圖12是表示比較例的NPT型IGBT的開啟狀態及關閉中的電洞載流子濃度分布的特性圖。圖11，12的橫軸
是來自n-半導體基板的正面的深度。
如圖11，12所示般，可確認實施例1相較於比較例，關閉中的p+集極層8附近的電洞載流子濃度的下降C-1更大，流動大的擴散電流。符號C-2是比較例的p+集極層附近的電洞載流子濃度的下降。而且，實施例1是在開啟狀態的電洞載流子濃度分布(以虛線來表示)在裝置全體為一樣，所以可確認p+集極層8附近的電洞載流子濃度下降C-1之擴散電流容易流動。因此，可確認藉由降低p+集極層8的雜質濃度，可擴大關閉中的p+集極層8附近的電洞載流子濃度的下降C-1，從n-漂移層1往集極電極9容易流動大的擴散電流。
根據上述的模擬結果可確認，依存於順方向電壓VF的電子載流子濃度分布及開啟狀態的電洞載流子濃度分布會決定用以從n-漂移層1往集極電極9來流動擴散電流的p+集極層8附近的電洞載流子濃度的下降C-1的大小。如上述般，順方向電壓VF的電子載流子濃度分布及開啟狀態的電洞載流子濃度分布皆是依p+集極層8的雜質濃度來大致決定。因此，可確認在高速切換動作時，為了減低電洞尾電流來抑制尾電流，而降低p+集極層8的雜質濃度為佳。
(關於p+集極層的雜質濃度)
其次，針對p+集極層8的合適的雜質濃度範圍進行驗證。在圖13中顯示有關正面構造不同的2個NPT型
IGBT(以下作為實施例2，3)及背面構造具備n緩衝層的NPT型IGBT(以下作為實施例4)，關閉時的集極電流波形的模擬結果。圖13是表示實施例2~4的NPT型IGBT的關閉中的集極電流波形的模擬結果的特性圖。實施例2~4的p+集極層的雜質濃度是全部相同。
實施例2是實施形態1的平面閘極構造的NPT型IGBT10。實施例3是溝渠閘極構造的NPT型IGBT。實施例3的正面構造以外的構成是與實施例2同樣。實施例4是在n-漂移層與p+集極層之間具備n緩衝層的平面閘極構造的NPT型IGBT。將n緩衝層的厚度及雜質濃度分別設為10μm及1×1015cm-3。實施例4的n緩衝層以外的構成是與實施例2同樣。
如圖13所示般，可確認下降時間中的電子電流波形是實施例2~4皆大致同樣。並且，可確認下降時間中的電洞電流波形是實施例2~4皆大致同樣。因此，可確認不受正面構造的不同或n緩衝層的有無影響，關閉中的集極電流是依p+集極層的雜質濃度來大致決定。
其次，在圖14中顯示變更各種p+集極層8的雜質濃度，對於p+集極層8附近的電洞載流子濃度與從n-半導體基板的背面比p+集極層8附近更深至n-漂移層1內的領域的積蓄載流子濃度之濃度差(p+集極層8附近的電洞載流子濃度差)，針對下降時間開始2μs後的電洞尾電流來模擬的結果。圖14是表示下降時間中的p+集極層附近的電洞載流子濃度差與電洞尾電流的關係的特性圖。在
圖14中，於黑圓點(●)附近圖示的數值是p+集極層8的峰值雜質濃度。
在此模擬中，p+集極層8附近的電洞載流子濃度是設為從p+集極層8與n-漂移層1之間的pn接合11至n-漂移層1側0.3μm以下的深度的領域的電洞載流子濃度。從n-半導體基板的背面比p+集極層8附近更深至n-漂移層1內的領域的積蓄載流子濃度是設為從p+集極層8與n-漂移層1之間的pn接合11至n-漂移層1側15μm的深度的領域的積蓄載流子濃度。將從n-半導體基板的背面到pn接合11為止的距離Xj(=p+集極層8的厚度)設為0.5μm。
如圖14所示般，當p+集極層8的峰值雜質濃度為1×1018cm-3以下(以符號D來表示的縱實線的左側)時，可確認電洞尾電流幾乎形成零。如此，p+集極層8的雜質濃度是低為理想。因此，可確認將p+集極層8的峰值雜質濃度設為1×1018cm-3以下的範圍內，且將p+集極層8的厚度設為0.5μm以下，而降低p+集極層8的雜質濃度，將p+集極層8附近的電洞載流子濃度與從n-半導體基板的背面比p+集極層8附近更深至n-漂移層1內的領域的積蓄載流子濃度的濃度差設為30%~70%，藉此電洞尾電流會形成負，可抑制關閉中的電洞尾電流。
利用在圖14所示的模擬結果的計算的諸條件為一例。本發明是只要將從p+集極層8與n-漂移層1之間的pn接合11至n-漂移層1側0.3μm以下的深度的領域的
電洞載流子濃度形成比從p+集極層8與n-漂移層1之間的pn接合11至n-漂移層1側3μm更深的領域的積蓄載流子濃度更低，便可取得與圖14所示的模擬結果同樣的效果。
其次，藉由裝置模擬來驗證有關下降時間中的電洞尾電流之與閘極電阻RgA的關係。將具備使用在模擬的寄生電感之斬波電路的等效電路顯示於圖15。圖15是表示使用在圖16，17的模擬之斬波電路的構成的電路圖。在圖15中，IGBT30是相當於實施例1。在IGBT30與二極體32之間串聯有80nH的寄生電感33。在IGBT30的射極與閘極電源Vg之間串聯有3nH的寄生電感34。圖15所示的斬波電路的寄生電感33，34以外的構成是與圖5所示的斬波電路同樣。
在圖16中顯示藉由模擬來計算變更各種閘極電阻RgA，下降時間中的全電流形成定格電流150A的13%時的電洞尾電流值之結果。圖16是表示下降時間中的電洞尾電流與閘極電阻的關係的特性圖。如圖16所示般，當閘極電阻RgA為10Ω/cm2以下(以符號E-1來表示的縱實線的左側)時，可確認電洞尾電流值是幾乎形成零。因此，可確認本發明是在閘極電阻RgA為10Ω/cm2以下的高速切換動作時具有抑制電洞尾電流的效果。當閘極電阻RgA小於0.5Ω/cm2時，形成產生振盪發生雜訊的原因，因此閘極電阻RgA是0.5Ω/cm2~10Ω/cm2為理想。
其次，藉由裝置模擬來驗證下降時間中的電洞
尾電流與關閉時間toff的關係。在圖17中顯示變更各種關閉時間toff，藉由模擬來計算下降時間中的電洞尾電流之結果。圖17是表示下降時間中的電洞尾電流與關閉時間的關係的特性圖。
如圖17所示般，當關閉時間toff為0.38μs以下(以符號E-2來表示的縱實線的左側)時，可確認電洞尾電流是幾乎形成零。因此，可確認本發明是在關閉時間toff為0.38μs以下的高速切換動作時具有抑制電洞電流的效果。在關閉時間toff為0.27μs以下時，成為產生振盪發生雜訊的原因，因此關閉時間toff是0.27μs~0.38μs為理想。
以上，本發明並非限於上述實施形態，亦可改變各種n-半導體基板的厚度或各領域的厚度及雜質濃度等。在各實施形態是將第1導電型設為n型，將第2導電型設為p型，但本發明將第1導電型設為p型，將第2導電型設為n型也可同樣成立。
如以上般，本發明的半導體裝置是使用在反相器等的電力變換裝置等的功率半導體裝置有用。
1‧‧‧n-漂移層
2‧‧‧p-base領域
3‧‧‧n+射極領域
4‧‧‧p+接觸領域
5‧‧‧閘極絕緣膜
6‧‧‧閘極電極
7‧‧‧射極電極
8‧‧‧p+集極層
9‧‧‧集極電極
10‧‧‧NPT型IGBT
11‧‧‧p+集極層與n-漂移層之間的pn接合
Claims (6)
- 一種半導體裝置，其特徵係具備：第1導電型半導體基板，其係成為第1導電型漂移層；第2導電型集極層，其係設於前述第1導電型半導體基板的背面的表面層；及集極電極，其係與前述第2導電型集極層接觸，從前述第1導電型漂移層與前述第2導電型集極層之間的第1pn接合至前述第1導電型漂移層側之0.3μm以下的深度的領域的載流子濃度為從前述第1pn接合至前述第1導電型漂移層側更深0.3μm的領域的積蓄載流子濃度的30%~70%，更具備：選擇性地設在前述第1導電型半導體基板的正面的表面層，在開啟狀態形成有通道的第2導電型基極領域，在關閉時從前述第2導電型基極領域與前述第1導電型漂移層之間的第2pn接合延伸的空乏層不會接觸於前述第2導電型集極層。
- 如申請專利範圍第1項之半導體裝置，其中，前述第2導電型集極層的峰值雜質濃度為1.0×1018cm-3以下的範圍內。
- 如申請專利範圍第1項之半導體裝置，其中，前述第2導電型集極層的厚度為0.5μm以下。
- 如申請專利範圍第1項之半導體裝置，其中，閘極 電阻為0.5Ω/cm2~10Ω/cm2，進行關閉時間為0.27μs~0.38μs的切換動作。
- 如申請專利範圍第1項之半導體裝置，其中，在前述第1導電型漂移層與前述第2導電型集極層之間更具備雜質濃度比前述第1導電型漂移層更高的第1導電型緩衝層，在關閉時從前述第2pn接合延伸的空乏層不會接觸於第1導電型緩衝層。
- 一種半導體裝置，其特徵係具備：第1導電型半導體基板，其係成為第1導電型漂移層；第2導電型集極層，其係設於前述第1導電型半導體基板的背面的表面層；及集極電極，其係與前述第2導電型集極層接觸，從前述第1導電型漂移層與前述第2導電型集極層之間的第1pn接合至前述第1導電型漂移層側之0.3μm以下的深度的領域的載流子濃度為從前述第1pn接合至前述第1導電型漂移層側更深0.3μm的領域的積蓄載流子濃度的30%~70%，更具備：選擇性地設在前述第1導電型半導體基板的正面的表面層，在開啟狀態形成有通道的第2導電型基極領域；及在前述第1導電型漂移層與前述第2導電型集極層之間，雜質濃度比前述第1導電型漂移層更高的第1導電型 緩衝層，在關閉時從前述第2導電型基極領域與前述第1導電型漂移層之間的第2pn接合延伸的空乏層會接觸於第1導電型緩衝層。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012126618 | 2012-06-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201403810A TW201403810A (zh) | 2014-01-16 |
| TWI601288B true TWI601288B (zh) | 2017-10-01 |
Family
ID=49672969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW102118941A TWI601288B (zh) | 2012-06-01 | 2013-05-29 | Semiconductor device |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20140319576A1 (zh) |
| EP (1) | EP2790226A4 (zh) |
| JP (1) | JP5696815B2 (zh) |
| CN (1) | CN104106139A (zh) |
| TW (1) | TWI601288B (zh) |
| WO (1) | WO2013179761A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016051973A1 (ja) | 2014-10-03 | 2016-04-07 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| DE112017000063T5 (de) | 2016-02-15 | 2018-03-22 | Fuji Electric Co., Ltd. | Halbleitervorrichtung |
| CN106991221B (zh) * | 2017-03-24 | 2020-04-24 | 清华大学 | 一种基于igbt器件瞬态物理过程的分段折线建模方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6309920B1 (en) * | 1997-07-22 | 2001-10-30 | Siemens Aktiengesellschaft | Bipolar transistor which can be controlled by field effect and method for producing the same |
| JP2001332728A (ja) * | 2000-05-22 | 2001-11-30 | Fuji Electric Co Ltd | Ｉｇｂｔ |
| US20020137264A1 (en) * | 2001-03-23 | 2002-09-26 | Ming-Jer Kao | Method of fabrication thin wafer IGBT |
| JP2003318400A (ja) * | 2002-04-23 | 2003-11-07 | Toyota Central Res & Dev Lab Inc | 半導体装置とその製造方法 |
| US7005702B1 (en) * | 2000-05-05 | 2006-02-28 | International Rectifier Corporation | IGBT with amorphous silicon transparent collector |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4809047A (en) * | 1983-09-06 | 1989-02-28 | General Electric Company | Insulated-gate semiconductor device with improved base-to-source electrode short and method of fabricating said short |
| US4809045A (en) * | 1985-09-30 | 1989-02-28 | General Electric Company | Insulated gate device |
| JP3413021B2 (ja) | 1996-07-30 | 2003-06-03 | 株式会社東芝 | 半導体装置 |
| JPH10178174A (ja) * | 1996-10-18 | 1998-06-30 | Hitachi Ltd | 半導体装置及びそれを使った電力変換装置 |
| JP3906076B2 (ja) * | 2001-01-31 | 2007-04-18 | 株式会社東芝 | 半導体装置 |
| JP3906052B2 (ja) * | 2001-10-15 | 2007-04-18 | 株式会社東芝 | 絶縁ゲート型半導体装置 |
| JP5365009B2 (ja) * | 2008-01-23 | 2013-12-11 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| JP2011086883A (ja) | 2009-10-19 | 2011-04-28 | Denso Corp | 絶縁ゲートバイポーラトランジスタおよびその設計方法 |
| KR101794182B1 (ko) * | 2009-11-02 | 2017-11-06 | 후지 덴키 가부시키가이샤 | 반도체 장치 및 반도체 장치의 제조 방법 |
-
2013
- 2013-04-03 EP EP13796598.4A patent/EP2790226A4/en not_active Withdrawn
- 2013-04-03 JP JP2014518320A patent/JP5696815B2/ja active Active
- 2013-04-03 CN CN201380008425.0A patent/CN104106139A/zh active Pending
- 2013-04-03 WO PCT/JP2013/060254 patent/WO2013179761A1/ja active Application Filing
- 2013-05-29 TW TW102118941A patent/TWI601288B/zh active
-
2014
- 2014-07-09 US US14/327,288 patent/US20140319576A1/en not_active Abandoned
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6309920B1 (en) * | 1997-07-22 | 2001-10-30 | Siemens Aktiengesellschaft | Bipolar transistor which can be controlled by field effect and method for producing the same |
| US7005702B1 (en) * | 2000-05-05 | 2006-02-28 | International Rectifier Corporation | IGBT with amorphous silicon transparent collector |
| JP2001332728A (ja) * | 2000-05-22 | 2001-11-30 | Fuji Electric Co Ltd | Ｉｇｂｔ |
| US20020137264A1 (en) * | 2001-03-23 | 2002-09-26 | Ming-Jer Kao | Method of fabrication thin wafer IGBT |
| JP2003318400A (ja) * | 2002-04-23 | 2003-11-07 | Toyota Central Res & Dev Lab Inc | 半導体装置とその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2790226A1 (en) | 2014-10-15 |
| US20140319576A1 (en) | 2014-10-30 |
| JPWO2013179761A1 (ja) | 2016-01-18 |
| EP2790226A4 (en) | 2015-08-12 |
| WO2013179761A1 (ja) | 2013-12-05 |
| JP5696815B2 (ja) | 2015-04-08 |
| TW201403810A (zh) | 2014-01-16 |
| CN104106139A (zh) | 2014-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11823898B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP5971414B2 (ja) | 半導体装置 | |
| KR100994185B1 (ko) | 반도체 장치 | |
| US20160197143A1 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
| US9653595B2 (en) | Semiconductor device and semiconductor device fabrication method | |
| CN104733519A (zh) | 半导体器件 | |
| JP6139312B2 (ja) | 半導体装置 | |
| US10516017B2 (en) | Semiconductor device, and manufacturing method for same | |
| JP2000323488A (ja) | ダイオードおよびその製造方法 | |
| TW201521203A (zh) | 半導體裝置及其製造方法 | |
| JP5822032B2 (ja) | 半導体装置の製造方法 | |
| TWI601288B (zh) | Semiconductor device | |
| JP2004247593A (ja) | 半導体装置及びその製造方法 | |
| CN113892189A (zh) | 碳化硅半导体装置及碳化硅半导体装置的制造方法 | |
| JP2008263217A (ja) | 半導体装置 | |
| US9245986B2 (en) | Power semiconductor device and method of manufacturing the same | |
| KR102170068B1 (ko) | 바이폴라 논-펀치-스루 전력 반도체 디바이스 | |
| JP2012199522A (ja) | 半導体整流素子 | |
| US8969959B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP6930113B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| KR20220159561A (ko) | 900v 필드 스톱 igbt 제조방법 | |
| JP2014146629A (ja) | 半導体装置 | |
| JP2009158643A (ja) | 半導体装置 | |
| JPH04261064A (ja) | 半導体装置 | |
| KR20140085082A (ko) | 하이브리드 수직형 질화갈륨 다이오드의 구조 및 그 제조 방법 |