JP2014146629A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2014146629A JP2014146629A JP2013012769A JP2013012769A JP2014146629A JP 2014146629 A JP2014146629 A JP 2014146629A JP 2013012769 A JP2013012769 A JP 2013012769A JP 2013012769 A JP2013012769 A JP 2013012769A JP 2014146629 A JP2014146629 A JP 2014146629A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor region
- region
- type semiconductor
- type
- igbt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
ターンオフ時に、残留キャリアによるテール電流で生じる損失を低減したIGBTを提供する。
【解決手段】
コレクタ側に、p−型半導体領域(1)およびp+型半導体領域(2)を設け、p+型半導体領域(2)にオーミック接触すると共にp−型半導体領域(1)とショットキー接合を形成する下部電極(14)を備えることによりIGBTとショットキーダイオードとが一体化した構造を設けて、ターンオフ時の残留キャリアをショットキーダイオードを介して放出することで、テール電流で生じる損失を低減する。
【選択図】図1
Description
実施形態1
図1は、本発明の第1実施形態である半導体装置の断面構成図である。
実施形態2
図3は、本発明の第2実施形態である半導体装置の裏面側の平面(下部電極を透視した)を示す図である。本実施形態も、実施形態1と同様に、IGBTとショットキーダイオードを一体化した半導体装置である。
実施形態3
図4は、本発明の第3実施形態である半導体装置の断面構成図である。
2 p+半導体領域(コレクタ領域)
3 n型半導体領域
4 ドリフト層
5 p型半導体領域(チャネル領域)
6 トレンチ
7 n+型半導体領域(ソース領域)
8 p+半導体領域
9 ゲート絶縁膜
10 ゲート電極
11 コンタクトホール
12 層間絶縁膜
13 上部電極
14 下部電極
15 コレクタ電極
16 p+層
17 n+層
18 n−層
19 n−−層
20 p層
21 n+層
22 エミッタ電極
23 絶縁膜
24 層間絶縁膜
25 ゲート電極
Claims (5)
- p型の第1半導体領域(1)と、
前記第1半導体領域(1)よりもキャリア濃度が高いp型の第2半導体領域(2)と、
前記第2半導体領域(2)の上に配置されたn型の第3半導体領域(3)と、
前記第1半導体領域(1)および前記第3半導体領域(3)の上に配置されたn型の第4半導体領域(4)と、
前記第4半導体領域(4)の上に形成されたチャネル領域となるp型の第5半導体領域(5)と、
前記第5半導体領域(5)の表面に設けられソース領域となるn型の第6半導体領域(7)と、
前記第5半導体領域(5)の表面に設けられ、前記第5半導体領域(5)よりもキャリア濃度が高いp型の第7半導体領域(8)と、
前記第4半導体領域(4),前記第5半導体領域(5)および前記第6半導体領域(7)の各表面上に、ゲート絶縁膜(9)を介して設けられるゲート電極(10)と、
前記第2半導体領域(2)にオーミック接触すると共に、前記第1半導体領域(1)とショットキー接合を形成する第1主電極(14)と、
前記第6半導体領域(7)および前記第7半導体領域(8)とオーミック接触する第2主電極(13)と、
を備えたことを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、前記第1半導体領域(1)の平面パターン形状がドット状であることを特徴とする半導体装置。
- 請求項1に記載の半導体装置において、前記第1半導体領域(1)の平面パターン形状がストライプ状であることを特徴とする半導体装置。
- 請求項1〜3のいずれか1項に記載の半導体装置において、ゲート構造がトレンチゲート構造であることを特徴とする半導体装置。
- 請求項1〜3のいずれか1項に記載の半導体装置において、ゲート構造がプレーナゲート構造であることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013012769A JP2014146629A (ja) | 2013-01-28 | 2013-01-28 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013012769A JP2014146629A (ja) | 2013-01-28 | 2013-01-28 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014146629A true JP2014146629A (ja) | 2014-08-14 |
Family
ID=51426662
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013012769A Pending JP2014146629A (ja) | 2013-01-28 | 2013-01-28 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014146629A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016039286A1 (ja) * | 2014-09-12 | 2016-03-17 | 株式会社ブイ・テクノロジー | 半導体装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03254159A (ja) * | 1990-03-05 | 1991-11-13 | Fuji Electric Co Ltd | 伝導度変調型mosfet |
JPH0661495A (ja) * | 1992-08-07 | 1994-03-04 | Hitachi Ltd | 半導体装置及びその製法 |
JP2006019556A (ja) * | 2004-07-02 | 2006-01-19 | Toyota Motor Corp | 半導体装置とその製造方法 |
-
2013
- 2013-01-28 JP JP2013012769A patent/JP2014146629A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03254159A (ja) * | 1990-03-05 | 1991-11-13 | Fuji Electric Co Ltd | 伝導度変調型mosfet |
JPH0661495A (ja) * | 1992-08-07 | 1994-03-04 | Hitachi Ltd | 半導体装置及びその製法 |
JP2006019556A (ja) * | 2004-07-02 | 2006-01-19 | Toyota Motor Corp | 半導体装置とその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016039286A1 (ja) * | 2014-09-12 | 2016-03-17 | 株式会社ブイ・テクノロジー | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5787853B2 (ja) | 電力用半導体装置 | |
JP6119577B2 (ja) | 半導体装置 | |
JP5605073B2 (ja) | 半導体装置 | |
US9184268B2 (en) | Semiconductor device | |
CN107039419B (zh) | 半导体装置 | |
JP6311723B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US7157785B2 (en) | Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices | |
JP4843253B2 (ja) | 電力用半導体装置 | |
JP6024751B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US9941395B2 (en) | Insulated gate semiconductor device and method for manufacturing the same | |
JP6445952B2 (ja) | 半導体装置 | |
JP2008053648A (ja) | 絶縁ゲート型半導体装置及びその製造方法 | |
JP6139312B2 (ja) | 半導体装置 | |
JP2014063961A (ja) | 半導体装置 | |
JP4904625B2 (ja) | 半導体装置 | |
KR20140031893A (ko) | 바이폴라 펀치 쓰루 반도체 디바이스 및 그러한 반도체 디바이스의 제조 방법 | |
JP5678469B2 (ja) | 半導体装置 | |
JP5011634B2 (ja) | 半導体装置およびその半導体装置を用いた双方向スイッチ素子 | |
JP6302767B2 (ja) | 半導体装置及びそれを用いた電力変換装置 | |
JP2007227982A (ja) | 半導体装置の製造方法および半導体装置 | |
JP4177229B2 (ja) | 半導体装置とその製造方法 | |
JP2012028719A (ja) | 絶縁ゲート型半導体装置 | |
JP2016100455A (ja) | 半導体装置及びその製造方法 | |
JP2014146629A (ja) | 半導体装置 | |
JP2013069871A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150126 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160329 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160405 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20161108 |