CN103915489A - 绝缘栅双极型晶体管 - Google Patents
绝缘栅双极型晶体管 Download PDFInfo
- Publication number
- CN103915489A CN103915489A CN201410127688.XA CN201410127688A CN103915489A CN 103915489 A CN103915489 A CN 103915489A CN 201410127688 A CN201410127688 A CN 201410127688A CN 103915489 A CN103915489 A CN 103915489A
- Authority
- CN
- China
- Prior art keywords
- collector area
- area
- base
- collector
- doping content
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003139 buffering effect Effects 0.000 claims description 58
- 230000001965 increasing effect Effects 0.000 abstract description 6
- 238000002347 injection Methods 0.000 description 9
- 239000007924 injection Substances 0.000 description 9
- 230000000903 blocking effect Effects 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 150000001875 compounds Chemical class 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000001010 compromised effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明提供一种绝缘栅双极型晶体管，包括第一基区、第二基区、发射区、栅氧化层、缓冲区、第一集电极区、第二集电极区以及第三集电极区。其中，第二基区、发射区以及栅氧化层依次设置于第一基区的一侧，其中缓冲区、第一集电极区、第二集电极区以及第三集电极区依次设置于第一基区的另一侧。且第二基区、第一集电极区以及第二集电极区三者的导电类型与第一基区的导电类型相反，而发射区、缓冲区以及第三集电极区三者的导电类型与第一基区的导电类型相同。第三集电极区的最大厚度等于第二集电极区的最大厚度，且缓冲区、第一集电极区、第三集电极区三者掺杂浓度逐渐增加，形成双极型晶体管结构。
Description
技术领域
本发明涉及半导体功率器件技术领域，且特别涉及一种绝缘栅双极型晶体管。
背景技术
绝缘栅双极型晶体管（Insulated Gate Bipolar Transistor，简称IGBT）是一种发展迅速、应用广泛的半导体功率器件。它集金属氧化物半导体场效应管（MOSFET）的栅电极电压控制特性和双极结型晶体管（BJT）的低导通电阻特性于一身的半导体功率器件。具有电压控制、输入阻抗高、驱动电路简单、导通电阻小、电流密度大、开关损耗低及工作频率高等特性，在电磁炉、电焊机、不间断电源、变频器、马达传动等能量转换装置中有着广泛应用。
绝缘栅双极型晶体管最初为穿通型结构，如图1所示，它是在高浓度的P+衬底18上依次外延N型缓冲层17、N-基区11，然后在N-基区上制造P+基区12、N+发射区13、栅氧化层16、栅电极15、发射极14等正面结构，正面结构完成后对背面的P+衬底进行减薄形成P+集电极区18，最后在P+集电极区上淀积金属形成集电极19。为了使器件可以承受较大的正向击穿电压，通常N-基区的厚度较厚，掺杂浓度比较低。在器件正向工作时，在栅电极15上加一大于器件阈值电压的正向电压，使得在栅氧化层下面的P+基区表面反型，形成沟道。同时在集电极19相对于发射极14也加上正向电压，使得大量空穴从P+集电极区穿过N型缓冲层注入到N-基区，与从沟道过来的电子使得N-基区存在大量的过剩载流子。
由于注入的空穴浓度要大大高于N-基区的掺杂浓度，使得在N-基区形成电导调制效应，大大降低了器件的导通压降。但是在器件关断时，大量的过剩载流子由于不能及时地复合或从N-基区抽出，导致器件的电流拖尾很大、关断速度变得很慢，造成器件的工作频率降低，关断损耗增加。
为增加器件的关断速度，降低关断功耗，提出了将阳极短路的器件结构应用到绝缘栅双极型晶体管上，如图2所示。最大的不同是，在传统绝缘栅双极型晶体管结构的P+集电极区18上嵌入了N+集电极区20。在器件关断时，N-基区11的过剩载流子可以从N+集电极区20抽出，使得器件的关断速度加快。但是由于N+集电极区20的存在，使得器件在正向工作时，P+集电极18的注入效率降低，这导致进入N-基区11的空穴数量大为减少，由此导致电导调制作用降低，器件的导通压降升高。
发明内容
本发明为了克服现有绝缘栅双极型晶体管无法同时满足导通压降和关断时间的需求，提供一种快速关断的绝缘栅双极型晶体管。
为了实现上述目的，本发明提供一种绝缘栅双极型晶体管，包括第一基区、第二基区、发射区、栅氧化层、缓冲区、第一集电极区、第二集电极区以及第三集电极区。第二基区设置于第一基区的一侧，第二基区的导电类型与第一基区的导电类型相反。发射区设置于第二基区远离第一基区的一侧，发射区的掺杂浓度高于第一基区的掺杂浓度，且发射区的导电类型与第一基区的导电类型相同。栅氧化层连接第一基区、第二基区以及发射区。缓冲区设置于第一基区的另一侧，缓冲区的掺杂浓度高于第一基区的掺杂浓度，且缓冲区的导电类型与第一基区的导电类型相同。第一集电极区设置于缓冲区远离第一基区的一侧，第一集电极区的导电类型与缓冲区的导电类型相反。第二集电极区设置于第一集电极区远离缓冲区的一侧，第二集电极区的掺杂浓度高于第一集电极区的掺杂浓度，且第二集电极区的导电类型与第一集电极区的导电类型相同。第三集电极区设置于第二集电极区，且第三集电极区的导电类型与第二集电极区的导电类型相反。其中，第三集电极区的最大厚度等于第二集电极区的最大厚度，且缓冲区、第一集电极区、第三集电极区三者掺杂浓度逐渐增加，形成双极型晶体管结构。
于本发明一实施例中，第一集电极区在与第二集电极区的交界处的掺杂浓度为5×1016cm-3～5×1018cm-3。
于本发明一实施例中，第一集电极区的厚度为2μm～15μm。
于本发明一实施例中，第二集电极区的厚度以及第三集电极区的厚度均为1μm～10μm。
于本发明一实施例中，沿缓冲区到第二集电极区所在的方向第一集电极区的掺杂浓度逐渐增加。
于本发明一实施例中，第二集电极区的掺杂浓度和第三集电极区的掺杂浓度均为5×1017cm-3～5×1020cm-3，且第三集电极区的掺杂浓度大于第二集电极区的掺杂浓度。
于本发明一实施例中，第三集电极区的面积占第三集电极区面积和第二集电极区面积之和的20%～80%。
于本发明一实施例中，缓冲区在与第一集电极区交界处的掺杂浓度为5×1015cm-3～2×1017cm-3。
于本发明一实施例中，缓冲区的厚度为5μm～30μm。
于本发明一实施例中，沿第一基区到第一集电极区所在的方向缓冲区的掺杂浓度逐渐增加。
综上所述，本发明通过设置第一集电极区，使得缓冲区、第一集电极区、第三集电极区三者形成双极型晶体管结构。当器件处于正向导通时，第一集电极区和第三集电极区形成的PN结处于反偏，第三集电极区不会对注入到第一基区内的少数载流子造成影响，从而使得第二集电极区的注入效率得到提高。而在器件关断过程中，缓冲区、第一集电极区、第三集电极区三者形成双极型晶体管成为第一基区中过剩载流子的快速通道，可以把第一基区内的过剩载流子抽出，大大提高了器件的关断时间，实现低正向导通压降以及短关断时间的要求。
此外，第一集电极区的掺杂浓度越高，器件正向工作时注入到第一基区的少数载流子的数量越多，电导调制作用越明显，正向导通压降越低。而在关断时，注入过多的少数载流子将会延长器件的关断时间。因此，通过设置第一集电极区沿缓冲区到第二集电极区所在的方向的掺杂浓度逐渐增加，并通过控制第一集电极区在与第二集电极区的交界处的掺杂浓度以及第一集电极区的厚
度，使得器件的正向导通压降和关断时间得到更好的折中。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。
附图说明
图1所示为传统的绝缘栅双极型晶体管的剖面结构示意图；
图2所示为阳极短路型绝缘栅双极型晶体管的剖面结构示意图；
图3所示为本发明一实施例提供的绝缘栅双极型晶体管的剖面结构示意图；
图4所示为本发明一实施例提供的绝缘栅双极型晶体管与传统的绝缘栅双极型晶体管的正向导通压降以及关断时间的比较仿真图。
具体实施方式
图1所示为传统的绝缘栅双极型晶体管的剖面结构示意图。图2所示为阳极短路型绝缘栅双极型晶体管的剖面结构示意图；图3所示为本发明一实施例提供的绝缘栅双极型晶体管的剖面结构示意图。图4所示为本发明一实施例提供的绝缘栅双极型晶体管与传统的绝缘栅双极型晶体管的正向导通压降以及关断时间的比较仿真图。请一并参阅图1至图4。
如图3所示，本实施例提供的绝缘栅双极型晶体管包括：包括第一基区101、第二基区102、发射区103、栅氧化层104、缓冲区105、第一集电极区106、第二集电极区107以及第三集电极区108。第二基区102设置于第一基区101的一侧，第二基区102的导电类型与第一基区101的导电类型相反。发射区103设置于第二基区102远离第一基区101的一侧，发射区103的掺杂浓度高于第一基区101的掺杂浓度，且发射区103的导电类型与第一基区101的导电类型相同。栅氧化层104连接第一基区101、第二基区102以及发射区103。缓冲区105设置于第一基区101的另一侧，缓冲区105的掺杂浓度高于第一基区101的掺杂浓度，且缓冲区105的导电类型与第一基区101的导电类型相同。第一集电极区106设置于缓冲区105远离第一基区101的一侧，第一集电极区106的导电类型与缓冲区105的导电类型相反。第二集电极区107设置于第一集电极区106远离缓冲区105的一侧，第二集电极区107的掺杂浓度高于第一集电极区106的掺杂浓度，且第二集电极区107的导电类型与第一集电极区106的导电类型相同。第三集电极区108设置于第二集电极区107，且第三集电极区108的导电类型与第二集电极区107的导电类型相反。其中，第三集电极区108的最大厚度等于第二集电极区107的最大厚度，且缓冲区105、第一集电极区106、第三集电极区108三者掺杂浓度逐渐增加，形成双极型晶体管结构。
于本实施例中，发射区103、缓冲区105以及第三集电极区108三者的导电类型与第一基区101的导电类型相同，均为N型；而第二基区102、第一集电极区106以及第二集电极区107三者的导电类型与第一基区101的导电类型相反，均为P型。然而，本发明对此不作任何限定，于其它实施例中，第一基区101的导电类型也可为P型。
本实施例提供的绝缘栅双极型晶体管是集金属氧化物半导体场效应管的栅电极电压控制特性、双极型晶体管的低导通电阻特性以及双极型晶体管辅助关断功能于一身的半导体功率器件。其中，第二基区102、发射区103、栅氧化层104以及第一基区101形成传统的平面栅型金属氧化物半导体结构（可简称为MOSFET结构）。第二基区102的厚度为3μm，掺杂浓度为3×1017cm-3，发射区的厚度为0.5μm，掺杂浓度为1×1020cm-3。栅氧化层104的厚度为0.06μm。在栅氧化层104上的栅电极109的材料为多晶硅，为调整阈值电压，多晶硅掺磷的浓度为5×1019cm-3。而位于第二集电极区107上的集电极110以及发射区103上的发射极111由金属铝覆盖，铝厚度为3μm。然而，本发明对此不作任何限定。
而由第二基区102、第一基区101、缓冲区105以及第一集电极区106以及第二集电极区107则形成了PNP双极型晶体管，该晶体管具有低导通电阻特性。而由缓冲区105、第二集电极区106以及第三集电极区108所组成的NPN双极型晶体管则可实现快速关断功能。
具体的工作原理为：当在栅电极109上施加电压时，栅电极109、栅氧化层104以及第二基区102形成电容器。受施加在栅电极109上的电压的影响，第二基区102的表面将感应出负电荷。随着栅电压的逐渐增加，感应电荷也相应的增加，当施加在栅电极上的电压大于阈值电压时，第二基区102的表面形成感应沟道，该沟道连接第一基区101和发射区103，实现栅电极电压的控制。
此时，若在集电极110以及发射极111间施加一电压使得第二集电极区107的电位高于发射区103的电位。则器件处于正向导通，器件的导通压降为由第一基区101和缓冲区105组成的N型区与由第一集电极区106和第二集电极区107组成的P型区所构成的PN结的正向结压降。受施加电压的影响第二集电极区107以及第一集电极区106也将注入大量的空穴至第一基区101。由于注入的空穴浓度要大大高于第一基区101的掺杂浓度，使得在第一基区101形成电导调制效应，大大降低了器件的导通压降。
同时，缓冲区105、第一集电极区106以及第三集电极区108三者掺杂浓度逐渐增加，形成的NPN双极型晶体管。器件在关断时，NPN双极型晶体管成为第一基区101内过剩载流子的快速通道，第三集电极区108可以把第一基101区内的过剩电子抽出。此外，第一集电极区106作为NPN管的基区掺杂浓度比较低，这将进一步增加了缓冲区105电子的注入，使得空穴与电子的复合快速进行。过剩载流子的快速抽取或复合大大提高了器件的关断时间，实现低导通压降以及短关断时间的技术效果。
于本实施例中，增加第一集电极区106其不仅可与缓冲区105以及第三集电极区108形成NPN双极型晶体管来加快器件的关断时间。同时，其在正向导通时，可将第一基区101和第三集电极区108进行隔离，防止器件在正向导通时由于第三集电极区108对第一基区101的注入，而注入的电子会对第二级集电极区107注入至第一基区101内的空穴产生复合，从而影响第二集电极区107的注入效率。即通过增加第一集电极区106，可屏蔽第三集电极区108对第一基区101的影响，大大提高器件的正向正向导通压降。
然而，第一集电极区106的增加会使得注入至第一基区101的空穴数量增加从而使得关断时间加长。因此，在设计时需对第一集电极区106的掺杂浓度以及厚度进行控制，使得在满足正向导通压降的情况下，尽可能的降低关断时间。于本实施例中，设置第一集电极区106在与第二集电极区107的交界处的掺杂浓度为1.5×1017cm-3，厚度为4μm。
进一步的，设置第一集电极区106沿缓冲区105到第二集电极区107所在的方向的掺杂浓度逐渐增加，呈高斯分布。与均匀掺杂相比，该种杂质分布杂质总量较低，相应的对第一基区101的注入效率也低，因而器件的关断时间也将更短。然而，本发明对第一集电极区106在与第二集电极区107的交界处的掺杂浓度以及厚度不作任何限定。于其它实施例中，第一集电极区106在与第二集电极区107的交界处的掺杂浓度可在5×1016cm-3～5×1018cm-3内的其它任一值，而其厚度也可在2μm～15μm内的其它任一值。
第二集电极区107的厚度越到，掺杂浓度越高，器件的正向导通压降将越小；但于此相反的，器件的关断时间也将上升。因此，优选的，设置第二集电极区107的厚度为2.5μm，掺杂浓度为1×1019cm-3。然而，本发明对此不作任何限定。
设置第三集电极区108，其目的是为了在器件关断时，第三集电极区108与缓冲区105以及第一基区101形成NPN型双极型晶体管可为第一基区101内的过甚载流子提供快速通道，从而降低器件的关断时间。第三集电极区108的掺杂浓度越高，占其和第二集电极区107面积之和越大，器件的关断时间将越快。然而，过高的掺杂浓度或过大的所占面积比将会使得第二集电极区107的注入效率降低。然而，于本实施例中，第三集电极区108是在第二集电极区107上通过扩散的形式得到的，因此，其掺杂浓度要高于第二集电极区107的掺杂浓度。
因此，为得到更优的正向导通压降和关断时间，设置第三集电极区108的掺杂浓度为1×1020cm-3，第三集电极区107的面积占第三集电极区107的面积和第二集电极区106的面积之和的50%。然而，本发明对此不作任何限定。此外，由于第三集电极区108其需与缓冲区105以及第一基区101形成NPN型双极型晶体管，因此，要求第三集电极区108的最大厚度与第二集电极区107的厚度相等，亦为2.5μm。
由于第一基区101的掺杂浓度以及厚度决定了器件的正向阻断电压，因此为保证器件具有足够的正向阻断电压，通常将第一基区101的掺杂浓度设置得较低，越低的掺杂浓度，相同击穿电压下其所需的空间扩展区越宽，相应的第一基区101厚度也需越厚。如击穿电压为1200V的绝缘栅双极型晶体管，其第一基区101的浓度在5×1013cm-3～2×1014cm-3之间，厚度在70μm～120μm之间。于本实施例中，第一基区101的浓度1×1014cm-3，厚度为86um。然而，本发明对此不作任何限定。
虽然第一基区101的低浓度以及大厚度可以实现高的击穿电压，但同时也会使器件正向导通时具有高的正向导通压降。为了实现正向阻断电压和正向导通压降间的平衡，在第一集电极区106和第一基区101间增加导电类型与第一基区101相同，而浓度高于第一基区101的缓冲区105。
当器件处于正向阻断时，第一基区101和第二基区102间的PN结处于反向偏置，空间扩展区大部分往浓度低的第一基区101扩展。通过增加掺杂浓度高于第一基区101的缓冲区105，空间电荷区可穿透第一基区101在缓冲区105中截止，形成阶梯电场，使得器件在得到正向阻断电压时所需的第一基区101的厚度得到减小。第一基区101厚度的减小将使得器件在正向导通时具有更低的导通压降。同时，缓冲区105与第一集电极区106间形成的PN结的结电压也比第一基区101与第一集电极区106间形成的PN结的结电压要小得多。因此，通过增加缓冲区105可大大降低器件正向导通压降。
然而，缓冲区105的存在会对第二集电极区107的注入效率产生影响，因此其掺杂浓度需控制在一定范围内。于本实施例中，设置缓冲区105在与第一集电极区106交界处的掺杂浓度为3×1016cm-3。进一步的，设置其浓度沿第一基区101到第一集电极区106所在的方向逐渐增加，呈高斯分布。与均匀掺杂相比，该种杂质分布结构，其杂质总量低；相对应的，由第二集电极区107注入到第一基区101的空穴的复合也更小。
此外，缓冲区105的厚度越薄，器件的正向导通压降将越低。但过薄的缓冲区105的厚度，在器件正向阻断时会被空间电荷区击穿，导致器件正向阻断压降减小。因此，优选的，设置缓冲区105的厚度为10um。然而，本发明对此不作任何限定。于其它实施例中，缓冲区105在与第一集电极区106交界处的掺杂浓度可为5×1015cm-3～2×1017cm-3内的其它任一值，其厚度也可为5μm～30μm内的其它任一值。
通过上述参数的设置，本实施例提供的绝缘栅双极型晶体管当其正向导通压降为1.9V时，其关断时间约0.23uS左右。如图3所示，与传统的绝缘栅双极型晶体管相比，当正向导通压降相同时，本实施例提供的绝缘栅双极型晶体管的关断时间是传统的绝缘栅双极型晶体管的关断时间的一半。
综上所述，本发明通过设置第一集电极区106，使得缓冲区105、第一集电极区106、第三集电极区108三者形成双极型晶体管结构。当器件处于正向导通时，第一集电极区101和第三集电极区108形成的PN结处于反偏，因此，在器件正向导通时，第三集电极区108不会对注入到第一基区101内的少数载流子造成影响，从而使得第二集电极区107对第一基区101的注入效率得到提高。而在器件关断过程中，缓冲区105、第一集电极区106、第三集电极区108三者形成双极型晶体管成为第一基区101中过剩载流子的快速通道，可以把第一基区101内的过剩载流子抽出，大大提高了器件的关断时间，实现低正向导通压降以及短关断时间的要求。
此外，第一集电极区106的掺杂浓度越高，器件正向导通时注入到第一基区101的少数载流子的数量越多，电导调制作用越明显，正向导通压降越低。而在关断时，注入过多的少数载流子将会延长器件的关断时间。因此，通过设置第一集电极区106沿缓冲区105到第二集电极区107所在的方向的掺杂浓度逐渐增加，并通过控制第一集电极区106在与第二集电极区107的交界处的掺杂浓度以及第一集电极区106的厚度，使得器件的正向导通压降和关断时间得到更好的折中。
虽然本发明已由较佳实施例揭露如上，然而并非用以限定本发明，任何熟知此技艺者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所要求保护的范围为准。
Claims (10)
1.一种绝缘栅双极型晶体管，其特征在于，包括：
第一基区；
第二基区，设置于所述第一基区的一侧，所述第二基区的导电类型与所述第一基区的导电类型相反；
发射区，设置于所述第二基区远离所述第一基区的一侧，所述发射区的掺杂浓度高于所述第一基区的掺杂浓度，且所述发射区的导电类型与所述第一基区的导电类型相同；
栅氧化层，连接所述第一基区、第二基区以及发射区；
缓冲区，设置于所述第一基区的另一侧，所述缓冲区的掺杂浓度高于所述第一基区的掺杂浓度，且所述缓冲区的导电类型与所述第一基区的导电类型相同；
第一集电极区，设置于所述缓冲区远离所述第一基区的一侧，所述第一集电极区的导电类型与所述缓冲区的导电类型相反；
第二集电极区，设置于所述第一集电极区远离所述缓冲区的一侧，所述第二集电极区的掺杂浓度高于所述第一集电极区的掺杂浓度，且所述第二集电极区的导电类型与所述第一集电极区的导电类型相同；
第三集电极区，设置于所述第二集电极区，且所述第三集电极区的导电类型与所述第二集电极区的导电类型相反；
其中，所述第三集电极区的最大厚度等于所述第二集电极区的最大厚度，且所述缓冲区、第一集电极区、第三集电极区三者掺杂浓度逐渐增加，形成双极型晶体管结构。
2.根据权利要求1所述的绝缘栅双极型晶体管，其特征在于，所述第一集电极区在与所述第二集电极区的交界处的掺杂浓度为5×1016cm-3～5×1018cm-3。
3.根据权利要求2所述的绝缘栅双极型晶体管，其特征在于，所述第一集电极区的厚度为2μm～15μm。
4.根据权利要求2所述的绝缘栅双极型晶体管，其特征在于，沿所述缓冲区到第二集电极区所在的方向第一集电极区的掺杂浓度逐渐增加。
5.根据权利要求1所述的绝缘栅双极型晶体管，其特征在于，所述第二集电极区的厚度以及第三集电极区的厚度均为1μm～10μm。
6.根据权利要求1所述的绝缘栅双极型晶体管，其特征在于，所述第二集电极区的掺杂浓度和第三集电极区的掺杂浓度均为5×1017cm-3～5×1020cm-3，且所述第三集电极区的掺杂浓度大于所述第二集电极区的掺杂浓度。
7.根据权利要求6所述的绝缘栅双极型晶体管，其特征在于，所述第三集电极区的面积占第三集电极区面积和第二集电极区面积之和的20%～80%。
8.根据权利要求1所述的绝缘栅双极型晶体管，其特征在于，所述缓冲区在与第一集电极区交界处的掺杂浓度为5×1015cm-3～2×1017cm-3。
9.根据权利要求8所述的绝缘栅双极型晶体管，其特征在于，所述缓冲区的厚度为5μm～30μm。
10.根据权利要求8所述的绝缘栅双极型晶体管，其特征在于，沿所述第一基区到第一集电极区所在的方向缓冲区的掺杂浓度逐渐增加。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410127688.XA CN103915489B (zh) | 2014-04-01 | 2014-04-01 | 绝缘栅双极型晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410127688.XA CN103915489B (zh) | 2014-04-01 | 2014-04-01 | 绝缘栅双极型晶体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103915489A true CN103915489A (zh) | 2014-07-09 |
| CN103915489B CN103915489B (zh) | 2017-01-04 |
Family
ID=51041035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410127688.XA Expired - Fee Related CN103915489B (zh) | 2014-04-01 | 2014-04-01 | 绝缘栅双极型晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103915489B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107452790A (zh) * | 2017-08-16 | 2017-12-08 | 全球能源互联网研究院 | 一种功率半导体器件及其制作方法 |
| CN109671772A (zh) * | 2018-12-17 | 2019-04-23 | 成都森未科技有限公司 | 一种功率半导体器件及其集电区的制造方法 |
| CN110112213A (zh) * | 2019-05-24 | 2019-08-09 | 厦门中能微电子有限公司 | 绝缘栅双极型晶体管 |
| CN110504300A (zh) * | 2019-08-19 | 2019-11-26 | 广东美的制冷设备有限公司 | 绝缘栅极晶体管及其制备方法和应用 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1439172A (zh) * | 2000-05-05 | 2003-08-27 | 国际整流器公司 | 用于穿通非外延型绝缘栅双极型晶体管的缓冲区的氢注入 |
| US20110254050A1 (en) * | 2010-04-15 | 2011-10-20 | Florin Udrea | Reverse conducting igbt |
| CN103383958A (zh) * | 2013-07-17 | 2013-11-06 | 电子科技大学 | 一种rc-igbt器件及其制作方法 |
-
2014
- 2014-04-01 CN CN201410127688.XA patent/CN103915489B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1439172A (zh) * | 2000-05-05 | 2003-08-27 | 国际整流器公司 | 用于穿通非外延型绝缘栅双极型晶体管的缓冲区的氢注入 |
| US20110254050A1 (en) * | 2010-04-15 | 2011-10-20 | Florin Udrea | Reverse conducting igbt |
| CN103383958A (zh) * | 2013-07-17 | 2013-11-06 | 电子科技大学 | 一种rc-igbt器件及其制作方法 |
Non-Patent Citations (1)
| Title |
|---|
| 蒋华平: ""隔离型和隧道型RC-IGBT新结构与耐压设计"", 《中国博士学位论文全文数据库信息科技辑》 * |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107452790A (zh) * | 2017-08-16 | 2017-12-08 | 全球能源互联网研究院 | 一种功率半导体器件及其制作方法 |
| CN107452790B (zh) * | 2017-08-16 | 2024-06-18 | 全球能源互联网研究院有限公司 | 一种功率半导体器件及其制作方法 |
| CN109671772A (zh) * | 2018-12-17 | 2019-04-23 | 成都森未科技有限公司 | 一种功率半导体器件及其集电区的制造方法 |
| CN110112213A (zh) * | 2019-05-24 | 2019-08-09 | 厦门中能微电子有限公司 | 绝缘栅双极型晶体管 |
| CN110504300A (zh) * | 2019-08-19 | 2019-11-26 | 广东美的制冷设备有限公司 | 绝缘栅极晶体管及其制备方法和应用 |
| CN110504300B (zh) * | 2019-08-19 | 2023-02-07 | 广东美的制冷设备有限公司 | 绝缘栅极晶体管及其制备方法和应用 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103915489B (zh) | 2017-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104995738B (zh) | 半导体装置 | |
| CN103022089A (zh) | 一种无snapback效应的逆导型绝缘栅双极晶体管 | |
| CN103219370A (zh) | 一种具有p浮空层电流栓的rc-igbt | |
| CN110504307B (zh) | 一种具有栅控集电极的sa-ligbt器件 | |
| CN101393928A (zh) | 一种阳极短路的隧道泵igbt | |
| CN103489910A (zh) | 一种功率半导体器件及其制造方法 | |
| CN111834449B (zh) | 一种具有背面双mos结构的快速关断rc-igbt器件 | |
| CN102306657A (zh) | 一种具有浮空埋层的绝缘栅双极型晶体管 | |
| CN105023943A (zh) | 一种纵向rc-igbt器件 | |
| CN103915489A (zh) | 绝缘栅双极型晶体管 | |
| CN103489908A (zh) | 一种能消除负阻效应的rc-igbt | |
| CN102354706A (zh) | 一种具有p型埋岛结构的沟槽型绝缘栅双极型晶体管 | |
| CN104779279A (zh) | 一种能抑制负阻效应的rc-igbt | |
| CN109065608A (zh) | 一种横向双极型功率半导体器件及其制备方法 | |
| CN105514148A (zh) | 绝缘栅双极型晶体管 | |
| CN110504305B (zh) | 一种具有自偏置pmos钳位载流子存储层的SOI-LIGBT器件 | |
| CN104795438A (zh) | 一种能抑制负阻效应的sa-ligbt | |
| CN104299990A (zh) | 绝缘栅双极晶体管及其制造方法 | |
| CN105529370A (zh) | 一种mos触发负阻二极管及其制造方法 | |
| US20150187922A1 (en) | Power semiconductor device | |
| CN103887332A (zh) | 一种新型功率半导体器件 | |
| CN106601800A (zh) | 一种沟槽绝缘栅双极型晶体管 | |
| CN109887844B (zh) | 一种双埋层mos栅控晶闸管及制备方法 | |
| CN104992968B (zh) | 一种绝缘栅双极型晶体管及其制造方法 | |
| CN103606557A (zh) | 一种集成二极管的集电极短路igbt结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170104 Termination date: 20200401 |