CN107452790A - 一种功率半导体器件及其制作方法 - Google Patents

一种功率半导体器件及其制作方法 Download PDF

Info

Publication number
CN107452790A
CN107452790A CN201710702108.9A CN201710702108A CN107452790A CN 107452790 A CN107452790 A CN 107452790A CN 201710702108 A CN201710702108 A CN 201710702108A CN 107452790 A CN107452790 A CN 107452790A
Authority
CN
China
Prior art keywords
doped layer
layer
substrate
conduction type
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710702108.9A
Other languages
English (en)
Inventor
崔磊
潘艳
金锐
温家良
赵岩
张璧君
解海宁
刘双宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Global Energy Interconnection Research Institute
Original Assignee
Global Energy Interconnection Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Global Energy Interconnection Research Institute filed Critical Global Energy Interconnection Research Institute
Priority to CN201710702108.9A priority Critical patent/CN107452790A/zh
Publication of CN107452790A publication Critical patent/CN107452790A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744—Gate-turn-off devices
    • H01L29/745—Gate-turn-off devices with turn-off by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种功率半导体器件及其制作方法，其中功率半导体器件包括：第一导电类型的基板；第一掺杂层，设置在基板内，其为与第一导电类型相反的第二导电类型；第二掺杂层，设置在第一掺杂层内，其为第一导电类型；第三掺杂层，设置在第二掺杂层内，其为第二导电类型；控制电极，通过隔离层设置在基板的第一表面上，且隔离层与第一掺杂层、第二掺杂层和第三掺杂层的表面接触；第一电极，设置在基板的第一表面上，且第一电极与第一掺杂层、第二掺杂层和第三掺杂层的表面接触；以及第二电极，设置在基板的第二表面上。当控制电极接负电时，第三掺杂层形成少子的抽取路径，降低了载流子局部浓度，降低第一掺杂层和基板原有掺杂类型层之间的势垒。

Description

一种功率半导体器件及其制作方法
技术领域
本发明涉及半导体技术领域，具体涉及一种功率半导体器件及其制作方法。
背景技术
功率半导体是弱电控制与强电运行之间、信息技术与先进制造之间的桥梁。随着世界各国对节能减排的需求越来越迫切，功率半导体器件已从传统的工业控制和4C(通信、计算机、消费电子、汽车)领域迈向新能源、轨道交通、智能电网、变频家电等诸多产业。
图1示出了现有的三端功率半导体器件正向偏置时的等效结构示意图。当该功率半导体器件的基极20接正电压时，该功率半导体器件的发射极30与集电极40导通；当该功率半导体器件的基极20接地或接负电压时，该功率半导体器件的发射极30与集电极40则会关断。然而，在某些情况下，虽然基极20接地或接负电压，但是P型掺杂层11中载流子的局部浓度较高，使得P型掺杂层11与N型掺杂层1A的势垒(即图1所示等效电阻R两端的电压)达到预定阈值，例如0.7V，使得N型掺杂层12、P型掺杂层11以及N型掺杂层1A所形成的寄生NPN晶体管导通，则N型掺杂层11的电子可以直接通过该寄生NPNP管进入N型掺杂层1A，进而流入集电极40，而不再是仅从基极20下方集聚电子所形成的导电沟道流通，从而使得该功率半导体器件无法关断。
发明内容
有鉴于此，本发明实施例提供了一种功率半导体器件及其制作方法，以解决现有三端功率半导体一旦导通便无法通过控制基极反偏来控制其关断的问题。
本发明第一方面提供了一种功率半导体器件，包括：基板，具有第一表面和与所述第一表面相对的第二表面，所述基板为第一导电类型；第一掺杂层，设置在所述基板内，其为与所述第一导电类型相反的第二导电类型；第二掺杂层，设置在所述第一掺杂层内，其为第一导电类型；第三掺杂层，设置在所述第二掺杂层内，其为第二导电类型；控制电极，通过隔离层设置在所述基板的第一表面上，且所述隔离层与所述第一掺杂层、所述第二掺杂层和所述第三掺杂层的表面接触；第一电极，设置在所述基板的第一表面上，且所述第一电极与所述第一掺杂层、所述第二掺杂层和所述第三掺杂层的表面接触；以及第二电极，设置在所述基板的第二表面上。
可选地，所述功率半导体器件还包括：第四掺杂层，设置在所述基板与所述第二电极之间，所述第四掺杂层为第二导电类型。
可选地，所述第一导电类型为N型，所述第二导电类型为P型；或者，所述第一导电类型为P型，所述第二导电类型为N型。
可选地，所述第二掺杂层为两个或两个以上，所述第二掺杂层与所述第三掺杂层数量相同。
可选地，所述基板的材质包括以下至少一者：Si、SiC、GaN。
可选地，所述第三掺杂层的掺杂深度不大于20μm。
可选地，所述第三掺杂层的掺杂浓度为1014/cm3至1020/cm3。
本发明第二方面提供了一种制造功率半导体器件的方法，包括：在第一导电类型的基板的第一表面内形成第一掺杂层，所述第一掺杂层为与所述第一导电类型相反的第二导电类型；在所述第一掺杂层内形成第一导电类型的第二掺杂层；在所述第二掺杂层内形成第二导电类型的第三掺杂层；在所述基板的第一表面上形成隔离层，所述隔离层与所述第一掺杂层、所述第二掺杂层和所述第三掺杂层的表面接触；在所述隔离层上形成控制电极；在所述基板的第一表面上形成第一电极，所述第一电极与所述第一掺杂层、所述第二掺杂层和所述第三掺杂层的表面接触；在所述基板的第二表面上形成第二电极。
可选地，所述在所述基板的第二表面设置第二电极的步骤之前，还包括：在所述基板的第二表面内形成第四掺杂层，所述第四掺杂层为第二导电类型。
可选地，在所述第二掺杂层内形成第二导电类型的第三掺杂层时，所述第三掺杂层的掺杂注入窗口的宽度不大于100μm；和/或，所述第三掺杂层的掺杂深度不大于20μm；和/或，所述第三掺杂层的掺杂浓度为1014/cm3至1020/cm3。
本发明实施例所提供的功率半导体器件，基板为第一导电类型，并具有相对设置的第一表面和第二表面，在基板第一表面设置有第一电极，并通过隔离层设置有控制电极，在基板第二表面设置有第二电极；在基板第一表面内部设置有第一导电类型的第二掺杂层，在第一掺杂层内部设置有第一导电类型的第二掺杂层，在第二掺杂层内部还设置有第二导电类型的第三掺杂层；控制电极底部的隔离层与第一掺杂层、第二掺杂层、第三掺杂层的表面接触，第一电极也与第一掺杂层、第二掺杂层、第三掺杂层的表面接触。当控制电极接正电压时，第三掺杂层不参与电流流通；当控制电极接负电时，第三掺杂层形成少子的抽取路径，对原有的少子流通路径上的少子进行了分流，从而降低了载流子的局部浓度，继而降低第一掺杂层和基板原有掺杂类型层之间的势垒，当势垒降低至预定阈值以下时，内部寄生晶体管便可以关断了。
附图说明
通过参考附图会更加清楚的理解本发明的特征和优点，附图是示意性的而不应理解为对本发明进行任何限制，在附图中：
图1示出了现有的三端功率半导体器件正向偏置时内部等效结构示意图；
图2示出了根据本发明实施例的一种功率半导体器件正向偏置时的载流子示意图；
图3示出了根据本发明实施例的一种功率半导体器件内部等效结构示意图；
图4示出了根据本发明实施例的一种功率半导体器件反向偏置时的载流子示意图；
图5示出了根据本发明实施例的另一种功率半导体器件正向偏置时的载流子示意图；
图6示出了根据本发明实施例的另一种功率半导体器件内部等效结构示意图；
图7示出了根据本发明实施例的另一种功率半导体器件反向偏置时的载流子示意图；
图8示出了根据本发明实施例的一种制造功率半导体器件的方法流程图；
图9示出了根据本发明实施例的另一种制造功率半导体器件的方法流程图。
具体实施方式
为了使本发明的目的、优点、制备方法更加清楚，下面将结合附图对本发明的实施示例进行详细描述，所述实施例的示例在附图中示出，其中附图中部分结构直接给出了优选的结构材料，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。需要说明的是，参考附图描述的实施例是示例性的，实施例中表明的结构材料也是示例性的，仅用于解释本发明，而不能解释为对本发明的限制，本发明各个实施例的附图仅是为了示意的目的，因此没有必要按比例绘制。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
本发明实施例提供了一种功率半导体器件，如图2至图4所示，该功率半导体器件包括基板10、第一掺杂层11、第二掺杂层12、第三掺杂层13、控制电极20、第一电极30和第二电极40，其中，控制电极20例如可以是栅极或基极，第一电极30例如可以是源极或集电极，第二电极例如可以是漏极或发射极。
基板10具有第一表面和与第一表面相对的第二表面，且基板10为第一导电类型，图2至图4中1A为基板10原有掺杂类型层，即为第一导电类型。第一掺杂层11设置在基板10内，其为与第一导电类型相反的第二导电类型。第二掺杂层12设置在第一掺杂层11内，其为第一导电类型。第三掺杂层13设置在第二掺杂层12内，其为第二导电类型。控制电极20通过隔离层50设置在基板10的第一表面上，且隔离层50与第一掺杂层11、第二掺杂层12和第三掺杂层13的表面接触。
第一电极30设置在基板10的第一表面上，且第一电极30与第一掺杂层11、第二掺杂层12和第三掺杂层13的表面接触。第二电极40设置在基板10的第二表面上。
下面以第一导电类型为N型、第二导电类型为P型阐述上述功率半导体器件的工作原理。
当控制电极20接正电压时，如图2所示，由于控制电极20正电性的吸引，多子电子在隔离层50下方集聚，从而形成导电沟道(如图2中圆点所示)，N型掺杂层12的电子通过该导电沟道依次经P型掺杂层11、N型掺杂层1A流入第二电极40，即图2中所示的电子路径Pe；由于电子和空穴之间电性吸引，使得P型第一掺杂层11中的空穴集聚于N型第二掺杂层12周边，沿该周边路径流入第一电极30，形成如图2所示的空穴路径Ph1。
如图3所示，当P型掺杂层11中载流子的局部浓度较高，使得P型第一掺杂层11与N型掺杂层1A的势垒(即图3中所示等效电阻R两端的电压)达到预定阈值，例如0.7V，则会触发N型第二掺杂层12、P型第一掺杂层11以及N型掺杂层1A所形成的寄生NPN晶体管导通，则电子不再是仅从基极20下方集聚电子所形成的导电沟道流通。
当控制电极20接负电压的瞬间，如图4所示，原先电子和空穴的流通路径不变。由于控制电极20负电性的吸引，少子空穴在隔离层50下方集聚，从而形成导电沟道(如图4中六角星所示)，空穴便可以经P型第一掺杂区11、N型第二掺杂区12和P型第三掺杂区13流入第一电极30，形成如图4所示的空穴路径Ph2，即对P型掺杂区11中原有少子空穴流通路径上的空穴进行了分流，从而降低了载流子的局部浓度，也即流经图3所示等效电流中电阻R的电阻。电流的微观表达式为：I＝nqSv，其中，n是导体的单位体积内的自由电荷数，q是每个自由电荷的电量，S导体的横截面积，v为自由电荷的定向移动速率。由此可见，当载流子浓度降低，则流经等效电阻R的电流也随之降低，从而等效电阻R两端的电压也降低，也即降低P型第一掺杂层11与N型掺杂层1A的势垒。当P型掺杂层11与N型掺杂层1A的势垒降低至预定阈值(例如0.7V)以下时，寄生NPN晶体管便可以关断了。
同时，由于N型掺杂层1A的空穴为少子，控制电极20接负电压时，作为多子的电子在基板10表面不能够集聚形成导电沟道，因此图3中所示的右侧路径无法导通，至此便可以完全关断了该功率半导体器件。
需要补充说明的是，本实施例仅以第一导电类型为N型、第二导电类型为P型说明本发明实施例所提供的技术方案，本领域技术人员容易想到，在上述技术原理的启示下还可以以第一导电类型为P型、第二导电类型为N型来实施本发明实施例所提供的技术方案，这一变形方式也在本申请的保护范围内。
上述功率半导体器件，基板为第一导电类型，并具有相对设置的第一表面和第二表面，在基板第一表面设置有第一电极，并通过隔离层设置有控制电极，在基板第二表面设置有第二电极；在基板第一表面内部设置有第一导电类型的第二掺杂层，在第一掺杂层内部设置有第一导电类型的第二掺杂层，在第二掺杂层内部还设置有第二导电类型的第三掺杂层；控制电极底部的隔离层与第一掺杂层、第二掺杂层、第三掺杂层的表面接触，第一电极也与第一掺杂层、第二掺杂层、第三掺杂层的表面接触。当控制电极接正电压时，第三掺杂层不参与电流流通；当控制电极接负电时，第三掺杂层形成少子的抽取路径，对原有的少子流通路径上的少子进行了分流，从而降低了载流子的局部浓度，继而降低第一掺杂层和基板原有掺杂类型层之间的势垒，当势垒降低至预定阈值以下时，内部寄生晶体管便可以关断了。
作为本实施例的一种可选实施方式，第二掺杂层12为两个或两个以上，第二掺杂层12与第三掺杂层13数量相同。图2至图4示出了N型第二掺杂层和P型掺杂层13的数量为并不连通的两个时的情形，例如第二掺杂层12可以为两条平行线结构。需要指出的是，图2至图4中的N型第二掺杂层12和P型第三掺杂层13也可以为连通结构的两端，第二掺杂层12可以为环形结构。
可选地，基板10的材质包括以下至少一者：Si、SiC、GaN。
可选地，第三掺杂层13的掺杂注入窗口的宽度(即图2至图4中所示的第三掺杂区13的宽度)不大于100μm。第三掺杂层13的掺杂深度(即图2至图4中所示的第三掺杂区13的深度)不大于20μm。第三掺杂层13的掺杂浓度为1014/cm3至1020/cm3。
实施例二
本发明实施例提供了一种功率半导体器件，如图5至图7所示，该功率半导体器件包括基板10、第一掺杂层11、第二掺杂层12、第三掺杂层13、控制电极20、第一电极30和第二电极40，具体请参见实施例一。本发明实施例与实施例一的区别在于还包括第四掺杂层14。第四掺杂层14设置在基板10与第二电极40之间，第四掺杂层14为第二导电类型。
下面以第一导电类型为N型、第二导电类型为P型阐述上述功率半导体器件的工作原理。
当控制电极20接正电压时，如图5所示，多子电子在隔离层50下方集聚形成导电沟道(如图5中圆点所示)，电子形成路径Pe；由于电子和空穴之间电性吸引，空穴在N型第二掺杂层12周边形成路径Ph1，上述原理详情请参见实施例一。与实施例一的区别在于，N型掺杂层1A与P型掺杂层14形成PN结。
如图6所示，当P型掺杂层11中载流子的局部浓度较高，使得P型第一掺杂层11与N型掺杂层1A的势垒(即图6中所示等效电阻R两端的电压)达到预定阈值，例如0.7V，则会触发N型第二掺杂层12、P型第一掺杂层11以及N型掺杂层1A所形成的寄生NPN晶体管导通，在此基础上还会进一步触发P型第一掺杂层11、N型掺杂层1A以及P型第四掺杂层14所形成的寄生PNP晶体管导通，并且寄生NPN晶体管和寄生PNP晶体管一旦导通还有互相提供导通电压。由此可见，电子不再是仅从基极20下方集聚电子所形成的导电沟道流通。
当控制电极20接负电压的瞬间，如图7所示，原先电子和空穴的流通路径不变。由于控制电极20负电性的吸引，少子空穴在隔离层50下方集聚，从而形成导电沟道(如图7中六角星所示)，空穴便可以经P型第一掺杂区11、N型第二掺杂区12和P型第三掺杂区13流入第一电极30，形成如图7所示的空穴路径Ph2，即对P型掺杂区11中原有少子空穴流通路径上的空穴进行了分流，从而降低了载流子的局部浓度，也即流经图6所示等效电流中电阻R的电阻。电流的微观表达式为：I＝nqSv，其中，n是导体的单位体积内的自由电荷数，q是每个自由电荷的电量，S导体的横截面积，v为自由电荷的定向移动速率。由此可见，当载流子浓度降低，则流经等效电阻R的电流也随之降低，从而等效电阻R两端的电压也降低，也即降低P型第一掺杂层11与N型掺杂层1A的势垒。当P型掺杂层11与N型掺杂层1A的势垒降低至预定阈值(例如0.7V)以下时，寄生NPN晶体管便可以关断了，从而寄生PNP晶体管也不能够导通。
同时，由于N型掺杂层1A的空穴为少子，控制电极20接负电压时，作为多子的电子在基板10表面不能够集聚形成导电沟道，因此图6中所示的右侧路径无法导通，至此便可以完全关断了该功率半导体器件。
需要补充说明的是，本实施例仅以第一导电类型为N型、第二导电类型为P型说明本发明实施例所提供的技术方案，本领域技术人员容易想到，在上述技术原理的启示下还可以以第一导电类型为P型、第二导电类型为N型来实施本发明实施例所提供的技术方案，这一变形方式也在本申请的保护范围内。
上述功率半导体器件，基板为第一导电类型，并具有相对设置的第一表面和第二表面，在基板第一表面设置有第一电极，并通过隔离层设置有控制电极，在基板第二表面设置有第二电极；在基板第一表面内部设置有第一导电类型的第二掺杂层，在第一掺杂层内部设置有第一导电类型的第二掺杂层，在第二掺杂层内部还设置有第二导电类型的第三掺杂层；控制电极底部的隔离层与第一掺杂层、第二掺杂层、第三掺杂层的表面接触，第一电极也与第一掺杂层、第二掺杂层、第三掺杂层的表面接触。当控制电极接正电压时，第三掺杂层不参与电流流通；当控制电极接负电时，第三掺杂层形成少子的抽取路径，对原有的少子流通路径上的少子进行了分流，从而降低了载流子的局部浓度，继而降低第一掺杂层和基板原有掺杂类型层之间的势垒，当势垒降低至预定阈值以下时，内部寄生晶体管便可以关断了。
作为本实施例的一种可选实施方式，第二掺杂层12为两个或两个以上，第二掺杂层12与第三掺杂层13数量相同。图5至图7示出了N型第二掺杂层和P型掺杂层13的数量为并不连通的两个时的情形，例如第二掺杂层12可以为两条平行线结构。需要指出的是，图5至图7中的N型第二掺杂层12和P型第三掺杂层13也可以为连通结构的两端，第二掺杂层12可以为环形结构。
可选地，基板10的材质包括以下至少一者：Si、SiC、GaN。
可选地，第三掺杂层13的掺杂注入窗口的宽度(即图5至图7中所示的第三掺杂区13的宽度)不大于100μm。第三掺杂层13的掺杂深度(即图5至图7中所示的第三掺杂区13的深度)不大于20μm。第三掺杂层13的掺杂浓度为1014/cm3至1020/cm3。
实施例三
本发明实施例提供了一种制造功率半导体器件的方法，用于制造实施例一所述的功率半导体器件，如图8所示，该步骤包括如下步骤：
S101：在第一导电类型的基板的第一表面内形成第一掺杂层，第一掺杂层为与第一导电类型相反的第二导电类型。
S102：在第一掺杂层内形成第一导电类型的第二掺杂层。
S103：在第二掺杂层内形成第二导电类型的第三掺杂层。
S104：在基板的第一表面上形成隔离层，隔离层与第一掺杂层、第二掺杂层和第三掺杂层的表面接触。
S105：在隔离层上形成控制电极。
S106：在基板的第一表面上形成第一电极，第一电极与第一掺杂层、第二掺杂层和第三掺杂层的表面接触。
S107：在基板的第二表面上形成第二电极。
作为本实施例的一种可选实施方式，采用离子注入法在基板的第一表面形成上述第一掺杂层、第二掺杂层和第三掺杂层。
可选地，第三掺杂层的掺杂注入窗口的宽度不大于100μm，第三掺杂层的掺杂深度不大于20μm，第三掺杂层的掺杂浓度为1014/cm3至1020/cm3。
实施例四
本发明实施例提供了一种制造功率半导体器件的方法，用于制造实施例二所述的功率半导体器件，如图9所示，该步骤包括如下步骤：
S201：在第一导电类型的基板的第一表面内形成第一掺杂层，第一掺杂层为与第一导电类型相反的第二导电类型。
S202：在第一掺杂层内形成第一导电类型的第二掺杂层。
S203：在第二掺杂层内形成第二导电类型的第三掺杂层。
S204：在基板的第一表面上形成隔离层，隔离层与第一掺杂层、第二掺杂层和第三掺杂层的表面接触。
S205：在隔离层上形成控制电极。
S206：在基板的第一表面上形成第一电极，第一电极与第一掺杂层、第二掺杂层和第三掺杂层的表面接触。
S207：在基板的第二表面内形成第四掺杂层，第四掺杂层为第二导电类型。
S208：在基板的第二表面上形成第二电极。
作为本实施例的一种可选实施方式，采用离子注入法在基板的第一表面形成上述第一掺杂层、第二掺杂层、第三掺杂层，并在基板的第二表面形成上述第四掺杂层。
可选地，第三掺杂层的掺杂注入窗口的宽度不大于100μm，第三掺杂层的掺杂深度不大于20μm，第三掺杂层的掺杂浓度为1014/cm3至1020/cm3。
虽然关于示例实施例及其优点已经详细说明，但是本领域技术人员可以在不脱离本发明的精神和所附权利要求限定的保护范围的情况下对这些实施例进行各种变化、替换和修改，这样的修改和变型均落入由所附权利要求所限定的范围之内。对于其他例子，本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时，工艺步骤的次序可以变化。
此外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容，作为本领域的普通技术人员将容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。

Claims (10)

1.一种功率半导体器件，其特征在于，包括：
基板，具有第一表面和与所述第一表面相对的第二表面，所述基板为第一导电类型；
第一掺杂层，设置在所述基板内，其为与所述第一导电类型相反的第二导电类型；
第二掺杂层，设置在所述第一掺杂层内，其为第一导电类型；
第三掺杂层，设置在所述第二掺杂层内，其为第二导电类型；
控制电极，通过隔离层设置在所述基板的第一表面上，且所述隔离层与所述第一掺杂层、所述第二掺杂层和所述第三掺杂层的表面接触；
第一电极，设置在所述基板的第一表面上，且所述第一电极与所述第一掺杂层、所述第二掺杂层和所述第三掺杂层的表面接触；以及
第二电极，设置在所述基板的第二表面上。
2.根据权利要求1所述的功率半导体器件，其特征在于，还包括：
第四掺杂层，设置在所述基板与所述第二电极之间，所述第四掺杂层为第二导电类型。
3.根据权利要求1所述的功率半导体器件，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型；或者，
所述第一导电类型为P型，所述第二导电类型为N型。
4.根据权利要求1所述的功率半导体器件，其特征在于，所述第二掺杂层为两个或两个以上，所述第二掺杂层与所述第三掺杂层数量相同。
5.根据权利要求1所述的功率半导体器件，其特征在于，所述基板的材质包括以下至少一者：Si、SiC、GaN。
6.根据权利要求1所述的功率半导体器件，其特征在于，所述第三掺杂层的掺杂深度不大于20μm。
7.根据权利要求1所述的功率半导体器件，其特征在于，所述第三掺杂层的掺杂浓度为1014/cm3至1020/cm3。
8.一种制造功率半导体器件的方法，其特征在于，包括：
在第一导电类型的基板的第一表面内形成第一掺杂层，所述第一掺杂层为与所述第一导电类型相反的第二导电类型；
在所述第一掺杂层内形成第一导电类型的第二掺杂层；
在所述第二掺杂层内形成第二导电类型的第三掺杂层；
在所述基板的第一表面上形成隔离层，所述隔离层与所述第一掺杂层、所述第二掺杂层和所述第三掺杂层的表面接触；
在所述隔离层上形成控制电极；
在所述基板的第一表面上形成第一电极，所述第一电极与所述第一掺杂层、所述第二掺杂层和所述第三掺杂层的表面接触；
在所述基板的第二表面上形成第二电极。
9.根据权利要求1所述的制造功率半导体器件的方法，其特征在于，所述在所述基板的第二表面设置第二电极的步骤之前，还包括：
在所述基板的第二表面内形成第四掺杂层，所述第四掺杂层为第二导电类型。
10.根据权利要求1所述的制造功率半导体器件的方法，其特征在于，在所述第二掺杂层内形成第二导电类型的第三掺杂层时，所述第三掺杂层的掺杂注入窗口的宽度不大于100μm；和/或，
所述第三掺杂层的掺杂深度不大于20μm；和/或，
所述第三掺杂层的掺杂浓度为1014/cm3至1020/cm3。
CN201710702108.9A 2017-08-16 2017-08-16 一种功率半导体器件及其制作方法 Pending CN107452790A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710702108.9A CN107452790A (zh) 2017-08-16 2017-08-16 一种功率半导体器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710702108.9A CN107452790A (zh) 2017-08-16 2017-08-16 一种功率半导体器件及其制作方法

Publications (1)

Publication Number Publication Date
CN107452790A true CN107452790A (zh) 2017-12-08

Family

ID=60491266

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710702108.9A Pending CN107452790A (zh) 2017-08-16 2017-08-16 一种功率半导体器件及其制作方法

Country Status (1)

Country Link
CN (1) CN107452790A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111739930A (zh) * 2020-06-30 2020-10-02 电子科技大学 一种抗电离辐射加固的mos栅控晶闸管
CN111739929A (zh) * 2020-06-30 2020-10-02 电子科技大学 一种抗位移辐射加固的mos栅控晶闸管

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102623492A (zh) * 2012-04-06 2012-08-01 电子科技大学 一种mos场控晶闸管
US20120205739A1 (en) * 2009-10-22 2012-08-16 Panasonic Corporation Semiconductor device and process for production thereof
CN103872115A (zh) * 2012-12-13 2014-06-18 中国科学院微电子研究所 一种增强微穿通型igbt
CN103915489A (zh) * 2014-04-01 2014-07-09 绍兴文理学院 绝缘栅双极型晶体管
CN105895700A (zh) * 2015-02-13 2016-08-24 英飞凌科技股份有限公司 半导体器件以及用于形成半导体器件的方法
CN207303108U (zh) * 2017-08-16 2018-05-01 全球能源互联网研究院有限公司 一种功率半导体器件

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120205739A1 (en) * 2009-10-22 2012-08-16 Panasonic Corporation Semiconductor device and process for production thereof
CN102623492A (zh) * 2012-04-06 2012-08-01 电子科技大学 一种mos场控晶闸管
CN103872115A (zh) * 2012-12-13 2014-06-18 中国科学院微电子研究所 一种增强微穿通型igbt
CN103915489A (zh) * 2014-04-01 2014-07-09 绍兴文理学院 绝缘栅双极型晶体管
CN105895700A (zh) * 2015-02-13 2016-08-24 英飞凌科技股份有限公司 半导体器件以及用于形成半导体器件的方法
CN207303108U (zh) * 2017-08-16 2018-05-01 全球能源互联网研究院有限公司 一种功率半导体器件

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111739930A (zh) * 2020-06-30 2020-10-02 电子科技大学 一种抗电离辐射加固的mos栅控晶闸管
CN111739929A (zh) * 2020-06-30 2020-10-02 电子科技大学 一种抗位移辐射加固的mos栅控晶闸管
CN111739930B (zh) * 2020-06-30 2021-09-24 电子科技大学 一种抗电离辐射加固的mos栅控晶闸管
CN111739929B (zh) * 2020-06-30 2022-03-08 电子科技大学 一种抗位移辐射加固的mos栅控晶闸管

Similar Documents

Publication Publication Date Title
CN105556668B (zh) 半导体装置
CN104347689B (zh) 双沟槽‑栅极绝缘栅双极晶体管结构
CN104011861B (zh) 集成电路的单块单元并且尤其是单块转换单元
CN108649068B (zh) Rc-igbt器件及其制备方法
CN104103691B (zh) 具有补偿区的半导体器件
CN107452790A (zh) 一种功率半导体器件及其制作方法
CN103474465A (zh) 一种超结mosfet器件及其制造方法
CN109755289A (zh) 一种沟槽型超结功率器件
CN107819033A (zh) 具有dV/dt可控性的功率半导体装置
CN207303108U (zh) 一种功率半导体器件
CN203456470U (zh) 一种超结mosfet器件
CN102637725A (zh) 采用Bipolar低压工艺实现的器件及其制造方法
CN106252400A (zh) 一种厚膜soi‑ligbt器件及其抗闩锁能力的提高方法
CN107785436B (zh) 源漏阻变式矩形栅控u形沟道双向晶体管及其制造方法
CN107799607B (zh) 导电类型可调源漏阻变式双侧折叠栅晶体管及其制造方法
CN107808905B (zh) 双侧折叠栅控源漏双隧穿型双向导通晶体管及其制造方法
CN106449768B (zh) 一种jfet管
CN108695396A (zh) 一种二极管及其制作方法
CN109192780A (zh) 一种横向mosfet器件及其制备方法
CN107706235A (zh) 一种矩形栅控u形沟道双向开关隧穿晶体管及其制造方法
CN101719721B (zh) 低压电源
CN102903782B (zh) 光电探测器及其制作方法
CN106409887A (zh) 一种绝缘栅双极晶体管
CN103872112B (zh) 半导体结构及其操作方法
CN107819036B (zh) 源漏对称可互换双括号形栅控隧穿晶体管及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
CB02 Change of applicant information

Address after: 102209 Beijing City, the future of science and Technology City Binhe Road, No. 18, No.

Applicant after: Global energy Internet Institute, Inc.

Address before: 102211 Beijing city Changping District Xiaotangshan town big East Village Road No. 270

Applicant before: GLOBAL ENERGY INTERCONNECTION RESEARCH INSTITUTE

CB02 Change of applicant information
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination