CN107799607B - 导电类型可调源漏阻变式双侧折叠栅晶体管及其制造方法 - Google Patents
导电类型可调源漏阻变式双侧折叠栅晶体管及其制造方法 Download PDFInfo
- Publication number
- CN107799607B CN107799607B CN201711048155.2A CN201711048155A CN107799607B CN 107799607 B CN107799607 B CN 107799607B CN 201711048155 A CN201711048155 A CN 201711048155A CN 107799607 B CN107799607 B CN 107799607B
- Authority
- CN
- China
- Prior art keywords
- drain
- source
- interchangeable
- thin film
- monocrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000002146 bilateral effect Effects 0.000 title claims abstract description 73
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 230000004888 barrier function Effects 0.000 claims abstract description 52
- 230000005641 tunneling Effects 0.000 claims abstract description 21
- 230000002441 reversible effect Effects 0.000 claims abstract description 11
- 230000000694 effects Effects 0.000 claims abstract description 9
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 125
- 239000010409 thin film Substances 0.000 claims description 116
- 239000002184 metal Substances 0.000 claims description 98
- 229910052751 metal Inorganic materials 0.000 claims description 98
- 239000000758 substrate Substances 0.000 claims description 41
- 238000005530 etching Methods 0.000 claims description 36
- 239000013078 crystal Substances 0.000 claims description 28
- 238000000151 deposition Methods 0.000 claims description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 19
- 238000001259 photo etching Methods 0.000 claims description 18
- 230000036961 partial effect Effects 0.000 claims description 16
- 229920005591 polysilicon Polymers 0.000 claims description 15
- 239000010408 film Substances 0.000 claims description 14
- 239000007769 metal material Substances 0.000 claims description 14
- 230000009471 action Effects 0.000 claims description 11
- 230000005611 electricity Effects 0.000 claims description 11
- 238000005036 potential barrier Methods 0.000 claims description 11
- 238000009413 insulation Methods 0.000 claims description 10
- 235000008429 bread Nutrition 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 7
- 238000004891 communication Methods 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 6
- 239000002210 silicon-based material Substances 0.000 claims description 6
- 230000000903 blocking effect Effects 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 230000002829 reductive effect Effects 0.000 claims description 2
- 230000005669 field effect Effects 0.000 abstract description 16
- 238000005516 engineering process Methods 0.000 abstract description 8
- 230000008901 benefit Effects 0.000 abstract description 5
- 230000003068 static effect Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 238000002955 isolation Methods 0.000 description 4
- 230000035508 accumulation Effects 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000013049 sediment Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/78654—Monocrystalline silicon transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及导电类型可调源漏阻变式双侧折叠栅晶体管及其制造方法，本发明所述器件具有可实现P型导电类型与N型导电类型可自由切换功能和双向开关功能。具有低静态功耗、低反向泄漏电流、较强栅极控制能力和低亚阈值摆幅的优点。对比于普通MOSFETs型器件，利用肖特基势垒隧穿效应实现更优秀的亚阈值特性和开关特性，降低晶体管的静态功耗；对比于普通的隧穿场效应晶体管，本发明具有普通的隧穿场效应晶体管所不具备的源漏对称可互换的双向开关特性，实现了各种现有晶体管技术所无法实现的P型导电类型与N型导电类型可自由切换功能，因此为集成电路设计单元提供了更广泛和多样的逻辑功能，适合推广应用。
Description
技术领域
本发明涉及超大规模集成电路制造领域，具体涉及一种适用于低功耗集成电路制造的具有低泄漏电流的导电类型可调源漏阻变式双侧折叠栅晶体管及其制造方法。
背景技术
普通隧穿场效应晶体管作为开关型器件使用时利用的是载流子的隧穿机制，能使普通隧穿场效应晶体管的亚阈值摆幅要优于MOSFETs型器件的60mV/dec极限。然而，基于硅基材料的隧穿场效应晶体管，由于禁带宽度限制，隧穿几率有限，对比MOSFETs型器件，难以产生相同数量级的导通电流，更为严重的是，其源电极和漏电极分别采用不同导电类型的杂质进行掺杂，所形成的非对称结构特征导致其在源电极和漏电极无法实现互相对调，因此无法在功能上完全取代具有对称结构特征的MOSFETs型器件。以N型隧穿场效应晶体管为例，如果将其源极和漏极互换，即漏极为低电位，源极为高电位，则此时的隧穿场效应晶体管，由于源漏所形成的PN结始终属于正向偏置状态，则栅电极此时无法良好控制导通电流的大小，使得整个隧穿场效应晶体管失效。
肖特基势垒场效应晶体管，利用肖特基势垒隧穿作为导通机理，由于隧穿势垒高度低于隧道场效应晶体管的禁带宽度，可实现更大的隧穿几率，且利用金属作为入射端，在相同面积尺寸下可实现比半导体导带或价带更多的电子入射量，进而获得更大的隧道效应电流密度，因此可以获得比隧穿场效应晶体管更高的导通电流密度。然而通常的肖特基势垒场效应晶体管为实现器件的栅电极开关特性（栅电极正向导通反向截止或反向导通正向截止），要对器件的源区或漏区进行特定导电类型的杂质掺杂，这使得在工艺上难以在源电极和源区之间、漏电极和漏区之间实现良好的肖特基接触，且对源区和漏区的掺杂使得栅电极对漏区和源区的控制能力降低，导致器件的开关性能下降。若不对器件的半导体区域掺杂，则虽在工艺上易于实现源电极和源区、漏电极和漏区之间的肖特基势垒，然而这会使得器件在正向和反向产生不同类型的载流子导通，即栅电极正向偏压和反向偏压下均会使得器件处于导通状态，从而使得栅极失去作为器件开关装置的控制作用。
除此之外，基于现有的晶体管技术，一旦晶体管的结构确立，其导电类型根据掺杂杂质导电类型的不同，其导电类型也随之确立，所制造出的晶体管只能为P型晶体管或N型晶体管其中的一种，其导电类型在工作中不可切换。即，在晶体管工作过程当中，无法通过某种控制方法改变其导电类型。
发明内容
发明目的：
对比于当前MOSFETs技术、隧穿晶体管技术和肖特基势垒晶体管技术，为了弥补当前MOSFETs、隧穿晶体管以及肖特基势垒晶体管技术的种种上述劣势，并实现优势互补，并使晶体管能够在工作过程当中自由切换其导电类型为N类型或P类型，本发明提出一种具有低亚阈值摆幅和高正向导通电流的工作特性，且具有源电极、漏电极可互换和导电类型可互换功能的导电类型可调源漏阻变式双侧折叠栅晶体管及其制造方法及其制造方法。其核心目的在于使器件在功能上完全兼容于MOSFETs技术的同时，具有低亚阈值摆幅、高导通电流、低泄漏电流的高正反向电流比等工作特性，同时使晶体管具有MOSFETs等技术所不具备的导电类型可切换新逻辑功能，该功能可增加集成电路的逻辑功能，拓展集成电路的设计方法。
技术方案：
本发明是通过以下技术方案来实现的：
一种导电类型可调源漏阻变式双侧折叠栅晶体管，包含SOI晶圆的硅衬底，SOI晶圆的硅衬底上方为SOI晶圆的衬底绝缘层，SOI晶圆的衬底绝缘层的上方为单晶硅薄膜、导电类型选择栅、栅电极绝缘层的部分区域和绝缘介质阻挡层的部分区域；其中，单晶硅薄膜为杂质浓度低于1016cm-3的单晶硅半导体材料，具有U形凹槽结构特征；金属源漏可互换区a和金属源漏可互换区b分别位于单晶硅薄膜所形成的U形凹槽结构左右两侧垂直部分上端的内侧区域；金属源漏可互换区a为金属材料，其下表面和侧面分别与单晶硅薄膜和构成单晶硅薄膜所形成的U形凹槽结构左侧垂直部分上端的外侧区域的源漏可互换本征区a之间形成肖特基接触；金属源漏可互换区b也为金属材料，其下表面和侧面分别与单晶硅薄膜和构成单晶硅薄膜所形成的U形凹槽结构右侧垂直部分上端的外侧区域的源漏可互换本征区b之间形成肖特基接触；源漏可互换本征区a和源漏可互换本征区b位于单晶硅薄膜所形成的U形凹槽结构左右两侧垂直部分上端外侧区域，分别对金属源漏可互换区a和金属源漏可互换区b形成三面包裹；栅电极绝缘层为绝缘体材料，与单晶硅薄膜所形成的U形凹槽结构的左右两侧垂直部分外侧表面、内侧表面、前后两侧表面以及凹槽底部水平部分的上表面和前后两侧表面相互接触；导电类型选择栅由金属材料或多晶硅材料构成，呈英文大写字母“U”形倒架在栅电极绝缘层位于单晶硅薄膜所形成的U形凹槽底部水平部分的上表面和前后两侧的外侧表面所形成部分区域的上方，导电类型选择栅通过栅电极绝缘层与单晶硅薄膜彼此绝缘隔离，对单晶硅薄膜所形成的U形凹槽底部水平部分有控制作用，双侧折叠栅由金属材料或多晶硅材料构成，位于栅电极绝缘层的外侧上方部分，并对栅电极绝缘层的外侧，和前后两侧的上方部分相互接触并形成三面折叠围绕，通过栅电极绝缘层与单晶硅薄膜彼此绝缘隔离，对单晶硅薄膜所形成的U形凹槽两侧垂直部分的上方区域，即源漏可互换本征区a和源漏可互换本征区b有控制作用，源漏可互换电极a和源漏可互换电极b为金属材料构成，分别位于金属源漏可互换区a和金属源漏可互换区b的上方，并彼此相互接触；源漏可互换电极a和源漏可互换电极b的外侧表面分别与绝缘介质阻挡层相互接触，源漏可互换电极a、源漏可互换电极b、双侧折叠栅和导电类型选择栅彼此通过绝缘介质阻挡层相互绝缘隔离。
本发明提供的一种导电类型可调源漏阻变式双侧折叠栅晶体管，设置导电类型选择栅的电压为高电位，且对源漏两端在源漏可互换本征区a和源漏可互换本征区b内由双侧折叠栅工作在反向电位下所产生的肖特基势垒隧穿空穴形成势垒阻挡，使晶体管工作在N型反向关断状态；设置导电类型选择栅的电压为高电位，且将双侧折叠栅设置为正向低电位，降低源漏两端源漏可互换本征区a和源漏可互换本征区b内发生的肖特基势垒隧穿效应，保持源漏两端源漏可互换本征区a和源漏可互换本征区b具有较高源漏阻值，使晶体管工作在N型正向亚阈值状态；设置导电类型选择栅的电压为高电位，且对源漏两端源漏可互换本征区a和源漏可互换本征区b内由双侧折叠栅工作在高电位下所产生的肖特基势垒隧穿电子形成导通沟道，使晶体管工作在N型正向导通状态；设置导电类型选择栅的电压为低电位，使器件由N型导电类型切换至P型导电类型；具有N型导电与P型导电状态能够任意切换功能特性，能够使晶体管工作在N型导电或P型导电双种状态之间自由切换。
本发明提供的一种导电类型可调源漏阻变式双侧折叠栅晶体管，器件在源漏方向上具有左右对称的结构。
一种导电类型可调源漏阻变式双侧折叠栅晶体管的制造方法的具体制造步骤如下：
步骤一：提供一个SOI晶圆，最下方为SOI晶圆的硅衬底，硅衬底的上面是衬底绝缘层，衬底绝缘层的上表面为单晶硅薄膜，通过光刻、刻蚀工艺除去SOI晶圆上方的单晶硅薄膜中间部分前后外侧部分区域至露出衬底绝缘层，此时俯视晶圆，单晶硅薄膜在衬底绝缘层上呈英文大写字母“H”形；
步骤二：在步骤一所刻蚀的单晶硅薄膜处淀积绝缘介质，并平坦化表面至绝缘介质层的上表面与单晶硅薄膜的上表面在同一水平面上，初步形成栅电极绝缘层；
步骤三：通过光刻、刻蚀工艺除去部分步骤二中所形成的前后两侧的栅电极绝缘层中间部分的单晶硅薄膜；
步骤四：在步骤三基础上，在晶圆表面淀积绝缘介质，平坦化表面至露出单晶硅薄膜的上表面，使至绝缘介质的上表面与单晶硅薄膜左右两侧的上表面在同一水平面上，进一步形成栅电极绝缘层；
步骤五：对步骤四中形成的栅电极绝缘层的前后两侧的中间部分进行部分刻蚀，直至露出衬底绝缘层，此时俯视晶圆，栅电极绝缘层呈英文大写字母“H”形；
步骤六：在步骤五基础上，在晶圆表面淀积金属或多晶硅，平坦化表面至露出单晶硅薄膜的上表面，使金属或多晶硅的上表面与单晶硅薄膜左右两侧的上表面在同一水平面上，初步形成导电类型选择栅；
步骤七：通过光刻、刻蚀工艺除去步骤六中所形成的导电类型选择栅之间的栅电极绝缘层至一定厚度后，再通过淀积工艺，在晶圆表面淀积金属或多晶硅，平坦化表面至露出单晶硅薄膜的上表面，进一步形成导电类型选择栅；
步骤八：通过光刻、刻蚀工艺除去步骤七中所形成的导电类型选择栅的上半部分，最终形成导电类型选择栅，在通过淀积工艺，在在晶圆表面淀积绝缘介质，平坦化表面后初步形成部分绝缘介质阻挡层；
步骤九：通过光刻、刻蚀工艺，对单晶硅薄膜的左右两侧外侧部分和前后外侧部分区域进行部分刻蚀至露出衬底绝缘层，进一步形成单晶硅薄膜；
步骤十：通过氧化或淀积工艺，在步骤九基础上，在裸露在外的单晶硅薄膜表面形成绝缘介质层，平坦化表面至露出单晶硅薄膜的上表面，进一步形成栅电极绝缘层；
步骤十一：通过光刻、刻蚀工艺，对位于单晶硅薄膜两侧垂直部分的前后侧及外侧的栅电极绝缘层进行部分刻蚀至露出衬底绝缘层，进一步形成栅电极绝缘层；
步骤十二：在步骤十一基础上，在晶圆上方淀积绝缘介质平坦化至露出单晶硅薄膜的上表面，并通过刻蚀工艺刻蚀掉本步骤中所形成的绝缘介质，进一步形成绝缘介质阻挡层；
步骤十三：通过淀积工艺，在晶圆表面淀积金属或多晶硅，平坦化表面至露出单晶硅薄膜的上表面，在步骤十二中所形成的部分绝缘介质阻挡层的上方形成双侧折叠栅；
步骤十四：在两侧的单晶硅薄膜上通过刻蚀工艺刻蚀掉单晶硅薄膜所形成的U形凹槽结构的左右两侧垂直部分上方的中间内侧部分，再通过淀积工艺在晶圆表面淀积金属，平坦化表面至露出单晶硅薄膜，以此形成金属源漏可互换区a和金属源漏可互换区b，使金属源漏可互换区a和金属源漏可互换区b分别位于单晶硅薄膜所形成的U形凹槽结构的左右两侧垂直部分上方的中间内侧部分，并被源漏可互换本征区a和源漏可互换本征区b三面包裹，使金属源漏可互换区a外侧壁与源漏可互换本征区a之间接触部分、金属源漏可互换区a下表面底部侧壁与单晶硅薄膜之间接触部分、金属源漏可互换区b外侧壁与源漏可互换本征区b之间接触部分、金属源漏可互换区b下表面底部侧壁与单晶硅薄膜之间接触部分形成肖特基接触；
步骤十五：在晶圆表面淀积绝缘介质，并通过刻蚀工艺除去金属源漏可互换区a和金属源漏可互换区b上方的绝缘介质，进一步形成绝缘介质阻挡层和源漏通孔，再对晶圆上表面淀积金属或多晶硅，平坦化表面至露出绝缘介质阻挡层，在通孔中形成源漏可互换电极a和源漏可互换电极b。
优点及效果：
本发明具有如下优点及有益效果：
1. N型导电与P型导电可任意切换功能的实现；
现有晶体管一旦结构确立，其导电类型也同时确立，本发明所述器件为导电类型可调源漏阻变式双侧折叠栅晶体管及其制造方法，通过设置导电类型选择栅的电压为高电位，对源漏两端在双侧折叠栅工作在低电位下所产生的隧穿空穴形成势垒阻挡，对源漏两端在双侧折叠栅工作在高电位下所产生的隧穿电子形成导通沟道，并通过该模式使晶体管工作在N型状态；同理，通过设置导电类型选择栅的电压为低电位，对源漏两端在双侧折叠栅工作在高电位下所产生的隧穿电子形成势垒阻挡，对源漏两端在双侧折叠栅工作在低电位下所产生的隧穿空穴形成导通沟道，并通过该模式使晶体管工作在P型状态。
2.源漏对称可互换的双向开关特性；
本发明所述器件为导电类型可调源漏阻变式双侧折叠栅晶体管及其制造方法，单晶硅薄膜的左右两端靠近栅电极绝缘层的部分分别具有彼此独立的隧穿结构，由于器件具有左右对称结构，在双侧折叠栅的控制作用下，单晶硅薄膜左右两端在与栅电极绝缘层接触的表面附近同时发生隧穿，结合导电类型选择栅对单晶硅薄膜中间部分电势的调节作用，使器件形成正向导通和反向阻挡，通过调节源漏可互换电极a和源漏可互换电极b的电压控制金属源漏可互换区a和金属源漏可互换区b作为源区或漏区，因此可改变隧穿电流方向，实现本发明的源漏对称可互换的双向开关特性。
3.低亚阈值摆幅和高导通电流特性；
由于本发明是通过双侧折叠栅电压的改变，来控制肖特基势垒隧道效应的强弱，进而实现晶体管源区和漏区的阻值发生变化，由于肖特基势垒隧道效应所导致源区和漏区载流子浓度变化对栅电极电压的敏感性要远远高于普通MOSFETs器件在沟道所产生的堆积层或反型层电子浓度变化对栅电极电压的敏感性，因此可以实现比普通MOSFETs型器件更低的亚阈值摆幅。且由于肖特基势垒的高度小于半导体的禁带宽度，且金属的入射粒子浓度高于半导体能带的入射粒子浓度，同时采用双侧折叠栅结构，由于位于源、漏一侧的栅电极部分在三个方向上分别对源漏可互换本征区a和源漏可互换本征区b形成三面包裹，具有优秀的栅电极控制能力，在双侧折叠栅的控制作用下，使得能带在相同的栅电压下更容易发生弯曲，获取更大的电场强度，对比隧穿场效应晶体管可以实现更高的正向导通电流。
4. 低静态功耗、低反向泄漏电流和高正反向电流比；
以器件工作在N型状态为例，当金属源漏可互换区a和金属源漏可互换区b之间存在电势差时，且当双侧折叠栅处于亚阈值或反偏状态，由于导电类型选择栅一直工作在正偏状态，位于单晶硅薄膜两侧的源漏可互换本征区a和源漏可互换本征区b的电势低于单晶硅薄膜中间部分受导电类型选择栅控制部分的电势，受双侧折叠栅的场效应的控制的在源漏可互换本征区a和源漏可互换本征区b通过肖特基势垒隧道效应所堆积的空穴无法通过受导电类型选择栅控制的在单晶硅薄膜中间部分所形成势垒，即，由于导电类型选择栅的控制作用，在单晶硅薄膜中间部分所形成的势垒可有效阻挡在金属源漏可互换区a和金属源漏可互换区b之间、在源漏可互换本征区a和源漏可互换本征区b之间空穴电流的形成。因此本发明具有低静态功耗、低反向泄漏电流和高正反向电流比的优点。
附图说明
图1为本发明一种导电类型可调源漏阻变式双侧折叠栅晶体管的俯视图；
图2为本发明一种导电类型可调源漏阻变式双侧折叠栅晶体管的沿虚线A的剖面图；
图3为本发明一种导电类型可调源漏阻变式双侧折叠栅晶体管的沿虚线B的剖面图；
图4为步骤一的俯视图；
图5为步骤一的沿虚线A的剖面图；
图6为步骤一的沿虚线B的剖面图；
图7为步骤一的沿虚线C的剖面图；
图8为步骤二的俯视；
图9为步骤二的沿虚线A的剖面图；
图10为步骤二的沿虚线B的剖面图；
图11为步骤二的沿虚线C的剖面图；
图12为步骤三的俯视图；
图13为步骤三的沿虚线A的剖面图；
图14为步骤三的沿虚线B的剖面图；
图15为步骤三的沿虚线C的剖面图；
图16为步骤四的俯视图；
图17为步骤四的沿虚线A的剖面图；
图18为步骤四的沿虚线B的剖面图；
图19为步骤四的沿虚线C的剖面图；
图20为步骤五的俯视图；
图21为步骤五的沿虚线A的剖面图；
图22为步骤五的沿虚线B的剖面图；
图23为步骤五的沿虚线C的剖面图；
图24为步骤六的俯视图；
图25为步骤六的沿虚线A的剖面图；
图26为步骤六的沿虚线B的剖面图；
图27为步骤六的沿虚线C的剖面图；
图28为步骤七的俯视图；
图29为步骤七的沿虚线A的剖面图；
图30为步骤七的沿虚线B的剖面图；
图31为步骤七的沿虚线C的剖面图；
图32为步骤八的俯视图；
图33为步骤八的沿虚线A的剖面图；
图34为步骤八的沿虚线B的剖面图；
图35为步骤八的沿虚线C的剖面图；
图36为步骤九的俯视图；
图37为步骤九的沿虚线A的剖面图；
图38为步骤九的沿虚线B的剖面图；
图39为步骤九的沿虚线C的剖面图；
图40为步骤十的俯视图；
图41为步骤十的沿虚线A的剖面图；
图42为步骤十的沿虚线B的剖面图；
图43为步骤十的沿虚线C的剖面图；
图44为步骤十一的俯视图；
图45为步骤十一的沿虚线A的剖面图；
图46为步骤十一的沿虚线B的剖面图；
图47为步骤十一的沿虚线C的剖面图；
图48为步骤十二的俯视图；
图49为步骤十二的沿虚线A的剖面图；
图50为步骤十二的沿虚线B的剖面图；
图51为步骤十二的沿虚线C的剖面图；
图52为步骤十三的俯视图；
图53为步骤十三的沿虚线A的剖面图；
图54为步骤十三的沿虚线B的剖面图；
图55为步骤十三的沿虚线C的剖面图；
图56为步骤十四的俯视图；
图57为步骤十四的沿虚线A的剖面图；
图58为步骤十四的沿虚线B的剖面图；
图59为步骤十四的沿虚线C的剖面图；
图60为步骤十五的俯视图；
图61为步骤十五的沿虚线A的剖面图；
图62为步骤十五的沿虚线B的剖面图。
附图标记说明：
1、单晶硅薄膜；2、导电类型选择栅；3、源漏可互换本征区a；4、源漏可互换本征区b；5金属源漏可互换区a；6、金属源漏可互换区b；7、栅电极绝缘层；8、双侧折叠栅；9、源漏可互换电极a；10、源漏可互换电极b；11、衬底绝缘层；12、硅衬底；13、绝缘介质阻挡层。
具体实施方式
下面结合附图对本发明做进一步的说明：
如图1、图2和图3所示，一种导电类型可调源漏阻变式双侧折叠栅晶体管，包含SOI晶圆的硅衬底12，SOI晶圆的硅衬底12上方为SOI晶圆的衬底绝缘层11，SOI晶圆的衬底绝缘层11的上方为单晶硅薄膜1、导电类型选择栅2、栅电极绝缘层7的部分区域和绝缘介质阻挡层13的部分区域；其中，单晶硅薄膜1为杂质浓度低于1016cm-3的单晶硅半导体材料，具有U形凹槽结构特征；金属源漏可互换区a 5和金属源漏可互换区b 6分别位于单晶硅薄膜1所形成的U形凹槽结构左右两侧垂直部分上端的内侧区域；金属源漏可互换区a 5为金属材料，其下表面和侧面分别与单晶硅薄膜1和构成单晶硅薄膜1所形成的U形凹槽结构左侧垂直部分上端的外侧区域的源漏可互换本征区a 3之间形成肖特基接触；金属源漏可互换区b6也为金属材料，其下表面和侧面分别与单晶硅薄膜1和构成单晶硅薄膜1所形成的U形凹槽结构右侧垂直部分上端的外侧区域的源漏可互换本征区b 4之间形成肖特基接触；源漏可互换本征区a 3和源漏可互换本征区b 4位于单晶硅薄膜1所形成的U形凹槽结构左右两侧垂直部分上端外侧区域，分别对金属源漏可互换区a 5和金属源漏可互换区b 6形成三面包裹；栅电极绝缘层7为绝缘体材料，与单晶硅薄膜1所形成的U形凹槽结构的左右两侧垂直部分外侧表面、内侧表面、前后两侧表面以及凹槽底部水平部分的上表面和前后两侧表面相互接触；导电类型选择栅2由金属材料或多晶硅材料构成，呈英文大写字母“U”形倒架在栅电极绝缘层7位于单晶硅薄膜1所形成的U形凹槽底部水平部分的上表面和前后两侧的外侧表面所形成部分区域的上方，导电类型选择栅2通过栅电极绝缘层7与单晶硅薄膜1彼此绝缘隔离，对单晶硅薄膜1所形成的U形凹槽底部水平部分有控制作用，当晶体管工作时，导电类型选择栅2的工作电压被设置在特定值，当导电类型选择栅2的工作电压为高电位，晶体管工作在N型导电类型模式；当导电类型选择栅2的工作电压为低电位，晶体管工作在P型导电类型模式，通过改变导电类型选择栅2的工作电压来切换晶体管的导电类型；绝缘介质阻挡层13的部分区域位于栅电极绝缘层7的外侧表面下方部分并且与导电类型选择栅2的前后两端的左右两外侧表面相互接触，其上表面与双侧折叠栅8相互接触；双侧折叠栅8由金属材料或多晶硅材料构成，位于栅电极绝缘层7的外侧上方部分，并对栅电极绝缘层7的外侧，和前后两侧的上方部分相互接触并形成三面折叠围绕，通过栅电极绝缘层7与单晶硅薄膜1彼此绝缘隔离，对单晶硅薄膜1所形成的U形凹槽两侧垂直部分的上方区域，即源漏可互换本征区a 3和源漏可互换本征区b 4有控制作用，通过控制双侧折叠栅8所加电势的场效应来控制金属源漏可互换区a 5外侧壁与源漏可互换本征区a 3之间接触部分和与单晶硅薄膜1之间接触部分形成肖特基势垒、金属源漏可互换区b 6外侧壁与源漏可互换本征区b4之间接触部分和与单晶硅薄膜1之间接触部分也形成肖特基势垒所产生的隧道效应的大小，以此调节源漏可互换本征区a 3和源漏可互换本征区b 4内的载流子浓度和阻值的大小；源漏可互换电极a 9和源漏可互换电极b 10为金属材料构成，分别位于金属源漏可互换区a 5和金属源漏可互换区b 6的上方，并彼此相互接触；源漏可互换电极a 9和源漏可互换电极b 10的外侧表面分别与绝缘介质阻挡层13相互接触，源漏可互换电极a 9、源漏可互换电极b 10、双侧折叠栅8和导电类型选择栅2彼此通过绝缘介质阻挡层13相互绝缘隔离。
本发明提供一种导电类型可调源漏阻变式双侧折叠栅晶体管，设置导电类型选择栅2的电压为高电位，且对源漏两端在源漏可互换本征区a 3和源漏可互换本征区b 4内由双侧折叠栅8工作在反向电位下所产生的肖特基势垒隧穿空穴形成势垒阻挡，使晶体管工作在N型反向关断状态；设置导电类型选择栅2的电压为高电位，且将双侧折叠栅8设置为正向低电位，降低源漏两端源漏可互换本征区a 3和源漏可互换本征区b 4内发生的肖特基势垒隧穿效应，保持源漏两端源漏可互换本征区a 3和源漏可互换本征区b 4具有较高源漏阻值，使晶体管工作在N型正向亚阈值状态；设置导电类型选择栅2的电压为高电位，且对源漏两端源漏可互换本征区a 3和源漏可互换本征区b 4内由双侧折叠栅8工作在高电位下所产生的肖特基势垒隧穿电子形成导通沟道，使晶体管工作在N型正向导通状态；设置导电类型选择栅2的电压为低电位，使器件由N型导电类型切换至P型导电类型；具有N型导电与P型导电状态能够任意切换功能特性，能够使晶体管工作在N型导电或P型导电双种状态之间自由切换。
本发明提供一种导电类型可调源漏阻变式双侧折叠栅晶体管及其制造方法，器件在源漏方向上具有左右对称的结构，源区和漏区能够实现可对调互换的功能。由于器件在源漏方向上具有左右对称的结构特征，因此不同于普通的只能作为单向开关的隧穿场效应晶体管，通过调节源漏可互换电极a 9和源漏可互换电极b 10的电压控制金属源漏可互换区a 5和金属源漏可互换区b 6作为源区或漏区，改变肖特基势垒隧穿电流的流动方向，使器件实现双向隧穿导通的源漏对称可互换特性，即使器件实现双向开关特性。
当对导电类型选择栅2施加正电压，金属源漏可互换区a 5、金属源漏可互换区b 6之间存在电势差时，如将双侧折叠栅8处于反偏状态，金属源漏可互换区a 5和源漏可互换本征区a 3之间、金属源漏可互换区b 6和源漏可互换本征区b 4之间所分别形成的肖特基势垒均发生明显隧道效应，使得源漏可互换本征区a 3价带电子通过肖特基势垒流向金属源漏可互换区a 5，源漏可互换本征区b 4价带电子通过肖特基势垒流向金属源漏可互换区b 6，因此会在源漏可互换本征区a 3和源漏可互换本征区b 4均产生空穴堆积，使得源漏可互换本征区a 3此时显现P型特征，此时虽然肖特基势垒隧道效应使得源漏可互换本征区a3和源漏可互换本征区b 4在双侧折叠栅8的作用下阻值显著下降，但由于此时对导电类型选择栅2施加正电压，受控制于导电类型选择栅2的位于导电类型选择栅2下方的单晶硅薄膜1的中间部分会对两侧源漏可互换本征区a 3和源漏可互换本征区b 4内所堆积的空穴形成势垒，且由于位于导电类型选择栅2下方的单晶硅薄膜1的中间部分是不受双侧折叠栅8控制的，不会因为双侧折叠栅8电压的改变而改变其势垒高度，因此晶体管在双侧折叠栅8处于反偏状态下整体呈现高阻阻断状态；随着双侧折叠栅8被施加的电压从负电压逐渐上升至平带电压附近，金属源漏可互换区a 5和源漏可互换本征区a 3之间、金属源漏可互换区b 6和源漏可互换本征区b 4之间所分别形成的肖特基势垒均不会发生明显的肖特基势垒隧道效应，因此在源漏可互换本征区a 3和源漏可互换本征区b 4既形不成大量空穴堆积，也形不成大量电子堆积，晶体管的源漏可互换本征区a 3和源漏可互换本征区b 4均处于高阻状态，因此整个晶体管不会有明显电流流过，器件此时具有优秀的关断特性和亚阈值特性；随着双侧折叠栅8被施加的电压进一步由平带电压上升至正向偏置状态，金属源漏可互换区a 5和源漏可互换本征区a 3之间、金属源漏可互换区b 6和源漏可互换本征区b 4之间所分别形成的肖特基势垒均会再次发生明显的隧道效应，受双侧折叠栅8的正向电压作用，金属源漏可互换区a 5的电子会通过隧道效应隧穿至源漏可互换本征区a 3的导带，金属源漏可互换区b 6的电子会通过隧道效应隧穿至源漏可互换本征区b 4的导带，使得源漏可互换本征区a 3和源漏可互换本征区b 4形成大量电子堆积，并且堆积的电子浓度随着双侧折叠栅8被施加的电压上升而逐步上升，由于此时导电类型选择栅2一直处于高电位，因此会在源漏方向上形成良好的电子导通沟道，当电子浓度增加到一定程度时，晶体管由亚阈值状态过渡至正向导通状态。通过上述方法使器件工作在N类型状态模式，同理，通过对导电类型选择栅2施加负电压，可以使器件工作在P类型状态模式。
为达到本发明所述的器件功能，本发明提出一种导电类型可调源漏阻变式双侧折叠栅晶体管，其核心结构特征为：
通过设置导电类型选择栅2的电压为高电位，对源漏两端在双侧折叠栅8工作在低电位下所产生的隧穿空穴形成势垒阻挡，对源漏两端在双侧折叠栅8工作在高电位下所产生的隧穿电子形成导通沟道，并通过该模式使晶体管工作在N型状态；同理，通过设置导电类型选择栅2的电压为低电位，对源漏两端在双侧折叠栅8工作在高电位下所产生的隧穿电子形成势垒阻挡，对源漏两端在双侧折叠栅8工作在低电位下所产生的隧穿空穴形成导通沟道，并通过该模式使晶体管工作在P型状态；单晶硅薄膜1的左右两端靠近栅电极绝缘层7的部分分别具有彼此独立的隧穿结构，由于器件具有左右对称结构，在双侧折叠栅8的控制作用下，单晶硅薄膜1左右两端在与栅电极绝缘层7接触的表面附近同时发生隧穿，结合导电类型选择栅2对单晶硅薄膜1中间部分电势的调节作用，使器件形成正向导通和反向阻挡，通过调节源漏可互换电极a 9和源漏可互换电极b 10的电压控制金属源漏可互换区a 5和金属源漏可互换区b 6作为源区或漏区，因此可改变隧穿电流方向，实现本发明的源漏对称可互换的双向开关特性。双侧折叠栅8的分别位于单晶硅薄膜1源和漏的左右两侧和前后两侧部分区域，在三个方向上对源漏可互换本征区a 3和源漏可互换本征区b 4形成三面包裹，在夹角部分可形成电场加强，因此具有优秀的栅电极控制能力，在双侧折叠栅8的控制作用下，使得能带在相同的栅电压下更容易发生弯曲，获取更大的电场强度，对比隧穿场效应晶体管可以实现更高的正向导通电流。
本发明所提出的一种导电类型可调源漏阻变式双侧折叠栅晶体管制造方法，其制造步骤如下：
步骤一：如图4、图5、图6和图7所示，提供一个SOI晶圆，最下方为SOI晶圆的硅衬底12，硅衬底12的上面是衬底绝缘层11，衬底绝缘层11的上表面为单晶硅薄膜1，通过光刻、刻蚀工艺除去SOI晶圆上方的单晶硅薄膜1中间部分前后外侧部分区域至露出衬底绝缘层11，此时俯视晶圆，单晶硅薄膜1在衬底绝缘层11上呈英文大写字母“H”形；
步骤二：如图8、图9、图10和图11所示，在步骤一所刻蚀的单晶硅薄膜1处淀积绝缘介质，并平坦化表面至绝缘介质层的上表面与单晶硅薄膜1的上表面在同一水平面上，初步形成栅电极绝缘层7，；
步骤三：如图12、图13、图14和图15所示，通过光刻、刻蚀工艺除去部分步骤二中所形成的前后两侧的栅电极绝缘层7中间部分的单晶硅薄膜1；
步骤四：如图16、图17、图18和图19所示，在步骤三的基础上，在晶圆表面淀积绝缘介质，平坦化表面至露出单晶硅薄膜1的上表面，使至绝缘介质的上表面与单晶硅薄膜1左右两侧的上表面在同一水平面上，进一步形成栅电极绝缘层7；
步骤五：如图20、图21、图22和图23所示，对步骤四中形成的栅电极绝缘层7的前后两侧的中间部分进行部分刻蚀，直至露出衬底绝缘层11，此时俯视晶圆，栅电极绝缘层7呈英文大写字母“H”形；；
步骤六：如图24、图25、图26和图27所示，在步骤五基础上，在晶圆表面淀积金属或多晶硅，平坦化表面至露出单晶硅薄膜1的上表面，使金属或多晶硅的上表面与单晶硅薄膜1左右两侧的上表面在同一水平面上，初步形成导电类型选择栅2；
步骤七：如图28、图29、图30和图31所示，通过光刻、刻蚀工艺除去步骤六中所形成的导电类型选择栅2之间的栅电极绝缘层7至一定厚度后，再通过淀积工艺，在晶圆表面淀积金属或多晶硅，平坦化表面至露出单晶硅薄膜1的上表面，进一步形成导电类型选择栅2；
步骤八：如图32、图33、图34和图35所示，通过光刻、刻蚀工艺除去步骤七中所形成的导电类型选择栅2的上半部分，最终形成导电类型选择栅2，在通过淀积工艺，在在晶圆表面淀积绝缘介质，平坦化表面后初步形成部分绝缘介质阻挡层13；
步骤九：如图36、图37、图38和图39所示，通过光刻、刻蚀工艺，对单晶硅薄膜1的左右两侧外侧部分和前后外侧部分区域进行部分刻蚀至露出衬底绝缘层11，进一步形成单晶硅薄膜1；
步骤十：如图40、图41、图42和图43所示，通过氧化或淀积工艺，在步骤九基础上，在裸露在外的单晶硅薄膜表面形成绝缘介质层，平坦化表面至露出单晶硅薄膜1的上表面，进一步形成栅电极绝缘层7；
步骤十一：如图44、图45、图46和图47所示，通过光刻、刻蚀工艺，对位于单晶硅薄膜1两侧垂直部分的前后侧及外侧的栅电极绝缘层7进行部分刻蚀至露出衬底绝缘层11，进一步形成栅电极绝缘层7；
步骤十二：如图48、图49、图50和图51所示，在步骤十一基础上，在晶圆上方淀积绝缘介质平坦化至露出单晶硅薄膜1的上表面，并通过刻蚀工艺刻蚀掉本步骤中所形成的绝缘介质，进一步形成绝缘介质阻挡层13；
步骤十三：如图52、图53、图54和图55所示，通过淀积工艺，在晶圆表面淀积金属或多晶硅，平坦化表面至露出单晶硅薄膜1的上表面，在步骤十二中所形成的部分绝缘介质阻挡层13的上方形成双侧折叠栅8；
步骤十四：如图56、图57、图58和图59所示，在两侧的单晶硅薄膜1上通过刻蚀工艺刻蚀掉单晶硅薄膜1所形成的U形凹槽结构的左右两侧垂直部分上方的中间内侧部分，再通过淀积工艺在晶圆表面淀积金属，平坦化表面至露出单晶硅薄膜1，以此形成金属源漏可互换区a 5和金属源漏可互换区b 6，使金属源漏可互换区a 5和金属源漏可互换区b 6分别位于单晶硅薄膜1所形成的U形凹槽结构的左右两侧垂直部分上方的中间内侧部分，并被源漏可互换本征区a 3和源漏可互换本征区b 4三面包裹，使金属源漏可互换区a 5外侧壁与源漏可互换本征区a 3之间接触部分、金属源漏可互换区a 5下表面底部侧壁与单晶硅薄膜1之间接触部分、金属源漏可互换区b 6外侧壁与源漏可互换本征区b 4之间接触部分和金属源漏可互换区b 6下表面底部侧壁与单晶硅薄膜1之间接触部分形成肖特基接触；
步骤十五：如图60、图61和图62所示，在晶圆表面淀积绝缘介质，并通过刻蚀工艺除去金属源漏可互换区a 5和金属源漏可互换区b 6上方的绝缘介质，进一步形成绝缘介质阻挡层13和源漏通孔，再对晶圆上表面淀积金属或多晶硅，平坦化表面至露出绝缘介质阻挡层13，在通孔中形成源漏可互换电极a 9和源漏可互换电极b 10。
Claims (4)
1.一种导电类型可调源漏阻变式双侧折叠栅晶体管，包含SOI晶圆的硅衬底(12)，其特征在于：SOI晶圆的硅衬底(12)上方为SOI晶圆的衬底绝缘层(11)，SOI晶圆的衬底绝缘层(11)的上方为单晶硅薄膜(1)、导电类型选择栅(2)、栅电极绝缘层(7)的部分区域和绝缘介质阻挡层(13)的部分区域；其中，单晶硅薄膜(1)为杂质浓度低于1016cm-3的单晶硅半导体材料，具有U形凹槽结构特征；金属源漏可互换区a(5)和金属源漏可互换区b(6)分别位于单晶硅薄膜(1)所形成的U形凹槽结构左右两侧垂直部分上端的内侧区域；金属源漏可互换区a(5)为金属材料，其下表面和侧面分别与单晶硅薄膜(1)和构成单晶硅薄膜(1)所形成的U形凹槽结构左侧垂直部分上端的外侧区域的源漏可互换本征区a(3)之间形成肖特基接触；金属源漏可互换区b(6)也为金属材料，其下表面和侧面分别与单晶硅薄膜(1)和构成单晶硅薄膜(1)所形成的U形凹槽结构右侧垂直部分上端的外侧区域的源漏可互换本征区b(4)之间形成肖特基接触；源漏可互换本征区a(3)和源漏可互换本征区b(4)位于单晶硅薄膜(1)所形成的U形凹槽结构左右两侧垂直部分上端外侧区域，分别对金属源漏可互换区a(5)和金属源漏可互换区b(6)形成三面包裹；栅电极绝缘层(7)为绝缘体材料，与单晶硅薄膜(1)所形成的U形凹槽结构的左右两侧垂直部分外侧表面、内侧表面、前后两侧表面以及凹槽底部水平部分的上表面和前后两侧表面相互接触；导电类型选择栅(2)由金属材料或多晶硅材料构成，呈英文大写字母“U”形倒架在栅电极绝缘层(7)位于单晶硅薄膜(1)所形成的U形凹槽底部水平部分的上表面和前后两侧的外侧表面所形成部分区域的上方，导电类型选择栅(2)通过栅电极绝缘层(7)与单晶硅薄膜(1)彼此绝缘隔离，对单晶硅薄膜(1)所形成的U形凹槽底部水平部分有控制作用，双侧折叠栅(8)由金属材料或多晶硅材料构成，位于栅电极绝缘层(7)的外侧上方部分，并对栅电极绝缘层(7)的外侧，和前后两侧的上方部分相互接触并形成三面折叠围绕，通过栅电极绝缘层(7)与单晶硅薄膜(1)彼此绝缘隔离，对单晶硅薄膜(1)所形成的U形凹槽两侧垂直部分的上方区域，双侧折叠栅(8)对源漏可互换本征区a(3)和源漏可互换本征区b(4)有控制作用，源漏可互换电极a(9)和源漏可互换电极b(10)为金属材料构成，分别位于金属源漏可互换区a(5)和金属源漏可互换区b(6)的上方，并彼此相互接触；源漏可互换电极a(9)和源漏可互换电极b(10)的外侧表面分别与绝缘介质阻挡层(13)相互接触，源漏可互换电极a(9)、源漏可互换电极b(10)、双侧折叠栅(8)和导电类型选择栅(2)彼此通过绝缘介质阻挡层(13)相互绝缘隔离。
2.根据权利要求1所述的导电类型可调源漏阻变式双侧折叠栅晶体管，其特征在于：设置导电类型选择栅(2)的电压为高电位，且对源漏两端在源漏可互换本征区a(3)和源漏可互换本征区b(4)内由双侧折叠栅(8)工作在反向电位下所产生的肖特基势垒隧穿空穴形成势垒阻挡，使晶体管工作在N型反向关断状态；设置导电类型选择栅(2)的电压为高电位，且将双侧折叠栅(8)设置为正向低电位，降低源漏两端源漏可互换本征区a(3)和源漏可互换本征区b(4)内发生的肖特基势垒隧穿效应，保持源漏两端源漏可互换本征区a(3)和源漏可互换本征区b(4)具有较高源漏阻值，使晶体管工作在N型正向亚阈值状态；设置导电类型选择栅(2)的电压为高电位，且对源漏两端源漏可互换本征区a(3)和源漏可互换本征区b(4)内由双侧折叠栅(8)工作在高电位下所产生的肖特基势垒隧穿电子形成导通沟道，使晶体管工作在N型正向导通状态；设置导电类型选择栅(2)的电压为低电位，使器件由N型导电类型切换至P型导电类型；具有N型导电与P型导电状态能够任意切换功能特性，能够使晶体管工作在N型导电或P型导电双种状态之间自由切换。
3.根据权利要求1所述的导电类型可调源漏阻变式双侧折叠栅晶体管，其特征在于：器件在源漏方向上具有左右对称的结构。
4.一种导电类型可调源漏阻变式双侧折叠栅晶体管的制造方法，其特征在于：其制造步骤如下：
步骤一：提供一个SOI晶圆，最下方为SOI晶圆的硅衬底(12)，硅衬底(12)的上面是衬底绝缘层(11)，衬底绝缘层(11)的上表面为单晶硅薄膜(1)，通过光刻、刻蚀工艺除去SOI晶圆上方的单晶硅薄膜(1)中间部分前后外侧部分区域至露出衬底绝缘层(11)，此时俯视晶圆，单晶硅薄膜(1)在衬底绝缘层(11)上呈英文大写字母“H”形；
步骤二：在步骤一所刻蚀的单晶硅薄膜(1)处淀积绝缘介质，并平坦化表面至绝缘介质层的上表面与单晶硅薄膜(1)的上表面在同一水平面上，初步形成栅电极绝缘层(7)；
步骤三：通过光刻、刻蚀工艺除去部分步骤二中所形成的前后两侧的栅电极绝缘层(7)中间部分的单晶硅薄膜(1)；
步骤四：在步骤三基础上，在晶圆表面淀积绝缘介质，平坦化表面至露出单晶硅薄膜(1)的上表面，使至绝缘介质的上表面与单晶硅薄膜(1)左右两侧的上表面在同一水平面上，进一步形成栅电极绝缘层(7)；
步骤五：对步骤四中形成的栅电极绝缘层(7)的前后两侧的中间部分进行部分刻蚀，直至露出衬底绝缘层(11)，此时俯视晶圆，栅电极绝缘层(7)呈英文大写字母“H”形；
步骤六：在步骤五基础上，在晶圆表面淀积金属或多晶硅，平坦化表面至露出单晶硅薄膜(1)的上表面，使金属或多晶硅的上表面与单晶硅薄膜(1)左右两侧的上表面在同一水平面上，初步形成导电类型选择栅(2)；
步骤七：通过光刻、刻蚀工艺除去步骤六中所形成的导电类型选择栅(2)之间的栅电极绝缘层(7)至一定厚度后，再通过淀积工艺，在晶圆表面淀积金属或多晶硅，平坦化表面至露出单晶硅薄膜(1)的上表面，进一步形成导电类型选择栅(2)；
步骤八：通过光刻、刻蚀工艺除去步骤七中所形成的导电类型选择栅(2)的上半部分，最终形成导电类型选择栅(2)，在通过淀积工艺，在在晶圆表面淀积绝缘介质，平坦化表面后初步形成部分绝缘介质阻挡层(13)；
步骤九：通过光刻、刻蚀工艺，对单晶硅薄膜(1)的左右两侧外侧部分和前后外侧部分区域进行部分刻蚀至露出衬底绝缘层(11)，进一步形成单晶硅薄膜(1)；
步骤十：通过氧化或淀积工艺，在步骤九基础上，在裸露在外的单晶硅薄膜表面形成绝缘介质层，平坦化表面至露出单晶硅薄膜(1)的上表面，进一步形成栅电极绝缘层(7)；
步骤十一：通过光刻、刻蚀工艺，对位于单晶硅薄膜(1)两侧垂直部分的前后侧及外侧的栅电极绝缘层(7)进行部分刻蚀至露出衬底绝缘层(11)，进一步形成栅电极绝缘层(7)；
步骤十二：在步骤十一基础上，在晶圆上方淀积绝缘介质平坦化至露出单晶硅薄膜(1)的上表面，并通过刻蚀工艺刻蚀掉本步骤中所形成的绝缘介质，进一步形成绝缘介质阻挡层(13)；
步骤十三：通过淀积工艺，在晶圆表面淀积金属或多晶硅，平坦化表面至露出单晶硅薄膜(1)的上表面，在步骤十二中所形成的部分绝缘介质阻挡层(13)的上方形成双侧折叠栅(8)；
步骤十四：在两侧的单晶硅薄膜(1)上通过刻蚀工艺刻蚀掉单晶硅薄膜(1)所形成的U形凹槽结构的左右两侧垂直部分上方的中间内侧部分，再通过淀积工艺在晶圆表面淀积金属，平坦化表面至露出单晶硅薄膜(1)，以此形成金属源漏可互换区a(5)和金属源漏可互换区b(6)，使金属源漏可互换区a(5)和金属源漏可互换区b(6)分别位于单晶硅薄膜(1)所形成的U形凹槽结构的左右两侧垂直部分上方的中间内侧部分，并被源漏可互换本征区a(3)和源漏可互换本征区b(4)三面包裹，使金属源漏可互换区a(5)外侧壁与源漏可互换本征区a(3)之间接触部分、金属源漏可互换区a(5)下表面底部侧壁与单晶硅薄膜(1)之间接触部分、金属源漏可互换区b(6)外侧壁与源漏可互换本征区b(4)之间接触部分和金属源漏可互换区b(6)下表面底部侧壁与单晶硅薄膜(1)之间接触部分形成肖特基接触；
步骤十五：在晶圆表面淀积绝缘介质，并通过刻蚀工艺除去金属源漏可互换区a(5)和金属源漏可互换区b(6)上方的绝缘介质，进一步形成绝缘介质阻挡层(13)和源漏通孔，再对晶圆上表面淀积金属或多晶硅，平坦化表面至露出绝缘介质阻挡层(13)，在通孔中形成源漏可互换电极a(9)和源漏可互换电极b(10)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711048155.2A CN107799607B (zh) | 2017-10-31 | 2017-10-31 | 导电类型可调源漏阻变式双侧折叠栅晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711048155.2A CN107799607B (zh) | 2017-10-31 | 2017-10-31 | 导电类型可调源漏阻变式双侧折叠栅晶体管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107799607A CN107799607A (zh) | 2018-03-13 |
| CN107799607B true CN107799607B (zh) | 2019-10-15 |
Family
ID=61548291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711048155.2A Active CN107799607B (zh) | 2017-10-31 | 2017-10-31 | 导电类型可调源漏阻变式双侧折叠栅晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107799607B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113571585B (zh) * | 2021-07-07 | 2023-10-13 | 沈阳工业大学 | 低功耗双层阻挡接触式双向异或非门集成电路及制造方法 |
| CN113793871B (zh) * | 2021-08-31 | 2023-09-12 | 沈阳工业大学 | 低导通电阻可重构计算芯片用晶体管及制造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104409508A (zh) * | 2014-12-08 | 2015-03-11 | 沈阳工业大学 | Soi衬底双向击穿保护双栅绝缘隧穿增强晶体管及制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150016769A (ko) * | 2013-08-05 | 2015-02-13 | 경북대학교 산학협력단 | 터널링 전계 효과 트렌지스터 및 그의 제조 방법 |
-
2017
- 2017-10-31 CN CN201711048155.2A patent/CN107799607B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104409508A (zh) * | 2014-12-08 | 2015-03-11 | 沈阳工业大学 | Soi衬底双向击穿保护双栅绝缘隧穿增强晶体管及制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107799607A (zh) | 2018-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102629627B (zh) | 异质栅隧穿晶体管的形成方法 | |
| CN107819027B (zh) | 一种源漏阻变式h形栅控双向开关晶体管及其制造方法 | |
| CN107799607B (zh) | 导电类型可调源漏阻变式双侧折叠栅晶体管及其制造方法 | |
| CN107808905B (zh) | 双侧折叠栅控源漏双隧穿型双向导通晶体管及其制造方法 | |
| CN107833925B (zh) | 一种源漏阻变式双向开关场效应晶体管及其制造方法 | |
| CN107706235B (zh) | 一种矩形栅控u形沟道双向开关隧穿晶体管及其制造方法 | |
| CN107785436B (zh) | 源漏阻变式矩形栅控u形沟道双向晶体管及其制造方法 | |
| CN107681002A (zh) | 具有包括两个层的场电极的晶体管装置 | |
| CN107799606B (zh) | 双导电类型分立双矩形栅控源漏阻变晶体管及其制造方法 | |
| CN208400855U (zh) | 一种分离栅mosfet器件结构 | |
| CN107731914B (zh) | 倒u栅辅控双侧栅主控双向隧穿晶体管及其制造方法 | |
| CN107819036B (zh) | 源漏对称可互换双括号形栅控隧穿晶体管及其制造方法 | |
| CN107681005B (zh) | 源漏阻变式导电类型可选源漏可互换晶体管及其制造方法 | |
| CN107819028B (zh) | H形栅控源漏阻变式导电类型可调型晶体管及其制造方法 | |
| CN107731913B (zh) | 分立双矩形栅控u形沟道源漏双隧穿晶体管及其制造方法 | |
| CN107785437A (zh) | 一种括号形栅控源漏阻变式双向开关晶体管及其制造方法 | |
| CN114300540A (zh) | 一种源漏非对称的环栅可重构场效应晶体管 | |
| CN104282754B (zh) | 高集成度l形栅控肖特基势垒隧穿晶体管 | |
| CN107768430B (zh) | 源漏对称可互换的双向隧穿场效应晶体管及其制造方法 | |
| CN107799589B (zh) | H形栅控源漏对称可互换型隧穿晶体管及其制造方法 | |
| CN107863388A (zh) | 双选导电类型双括号栅控源漏阻变式晶体管及其制造方法 | |
| CN107808904A (zh) | 双括号形栅控双向开关隧穿晶体管及其制造方法 | |
| CN107819029B (zh) | 一种势垒调控式h形栅控双向隧穿晶体管及其制造方法 | |
| CN215183978U (zh) | 一种功率开关器件结构 | |
| WO2024060811A1 (zh) | 一种功率mosfet及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20201225 Address after: Susong Xinqu Photoelectric Technology Co., Ltd., Jiumiao village, Qianling Township, Susong County, Anqing City, Anhui Province Patentee after: Susong Xinqu Photoelectric Technology Co., Ltd Address before: 110870 No. 111 Shenyang West Road, Shenyang economic and Technological Development Zone, Liaoning Patentee before: SHENYANG University OF TECHNOLOGY |
|
| TR01 | Transfer of patent right |