CN107681002A - 具有包括两个层的场电极的晶体管装置 - Google Patents

具有包括两个层的场电极的晶体管装置 Download PDF

Info

Publication number
CN107681002A
CN107681002A CN201710646215.4A CN201710646215A CN107681002A CN 107681002 A CN107681002 A CN 107681002A CN 201710646215 A CN201710646215 A CN 201710646215A CN 107681002 A CN107681002 A CN 107681002A
Authority
CN
China
Prior art keywords
field plate
dielectric
layer
region
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710646215.4A
Other languages
English (en)
Other versions
CN107681002B (zh
Inventor
T.费伊尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN107681002A publication Critical patent/CN107681002A/zh
Application granted granted Critical
Publication of CN107681002B publication Critical patent/CN107681002B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/435—Resistive materials for field effect devices, e.g. resistive gate for MOSFET or MESFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Abstract

本发明涉及具有包括两个层的场电极的晶体管装置。公开一种晶体管装置和一种用于生产晶体管装置的方法。所述晶体管装置包括：源极区域、主体区域和漂移区域，其中所述主体区域被布置在源极区域和漂移区域之间；栅电极，与主体区域相邻，并且通过栅极电介质而与主体区域介电绝缘；以及场电极，与漂移区域相邻，并且通过场电极电介质而与漂移区域介电绝缘。场电极包括不同导电材料的至少两个层。

Description

具有包括两个层的场电极的晶体管装置
技术领域
本公开一般地涉及一种晶体管装置，具体地讲，涉及一种具有场电极的场效应控制晶体管装置。
背景技术
具有绝缘栅电极的场效应控制晶体管装置在多种不同电子应用(仅举几个例子诸如汽车、工业、家庭或消费电子应用)中被广泛地用作电子开关。这些类型的晶体管通常被称为功率MOS(金属氧化物半导体)晶体管，但栅电极(由“M”表示)未必包括金属并且栅极电介质(由“O”表示)未必包括氧化物。MOS晶体管包括MOSFET(金属氧化物场效应晶体管)和IGBT(绝缘栅双极晶体管)。
一个特定类型的功率MOS晶体管包括：栅电极，控制晶体管的开关状态(接通或断开)；和场电极，与漂移区域相邻并且通过场电极电介质而与漂移区域介电绝缘。场电极在MOS晶体管断开时被充电，并且在MOS晶体管再次接通时被放电。开关行为(也就是说，MOS晶体管装置多快地断开和接通)取决于场电极被多快地充电和放电。
需要提供一种具有可预测开关行为的晶体管装置。
发明内容
一个示例涉及一种晶体管装置。晶体管装置包括源极区域、主体区域、漂移区域、栅电极、栅极电介质、场电极和场电极电介质。主体区域被布置在源极区域和漂移区域之间。栅电极与主体区域相邻并且通过栅极电介质而与主体区域介电绝缘，并且场电极与漂移区域相邻并且通过场电极电介质而与漂移区域介电绝缘。场电极包括不同导电材料的至少两个层。
另一示例涉及一种方法。所述方法包括：在半导体主体中形成源极区域、主体区域和漂移区域，以使得主体区域被布置在源极区域和漂移区域之间；以及形成栅电极，所述栅电极与主体区域相邻并且通过栅极电介质而与主体区域介电绝缘。所述方法还包括：形成场电极，所述场电极与漂移区域相邻并且通过场电极电介质而与漂移区域介电绝缘，以使得场电极包括不同导电材料的至少两个层。
附图说明
以下参照附图解释示例。附图用于图示某些原理，以使得仅图示对于理解这些原理所需的方面。附图未必按照比例绘制。在附图中，相同的标号表示相同的特征。
图1示出根据一个示例的晶体管装置的垂直剖视图；
图2A和2B分别示出图1中示出的类型的晶体管装置的顶视图和垂直剖视图；
图3示意性地图示一层导电材料(诸如，多晶硅)；
图4A至4G图示用于形成晶体管装置的场电极和场电极电介质的方法的一个示例；
图5示出根据另一示例的晶体管装置的垂直剖视图；
图6示出根据另一示例的晶体管装置的垂直剖视图；和
图7示出根据又一示例的晶体管装置的垂直剖视图。
具体实施方式
在下面的详细描述中，参照附图。附图形成描述的一部分，并且作为说明示出了可实施本发明的特定实施例。应该理解，除非另外具体地指出，否则在本文中描述的各种实施例的特征可彼此组合。
图1示出根据一个示例的晶体管装置的一个部分的垂直剖视图。晶体管装置包括具有第一表面101的半导体主体100。图1示出半导体主体100的垂直剖视图，也就是说，图1在垂直于第一表面101的垂直剖面中示出半导体主体100。根据一个示例，半导体主体100是单晶半导体主体。半导体主体100可包括传统半导体材料，诸如硅(Si)、碳化硅(SiC)等。
晶体管装置包括至少一个晶体管基元，并且可包括多个晶体管基元。在图1中，示出这些晶体管基元中的几个晶体管基元，其中这些晶体管基元之一通过虚线来图示并且利用图1中的标号10来标记。所述至少一个晶体管基元10包括源极区域13、主体区域12和漂移区域11，其中主体区域12被布置在源极区域13和漂移区域11之间并且将源极区域13与漂移区域11分离。这些区域(也可被称为有源装置区域)是半导体主体100中的掺杂半导体区域。栅电极21与主体区域12相邻，并且通过栅极电介质22而与主体区域12介电绝缘。另外，所述至少一个晶体管基元10包括场电极31，场电极31与漂移区域11相邻并且通过场电极电介质32而与漂移区域11介电绝缘。
参照图1，栅电极21以电气方式连接到栅极节点G(栅极节点G仅示意性地被图示在图1中)，并且源极区域13和主体区域12均以电气方式连接到源极节点S。源极节点S以及在源极节点S与源极区域13和主体区域12之间的电气连接分别仅被示意性地图示在图1中。另外，晶体管装置可包括漏极区域14，漏极区域14连接到漏极节点D。漏极区域14被布置，以使得漂移区域11位于主体区域12和漏极区域14之间。所述至少一个晶体管基元10的场电极31连接到源极节点S或连接到栅极节点G。这种连接仅被示意性地图示在图1中。
如果如图1中所示的那样晶体管装置包括多个晶体管基元，则个体晶体管基元并联连接，因为个体晶体管基元的栅电极21连接到栅极节点G并且个体晶体管基元的主体区域12和源极区域13连接到源极节点S。参照图1，两个(邻近)晶体管基元可共享一个源极区域13和一个主体区域12，并且两个(其它)邻近晶体管基元可共享一个栅电极21和一个场电极31。漂移区域11和漏极区域14可由所述多个晶体管基元10共享。
在图1中示出的示例中，所述至少一个晶体管基元10的场电极31和栅电极21被布置在共同沟槽中，所述共同沟槽将会在下面被称为第一沟槽。这个第一沟槽沿垂直方向z从第一表面101延伸到半导体主体100中。源极区域13、主体区域12和漂移区域11被沿垂直方向z连续地布置。在第一沟槽中，与场电极31相比，栅电极21更靠近第一表面101，从而如从第一表面101所见，场电极31被布置在栅电极21下方。在第一沟槽中，栅电极21和场电极31通过介电层33而彼此介电绝缘，介电层33在下面被称为中间电介质。
在图1中示出的示例中在第一沟槽中埋在栅电极21下方的场电极31可如何以电气方式连接到源极节点S和栅极节点G之一的一种方式被图示在图2A和2B中。图2A在水平剖面A-A中示出图1中示出的类型的晶体管装置的一个部分的水平剖视图，并且图2B在剖面B-B中示出图2A中示出的装置的垂直剖视图。水平剖面A-A切穿场电极31，并且垂直剖面B-B切穿场电极31和栅电极21。
图2A示出两个沟槽的顶视图，每个沟槽包括栅电极21和对应的栅极电介质22以及场电极31和对应的场电极电介质32，其中场电极31和场电极电介质32在图2A中是看不见的。在这个示例中，沟槽在半导体主体100的第一水平方向x上是细长的。图2B示出这些沟槽中的一个沟槽和位于所述沟槽下方(也就是说，位于场电极31和场电极电介质32下方)的漂移区域11的一部分的垂直剖视图。参照图2A和2B，在每个第一沟槽的纵向端，相应场电极31以电气方式连接到接触电极41。这个接触电极41被布置在紧挨着栅电极21的相应沟槽的纵向端，栅电极21结束于沟槽的纵向端之前。参照图2B，接触电极41延伸到第一表面101，在第一表面101，所述接触电极41可被接触以便以电气方式连接到源极节点S或栅极节点G。接触电极41与源极节点S和栅极节点G之一之间的电气连接仅被示意性地图示在图2B中。通过另一介电层42，接触电极41分别与栅电极21介电绝缘并且与半导体主体100和漂移区域11介电绝缘。
晶体管装置能够是n型晶体管装置和p型晶体管装置之一。在n型晶体管装置中，源极区域13和漂移区域11是n掺杂半导体区域，并且主体区域12是p掺杂半导体区域。在p型晶体管装置中，源极区域13和漂移区域11是p掺杂半导体区域，并且主体区域12是n掺杂半导体区域。晶体管装置能够被实现为MOSFET(金属氧化物半导体场效应晶体管)或IGBT(绝缘栅双极晶体管)。在MOSFET中，漏极区域14具有与漂移区域11相同的掺杂类型，但比漂移区域更加高度掺杂。在IGBT中，漏极区域14(也可被称为集电极区域)具有与漂移区域11的掺杂类型互补的掺杂类型。另外，晶体管装置能够被实现为增强型装置(常闭型装置)或实现为耗尽型装置(常开型装置)。在增强型装置中，主体区域12与栅极电介质22邻接。在耗尽型装置中，存在与源极区域13和漂移区域11相同的掺杂类型的沟道区域15。这个沟道区域被布置在栅极电介质22和主体区域12之间，并且从源极区域13延伸到漂移区域11。可选的沟道区域15被以虚线图示在图1中。根据一个示例，以上解释的个体装置区域的掺杂浓度如下，源极区域：在1E18 cm-3和1E21 cm-3之间；主体区域：在1E16 cm-3和1E19 cm-3之间；漂移区域：在1E13 cm-3和1E18 cm-3之间；漏极区域：在1E18 cm-3和1E21 cm-3之间；沟道区域：在1E17 cm-3和1E19 cm-3之间。
根据在栅极节点G和源极节点S之间施加的驱动电压(栅极-源极电压)VGS，晶体管装置接通或断开。当驱动电压VGS使得存在沿着源极区域13和漂移区域11之间的栅极电介质22的导电沟道时，晶体管装置处于接通状态，并且当沿着栅极电介质22的导电沟道被中断时，晶体管装置处于断开状态。例如，如果驱动电压VGS使得沿着栅极电介质22在主体区域12中存在反型沟道，则增强型装置处于接通状态。如果不存在这种反型沟道，则增强型装置处于断开状态。当驱动电压VGS使得导电沟道15耗尽(中断)时，耗尽型装置处于断开状态，并且当驱动电压VGS未中断这个导电沟道15时，耗尽型装置处于接通状态。
独立于晶体管装置是增强型装置还是耗尽型装置，每当晶体管装置处于断开状态并且在漏极节点D和源极节点S之间施加使pn结反向偏置的负载路径电压(漏极源极电压)VDS时，空间电荷区(耗尽区)在漂移区域11中扩展，开始于漂移区域11和主体区域12之间的pn结。例如，在n型晶体管装置中，如果漏极源极电压VDS是正电压，也就是说，如果在漏极节点D的电势高于在源极节点S的电势，则pn结被反向偏置。在漂移区域11中扩展的耗尽区与漂移区域11中的掺杂物原子的电离和主体区域12中的掺杂物原子的电离关联。当相应半导体区域为n掺杂时，电离的掺杂物原子具有正电荷，并且当相应半导体区域为p掺杂时，电离的掺杂物原子具有负电荷。也就是说，如果漂移区域11为n掺杂并且主体区域12为p掺杂，则分别在漂移区域11中存在正掺杂物电荷并且在主体区域11中存在负掺杂物电荷。漂移区域11中的每个电离的掺杂物原子具有相反类型的反电荷。在图1中示出的类型的晶体管装置中，这个反电荷是主体区域12中的电离的掺杂物原子或者是场电极31中的相应电荷。这一点在下面进行解释。
为了解释的目的，假设：晶体管装置是n型晶体管装置，并且正漏极源极电压VDS被施加在漏极节点D和源极节点S之间。由于这个正漏极源极电压VDS，漂移区域11中的电势朝着漏极区域14增加。根据场电极31是连接到源极节点还是连接到栅极节点，场电极31具有源极节点S或栅极节点G的电势。仅为了解释的目的，假设：场电极31的电势等于源极节点S的电势。因此，相对于漂移区域11中的电势，场电极31的电势是负的，从而场电极31向漂移区域11中的电离的掺杂物电荷提供负的反电荷。由此，与不包括场电极31的等效晶体管装置相比，漂移区域11能够被更加高度掺杂而不减小晶体管装置的电压阻断能力。
虽然场电极31的电势保持在相同电平(所述相同电平是在以上解释的示例中的源极节点S的电势)，但当耗尽区在漂移区域11中扩展时，场电极31被充电，并且当晶体管装置再次接通时，场电极31被放电，从而耗尽区消失。晶体管装置以多快的速度从接通状态切换为断开状态以及以多快的速度从断开状态切换为接通状态取决于场电极31在晶体管装置断开时被以多快的速度充电以及在晶体管装置再次接通时被以多快的速度放电。换句话说，即使在晶体管装置的接通状态下，也可在漂移区域11中存在耗尽区，只要场电极31未被(完全)放电即可。这个耗尽区可在接通状态下增加漂移区域11的电阻，并且因此，可增加晶体管装置的导电损耗。
当晶体管装置断开时场电极31被以多快的速度充电以及当晶体管装置接通时场电极31被以多快的速度放电分别取决于场电极31与源极节点S或栅极节点G之间的电阻。在如图2中所示的装置拓扑(其中场电极31在它们的纵向端连接到接触电极41并且经由接触电极41连接到源极节点S或栅极节点G)中，场电极31本身的电阻影响场电极31的充电和放电速度。其原因在于：场电极31的与所述纵向端分隔开的那些部分经由场电极31的位于所述纵向端和所述分隔开的区域之间的部分而被充电或放电。可存在希望具有相对低的电阻以便获得高开关速度的应用，或者可存在希望具有相对高的电阻以便使可能结合接通或断开晶体管装置而发生的寄生振荡衰减的应用。然而，在这些应用中的每个应用中，希望尽可能准确地（也就是说，以最小的可能范围）调整场电极31的电阻。
在传统晶体管装置中，场电极31可包括高度掺杂多晶硅。图3示意性地图示高度掺杂多晶硅的具有高度H、宽度W和长度L的一个层。第一纵向端E1和第二纵向端E2之间的这个层的电阻取决于高度掺杂多晶硅的掺杂浓度、长度L、宽度W和高度H。如果宽度W和高度H中的每一项高于某个阈值(诸如，大约100纳米(nm))，则电阻与高度H和宽度W中的每一项基本上线性相关。然而，如果这些参数之一小于所述阈值，则可发生非线性效应。如果例如宽度W小于所述阈值(诸如，100 nm)，则可发生与宽度W不再是线性相关的电阻的变化。
在场电极(诸如，图1中示出的场电极31)中，如果场电极31的宽度W变为小于某个阈值(诸如，100纳米)，则可发生电阻的那些非线性效应。如果包括场电极的沟槽被形成为具有小于所述阈值的宽度，则可发生这种情况。另外，工艺变化可使沟槽具有小于所述阈值的宽度。也就是说，期望的沟槽宽度可大于所述阈值，但由于沟槽形成工艺的变化，可导致较窄的沟槽。然而，为了减小晶体管装置的尺寸，可能希望将场电极31的宽度w减小至低于比方说100纳米。宽度w的这种减小可伴随有间距p的减小。间距p是晶体管装置中的对应特征之间的距离，诸如例如两个邻近的第一沟槽的中心到中心距离。
为了避免上述问题并且实现晶体管装置的可预测开关行为，场电极31包括不同导电材料的至少两个层311、312。在图1中示出的示例中，场电极31包括两个层：第一层311，与场电极电介质31邻接；和第二层312，与第一层311邻接。参照图2A和2B，所述两个层311、312沿着场电极31的纵向方向延伸。根据一个示例，像场电极31一样，接触电极41可包括与场电极31的所述两个层相同的类型的两个层(以虚线图示在图2A中)。
根据一个示例，第一层311包括从金属、金属氮化物和金属硅化物选择的第一材料。根据一个示例，所述金属是钛(Ti)、钨(W)、钴(Co)和钽(Ta)之一。根据一个示例，第二层312包括多晶硅。根据一个示例，第一层311的厚度d在5纳米和50纳米之间。在图1中示出的示例中，由第一层311的厚度d的两倍加上第二层312的厚度给出场电极31的总体宽度w。
与多晶硅不同，具有低于100纳米的厚度d的金属、金属氮化物或金属硅化物层未表现出非线性电阻效应，从而第一材料层311的电阻基本上与厚度d成比例，从而通过合适地调整这个第一材料层311的厚度d能够调整第一材料层311的电阻。这种金属、金属氮化物或金属硅化物层的厚度可甚至减小至几纳米或甚至低于1纳米，而没有以那些非线性效应为特征。根据一个示例，第一材料层311被生产为具有比第二材料层312低的电阻，从而由第一材料层311管控总体电阻。在这种情况下，如果发生第二层312的电阻的非线性效应，则第二层312的电阻的非线性效应不会不利地影响晶体管装置的开关行为。此外，如以下更详细所解释，可使用能够准确地控制第一材料层311的厚度的沉积工艺来生产第一材料层311，从而能够准确地调整由第一材料层311引起的电阻。
图4A至4G图示用于形成图1中示出的类型的场电极31的方法的一个示例。图4A至4G中的每个图示出在制造过程期间的将要形成一个场电极所在的半导体主体100的一个部分。
参照图4A，所述方法包括：在半导体主体100的第一表面101中形成第一沟槽110。形成第一沟槽可包括使用蚀刻掩模201(以虚线图示在图4A中)的蚀刻工艺，以使得在未被蚀刻掩模201覆盖的第一表面101的区域中蚀刻沟槽110。
参照图4B，所述方法还包括：在第一沟槽110的侧壁和底部上形成介电层32'。在图4B中示出的示例中，形成介电层32'还包括：在第一表面110上形成介电层32'。形成介电层32'可包括氧化和沉积工艺中的至少一个。根据一个示例，介电层32'仅包括一种类型的材料，诸如例如氧化物或氮化物。根据另一示例，介电层32'包括具有不同材料的两个或更多个层的层堆(未示出)。
参照图4C，所述方法还包括：形成第一材料的层311'，其中这个层311'形成在完成的场电极中的第一材料层311。根据一个示例，形成层311'包括沉积层311'，以使得它完全覆盖介电层32'。也就是说，在这个示例中，层311在第一沟槽的底部和侧壁上方并且在第一表面101上方形成在介电层32'上面。形成层311'可包括ALD(原子层沉积工艺)。在这种类型的工艺中，例如，层311'的厚度能够被准确地控制。
参照图4D，所述方法还包括：形成第二材料的层312'，其中这个层312'形成在完成的场电极31中的第二材料层312。参照图4D，形成层312'可包括形成层312'，以使得它完全覆盖层311'并且完全填充在已形成材料层311'之后剩余的残余沟槽。根据一个示例，形成层312'包括沉积层312'。
参照图4E，所述方法还包括：回蚀层311'和312'，以形成场电极31的第一和第二层311、312。根据一个示例，回蚀层311'、312'包括使用蚀刻剂蚀刻层311'、312'，从而形成在场电极31上方的沟槽112和场电极31具有期望的尺寸。层311'和312'可在一个蚀刻工艺(诸如，干法蚀刻工艺)中被一起蚀刻。根据另一示例，这些层311'、312'被分开地蚀刻。第二层312'可在第一工艺中被蚀刻，并且第一层311'可在第二工艺中被蚀刻。例如，第一工艺是干法蚀刻工艺，并且第二工艺是选择性湿法蚀刻工艺。
参照图4F，所述方法还包括：将介电层32'蚀刻下至场电极31以便形成场电极电介质32。根据一个示例，介电层32'包括氧化物，并且用于蚀刻介电层的蚀刻剂包括氢氟(HF)酸。
参照图4G，所述方法还包括：形成将场电极31与栅电极22分离的中间介电层33。形成中间介电层33可包括HDP(高密度等离子体)沉积工艺。中间介电层33可包括与介电层32'相同类型的材料或不同类型的材料。根据一个示例，中间介电层33包括氧化物。
另外，所述方法包括：在中间介电层33上方形成栅极电介质22和栅电极21以便获得如图1中所示的拓扑。形成栅极介电层包括氧化工艺，并且形成栅电极21可包括填充在形成栅极电介质22之后剩余的残余沟槽的沉积工艺。图4A至4G中示出的半导体主体100可具有与图1中示出的装置中的漂移区域11的掺杂对应的基本掺杂。通过经由第一表面101将掺杂物注入和/或扩散到半导体主体100中，可形成源极区域13和主体区域12。通过经由与第一表面101相对的第二表面将掺杂物注入/或扩散到半导体主体100中，可形成漏极区域14。替代地，半导体主体包括：半导体衬底，具有与漏极区域的期望掺杂相同的掺杂；和外延层，位于衬底上面，具有与漂移区域11的期望掺杂相同的基本掺杂。在这种情况下，所述衬底形成漏极区域14，并且在外延层中，形成栅电极21和场电极31和相应介电层22、32、33、源极区域13和主体区域12，并且外延层的剩余部分形成漂移区域11。
图5示出根据另一示例的晶体管装置的垂直剖视图。在这个示例中，场电极31和栅电极21不位于同一沟槽中。作为替代，栅电极21位于沿第二横向方向y与具有场电极31的第一沟槽分隔开的第二沟槽中。
根据图6中示出的又一示例，场电极31和栅电极21位于同一沟槽中，并且栅电极21以电气方式连接到第一沟槽中的场电极31。在这种情况下，场电极31经由栅电极21以电气方式连接到栅极节点。
图7示出图6中示出的晶体管装置的变型。在这个晶体管装置中，一个晶体管基元的栅电极21和场电极31被布置在同一沟槽中。场电极31延伸到第一表面101，从而存在栅电极21沿横向方向与场电极31分隔开的部分。栅电极21在这些部分中通过介电层34而与场电极31介电绝缘。

Claims (21)

1.一种晶体管装置，包括：
源极区域、主体区域和漂移区域，其中所述主体区域被布置在源极区域和漂移区域之间；
栅电极，与主体区域相邻，并且通过栅极电介质而与主体区域介电绝缘；以及
场电极，与漂移区域相邻，并且通过场电极电介质而与漂移区域介电绝缘，
其中场电极包括不同导电材料的至少两个层，
其中所述至少两个层包括与场电极电介质邻接的第一层和与第一层邻接的第二层，以及
其中第一层包括从包括下面材料的组选择的第一材料：
金属；
金属氮化物；和
金属硅化物。
2.如权利要求1所述的晶体管装置，其中所述金属从包括下面金属的组进行选择：
钛(Ti)；
钨(W)；
钴(Co)；和
钽(Ta)。
3.如权利要求1或2所述的晶体管装置，其中所述第二层包括多晶硅。
4.如前面权利要求之一所述的晶体管装置，其中所述场电极和场电极电介质被布置在半导体主体的第一沟槽中。
5.如权利要求4所述的晶体管装置，其中所述栅电极和栅极电介质被布置在第一沟槽中。
6.如权利要求5所述的晶体管装置，其中所述栅电极与第一沟槽中的场电极介电绝缘。
7.如权利要求5所述的晶体管装置，其中所述栅电极以电气方式连接到第一沟槽中的场电极。
8.如权利要求4所述的晶体管装置，其中所述栅电极和栅极电介质被布置在与第一沟槽分隔开的第二沟槽中。
9.如权利要求4至8之一所述的晶体管装置，还包括：
第三沟槽，在第一沟槽的纵向端与第一沟槽邻接；和
接触电极，位于第三沟槽中并且以电气方式连接到场电极。
10.如权利要求9所述的晶体管装置，其中所述晶体管装置包括多个场电极，
其中所述多个场电极中的每个场电极连接到接触电极。
11.如前面权利要求之一所述的晶体管装置，其中所述第一层具有比第二层低的电阻。
12.如前面权利要求之一所述的晶体管装置，其中所述场电极的宽度小于100纳米。
13.一种方法，包括：
在半导体主体中形成源极区域、主体区域和漂移区域，以使得主体区域被布置在源极区域和漂移区域之间；
形成栅电极，所述栅电极与主体区域相邻并且通过栅极电介质而与主体区域介电绝缘；以及
形成场电极，所述场电极与漂移区域相邻并且通过场电极电介质而与漂移区域介电绝缘，以使得场电极包括不同导电材料的至少两个层，
其中所述至少两个层包括与场电极电介质邻接的第一层和与第一层邻接的第二层，以及
其中第一层包括从包括下面材料的组选择的第一材料：
金属；
金属氮化物；和
金属硅化物。
14.如权利要求13所述的方法，其中所述金属从包括下面金属的组进行选择：
钛(Ti)；
钨(W)；
钴(Co)；和
钽(Ta)。
15.如权利要求13或14之一所述的方法，其中形成场电极和场电极电介质包括：
在半导体主体的第一表面中形成第一沟槽；
在第一沟槽的侧壁和底部上形成场电极电介质；
在场电极电介质上形成第一材料层；以及
在第一材料层上形成第二材料层。
16.如权利要求15所述的方法，其中形成场电极电介质包括在第一沟槽的侧壁和底部上并且在第一表面上形成介电层以使得剩下第一残余沟槽，
其中形成场电极包括：形成第一材料层，以使得它覆盖介电层并且剩下第二残余沟槽；以及形成第二材料层，以使得它填充第二残余沟槽。
17.如权利要求16所述的方法，其中形成场电极还包括：
回蚀第一材料层和第二材料层以在第一材料层和第二材料层与第一表面之间形成第三残余沟槽。
18.如权利要求17所述的方法，其中形成场电极电介质包括：
回蚀介电层。
19.如权利要求15至18之一所述的方法，还包括：
在场电极和第一表面之间的第一沟槽中形成栅电极和栅电极电介质。
20.如权利要求13至19之一所述的方法，其中形成第一层包括形成第一层以具有比第二层低的电阻。
21.如权利要求13至20之一所述的方法，其中形成场电极包括形成场电极以具有小于100纳米的宽度。
CN201710646215.4A 2016-08-01 2017-08-01 具有包括两个层的场电极的晶体管装置 Active CN107681002B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016114229.8A DE102016114229B3 (de) 2016-08-01 2016-08-01 Transistorbauelement mit einer zwei schichten umfassenden feldelektrodeund sein herstellverfahren
DE102016114229.8 2016-08-01

Publications (2)

Publication Number Publication Date
CN107681002A true CN107681002A (zh) 2018-02-09
CN107681002B CN107681002B (zh) 2021-09-28

Family

ID=60327617

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710646215.4A Active CN107681002B (zh) 2016-08-01 2017-08-01 具有包括两个层的场电极的晶体管装置

Country Status (4)

Country Link
US (4) US10243051B2 (zh)
KR (1) KR101968825B1 (zh)
CN (1) CN107681002B (zh)
DE (1) DE102016114229B3 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016114229B3 (de) * 2016-08-01 2017-12-07 Infineon Technologies Austria Ag Transistorbauelement mit einer zwei schichten umfassenden feldelektrodeund sein herstellverfahren
US11031478B2 (en) 2018-01-23 2021-06-08 Infineon Technologies Austria Ag Semiconductor device having body contacts with dielectric spacers and corresponding methods of manufacture
CN112349785B (zh) * 2020-11-06 2022-02-08 中国电子科技集团公司第二十四研究所 电阻场板电导调制场效应mos器件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010132283A1 (en) * 2009-05-15 2010-11-18 Globalfoundries Inc. Semiconductor device comprising metal gates and a silicon containing resistor formed on an isolation structure
CN102097322A (zh) * 2009-12-09 2011-06-15 半导体元件工业有限责任公司 形成具有屏蔽电极结构的绝缘栅场效应晶体管器件的方法
US8362550B2 (en) * 2011-01-20 2013-01-29 Fairchild Semiconductor Corporation Trench power MOSFET with reduced on-resistance

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US243051A (en) * 1881-06-14 Henby g
US720500A (en) * 1902-05-31 1903-02-10 William T Spillane Shovel attachment.
CN1019720B (zh) 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
DE29818190U1 (de) 1998-10-12 2000-02-17 Bosch Gmbh Robert Elektrische Maschine, insbesondere Drehstromgenerator mit Erregermaschine
GB0003185D0 (en) * 2000-02-12 2000-04-05 Koninkl Philips Electronics Nv An insulated gate field effect device
US6677641B2 (en) * 2001-10-17 2004-01-13 Fairchild Semiconductor Corporation Semiconductor structure with improved smaller forward voltage loss and higher blocking capability
GB0212564D0 (en) 2002-05-31 2002-07-10 Koninkl Philips Electronics Nv Trench-gate semiconductor device
WO2004032243A1 (en) * 2002-10-04 2004-04-15 Koninklijke Philips Electronics N.V. Power semiconductor devices
US7652326B2 (en) * 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
KR101296922B1 (ko) * 2005-06-10 2013-08-14 페어차일드 세미컨덕터 코포레이션 전하 균형 전계 효과 트랜지스터
JP2007027193A (ja) 2005-07-12 2007-02-01 Renesas Technology Corp 半導体装置およびその製造方法、ならびに非絶縁型ｄｃ／ｄｃコンバータ
US20070034941A1 (en) 2005-08-15 2007-02-15 International Rectifier Corp. Deep N diffusion for trench IGBT
DE102005041358B4 (de) * 2005-08-31 2012-01-19 Infineon Technologies Austria Ag Feldplatten-Trenchtransistor sowie Verfahren zu dessen Herstellung
US7851349B2 (en) 2005-09-26 2010-12-14 Infineon Technologies Austria Ag Method for producing a connection electrode for two semiconductor zones arranged one above another
DE102005052734B4 (de) 2005-10-06 2012-02-23 Infineon Technologies Ag Halbleiterstruktur, Verfahren zum Betreiben einer Halbleiterstruktur und Verfahren zum Herstellen einer Halbleiterstruktur
US7687851B2 (en) 2005-11-23 2010-03-30 M-Mos Semiconductor Sdn. Bhd. High density trench MOSFET with reduced on-resistance
JP5034461B2 (ja) 2006-01-10 2012-09-26 株式会社デンソー 半導体装置
JP5132123B2 (ja) 2006-11-01 2013-01-30 株式会社東芝 電力用半導体素子
JP4599379B2 (ja) 2007-08-31 2010-12-15 株式会社東芝 トレンチゲート型半導体装置
EP2208229A4 (en) 2007-09-21 2011-03-16 Fairchild Semiconductor SUPER TRANSITION STRUCTURES FOR PERFORMANCE ARRANGEMENTS AND MANUFACTURING PROCESSES
JP5196980B2 (ja) 2007-12-10 2013-05-15 株式会社東芝 半導体装置
US7932556B2 (en) 2007-12-14 2011-04-26 Fairchild Semiconductor Corporation Structure and method for forming power devices with high aspect ratio contact openings
JP5530602B2 (ja) 2008-04-09 2014-06-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8022474B2 (en) 2008-09-30 2011-09-20 Infineon Technologies Austria Ag Semiconductor device
JP2011142269A (ja) 2010-01-08 2011-07-21 Toshiba Corp 半導体装置および半導体装置の製造方法
WO2011133481A2 (en) 2010-04-20 2011-10-27 Maxpower Semiconductor Inc. Power mosfet with embedded recessed field plate and methods of fabrication
KR101904991B1 (ko) 2011-05-25 2018-10-08 페어차일드코리아반도체 주식회사 슈퍼정션 반도체 소자 및 그 제조방법
US8466513B2 (en) 2011-06-13 2013-06-18 Semiconductor Components Industries, Llc Semiconductor device with enhanced mobility and method
US8680607B2 (en) 2011-06-20 2014-03-25 Maxpower Semiconductor, Inc. Trench gated power device with multiple trench width and its fabrication process
EP2602829A1 (en) 2011-12-07 2013-06-12 Nxp B.V. Trench-gate resurf semiconductor device and manufacturing method
JP2013125827A (ja) * 2011-12-14 2013-06-24 Toshiba Corp 半導体装置およびその製造方法
KR101876573B1 (ko) 2011-12-23 2018-07-10 매그나칩 반도체 유한회사 반도체 소자 및 그 제조 방법
US9048214B2 (en) * 2012-08-21 2015-06-02 Semiconductor Components Industries, Llc Bidirectional field effect transistor and method
US8723317B2 (en) 2012-09-14 2014-05-13 Force Mos Technology Co., Ltd. Trench metal oxide semiconductor field effect transistor with embedded schottky rectifier using reduced masks process
JP6161903B2 (ja) 2013-01-21 2017-07-12 ルネサスエレクトロニクス株式会社 パワーｍｏｓｆｅｔの製造方法
JP6197995B2 (ja) 2013-08-23 2017-09-20 富士電機株式会社 ワイドバンドギャップ絶縁ゲート型半導体装置
KR101795828B1 (ko) 2013-09-17 2017-11-10 매그나칩 반도체 유한회사 초접합 반도체 소자 및 제조 방법
US9324823B2 (en) * 2014-08-15 2016-04-26 Infineon Technologies Austria Ag Semiconductor device having a tapered gate structure and method
DE102014112371B4 (de) 2014-08-28 2023-11-23 Infineon Technologies Austria Ag Halbleitervorrichtung und elektronische anordnung mit einer halbleitervorrichtung
US9722036B2 (en) 2014-09-17 2017-08-01 Infineon Technologies Austria Ag Semiconductor device with field electrode structure
KR102250583B1 (ko) * 2014-12-16 2021-05-12 에스케이하이닉스 주식회사 듀얼일함수 게이트구조를 구비한 반도체장치 및 그 제조 방법, 그를 구비한 메모리셀, 그를 구비한 전자장치
JP2018006639A (ja) 2016-07-06 2018-01-11 株式会社東芝 半導体装置及びその製造方法
DE102016114229B3 (de) * 2016-08-01 2017-12-07 Infineon Technologies Austria Ag Transistorbauelement mit einer zwei schichten umfassenden feldelektrodeund sein herstellverfahren
JP2018046251A (ja) 2016-09-16 2018-03-22 株式会社東芝 半導体装置およびその製造方法
US20190081147A1 (en) 2017-09-13 2019-03-14 Polar Semiconductor, Llc Mosfet with vertical variation of gate-pillar separation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010132283A1 (en) * 2009-05-15 2010-11-18 Globalfoundries Inc. Semiconductor device comprising metal gates and a silicon containing resistor formed on an isolation structure
CN102097322A (zh) * 2009-12-09 2011-06-15 半导体元件工业有限责任公司 形成具有屏蔽电极结构的绝缘栅场效应晶体管器件的方法
US8362550B2 (en) * 2011-01-20 2013-01-29 Fairchild Semiconductor Corporation Trench power MOSFET with reduced on-resistance

Also Published As

Publication number Publication date
US11581409B2 (en) 2023-02-14
US20190172917A1 (en) 2019-06-06
US20180033859A1 (en) 2018-02-01
US10720500B2 (en) 2020-07-21
KR101968825B1 (ko) 2019-04-12
US20210167175A1 (en) 2021-06-03
US10957771B2 (en) 2021-03-23
CN107681002B (zh) 2021-09-28
US20200273956A1 (en) 2020-08-27
DE102016114229B3 (de) 2017-12-07
US10243051B2 (en) 2019-03-26
KR20180014669A (ko) 2018-02-09

Similar Documents

Publication Publication Date Title
CN102403356B (zh) 半导体装置
CN103545370B (zh) 用于功率mos晶体管的装置和方法
KR101552022B1 (ko) 반도체 장치 및 반도체 장치를 제조하는 방법
CN104518010B (zh) 集成电路和制造集成电路的方法
CN103915499B (zh) 半导体器件和制造半导体器件的方法
CN103035725B (zh) 双栅极捆扎的vdmos器件
JP2001244461A (ja) 縦型半導体装置
CN103855222B (zh) 半导体器件和制造半导体器件的方法
JP4924781B2 (ja) 縦型半導体装置
US8159024B2 (en) High voltage (>100V) lateral trench power MOSFET with low specific-on-resistance
CN104465767B (zh) 半导体器件、集成电路及半导体器件的制造方法
CN104576737B (zh) 半导体器件
CN112382658B (zh) 具有阶梯分立屏蔽槽的低栅电荷器件及其制造方法
US11581409B2 (en) Transistor device with a field electrode that includes two layers
CN104752492B (zh) 用于制造半导体器件的方法和半导体器件
JP2008028263A (ja) 半導体装置
KR100832718B1 (ko) 트랜치 게이트 모스 소자 및 그 제조 방법
CN116978928A (zh) 一种基于有源耗尽机理的功率半导体器件及制造方法
CN110943123A (zh) 在沟槽中具有控制端场板结构的晶体管装置
KR100518506B1 (ko) 트랜치 게이트형 전력용 모스 소자 및 그 제조방법
KR101063567B1 (ko) Ｍｏｓ 디바이스 및 그 제조방법
CN208507680U (zh) 半导体器件
KR100596445B1 (ko) 매립된 게이트를 갖는 모스트랜지스터 제조방법
CN104465726A (zh) 半导体装置及其制造方法
KR100916892B1 (ko) 반도체 소자 및 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant