JP2001244461A - 縦型半導体装置 - Google Patents

縦型半導体装置

Info

Publication number
JP2001244461A
JP2001244461A JP2000050748A JP2000050748A JP2001244461A JP 2001244461 A JP2001244461 A JP 2001244461A JP 2000050748 A JP2000050748 A JP 2000050748A JP 2000050748 A JP2000050748 A JP 2000050748A JP 2001244461 A JP2001244461 A JP 2001244461A
Authority
JP
Japan
Prior art keywords
region
single crystal
silicon single
insulating
crystal region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000050748A
Other languages
English (en)
Inventor
Tsutomu Uesugi
勉 上杉
Masahito Kigami
雅人 樹神
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Central R&D Labs Inc
Original Assignee
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Central R&D Labs Inc filed Critical Toyota Central R&D Labs Inc
Priority to JP2000050748A priority Critical patent/JP2001244461A/ja
Publication of JP2001244461A publication Critical patent/JP2001244461A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 縦型ＭＯＳ電界効果トランジスタ１の高耐圧
化を図ること。 【解決手段】 縦型ＭＯＳ電界効果トランジスタ１は、
スーパージャンクション構造１３を備えている。スーパ
ージャンクション構造１３とは、ドリフト領域におい
て、第１導電型の半導体領域と第２導電型の半導体領域
とが交互に、電流の流れる方向に対して垂直方向に並ん
だ構造のことである。絶縁領域３５は、スーパージャン
クション構造１３の終端にあるシリコン単結晶領域（Ｐ
-型シリコン単結晶領域１５）の外側に位置している。
絶縁領域３５は、トレンチ３３にシリコン酸化膜を埋め
込むことにより形成される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、スーパージャンク
ション構造をした縦型半導体装置に関する。
【０００２】
【背景技術】縦型ＭＯＳ電界効果トランジスタに代表さ
れる縦型半導体装置は、例えば、家庭用電気機器や自動
車のモータの電力変換や電力制御に使われる。縦型半導
体装置のうち、スーパージャンクション構造をしたもの
が、例えば、特開平１１−２３３７５９号公報や特開平
９−２６６３１１号公報に開示されている。スーパージ
ャンクション構造とは、ドリフト領域において、第１導
電型の半導体領域と第２導電型の半導体領域とが交互
に、電流の流れる方向に対して垂直方向に並んだ構造の
ことである。この構造によれば、シリコンリミットを超
える性能を実現できるので、縦型半導体装置の低オン抵
抗化を図るには有効な構造である。
【０００３】
【発明が解決しようとする課題】スーパージャンクショ
ン構造は、終端にある半導体領域のところで、第１導電
型の半導体領域と第２導電型の半導体領域とが交互に並
ぶ構造が終わる。よって、スーパージャンクション構造
の終端にある半導体領域をいかにするかが問題となる。
何ら手段を施さないと、第１導電型の半導体領域と第２
導電型の半導体領域との接合耐圧より、電圧が大きくな
ると、スーパージャンクション構造の終端にある半導体
領域のところで、絶縁破壊が起こる。その結果、シリコ
ンリミットを超える耐圧を実現できなくなるのである。
【０００４】本発明の目的は、高耐圧な縦型半導体装置
を提供することである。
【０００５】
【課題を解決するための手段】本発明は、ドリフト領域
において、第１導電型の半導体領域と第２導電型の半導
体領域とが交互に、電流の流れる方向に対して垂直方向
に並んだ構造をし、前記構造により耐圧を保持する縦型
半導体装置であって、絶縁領域を備え、前記絶縁領域
は、前記構造の終端部に位置している、ことを特徴とす
る。
【０００６】ドリフト領域において、第１導電型の半導
体領域と第２導電型の半導体領域とが交互に、電流の流
れる方向に対して垂直方向に並んだ構造とは、スーパー
ジャンクション構造のことである。本発明は、スーパー
ジャンクション構造の終端部に、絶縁領域を配置してい
る。絶縁領域は半導体領域に比べて、絶縁破壊電界強度
が高い。例えば、絶縁領域として用いることができるシ
リコン酸化膜の絶縁破壊電界強度は、１０ＭＶ／ｃｍで
あり、半導体領域として用いることができるシリコンの
絶縁破壊電界強度は、０．５ＭＶ／ｃｍである。このた
め、本発明によれば、シリコンリミットを超える耐圧を
実現することが可能となる。また、絶縁領域は、絶縁破
壊電界強度が高いので、絶縁領域の幅が小さくても、耐
圧を保持することができる。このため、本発明によれ
ば、縦型半導体装置の高集積化を図ることができる。
【０００７】本発明の第２の形態は、以下の構成を特徴
とする。前記絶縁領域は、複数あり、前記絶縁領域は、
間を設けて、それぞれのトレンチに埋め込まれており、
本発明の第２の形態は、他の半導体領域を備え、前記他
の半導体領域は、前記絶縁領域間に位置しており、前記
他の半導体領域は、耐圧保持のとき、空乏化する。
【０００８】絶縁領域の幅を大きくすれば、それだけ、
本発明にかかる縦型半導体装置の高耐圧化が可能とな
る。しかし、本発明の絶縁領域は、トレンチに埋め込ま
れた絶縁膜である。このため、成膜技術上の理由によ
り、あまり大きな幅のトレンチには、絶縁膜を完全に埋
め込むことができない。本発明の第２の形態は、絶縁領
域間に配置された他の半導体領域を備える。他の半導体
領域は、耐圧保持のとき、空乏化するので、実質的には
前記絶縁領域と同等となる。このため、本発明の第２の
形態によれば、他の半導体領域と絶縁領域とにより、耐
圧を保持するので、より高耐圧化が可能となる。なお、
他の半導体領域は、耐圧保持のとき、完全空乏化するの
が好ましい。
【０００９】本発明の第３の形態は、以下の構成を特徴
とする。前記他の半導体領域の一方は、前記縦型半導体
装置の高電位側と接続され、かつ、前記他の半導体領域
の他方は、前記縦型半導体装置の低電位側と接続される
ことにより、前記他の半導体領域は空乏化される。この
構成は、他の半導体領域を空乏化することができる一例
である。
【００１０】
【発明の実施の形態】［第１実施形態］図１は、本発明
の第１実施形態の断面図である。第１実施形態は、縦型
ＭＯＳ電界効果トランジスタ１に本発明を適用してい
る。縦型ＭＯＳ電界効果トランジスタ１の大まかな構造
を説明する。縦型ＭＯＳ電界効果トランジスタ１は、多
数のセル３９で構成される。セル３９は、縦型ＭＯＳ電
界効果トランジスタ１の動作の一単位となる。セル３９
は、図１の横方向および奥行き方向に並んでいる。セル
３９の集合体の周囲には、第１実施形態の特徴である絶
縁領域３５が位置している。
【００１１】次に、縦型ＭＯＳ電界効果トランジスタ１
の詳細な構造を説明する。縦型ＭＯＳ電界効果トランジ
スタ１は、Ｎ+型ドレイン領域１１、スーパージャンク
ション構造１３およびＮ+型ソース領域２１を備えてい
る。Ｎ+型ドレイン領域１１は、シリコン基板に形成さ
れている。Ｎ+型ドレイン領域１１上には、スーパージ
ャンクション構造１３が位置している。スーパージャン
クション構造１３とは、ドリフト領域において、第１導
電型の半導体領域と第２導電型の半導体領域とが交互
に、電流の流れる方向に対して垂直方向に並んだ構造の
ことである。第１実施形態では、第１導電型の半導体領
域がＰ-型シリコン単結晶領域１５であり、第２導電型
の半導体領域がＮ型シリコン単結晶領域１７である。Ｎ
型シリコン単結晶領域１７は、ドリフト領域であり、電
流はドリフト領域を流れる。図１において、絶縁領域３
５は、スーパージャンクション構造１３の終端にあるシ
リコン単結晶領域（第１実施形態では、Ｐ-型シリコン
単結晶領域１５）の外側に位置している。絶縁領域３５
は、トレンチ３３にシリコン酸化膜を埋め込むことによ
り形成される。絶縁領域３５の外側には、Ｐ-型シリコ
ン単結晶領域４１が位置している。Ｐ-型シリコン単結
晶領域４１は、Ｐ-型シリコン単結晶領域１５とＰ型不
純物濃度が同じである。
【００１２】スーパージャンクション構造１３上には、
Ｐ型シリコン単結晶領域１９が位置している。Ｐ型シリ
コン単結晶領域１９には、Ｎ型シリコン単結晶領域１７
に到達するトレンチ２３が形成されている。トレンチ２
３には、例えば、ポリシリコン膜からなるトレンチゲー
ト電極２５が埋め込まれている。トレンチ２３の底面と
トレンチゲート電極２５との間、およびトレンチ２３の
側面とトレンチゲート電極２５との間には、例えば、シ
リコン酸化膜からなるゲート絶縁膜２７が形成されてい
る。Ｐ型シリコン単結晶領域１９のうち、トレンチ２３
の側面に沿った領域にチャネルが形成される。Ｎ+型ソ
ース領域２１は、トレンチ２３の周囲であって、かつＰ
型シリコン単結晶領域１９の表面に位置している。Ｐ型
シリコン単結晶領域１９上には、例えば、シリコン酸化
膜からなる絶縁膜２９が位置している。絶縁膜２９に
は、Ｎ+型ソース領域２１の一部およびＰ型シリコン単
結晶領域１９の一部を露出させるコンタクトホール３７
が形成されている。絶縁膜２９上には、例えば、アルミ
ニウムからなるソース電極３１が位置している。ソース
電極３１は、コンタクトホール３７に充填されている。
これを介してソース電極３１は、Ｎ+型ソース領域２１
およびＰ型シリコン単結晶領域１９と接続されている。
【００１３】次に、第１実施形態の主な効果を説明す
る。第１実施形態は、スーパージャンクション構造１３
の終端にあるシリコン単結晶領域（Ｐ-型シリコン単結
晶領域１５）の外側に、絶縁領域３５が配置されてい
る。第１実施形態は、絶縁領域３５により耐圧を保持し
ている。つまり、Ｐ-型シリコン単結晶領域４１の一方
は、Ｎ+型ドレイン領域１１と電気的に接続され、他方
は、他の層と電気的に接続されていない。このため、縦
型ＭＯＳ電界効果トランジスタ１のオフ時（耐圧保持
時）、Ｐ-型シリコン単結晶領域４１の電位は、Ｎ+型ド
レイン領域１１と同じ電位となる。また、スーパージャ
ンクション構造１３の終端上に位置するＰ型シリコン単
結晶領域１９（１９ａ）は、ソース電極３１と電気的に
接続されている。このため、Ｐ型シリコン単結晶領域１
９（１９ａ）の電位は接地レベルである。よって、第１
実施形態は、絶縁領域３５により耐圧を保持している。
絶縁領域３５はシリコン酸化膜であるので、Ｐ-型シリ
コン単結晶領域１５、４１に比べて、絶縁破壊電界強度
が高い。このため、第１実施形態によれば、シリコンリ
ミットを超える耐圧を実現することが可能となる。ま
た、絶縁領域３５は、絶縁破壊電界強度が高いので、絶
縁領域３５の幅Ｗ1が小さくても、耐圧を保持すること
ができる。このため、第１実施形態によれば、縦型ＭＯ
Ｓ電界効果トランジスタ１の高集積化を図ることができ
る。また、絶縁領域３５は、トレンチ３３にシリコン酸
化膜を埋め込むことにより形成している。このため、第
１実施形態によれば、容易に、絶縁領域３５を形成する
ことができる。
【００１４】第１実施形態には、以下の変形例がある。
【００１５】（１）トレンチ３３にシリコン酸化膜を埋
め込むことにより、絶縁領域３５を形成している。しか
しながら、例えば、次の方法で絶縁領域３５を形成して
もよい。まず、シリコン基板上に絶縁膜を形成し、これ
に所定のパターンニングをすることにより、絶縁領域を
形成する。そして、絶縁領域を挟むように、エピタキシ
ャル成長法により、シリコン単結晶領域を形成する。
【００１６】（２）シリコン酸化膜を絶縁領域３５の材
料にしている。しかしながら、絶縁性があり、かつシリ
コン単結晶よりも絶縁破壊電界強度が高い材料（例え
ば、シリコン窒化膜）であれば、絶縁領域３５の材料に
することが可能である。
【００１７】（３）トレンチゲート電極２５をゲート電
極としてるが、平面ゲート電極をゲート電極としてもよ
い。
【００１８】（４）縦型ＭＯＳ電界効果トランジスタ１
に本発明を適用しているが、他の縦型半導体装置（例え
ば、ＩＧＢＴ）に本発明を適用することもできる。
【００１９】（５）縦型ＭＯＳ電界効果トランジスタ１
は、Ｎ型であるが、Ｐ型でもよい。
【００２０】なお、これらの変形例は、次に説明する第
２実施形態にも当てはまる。
【００２１】［第２実施形態］図２は、本発明の第２実
施形態の断面図である。第２実施形態は、縦型ＭＯＳ電
界効果トランジスタ３に本発明を適用している。図１に
示す縦型ＭＯＳ電界効果トランジスタ１と同等の機能を
有する部分には、同一符号を付している。縦型ＭＯＳ電
界効果トランジスタ３が縦型ＭＯＳ電界効果トランジス
タ１と相違する部分を説明し、同じ部分については説明
を省略する。
【００２２】縦型ＭＯＳ電界効果トランジスタ３に備え
られるスーパージャンクション構造１３の終端の外側に
は、絶縁領域３５ａが位置する。絶縁領域３５ａは、第
１実施形態の絶縁領域３５と同様の構造をしている。絶
縁領域３５ａの外側には、Ｐ -型シリコン単結晶領域４
５とＰ型シリコン単結晶領域４３とからなるシリコン単
結晶領域４７が位置する。Ｐ-型シリコン単結晶領域４
５は、Ｐ-型シリコン単結晶領域１５とＰ型不純物濃度
が同じである。Ｐ-型シリコン単結晶領域４５は、Ｎ+型
ドレイン領域１１と電気的に接続されている。Ｐ型シリ
コン単結晶領域４３は、Ｐ型シリコン単結晶領域１９と
Ｐ型不純物濃度が同じである。Ｐ型シリコン単結晶領域
４３は、コンタクトホール３７を介して、ソース電極３
１と電気的に接続されている。シリコン単結晶領域４７
の外側には、絶縁領域３５ｂが位置する。絶縁領域３５
ｂは、第１実施形態の絶縁領域３５と同様の構造をして
いる。絶縁領域３５ｂの外側には、Ｐ-型シリコン単結
晶領域４１が位置する。
【００２３】次に、第２実施形態の特有な効果を説明す
る。第２実施形態によれば、第１実施形態よりも高耐圧
化が可能となる。すなわち、図１に示す第１実施形態で
も、絶縁領域３５の幅Ｗ1を大きくすれば、耐圧をさら
に向上させることができる。しかし、成膜技術上の理由
により、あまり大きな幅のトレンチ３３には、絶縁膜を
完全に埋め込むことができない。現時点の成膜技術で
は、約２μｍ幅のトレンチが限界である。第２実施形態
では、絶縁領域３５ａと絶縁領域３５ｂとの間にシリコ
ン単結晶領域４７を配置している。シリコン単結晶領域
４７のＰ-型シリコン単結晶領域４５は、Ｎ+型ドレイン
領域１１と電気的に接続されている。また、シリコン単
結晶領域４７のＰ型シリコン単結晶領域４３は、ソース
電極３１と電気的に接続されている。このため、シリコ
ン単結晶領域４７は、耐圧保持のとき、空乏化するの
で、実質的には絶縁領域３５ａ、３５ｂと同等となる。
よって、第２実施形態によれば、絶縁領域３５ａ、シリ
コン単結晶領域４７、絶縁領域３５ｂにより、耐圧を保
持するので、より高耐圧化が可能となる。
【００２４】第２実施形態には、以下の変形例がある。
【００２５】（１）第２実施形態では、絶縁領域３５
ａ、シリコン単結晶領域４７、絶縁領域３５ｂにより、
耐圧を保持しているが、絶縁領域およびシリコン単結晶
領域の数を増やすこともできる。つまり、絶縁領域３５
ｂのとなりに他のシリコン単結晶領域を配置し、他のシ
リコン単結晶領域のとなりに他の絶縁領域を配置し、こ
れを繰り返すのである。この構成によれば、さらに耐圧
を向上させることができる。
【００２６】（２）第２実施形態では、シリコン単結晶
領域４７の一方をソース電極３１と電気的に接続させて
いる。しかしながら、シリコン単結晶領域４７に空乏層
が形成できるなら、ソース電極３１とは別の電極に、シ
リコン単結晶領域４７の一方を電気的に接続させてもよ
い。
【００２７】［シミュレーション］第１実施形態の縦型
ＭＯＳ電界効果トランジスタ１の耐圧、第２実施形態の
縦型ＭＯＳ電界効果トランジスタ３の耐圧および比較例
となる縦型ＭＯＳ電界効果トランジスタ５の耐圧を、シ
ミュレーションにより求めた。比較例とは、第２実施形
態の縦型ＭＯＳ電界効果トランジスタ３において、Ｐ型
シリコン単結晶領域４３がソース電極４３と電気的に接
続されていない構造をしたものである。
【００２８】上記三つの縦型ＭＯＳ電界効果トランジス
タについて、ゲート電圧、ソース電圧、ボディ電圧のそ
れぞれを０Ｖとした状態で、ドレイン電圧を変化させ、
ドレイン電流を測定した。その結果を図３のグラフに示
す。なお、絶縁領域３５、３５ａ、３５ｂの幅Ｗ1は、
２μｍであり、シリコン単結晶領域４７の幅Ｗ2は、１
μｍとした。ドレイン電流が急激に流れるようになる電
圧が耐圧である。図３のグラフから分かるように、第２
実施形態の縦型ＭＯＳ電界効果トランジスタ３の耐圧が
最も高い（約１１０Ｖ）。
【００２９】比較例となる縦型ＭＯＳ電界効果トランジ
スタ５の耐圧が、第１実施形態の縦型ＭＯＳ電界効果ト
ランジスタ１の耐圧と同等となるのは、以下の理由から
である。比較例となる縦型ＭＯＳ電界効果トランジスタ
５において、図２に示すシリコン単結晶領域４７のＰ型
シリコン単結晶領域４３は、ソース電極３１と電気的に
接続されていない。このため、シリコン単結晶領域４７
は、耐圧保持のとき、空乏化されず、Ｎ+型ドレイン領
域１１と同じ電位となる。よって、比較例では、絶縁領
域３５ａのみで耐圧を保持し、シリコン単結晶領域４７
および絶縁領域３５ｂは耐圧を保持する機能を果たさな
い。したがって、比較例の耐圧は、第１実施形態の耐圧
と同等となるのである。
【００３０】次に、図２に示す縦型ＭＯＳ電界効果トラ
ンジスタ３において、シリコン単結晶領域４７の幅Ｗ2
を１μｍとした状態で、絶縁領域（３５ａ、３５ｂ）の
幅Ｗ1を、１μｍ、２μｍ、３μｍに変化させ、それぞ
れの場合の耐圧を、シミュレーションにより求めた。耐
圧を測定するときの他の条件は、先程と同じにした。結
果を図４のグラフに示す。図４のグラフから分かるよう
に、絶縁領域（３５ａ、３５ｂ）の幅Ｗ1が大きくなる
ほど、耐圧が向上する。
【００３１】次に、図２に示す縦型ＭＯＳ電界効果トラ
ンジスタ３において、絶縁領域（３５ａ、３５ｂ）の幅
Ｗ1を３μｍとした状態で、シリコン単結晶領域４７の
幅Ｗ2を、０．５μｍ、１．０μｍ、１．５μｍ、２．
０μｍに変化させ、それぞれの場合の耐圧を、シミュレ
ーションにより求めた。耐圧を測定するときの他の条件
は、先程と同じにした。結果を図５のグラフに示す。図
５のグラフから分かるように、シリコン単結晶領域４７
の幅Ｗ2が１．５μｍのとき、耐圧が最大となる（約２
４０Ｖ）。幅Ｗ2１．５μｍのほうが、幅Ｗ2２．０μｍ
よりも、耐圧が高い。これは、幅Ｗ2１．５μｍくらい
までは、シリコン単結晶領域４７を完全空乏化できる
が、幅Ｗ2２．０μｍでは、シリコン単結晶領域４７を
完全空乏化できないためと考えられる。
【図面の簡単な説明】
【図１】本発明の第１実施形態の断面図である。
【図２】本発明の第２実施形態の断面図である。
【図３】第１実施形態、第２実施形態、比較例の耐圧を
示すグラフである。
【図４】第２実施形態において、シリコン単結晶領域４
７の幅Ｗ2を１μｍとした状態で、絶縁領域（３５ａ、
３５ｂ）の幅Ｗ1を、１μｍ、２μｍ、３μｍに変化さ
せたときの、それぞれの場合の耐圧を示すグラフであ
る。
【図５】第２実施形態において、絶縁領域（３５ａ、３
５ｂ）の幅Ｗ1を３μｍとした状態で、シリコン単結晶
領域４７の幅Ｗ2を、０．５μｍ、１．０μｍ、１．５
μｍ、２．０μｍに変化させたときの、それぞれの場合
の耐圧を示すグラフである。
【符号の説明】
１、３ 縦型ＭＯＳ電界効果トランジスタ １１ Ｎ+型ドレイン領域 １３ スーパージャンクション構造 １５ Ｐ-型シリコン単結晶領域 １７ Ｎ型シリコン単結晶領域 １９、１９ａ Ｐ型シリコン単結晶領域 ２１ Ｎ+型ソース領域 ２３ トレンチ ２５ トレンチゲート電極 ２７ ゲート絶縁膜 ２９ 絶縁膜 ３１ ソース電極 ３３ トレンチ ３５、３５ａ、３５ｂ 絶縁領域 ３７ コンタクトホール ３９ セル ４１ Ｐ-型シリコン単結晶領域 ４３ Ｐ型シリコン単結晶領域 ４５ Ｐ-型シリコン単結晶領域 ４７ シリコン単結晶領域

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 ドリフト領域において、第１導電型の半
    導体領域と第２導電型の半導体領域とが交互に、電流の
    流れる方向に対して垂直方向に並んだ構造をし、 前記構造により耐圧を保持する縦型半導体装置であっ
    て、 絶縁領域を備え、 前記絶縁領域は、前記構造の終端部に位置している、縦
    型半導体装置。
  2. 【請求項２】 請求項１において、 前記絶縁領域は、複数あり、 前記絶縁領域は、間を設けて、それぞれのトレンチに埋
    め込まれており、 他の半導体領域を備え、 前記他の半導体領域は、前記絶縁領域間に位置してお
    り、 前記他の半導体領域は、耐圧保持のとき、空乏化する、
    縦型半導体装置。
  3. 【請求項３】 請求項２において、 前記他の半導体領域の一方は、前記縦型半導体装置の高
    電位側と接続され、かつ、 前記他の半導体領域の他方は、前記縦型半導体装置の低
    電位側と接続されることにより、前記他の半導体領域は
    空乏化される、縦型半導体装置。
JP2000050748A 2000-02-28 2000-02-28 縦型半導体装置 Withdrawn JP2001244461A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000050748A JP2001244461A (ja) 2000-02-28 2000-02-28 縦型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000050748A JP2001244461A (ja) 2000-02-28 2000-02-28 縦型半導体装置

Publications (1)

Publication Number Publication Date
JP2001244461A true JP2001244461A (ja) 2001-09-07

Family

ID=18572501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000050748A Withdrawn JP2001244461A (ja) 2000-02-28 2000-02-28 縦型半導体装置

Country Status (1)

Country Link
JP (1) JP2001244461A (ja)

Cited By (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6710418B1 (en) 2002-10-11 2004-03-23 Fairchild Semiconductor Corporation Schottky rectifier with insulation-filled trenches and method of forming the same
US6710403B2 (en) 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
US6713813B2 (en) 2001-01-30 2004-03-30 Fairchild Semiconductor Corporation Field effect transistor having a lateral depletion structure
US6803626B2 (en) 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
US6818513B2 (en) 2001-01-30 2004-11-16 Fairchild Semiconductor Corporation Method of forming a field effect transistor having a lateral depletion structure
US6878989B2 (en) 2001-05-25 2005-04-12 Kabushiki Kaisha Toshiba Power MOSFET semiconductor device and method of manufacturing the same
US6982459B2 (en) 2000-12-18 2006-01-03 Denso Corporation Semiconductor device having a vertical type semiconductor element
US7112519B2 (en) 2001-10-16 2006-09-26 Denso Corporation Semiconductor device manufacturing method
US7535056B2 (en) 2004-03-11 2009-05-19 Yokogawa Electric Corporation Semiconductor device having a low concentration layer formed outside a drift layer
US7569875B2 (en) 2006-03-14 2009-08-04 Kabushiki Kaisha Toyota Chuo Kenkyusho Semiconductor device and a method for producing the same
US7652326B2 (en) 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7655981B2 (en) 2003-11-28 2010-02-02 Fairchild Korea Semiconductor Ltd. Superjunction semiconductor device
US7713822B2 (en) 2006-03-24 2010-05-11 Fairchild Semiconductor Corporation Method of forming high density trench FET with integrated Schottky diode
US7732876B2 (en) 2004-08-03 2010-06-08 Fairchild Semiconductor Corporation Power transistor with trench sinker for contacting the backside
US7745289B2 (en) 2000-08-16 2010-06-29 Fairchild Semiconductor Corporation Method of forming a FET having ultra-low on-resistance and low gate charge
US7772668B2 (en) 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
US7799636B2 (en) 2003-05-20 2010-09-21 Fairchild Semiconductor Corporation Power device with trenches having wider upper portion than lower portion
US7859047B2 (en) 2006-06-19 2010-12-28 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes connected together in non-active region
US7936008B2 (en) 2003-12-30 2011-05-03 Fairchild Semiconductor Corporation Structure and method for forming accumulation-mode field effect transistor with improved current capability
CN102148163A (zh) * 2011-03-04 2011-08-10 电子科技大学 超结结构和超结半导体器件的制造方法
US8080846B2 (en) 2006-06-15 2011-12-20 Fuji Electric Co., Ltd. Semiconductor device having improved breakdown voltage and method of manufacturing the same
US8084327B2 (en) 2005-04-06 2011-12-27 Fairchild Semiconductor Corporation Method for forming trench gate field effect transistor with recessed mesas using spacers
US8125023B2 (en) 2008-11-20 2012-02-28 Kabushiki Kaisha Toshiba Vertical type power semiconductor device having a super junction structure
US8198677B2 (en) 2002-10-03 2012-06-12 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
US8227854B2 (en) 2006-11-20 2012-07-24 Kabushiki Kaisha Toshiba Semiconductor device having first and second resurf layers
US8299524B2 (en) 2004-08-04 2012-10-30 Rohm Co., Ltd. Semiconductor device with voltage sustaining region formed along a trench
US8319290B2 (en) 2010-06-18 2012-11-27 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
US8592895B2 (en) 2005-06-10 2013-11-26 Fairchild Semiconductor Corporation Field effect transistor with source, heavy body region and shielded gate
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8866218B2 (en) 2011-03-29 2014-10-21 Fairchild Semiconductor Corporation Wafer level MOSFET metallization
US8928077B2 (en) 2007-09-21 2015-01-06 Fairchild Semiconductor Corporation Superjunction structures for power devices
US9431481B2 (en) 2008-09-19 2016-08-30 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
JP2017188687A (ja) * 2017-04-27 2017-10-12 豊田合成株式会社 半導体装置の動作方法および設計方法
US10074728B2 (en) 2013-03-28 2018-09-11 Toyoda Gosei Co., Ltd. Semiconductor device

Cited By (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7745289B2 (en) 2000-08-16 2010-06-29 Fairchild Semiconductor Corporation Method of forming a FET having ultra-low on-resistance and low gate charge
US8101484B2 (en) 2000-08-16 2012-01-24 Fairchild Semiconductor Corporation Method of forming a FET having ultra-low on-resistance and low gate charge
US8710584B2 (en) 2000-08-16 2014-04-29 Fairchild Semiconductor Corporation FET device having ultra-low on-resistance and low gate charge
US6982459B2 (en) 2000-12-18 2006-01-03 Denso Corporation Semiconductor device having a vertical type semiconductor element
US6818513B2 (en) 2001-01-30 2004-11-16 Fairchild Semiconductor Corporation Method of forming a field effect transistor having a lateral depletion structure
US8829641B2 (en) 2001-01-30 2014-09-09 Fairchild Semiconductor Corporation Method of forming a dual-trench field effect transistor
US9368587B2 (en) 2001-01-30 2016-06-14 Fairchild Semiconductor Corporation Accumulation-mode field effect transistor with improved current capability
US6713813B2 (en) 2001-01-30 2004-03-30 Fairchild Semiconductor Corporation Field effect transistor having a lateral depletion structure
US6878989B2 (en) 2001-05-25 2005-04-12 Kabushiki Kaisha Toshiba Power MOSFET semiconductor device and method of manufacturing the same
US7226841B2 (en) 2001-05-25 2007-06-05 Kabushiki Kaisha Toshiba Power MOSFET semiconductor device and method of manufacturing the same
US7112519B2 (en) 2001-10-16 2006-09-26 Denso Corporation Semiconductor device manufacturing method
US6803626B2 (en) 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
US7977744B2 (en) 2002-07-18 2011-07-12 Fairchild Semiconductor Corporation Field effect transistor with trench filled with insulating material and strips of semi-insulating material along trench sidewalls
US6710403B2 (en) 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
US8198677B2 (en) 2002-10-03 2012-06-12 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
US6710418B1 (en) 2002-10-11 2004-03-23 Fairchild Semiconductor Corporation Schottky rectifier with insulation-filled trenches and method of forming the same
US8034682B2 (en) 2003-05-20 2011-10-11 Fairchild Semiconductor Corporation Power device with trenches having wider upper portion than lower portion
US8350317B2 (en) 2003-05-20 2013-01-08 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7855415B2 (en) 2003-05-20 2010-12-21 Fairchild Semiconductor Corporation Power semiconductor devices having termination structures and methods of manufacture
US8889511B2 (en) 2003-05-20 2014-11-18 Fairchild Semiconductor Corporation Methods of manufacturing power semiconductor devices with trenched shielded split gate transistor
US8143124B2 (en) 2003-05-20 2012-03-27 Fairchild Semiconductor Corporation Methods of making power semiconductor devices with thick bottom oxide layer
US8143123B2 (en) 2003-05-20 2012-03-27 Fairchild Semiconductor Corporation Methods of forming inter-poly dielectric (IPD) layers in power semiconductor devices
US7982265B2 (en) 2003-05-20 2011-07-19 Fairchild Semiconductor Corporation Trenched shield gate power semiconductor devices and methods of manufacture
US8786045B2 (en) 2003-05-20 2014-07-22 Fairchild Semiconductor Corporation Power semiconductor devices having termination structures
US8013391B2 (en) 2003-05-20 2011-09-06 Fairchild Semiconductor Corporation Power semiconductor devices with trenched shielded split gate transistor and methods of manufacture
US8013387B2 (en) 2003-05-20 2011-09-06 Fairchild Semiconductor Corporation Power semiconductor devices with shield and gate contacts and methods of manufacture
US8129245B2 (en) 2003-05-20 2012-03-06 Fairchild Semiconductor Corporation Methods of manufacturing power semiconductor devices with shield and gate contacts
US7799636B2 (en) 2003-05-20 2010-09-21 Fairchild Semiconductor Corporation Power device with trenches having wider upper portion than lower portion
US8716783B2 (en) 2003-05-20 2014-05-06 Fairchild Semiconductor Corporation Power device with self-aligned source regions
US8936985B2 (en) 2003-05-20 2015-01-20 Fairchild Semiconductor Corporation Methods related to power semiconductor devices with thick bottom oxide layers
US7652326B2 (en) 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7655981B2 (en) 2003-11-28 2010-02-02 Fairchild Korea Semiconductor Ltd. Superjunction semiconductor device
US7936008B2 (en) 2003-12-30 2011-05-03 Fairchild Semiconductor Corporation Structure and method for forming accumulation-mode field effect transistor with improved current capability
US8518777B2 (en) 2003-12-30 2013-08-27 Fairchild Semiconductor Corporation Method for forming accumulation-mode field effect transistor with improved current capability
US7535056B2 (en) 2004-03-11 2009-05-19 Yokogawa Electric Corporation Semiconductor device having a low concentration layer formed outside a drift layer
US8026558B2 (en) 2004-08-03 2011-09-27 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
US7732876B2 (en) 2004-08-03 2010-06-08 Fairchild Semiconductor Corporation Power transistor with trench sinker for contacting the backside
US8148233B2 (en) 2004-08-03 2012-04-03 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
US8299524B2 (en) 2004-08-04 2012-10-30 Rohm Co., Ltd. Semiconductor device with voltage sustaining region formed along a trench
US8084327B2 (en) 2005-04-06 2011-12-27 Fairchild Semiconductor Corporation Method for forming trench gate field effect transistor with recessed mesas using spacers
US8680611B2 (en) 2005-04-06 2014-03-25 Fairchild Semiconductor Corporation Field effect transistor and schottky diode structures
US8592895B2 (en) 2005-06-10 2013-11-26 Fairchild Semiconductor Corporation Field effect transistor with source, heavy body region and shielded gate
US7569875B2 (en) 2006-03-14 2009-08-04 Kabushiki Kaisha Toyota Chuo Kenkyusho Semiconductor device and a method for producing the same
US7713822B2 (en) 2006-03-24 2010-05-11 Fairchild Semiconductor Corporation Method of forming high density trench FET with integrated Schottky diode
US8080846B2 (en) 2006-06-15 2011-12-20 Fuji Electric Co., Ltd. Semiconductor device having improved breakdown voltage and method of manufacturing the same
US7859047B2 (en) 2006-06-19 2010-12-28 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes connected together in non-active region
US8227854B2 (en) 2006-11-20 2012-07-24 Kabushiki Kaisha Toshiba Semiconductor device having first and second resurf layers
US8928077B2 (en) 2007-09-21 2015-01-06 Fairchild Semiconductor Corporation Superjunction structures for power devices
US9595596B2 (en) 2007-09-21 2017-03-14 Fairchild Semiconductor Corporation Superjunction structures for power devices
US9224853B2 (en) 2007-12-26 2015-12-29 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
US7772668B2 (en) 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
US9431481B2 (en) 2008-09-19 2016-08-30 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8125023B2 (en) 2008-11-20 2012-02-28 Kabushiki Kaisha Toshiba Vertical type power semiconductor device having a super junction structure
US8432000B2 (en) 2010-06-18 2013-04-30 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
US8319290B2 (en) 2010-06-18 2012-11-27 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
CN102148163A (zh) * 2011-03-04 2011-08-10 电子科技大学 超结结构和超结半导体器件的制造方法
US8866218B2 (en) 2011-03-29 2014-10-21 Fairchild Semiconductor Corporation Wafer level MOSFET metallization
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US10074728B2 (en) 2013-03-28 2018-09-11 Toyoda Gosei Co., Ltd. Semiconductor device
JP2017188687A (ja) * 2017-04-27 2017-10-12 豊田合成株式会社 半導体装置の動作方法および設計方法

Similar Documents

Publication Publication Date Title
JP2001244461A (ja) 縦型半導体装置
JP3899231B2 (ja) 半導体装置
KR100652449B1 (ko) 횡형 박막 실리콘-온-절연체 ｊｆｅｔ 디바이스
KR100305978B1 (ko) 트랜지스터의표면에저농도로도핑된에피택셜영역을갖는전계효과트렌치트랜지스터
US4791462A (en) Dense vertical j-MOS transistor
US7560787B2 (en) Trench field plate termination for power devices
JP3721172B2 (ja) 半導体装置
JP4669191B2 (ja) 横形超接合半導体デバイス
JP2005510059A (ja) 電界効果トランジスタ半導体デバイス
JP4145352B2 (ja) 直線的に傾斜したフィールド酸化物及び線形なドーピング・プロファイルを有するラテラル薄膜ｓｏｉデバイス
JP4924781B2 (ja) 縦型半導体装置
JP2003523088A (ja) 絶縁ゲート電界効果デバイス
CN104752492B (zh) 用于制造半导体器件的方法和半导体器件
JP2002314080A (ja) 半導体装置およびその製造方法
US6998680B2 (en) Semiconductor device
US9123801B2 (en) Semiconductor device, integrated circuit and method of manufacturing a semiconductor device
KR20140018142A (ko) 반도체 장치 및 반도체 장치를 제조하는 방법
JP3998454B2 (ja) 電力用半導体装置
JP4073669B2 (ja) 縦型高電圧半導体素子
US11705506B2 (en) Lateral trench transistor device
CN107681002A (zh) 具有包括两个层的场电极的晶体管装置
CN104600067B (zh) 集成电路和制造集成电路的方法
JP2000260990A (ja) 高電圧素子及びその製造方法
US7053463B2 (en) High-voltage integrated vertical resistor and manufacturing process thereof
KR101357620B1 (ko) 반도체 장치용 3ｄ 채널 구조물

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070501