JP4145352B2 - 直線的に傾斜したフィールド酸化物及び線形なドーピング・プロファイルを有するラテラル薄膜ｓｏｉデバイス - Google Patents
直線的に傾斜したフィールド酸化物及び線形なドーピング・プロファイルを有するラテラル薄膜ｓｏｉデバイス Download PDFInfo
- Publication number
- JP4145352B2 JP4145352B2 JP52187797A JP52187797A JP4145352B2 JP 4145352 B2 JP4145352 B2 JP 4145352B2 JP 52187797 A JP52187797 A JP 52187797A JP 52187797 A JP52187797 A JP 52187797A JP 4145352 B2 JP4145352 B2 JP 4145352B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- lateral
- thin film
- insulating layer
- oxide insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims description 26
- 239000004065 semiconductor Substances 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 9
- 239000012212 insulator Substances 0.000 claims description 8
- 230000015556 catabolic process Effects 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 3
- 239000012925 reference material Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/111—Field plates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
- H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
- H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
- H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
- H10D30/6717—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions the source and the drain regions being asymmetrical
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/149—Source or drain regions of field-effect devices
- H10D62/151—Source or drain regions of field-effect devices of IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/149—Source or drain regions of field-effect devices
- H10D62/151—Source or drain regions of field-effect devices of IGFETs
- H10D62/152—Source regions of DMOS transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
- H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
Landscapes
- Thin Film Transistor (AREA)
Description
本発明は、ＳＯＩ（Semiconductor-On-Insulator）デバイスに関し、さらに詳しくは、高電圧及び高パワーに適したＭＯＳＦＥＴ及びダイオードなどのラテラル薄膜ＳＯＩデバイスに関する。
高電圧及び高パワーのデバイスを製造するに際しては、ブレイクダウン電圧、サイズ、導通ロス、製造の容易性及び信頼性などのいずれかを犠牲にするか、あるいは妥協せざるを得ない状態である。すなわち、ブレイクダウン電圧などのパラメータの１つを改良すると、導通ロスなどの他のパラメータを劣化させてしまう状態にある。理想的には、高電圧及び高パワーのデバイスが、これら総てのパラメータにおいて優れた特性を有し、動作欠陥及び製造欠陥が最小になることが望ましい。
ＵＳＰ５，２４６，８７０及びＵＳＰ５，３００，４４８においては、基本となるＳＯＩ構造に対してドリフト領域を線形のドーピング・プロファイル構造を有するように形成することにより、ブレイクダウン電圧を増加させている。本明細書においても、参考資料として双方の内容を適用し、かつ取り入れている。これらのＳＯＩ構造においては、ラテラルＭＯＳ構造のチャネル及びドレイン間に存在するドリフト領域を、横方向に見たドーピング濃度・プロファイルが線形となるように形成し、これによって、ブレイクダウン電圧特性を相当程度改善させている。加えて、ＵＳＰ５，２４６，８７０においては、一定の厚さを有するフィールド酸化物上に上部フィールド・プレートを形成し、ドリフト領域内の電導電荷を２倍に増加させることにより、ブレイクダウン電圧を減少させることなく導通ロスを減らしている。しかしながら、ブレイクダウン電圧を高く維持するためには、ドリフト領域のソース領域近傍の電導電荷量を極めて少なくする必要があるが、このようにすると電流の流れがボトルネック状となり、導通ロスを適切に減少させることができない。
ブレイクダウン電圧を高く維持するために、ＵＳＰ４，２４７，８６０では他のアプローチがなされている。すなわち、本明細書にも参考資料として取り入れているが、均一な横方向のドーピング・プロファイルを形成することに加えて、傾斜したフィールド酸化物を形成したＳＯＳ（Semiconductor-On-Sapphire）構造を採用する方法である。この技術はＳＯＳデバイスにおいては有効である。というのは、サファイア基板上の下部絶縁層の厚さは、ＳＯＩデバイスのＳＯＩ基板上の下部絶縁層の厚さよりも２〜３桁大きいため、ドリフト領域の下側から電圧を印加してもデバイスの動作特性にほとんど影響を与えることはない。しかし、ＳＯＩデバイスにおいては、埋め込み絶縁層の厚さが上部酸化物層の膜厚と同程度であり、ドリフト領域の電荷が上部フィールド・プレートと、下部フィールド・プレートとして作用する基板との双方に結合してしまう。これに対して、ＳＯＳデバイスの場合は、下部絶縁層の膜厚によりドリフト領域の下側から電圧を印加しても何ら影響を受けることがなく、ドリフト領域の電荷は上部フィールド・プレートにのみ結合する。
したがって、上述のような構造を有し、さらに、ブレイクダウン電圧を減少させることなく導通ロスを減少させることが可能なラテラル薄膜ＳＯＩデバイスが望まれる。
本発明の目的は、ブレイクダウン電圧を高く維持しながら、導通ロスを減少させることが可能なラテラル薄膜ＳＯＩを提供することである。
上記目的を達成するために、本発明は、薄い埋め込み酸化物絶縁層上の半導体薄膜内に、ラテラル半導体デバイスを設けたラテラル薄膜ＳＯＩデバイスにおいて、前記半導体薄膜内に、横方向においてほぼ線形なドーピング・プロファイルを有するラテラル・ドリフト領域を形成し、このラテラル・ドリフト領域の上方でほぼ直線的に傾斜した部分を有する上部酸化物絶縁層を半導体薄膜上に設け、さらに、導電性フィールド・プレートを、上部酸化物絶縁層の少なくとも直線的に傾斜した部分を覆うように形成したものである。このように、ラテラル・ドリフト領域内に横方向に線形なドーピング・プロファイルを形成し、さらに直線上に傾斜した酸化物層上に導電性フィールド・プレートを形成することにより、ブレイクダウン電圧が高く、かつ導通ロスの少ないという動作上の利点を有する。
ダイオード及びＭＯＳＦＥＴなどの種々の型のデバイスの製造に対して、本発明によって開示された技術を使用することができる。また、ダイオードの場合には、フィールド・プレートを半導体薄膜の半導体領域に接続する。ＭＯＳＦＥＴの場合には、フィールド・プレートを半導体薄膜から絶縁し、かつデバイスのチャネル領域上に延在させてゲート電極を形成する。
本発明によれば、ブレイクダウン電圧が高いという動作上の利点を有し、かつ導通ロスの少ないダイオード及びＭＯＳＦＥＴを得ることができる。
本発明をさらに十分に理解できるように、図面に則して以下に詳細に説明する。
図において、同じ導電型を有する半導体領域については、同方向に斜線を施すことにより示している。また、各図のスケールは正確なものではない。
図１では、本発明に係わるラテラル薄膜ＳＯＩダイオード構造１０の断面を示している。このダイオード構造は以下のように形成する。基板として、１０15〜１０20原子／ｃｍ3のドーピング濃度を有するＮ型シリコンなどの半導体基板１００を用い、この基板上に約０．１〜５．０μｍ厚のシリコン酸化物層などの薄い埋め込み酸化物絶縁層１０２を形成する。本例のデバイスにおいては、絶縁層１０２の厚さを２〜３μｍに形成することが好ましい。
次に、約０．１〜１．０μｍ厚の半導体薄膜１０４を絶縁層１０２上に形成し、この半導体薄膜１０４内にラテラル半導体デバイス、例えばダイオードを形成する。すなわち、図１に示すように、半導体薄膜１０４内に、Ｐ型の導電型を示し、かつ約１０17原子／ｃｍ3のドーピング・レベルを有する第１の領域１０６を形成する。この第１の領域１０６は、ダイオードデバイスにおいてアノードとして作用する。同様に、Ｎ型の導電型を示し、かつ約１０18原子／ｃｍ3のドーピング・レベルを有する第２の領域１０８を、このデバイスのカソードとして形成する。また、Ｎ型の導電型を示し、かつ左側方部（アノード）のドーピング・レベルが約１０16原子／ｃｍ3であり、右側方部（カソード）のドーピング・レベルが約１０18原子／ｃｍ3である、横方向にほぼ線形なドーピング・プロファイルを有する半導体ラテラル・ドリフト領域１１０によって、第２の領域１０８と第１の領域１０６とを分離する。
次に、半導体薄膜１０４上に、ラテラル・ドリフト領域１１０上において第１の領域１０６近傍から第２の領域１０８近傍にかけて膜厚が厚くなるように、ほぼ直線的に傾斜した部分１１２ａを有する上部酸化物絶縁層１１２を形成する。
この例では、上部酸化物絶縁層１１２の膜厚を、第１の領域１０６近傍の部分１１２ｂにおいて約０．１μｍと最も薄く形成し、第２の領域１０８近傍の部分１１２ｃにおいて約２〜３μｍになるように形成している。好ましくは、上部酸化物絶縁層１１２の最大膜厚を、部分１１２ｃにおいて薄い埋め込み酸化物絶縁層１０２の膜厚とほぼ等しくなるように形成する。
さらに、図１に示すように、上部酸化物絶縁層１１２上に導電性フィールド・プレート１１４を形成することにより、最終的なデバイス構造を得る。この導電性フィールド・プレート１１４は、多結晶シリコン及びその他適切な導電材を使用して形成する。図１に示されたダイオードでは、特定部分１１４ａにおいて第１の領域１０６と導電性フィールド・プレート１１４が連結している。第１の領域１０６、第２の領域１０８、及び基板１００と同様に、導電性フィールド・プレート１１４の電気的接続についても、当業者にとって公知である慣用の方法を用いて行うことができる。したがって、この電気的接続について本明細書では言及しない。
図２は、本発明に係わるラテラルＳＯＩ・ＭＯＳＦＥＴデバイス２０を示したものである。このデバイスは、図１に示されたダイオードと多くの点で類似しており、この２つの図面においては、同一の領域を同一の番号を用いて表している。簡略化のために、ＭＯＳＦＥＴデバイス２０のダイオード構造１０と異なる部分についてのみ以下に説明する。
図２に表されたＭＯＳＦＥＴにおいては、半導体薄膜１０４内に、第１の領域１０６のラテラル・ドリフト領域１１０とは反対側に隣接して、Ｎ型の導電型を有する第３の領域１１６を形成する。この第３の領域は、ＭＯＳＦＥＴトランジスタのソース領域を形成する。また、第２の領域１０８（ＭＯＳＦＥＴデバイスにおいては、ドレイン領域を形成する）とほぼ同じドーピング・レベル、この例においては約１０18原子／ｃｍ3になるように、第３の領域にドーピングを行う。
さらに、図２に示したＭＯＳＦＥＴにおいては、上部酸化物絶縁層１１２上に形成された導電性フィールド・プレート１１４と、ＭＯＳＦＥＴのチャネル領域に相当する第１の領域１０６との電気的な接続は行わず、ＭＯＳＦＥＴデバイスのゲート電極を形成すべく、チャネル領域１０６上に、かつこれと平行に延在するように導電性フィールド・プレート１１４を形成する。図２においては、導電性フィールド・プレート１１４のチャネル領域１０６上であって、かつこれと平行に延在している特定部分を符号１１４ｂで示している。また、上部酸化物絶縁層１１２の薄層部分１１２ｂによって、前記特定部分１１４ｂを半導体薄膜１０４から分離している。前記薄層部分１１２ｂは、ゲート酸化膜を形成し、約０．１μｍの一定膜厚を有する。また、図２に示すように、ＭＯＳＦＥＴデバイスの他の部分を、図１に示したダイオードの形態と一致させて表している。ＭＯＳＦＥＴ２０のチャネル領域１０６とドレイン領域１０８との間に存在するラテラル・ドリフト領域１１０についても、横方向に見てほぼ線形なドーピング・プロファイルを有し、例えば、ラテラル・ドリフト領域１１０の左側方部（チャネル領域）の約１０16原子／ｃｍ3から、ラテラル・ドリフト領域１１０の右側方部（ドレイン領域）の約１０18原子／ｃｍ3まで線形に変化したドーピング・レベルを有している。
図１及び２に示されたような本発明によるデバイスは、当業者にとって公知である慣用の製造方法を用いて製造することができる。したがって、ＵＳＰ５，３００，４８８記載の方法を用いて、領域１１０内に線形なドーピング・プロファイルを形成することができ、さらに、ＵＳＰ４，２４６，８６０記載の方法を用いて、直線的に傾斜した上部酸化物絶縁層１１２を形成することができる。
本発明のデバイスは、横方向においてほぼ線形なドーピング・プロファイルを有するラテラル・ドリフト領域と、このラテラル・ドリフト領域上に形成された上部酸化物絶縁層における直線的に傾斜した部分上に導電性フィールド・プレートとを形成するようにしたので、ブレイクダウン電圧を向上させることができ、さらに、導通ロスを減少させることができるという有利な点を有する。上記のような構成にすることにより、ブレイクダウン電圧を減少させることなく、デバイスの左端（アノード又はソース）の電導電荷の量を増加させることができる。また、横方向にほぼ線形なドーピングプロファイルを有するラテラル・ドリフト領域と、直線的に傾斜した上部酸化物絶縁層と、この上部酸化物絶縁層上に導電性フィールド・プレートとを形成することにより、ラテラル・ドリフト領域１１０の右側（カソード又はドレイン）におけるドリフト電荷を、ＵＳＰ５，２４６，８７０に記載の構造におけるドリフト電荷と同じにすることができる。しかしながら、ラテラル・ドリフト領域の左側（アノード又はソース）におけるドリフト電荷については、ブレイクダウン電圧を減少することなく、デバイスの右側におけるドリフト電荷レベルの半分にすることができる。これと違って、ＵＳＰ４，２４７，８６０に記載されている構造においては、ドリフト電荷は低レベルであるが横方向で均一な状態を呈しているため、導通ロスの増加を生ぜしめる結果となる。以上のような構成とすることにより、本発明は、従来技術において達成することができなかったブレイクダウン電圧の向上及び導通ロスの減少を同時に達成することができる。
以上、本発明を幾つかの好ましい実施例に則して説明したが、その形態及び細部については、本発明の精神又は範疇から当業者において自明な範囲内で種々の変形を行うことができる。
【図面の簡単な説明】
図１は、本発明に係わるラテラルＳＯＩダイオード構造の断面図である。
図２は、本発明に係わるラテラルＳＯＩ−ＭＯＳＦＥＴ構造の断面図である。
高電圧及び高パワーのデバイスを製造するに際しては、ブレイクダウン電圧、サイズ、導通ロス、製造の容易性及び信頼性などのいずれかを犠牲にするか、あるいは妥協せざるを得ない状態である。すなわち、ブレイクダウン電圧などのパラメータの１つを改良すると、導通ロスなどの他のパラメータを劣化させてしまう状態にある。理想的には、高電圧及び高パワーのデバイスが、これら総てのパラメータにおいて優れた特性を有し、動作欠陥及び製造欠陥が最小になることが望ましい。
ＵＳＰ５，２４６，８７０及びＵＳＰ５，３００，４４８においては、基本となるＳＯＩ構造に対してドリフト領域を線形のドーピング・プロファイル構造を有するように形成することにより、ブレイクダウン電圧を増加させている。本明細書においても、参考資料として双方の内容を適用し、かつ取り入れている。これらのＳＯＩ構造においては、ラテラルＭＯＳ構造のチャネル及びドレイン間に存在するドリフト領域を、横方向に見たドーピング濃度・プロファイルが線形となるように形成し、これによって、ブレイクダウン電圧特性を相当程度改善させている。加えて、ＵＳＰ５，２４６，８７０においては、一定の厚さを有するフィールド酸化物上に上部フィールド・プレートを形成し、ドリフト領域内の電導電荷を２倍に増加させることにより、ブレイクダウン電圧を減少させることなく導通ロスを減らしている。しかしながら、ブレイクダウン電圧を高く維持するためには、ドリフト領域のソース領域近傍の電導電荷量を極めて少なくする必要があるが、このようにすると電流の流れがボトルネック状となり、導通ロスを適切に減少させることができない。
ブレイクダウン電圧を高く維持するために、ＵＳＰ４，２４７，８６０では他のアプローチがなされている。すなわち、本明細書にも参考資料として取り入れているが、均一な横方向のドーピング・プロファイルを形成することに加えて、傾斜したフィールド酸化物を形成したＳＯＳ（Semiconductor-On-Sapphire）構造を採用する方法である。この技術はＳＯＳデバイスにおいては有効である。というのは、サファイア基板上の下部絶縁層の厚さは、ＳＯＩデバイスのＳＯＩ基板上の下部絶縁層の厚さよりも２〜３桁大きいため、ドリフト領域の下側から電圧を印加してもデバイスの動作特性にほとんど影響を与えることはない。しかし、ＳＯＩデバイスにおいては、埋め込み絶縁層の厚さが上部酸化物層の膜厚と同程度であり、ドリフト領域の電荷が上部フィールド・プレートと、下部フィールド・プレートとして作用する基板との双方に結合してしまう。これに対して、ＳＯＳデバイスの場合は、下部絶縁層の膜厚によりドリフト領域の下側から電圧を印加しても何ら影響を受けることがなく、ドリフト領域の電荷は上部フィールド・プレートにのみ結合する。
したがって、上述のような構造を有し、さらに、ブレイクダウン電圧を減少させることなく導通ロスを減少させることが可能なラテラル薄膜ＳＯＩデバイスが望まれる。
本発明の目的は、ブレイクダウン電圧を高く維持しながら、導通ロスを減少させることが可能なラテラル薄膜ＳＯＩを提供することである。
上記目的を達成するために、本発明は、薄い埋め込み酸化物絶縁層上の半導体薄膜内に、ラテラル半導体デバイスを設けたラテラル薄膜ＳＯＩデバイスにおいて、前記半導体薄膜内に、横方向においてほぼ線形なドーピング・プロファイルを有するラテラル・ドリフト領域を形成し、このラテラル・ドリフト領域の上方でほぼ直線的に傾斜した部分を有する上部酸化物絶縁層を半導体薄膜上に設け、さらに、導電性フィールド・プレートを、上部酸化物絶縁層の少なくとも直線的に傾斜した部分を覆うように形成したものである。このように、ラテラル・ドリフト領域内に横方向に線形なドーピング・プロファイルを形成し、さらに直線上に傾斜した酸化物層上に導電性フィールド・プレートを形成することにより、ブレイクダウン電圧が高く、かつ導通ロスの少ないという動作上の利点を有する。
ダイオード及びＭＯＳＦＥＴなどの種々の型のデバイスの製造に対して、本発明によって開示された技術を使用することができる。また、ダイオードの場合には、フィールド・プレートを半導体薄膜の半導体領域に接続する。ＭＯＳＦＥＴの場合には、フィールド・プレートを半導体薄膜から絶縁し、かつデバイスのチャネル領域上に延在させてゲート電極を形成する。
本発明によれば、ブレイクダウン電圧が高いという動作上の利点を有し、かつ導通ロスの少ないダイオード及びＭＯＳＦＥＴを得ることができる。
本発明をさらに十分に理解できるように、図面に則して以下に詳細に説明する。
図において、同じ導電型を有する半導体領域については、同方向に斜線を施すことにより示している。また、各図のスケールは正確なものではない。
図１では、本発明に係わるラテラル薄膜ＳＯＩダイオード構造１０の断面を示している。このダイオード構造は以下のように形成する。基板として、１０15〜１０20原子／ｃｍ3のドーピング濃度を有するＮ型シリコンなどの半導体基板１００を用い、この基板上に約０．１〜５．０μｍ厚のシリコン酸化物層などの薄い埋め込み酸化物絶縁層１０２を形成する。本例のデバイスにおいては、絶縁層１０２の厚さを２〜３μｍに形成することが好ましい。
次に、約０．１〜１．０μｍ厚の半導体薄膜１０４を絶縁層１０２上に形成し、この半導体薄膜１０４内にラテラル半導体デバイス、例えばダイオードを形成する。すなわち、図１に示すように、半導体薄膜１０４内に、Ｐ型の導電型を示し、かつ約１０17原子／ｃｍ3のドーピング・レベルを有する第１の領域１０６を形成する。この第１の領域１０６は、ダイオードデバイスにおいてアノードとして作用する。同様に、Ｎ型の導電型を示し、かつ約１０18原子／ｃｍ3のドーピング・レベルを有する第２の領域１０８を、このデバイスのカソードとして形成する。また、Ｎ型の導電型を示し、かつ左側方部（アノード）のドーピング・レベルが約１０16原子／ｃｍ3であり、右側方部（カソード）のドーピング・レベルが約１０18原子／ｃｍ3である、横方向にほぼ線形なドーピング・プロファイルを有する半導体ラテラル・ドリフト領域１１０によって、第２の領域１０８と第１の領域１０６とを分離する。
次に、半導体薄膜１０４上に、ラテラル・ドリフト領域１１０上において第１の領域１０６近傍から第２の領域１０８近傍にかけて膜厚が厚くなるように、ほぼ直線的に傾斜した部分１１２ａを有する上部酸化物絶縁層１１２を形成する。
この例では、上部酸化物絶縁層１１２の膜厚を、第１の領域１０６近傍の部分１１２ｂにおいて約０．１μｍと最も薄く形成し、第２の領域１０８近傍の部分１１２ｃにおいて約２〜３μｍになるように形成している。好ましくは、上部酸化物絶縁層１１２の最大膜厚を、部分１１２ｃにおいて薄い埋め込み酸化物絶縁層１０２の膜厚とほぼ等しくなるように形成する。
さらに、図１に示すように、上部酸化物絶縁層１１２上に導電性フィールド・プレート１１４を形成することにより、最終的なデバイス構造を得る。この導電性フィールド・プレート１１４は、多結晶シリコン及びその他適切な導電材を使用して形成する。図１に示されたダイオードでは、特定部分１１４ａにおいて第１の領域１０６と導電性フィールド・プレート１１４が連結している。第１の領域１０６、第２の領域１０８、及び基板１００と同様に、導電性フィールド・プレート１１４の電気的接続についても、当業者にとって公知である慣用の方法を用いて行うことができる。したがって、この電気的接続について本明細書では言及しない。
図２は、本発明に係わるラテラルＳＯＩ・ＭＯＳＦＥＴデバイス２０を示したものである。このデバイスは、図１に示されたダイオードと多くの点で類似しており、この２つの図面においては、同一の領域を同一の番号を用いて表している。簡略化のために、ＭＯＳＦＥＴデバイス２０のダイオード構造１０と異なる部分についてのみ以下に説明する。
図２に表されたＭＯＳＦＥＴにおいては、半導体薄膜１０４内に、第１の領域１０６のラテラル・ドリフト領域１１０とは反対側に隣接して、Ｎ型の導電型を有する第３の領域１１６を形成する。この第３の領域は、ＭＯＳＦＥＴトランジスタのソース領域を形成する。また、第２の領域１０８（ＭＯＳＦＥＴデバイスにおいては、ドレイン領域を形成する）とほぼ同じドーピング・レベル、この例においては約１０18原子／ｃｍ3になるように、第３の領域にドーピングを行う。
さらに、図２に示したＭＯＳＦＥＴにおいては、上部酸化物絶縁層１１２上に形成された導電性フィールド・プレート１１４と、ＭＯＳＦＥＴのチャネル領域に相当する第１の領域１０６との電気的な接続は行わず、ＭＯＳＦＥＴデバイスのゲート電極を形成すべく、チャネル領域１０６上に、かつこれと平行に延在するように導電性フィールド・プレート１１４を形成する。図２においては、導電性フィールド・プレート１１４のチャネル領域１０６上であって、かつこれと平行に延在している特定部分を符号１１４ｂで示している。また、上部酸化物絶縁層１１２の薄層部分１１２ｂによって、前記特定部分１１４ｂを半導体薄膜１０４から分離している。前記薄層部分１１２ｂは、ゲート酸化膜を形成し、約０．１μｍの一定膜厚を有する。また、図２に示すように、ＭＯＳＦＥＴデバイスの他の部分を、図１に示したダイオードの形態と一致させて表している。ＭＯＳＦＥＴ２０のチャネル領域１０６とドレイン領域１０８との間に存在するラテラル・ドリフト領域１１０についても、横方向に見てほぼ線形なドーピング・プロファイルを有し、例えば、ラテラル・ドリフト領域１１０の左側方部（チャネル領域）の約１０16原子／ｃｍ3から、ラテラル・ドリフト領域１１０の右側方部（ドレイン領域）の約１０18原子／ｃｍ3まで線形に変化したドーピング・レベルを有している。
図１及び２に示されたような本発明によるデバイスは、当業者にとって公知である慣用の製造方法を用いて製造することができる。したがって、ＵＳＰ５，３００，４８８記載の方法を用いて、領域１１０内に線形なドーピング・プロファイルを形成することができ、さらに、ＵＳＰ４，２４６，８６０記載の方法を用いて、直線的に傾斜した上部酸化物絶縁層１１２を形成することができる。
本発明のデバイスは、横方向においてほぼ線形なドーピング・プロファイルを有するラテラル・ドリフト領域と、このラテラル・ドリフト領域上に形成された上部酸化物絶縁層における直線的に傾斜した部分上に導電性フィールド・プレートとを形成するようにしたので、ブレイクダウン電圧を向上させることができ、さらに、導通ロスを減少させることができるという有利な点を有する。上記のような構成にすることにより、ブレイクダウン電圧を減少させることなく、デバイスの左端（アノード又はソース）の電導電荷の量を増加させることができる。また、横方向にほぼ線形なドーピングプロファイルを有するラテラル・ドリフト領域と、直線的に傾斜した上部酸化物絶縁層と、この上部酸化物絶縁層上に導電性フィールド・プレートとを形成することにより、ラテラル・ドリフト領域１１０の右側（カソード又はドレイン）におけるドリフト電荷を、ＵＳＰ５，２４６，８７０に記載の構造におけるドリフト電荷と同じにすることができる。しかしながら、ラテラル・ドリフト領域の左側（アノード又はソース）におけるドリフト電荷については、ブレイクダウン電圧を減少することなく、デバイスの右側におけるドリフト電荷レベルの半分にすることができる。これと違って、ＵＳＰ４，２４７，８６０に記載されている構造においては、ドリフト電荷は低レベルであるが横方向で均一な状態を呈しているため、導通ロスの増加を生ぜしめる結果となる。以上のような構成とすることにより、本発明は、従来技術において達成することができなかったブレイクダウン電圧の向上及び導通ロスの減少を同時に達成することができる。
以上、本発明を幾つかの好ましい実施例に則して説明したが、その形態及び細部については、本発明の精神又は範疇から当業者において自明な範囲内で種々の変形を行うことができる。
【図面の簡単な説明】
図１は、本発明に係わるラテラルＳＯＩダイオード構造の断面図である。
図２は、本発明に係わるラテラルＳＯＩ−ＭＯＳＦＥＴ構造の断面図である。
Claims (7)
- 半導体基板と、この基板上に形成された薄い埋め込み酸化物絶縁層と、この薄い埋め込み酸化物絶縁層上の半導体薄膜内に形成され、第１の導電型の第１の領域、及び第１の導電型とは反対の第２の導電型の第２の領域を備え、かつ前記第２の領域は、ドーピングレベルが前記第１の領域近傍から前記第２の領域近傍にかけて線形に増加する横方向のドーピング・プロファイルを有する第２の導電型のラテラル・ドリフト領域によって、前記第１の領域から隔てられている、半導体デバイスと、前記半導体薄膜上に設けられ、かつ前記ラテラル・ドリフト領域の大部分に前記第１の領域近傍から前記第２の領域近傍に掛けて膜厚が増加することにより、直線的に傾斜した部分を有する上部酸化物絶縁層と、この上部酸化物絶縁層の少なくとも前記直線的に傾斜した部分上に設けられた導電性フィールド・プレートとを具えるラテラル薄膜ＳＯＩ（Silicon-On-Insulator）デバイス。
- 前記デバイスがダイオードであり、かつ前記フィールド・プレートが前記第１の領域と接続させることによって前記ダイオードの第１の電極を形成するとともに、前記第２の領域が前記ダイオードの第２の電極を形成する請求項１に記載のラテラル薄膜ＳＯＩ（Silicon-On-Insulator）デバイス。
- 前記上部酸化物絶縁層の最大の厚さが、前記薄い埋め込み酸化物絶縁層の厚さと等しい請求項２に記載のラテラル薄膜ＳＯＩ（Silicon-On-Insulator）デバイス。
- 前記デバイスがＭＯＳＦＥＴであり、かつ前記半導体薄膜が、前記第１の領域の前記ラテラル・ドリフト領域とは反対側に隣接して第２の導電型の第３の領域を具え、さらに、前記導電性フィールド・プレートが前記第１の領域上に延在するとともに、前記第１の領域から絶縁されて前記ＭＯＳＦＥＴのゲート電極を形成し、前記第３及び第２の領域が前記ＭＯＳＦＥＴのソース及びドレイン領域を形成する請求項１に記載のラテラル薄膜ＳＯＩ（Silicon-On-Insulator）デバイス。
- 前記上部酸化物絶縁層の最大の厚さが、前記薄い埋め込み酸化物絶縁層の厚さと等しい請求項４に記載のラテラル薄膜ＳＯＩ（Silicon-On-Insulator）デバイス。
- 前記ラテラル・ドリフト領域のドーピング・レベルが、前記第１の領域から前記第２の領域にかけて線形的に増加している請求項１に記載のラテラル薄膜ＳＯＩ（Silicon-On-Insulator）デバイス。
- 前記ドーピング・レベルが線形的に少なくとも１００倍増加する請求項６に記載のラテラル薄膜ＳＯＩ（Silicon-On-Insulator）デバイス。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/571,486 US5648671A (en) | 1995-12-13 | 1995-12-13 | Lateral thin-film SOI devices with linearly-graded field oxide and linear doping profile |
| US08/571,486 | 1995-12-13 | ||
| PCT/IB1996/001296 WO1997022149A1 (en) | 1995-12-13 | 1996-11-25 | Lateral thin-film soi devices with linearly-grated field oxide and linear doping profile |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11501163A JPH11501163A (ja) | 1999-01-26 |
| JP4145352B2 true JP4145352B2 (ja) | 2008-09-03 |
Family
ID=24283906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52187797A Expired - Fee Related JP4145352B2 (ja) | 1995-12-13 | 1996-11-25 | 直線的に傾斜したフィールド酸化物及び線形なドーピング・プロファイルを有するラテラル薄膜ｓｏｉデバイス |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5648671A (ja) |
| EP (1) | EP0809864B1 (ja) |
| JP (1) | JP4145352B2 (ja) |
| KR (1) | KR100422079B1 (ja) |
| DE (1) | DE69629017T2 (ja) |
| WO (1) | WO1997022149A1 (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE513284C2 (sv) * | 1996-07-26 | 2000-08-14 | Ericsson Telefon Ab L M | Halvledarkomponent med linjär ström-till-spänningskarasterik |
| US5973358A (en) * | 1997-07-01 | 1999-10-26 | Citizen Watch Co., Ltd. | SOI device having a channel with variable thickness |
| US6011278A (en) * | 1997-10-28 | 2000-01-04 | Philips Electronics North America Corporation | Lateral silicon carbide semiconductor device having a drift region with a varying doping level |
| DE19755868C1 (de) * | 1997-12-16 | 1999-04-08 | Siemens Ag | Hochvolt-SOI-Dünnfilmtransistor |
| US6166418A (en) * | 1997-12-16 | 2000-12-26 | Infineon Technologies Ag | High-voltage SOI thin-film transistor |
| US6310378B1 (en) | 1997-12-24 | 2001-10-30 | Philips Electronics North American Corporation | High voltage thin film transistor with improved on-state characteristics and method for making same |
| US5969387A (en) * | 1998-06-19 | 1999-10-19 | Philips Electronics North America Corporation | Lateral thin-film SOI devices with graded top oxide and graded drift region |
| US6096663A (en) * | 1998-07-20 | 2000-08-01 | Philips Electronics North America Corporation | Method of forming a laterally-varying charge profile in silicon carbide substrate |
| US6621121B2 (en) * | 1998-10-26 | 2003-09-16 | Silicon Semiconductor Corporation | Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes |
| US6545316B1 (en) | 2000-06-23 | 2003-04-08 | Silicon Wireless Corporation | MOSFET devices having linear transfer characteristics when operating in velocity saturation mode and methods of forming and operating same |
| US6028337A (en) * | 1998-11-06 | 2000-02-22 | Philips North America Corporation | Lateral thin-film silicon-on-insulator (SOI) device having lateral depletion means for depleting a portion of drift region |
| US6232636B1 (en) | 1998-11-25 | 2001-05-15 | Philips Electronics North America Corporation | Lateral thin-film silicon-on-insulator (SOI) device having multiple doping profile slopes in the drift region |
| US6023090A (en) * | 1998-12-07 | 2000-02-08 | Philips Electronics North America, Corporation | Lateral thin-film Silicon-On-Insulator (SOI) device having multiple zones in the drift region |
| US6221737B1 (en) * | 1999-09-30 | 2001-04-24 | Philips Electronics North America Corporation | Method of making semiconductor devices with graded top oxide and graded drift region |
| US6781194B2 (en) * | 2001-04-11 | 2004-08-24 | Silicon Semiconductor Corporation | Vertical power devices having retrograded-doped transition regions and insulated trench-based electrodes therein |
| US6784486B2 (en) * | 2000-06-23 | 2004-08-31 | Silicon Semiconductor Corporation | Vertical power devices having retrograded-doped transition regions therein |
| JP4667572B2 (ja) * | 2000-09-18 | 2011-04-13 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| DE10106073C2 (de) * | 2001-02-09 | 2003-01-30 | Infineon Technologies Ag | SOI-Bauelement |
| US6468878B1 (en) | 2001-02-27 | 2002-10-22 | Koninklijke Philips Electronics N.V. | SOI LDMOS structure with improved switching characteristics |
| CN1520616A (zh) * | 2001-04-11 | 2004-08-11 | ��˹�������뵼�幫˾ | 具有防止基区穿通的横向延伸基区屏蔽区的功率半导体器件及其制造方法 |
| US7221011B2 (en) | 2001-09-07 | 2007-05-22 | Power Integrations, Inc. | High-voltage vertical transistor with a multi-gradient drain doping profile |
| JP3825765B2 (ja) * | 2003-06-30 | 2006-09-27 | 株式会社東芝 | 半導体素子 |
| CN106783969B (zh) * | 2016-09-27 | 2019-12-10 | 嘉兴爱禾电子有限公司 | 一种薄膜二极管及其串联结构 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL6501946A (ja) * | 1965-02-17 | 1966-08-18 | ||
| DE2460967A1 (de) * | 1974-12-21 | 1976-07-01 | Philips Patentverwaltung | Halbleiterbauelement mit einer mos-transistorstruktur |
| DE2706623A1 (de) * | 1977-02-16 | 1978-08-17 | Siemens Ag | Mis-fet fuer hohe source-drain-spannungen |
| JPS60208863A (ja) * | 1984-04-03 | 1985-10-21 | Nec Corp | Ｍｏｓトランジスタ及びその製造方法 |
| US5034790A (en) * | 1989-05-23 | 1991-07-23 | U.S. Philips Corp. | MOS transistor with semi-insulating field plate and surface-adjoining top layer |
| US5241211A (en) * | 1989-12-20 | 1993-08-31 | Nec Corporation | Semiconductor device |
| US5124769A (en) * | 1990-03-02 | 1992-06-23 | Nippon Telegraph And Telephone Corporation | Thin film transistor |
| JP2744126B2 (ja) * | 1990-10-17 | 1998-04-28 | 株式会社東芝 | 半導体装置 |
| US5113236A (en) * | 1990-12-14 | 1992-05-12 | North American Philips Corporation | Integrated circuit device particularly adapted for high voltage applications |
| DE69209678T2 (de) * | 1991-02-01 | 1996-10-10 | Philips Electronics Nv | Halbleiteranordnung für Hochspannungsverwendung und Verfahren zur Herstellung |
| US5246870A (en) * | 1991-02-01 | 1993-09-21 | North American Philips Corporation | Method for making an improved high voltage thin film transistor having a linear doping profile |
| US5362979A (en) * | 1991-02-01 | 1994-11-08 | Philips Electronics North America Corporation | SOI transistor with improved source-high performance |
| US5378912A (en) * | 1993-11-10 | 1995-01-03 | Philips Electronics North America Corporation | Lateral semiconductor-on-insulator (SOI) semiconductor device having a lateral drift region |
-
1995
- 1995-12-13 US US08/571,486 patent/US5648671A/en not_active Expired - Lifetime
-
1996
- 1996-11-25 EP EP96937463A patent/EP0809864B1/en not_active Expired - Lifetime
- 1996-11-25 WO PCT/IB1996/001296 patent/WO1997022149A1/en not_active Ceased
- 1996-11-25 JP JP52187797A patent/JP4145352B2/ja not_active Expired - Fee Related
- 1996-11-25 KR KR1019970705521A patent/KR100422079B1/ko not_active Expired - Fee Related
- 1996-11-25 DE DE69629017T patent/DE69629017T2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0809864A1 (en) | 1997-12-03 |
| KR100422079B1 (ko) | 2004-08-06 |
| KR19980702126A (ko) | 1998-07-15 |
| JPH11501163A (ja) | 1999-01-26 |
| DE69629017D1 (de) | 2003-08-14 |
| WO1997022149A1 (en) | 1997-06-19 |
| DE69629017T2 (de) | 2004-04-22 |
| EP0809864B1 (en) | 2003-07-09 |
| US5648671A (en) | 1997-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4145352B2 (ja) | 直線的に傾斜したフィールド酸化物及び線形なドーピング・プロファイルを有するラテラル薄膜ｓｏｉデバイス | |
| KR100652449B1 (ko) | 횡형 박막 실리콘-온-절연체 ｊｆｅｔ 디바이스 | |
| KR100675990B1 (ko) | 드레인 확장 영역을 갖는 측면 박막 실리콘 온 절연체(ｓｏｉ) ｐｍｏｓ 디바이스 | |
| US6614089B2 (en) | Field effect transistor | |
| JP3871352B2 (ja) | 薄膜ｓｏｉ装置及びその製造方法 | |
| JP4669191B2 (ja) | 横形超接合半導体デバイス | |
| JP2001244461A (ja) | 縦型半導体装置 | |
| US5710451A (en) | High-voltage lateral MOSFET SOI device having a semiconductor linkup region | |
| JP2005510059A (ja) | 電界効果トランジスタ半導体デバイス | |
| JP2003504854A (ja) | ゲート電極およびフィールドプレート電極を有する横型薄膜シリコン・オン・インシュレータ（ｓｏｉ）装置 | |
| US5969387A (en) | Lateral thin-film SOI devices with graded top oxide and graded drift region | |
| US5381031A (en) | Semiconductor device with reduced high voltage termination area and high breakdown voltage | |
| TW441111B (en) | Lateral thin-film silicon-on-insulator (SOI) device having multiple doping profile slopes in the drift region | |
| KR20010102237A (ko) | 반도체 디바이스 | |
| JP3354127B2 (ja) | 高電圧素子及びその製造方法 | |
| JPH0518267B2 (ja) | ||
| KR20010024272A (ko) | 실리콘 온 절연체 하이브리드 트랜지스터 장치 구조체 | |
| JPH09205210A (ja) | 誘電体分離型半導体装置 | |
| JP3210853B2 (ja) | 半導体装置 | |
| JPH0475657B2 (ja) | ||
| JPH08167720A (ja) | 半導体装置 | |
| US8053835B1 (en) | Lateral semiconductor device comprising two layers of mutually opposite conductivity-type materials between source and drain | |
| JP2864499B2 (ja) | 電界効果型薄膜トランジスタ | |
| JP3233002B2 (ja) | 電界効果トランジスタ | |
| JP2004172538A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031125 |
|
| A72 | Notification of change in name of applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A721 Effective date: 20031125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070423 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070611 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070723 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070723 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080125 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080404 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080610 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080618 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |