JP2003504854A - ゲート電極およびフィールドプレート電極を有する横型薄膜シリコン・オン・インシュレータ（ｓｏｉ）装置 - Google Patents

ゲート電極およびフィールドプレート電極を有する横型薄膜シリコン・オン・インシュレータ（ｓｏｉ）装置

Info

Publication number
JP2003504854A
JP2003504854A JP2001508512A JP2001508512A JP2003504854A JP 2003504854 A JP2003504854 A JP 2003504854A JP 2001508512 A JP2001508512 A JP 2001508512A JP 2001508512 A JP2001508512 A JP 2001508512A JP 2003504854 A JP2003504854 A JP 2003504854A
Authority
JP
Japan
Prior art keywords
region
lateral
soi
insulator
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001508512A
Other languages
English (en)
Inventor
マーク、シンプソン
テオドール、レタビック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JP2003504854A publication Critical patent/JP2003504854A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 横型薄膜シリコンオンインシュレータ（ＳＯＩ）装置は、半導体基板、基板上の埋め込み絶縁層、埋め込み絶縁層上のＳＯＩ層中の横型トランジスタ装置を含み、また第１伝導性タイプと反対の第２伝導性タイプのボディ領域に形成された第１伝導性タイプのソース領域を有する。第１伝導性タイプの横型ドリフト領域はボディ領域に隣接して設けられ、第１伝導性タイプのドレイン領域はドリフト領域によってボディ領域から横方向に離れて設けられている。ゲート電極は、動作中にチャネル領域が形成されるボディ領域の一部の上部に設けられ、ボディ領域に隣接する横型ドリフト領域の一部の上部に延び、ゲート電極は絶縁領域によってボディ領域およびドリフト領域から少なくとも実質的に絶縁されている。絶縁破壊電圧特徴を向上させるために、誘電層が絶縁領域とゲート電極の少なくとも一部の上部に設けられ、フィールドプレート電極は絶縁領域と直接接触する誘電層の少なくとも一部の上部に設けられる。

Description

【発明の詳細な説明】
【０００１】 本発明は、セミコンダクタ・オン・インシュレータ（ＳＯＩ）装置の分野に関
し、特に高電圧用途に適した横型ＳＯＩ装置に関する。
【０００２】 高電圧電力装置を製造する際、絶縁破壊電圧、サイズ、「オン」抵抗、簡易性
および信頼性の獲得などの分野において、一般にトレードオフや妥協を行わなけ
ればならない。絶縁破壊電圧などの１つのパラメータを向上させると、「オン」
抵抗などの別のパラメータが低下してしまうことが頻繁にある。理想的には、こ
のような装置はできる限り動作および製造上の不利な点が少なく、全ての分野で
優れた特徴を示す可能性がある。
【０００３】 １つの特に効果的な形式の横型薄膜ＳＯＩ装置は、半導体基板、基板上の埋め
込み絶縁層、埋め込み絶縁層上のＳＯＩ層にある横型トランジスタ装置を含んで
おり、またＭＯＳＦＥＴなどの装置は、埋め込み絶縁層上にある半導体表層を含
み、また第１伝導性タイプと反対の第２伝導性タイプのボディ領域に形成される
第１伝導性タイプのソース領域と、ボディ領域のチャネル領域上にあり、これか
ら絶縁されている少なくとも実質的に絶縁されたゲート電極と、第１伝導性タイ
プの横型ドリフト領域と、ドリフト領域によってチャネル領域から横方向に離れ
ている第１伝導性タイプのドレイン領域とを有している。
【０００４】 関連する米国特許番号5,246,870（方法に関わる）および5,412,241（装置に関
わる）に共通する図１にはこのタイプの装置が示されている。これらには現在の
用途が共通して割当てられており、参考としてここに挙げるものである。上記特
許の図１に示す装置は、動作を向上させるために線形横型ドーピング領域とその
上にあるフィールドプレートを備える薄型ＳＯＩ層などの様々な特徴を有する横
型ＳＯＩ ＭＯＳＦＥＴ装置である。従来においては、この装置は、ｎタイプソ
ースとドレイン領域を有し、また従来ＮＭＯＳ技術と呼ばれる処理を使用して製
造されるｎチャネルまたはＮＭＯＳトランジスタである。
【０００５】 ＳＯＩ電力装置の高電圧および高電流性能パラメータを向上させる更に高度な
技術は、米国特許出願番号08/988,048に示されており、この出願は１９９７年１
２月２４日に提出されたＣＩＰであり、現在の用途が共通して割当てられており
、参考としてここに挙げる。ＳＯＩ装置の性能を向上させる更に他の技術は、複
数の装置構成を単一の構造に組み込む混成装置の形成である。そのため例えば、
現在の用途が共通して割当てられ、参考としてここに挙げる１９９８年７月２４
日提出の米国特許出願番号09/122,407において、同一構造に横型ＤＭＯＳトラン
ジスタおよびＬＩＧＢトランジスタを含むＳＯＩ装置が開示されている。
【０００６】 従って、多数の技術と方法が、絶縁破壊電圧、サイズ、通電能力、容易さの獲
得などのパラメータをほぼ最適に組み合わせるという進行中の尽力において、電
力半導体装置の性能を向上させるために使用されている。上記構造の全てにおい
て装置製造向上のレベルが異なっているが、高電圧、高電流動作の設計要求事項
全てを完全に最適化する装置または構造はない。
【０００７】 そのため、動作パラメータ、特に絶縁破壊電圧のパラメータを更に最適化する
高電圧、高電流環境において高性能が可能なトランジスタ装置構造を得ることが
望ましい。
【０００８】 従って、本発明の目的は、高電圧、高電流環境において高性能が可能なトラン
ジスタ装置構造を提供することにある。本発明の別の目的は、絶縁破壊電圧など
の動作パラメータが向上するそのようなトランジスタ装置構造を提供することに
ある。
【０００９】 本発明によれば、これらの目的は、誘電層が絶縁層およびゲート電極の少なく
とも一部の上に設けられ、またフィールドプレート電極が絶縁領域と直接接触す
る誘電層の少なくとも一部の上に設けられ、フィールドプレート電極が横型トラ
ンジスタ装置の電極に接続されている上記タイプの横型薄膜ＳＯＩ装置構造にお
いて達せられる。
【００１０】 本発明の好適な実施例においては、誘電層および絶縁領域の合計の厚さ（すな
わち、合計の「上部」絶縁部の厚さ）は埋め込み絶縁層の厚さにほぼ等しい。通
常、誘電層および絶縁領域の合計の厚さ、および埋め込み絶縁体の厚さは、それ
ぞれ少なくとも２ミクロンを越え、好適には少なくとも約３ミクロンとなる。
【００１１】 本発明の他の好適な実施例においては、ゲート電極は横型ドリフト領域の約１
／２を超えて延び、またフィールドプレート電極は横型トランジスタ装置のゲー
ト電極またはソース電極に接続されている。
【００１２】 本発明による横型薄膜ＳＯＩ装置は、装置を高電圧、高電流環境における動作
に適合させる特に高絶縁破壊電圧などの好ましい性能特徴を組み合わせることに
おいて著しい向上を提供する。
【００１３】 本発明の上記およびその他の特徴は、以下に説明する実施例を参照して明らか
となり、解明される。
【００１４】 本発明は、添付図面に関連して読まれる以下の説明により、更に完全に理解さ
れる。
【００１５】 図面において、同一伝導性タイプの半導体領域は一般に、断面図において同一
方向の斜線で示しており、図面は一定の比例に拡大して示されているわけではな
いことを理解すべきである。
【００１６】 図１の簡略断面図において、ここではＳＯＩ ＭＯＳトランジスタ２０である
横型薄膜装置は、半導体基板２２、埋め込み絶縁層２４、装置が組み立てられる
半導体表面ＳＯＩ層２６を含む。ＭＯＳトランジスタは、ある伝導性タイプのソ
ース領域２８、第２の逆伝導性タイプのボディ領域３０、第１伝導性タイプの横
型ドリフト領域３２、また第１の伝導性タイプであるドレイン領域３４を含む。
基本的な簡略装置構造は、酸化絶縁領域３８によって下層の半導体表層２６から
完全に絶縁されているものとして示されるゲート電極３６によって達成される。
しかし、ＪＦＥＴ装置の場合、電気的接続は、別に絶縁されたゲート電極と装置
の下層半導体ゲート領域との間で形成されることが認識される。本発明の範囲に
おいては、本発明の起点となるＭＯＳトランジスタは、段階的酸化領域３８Ａお
よび３８Ｂ、フィールドプレート部３６Ａおよび３６Ｂを形成する拡張ゲート電
極構造、薄型横型ドリフト領域部３２Ａなどの様々な性能を向上させる特徴を有
することができる。これらは全て上記の従来技術で詳細に説明したとおりであり
、所望であれば性能を向上させる他の特徴も本発明の精神または範囲から逸脱せ
ずに有することができる。また、ＭＯＳトランジスタ２０は、ソース領域２８に
接触し、またボディ領域３０内にあり、ボディ領域と同じ伝導性タイプであるが
更にドーピングされた表面接触領域４０も含んでいる。図１の従来構造は、その
上に金属接触層４４が設けられた誘電層４２によって達せられる。ここでは、金
属接触層４４は、誘電層４２の開口から、一般にポリシリコンを含むゲート電極
３６に接触して図示されている。ちなみに、従来装置においては、金属接触層４
４は全体的にゲート電極３６の上に位置しているので、金属接触層４４は装置の
下層部に対してフィールドプレート電極として機能することはできない。
【００１７】 図に示す簡略化した代表的な装置は特定の装置構造を表しているが、装置の形
状寸法および構造の様々な変形例を本発明の範囲内で使用することが可能である
。また、本発明は、ＬＤＭＯＳトランジスタ、ＬＩＧＢトランジスタ、ＪＦＥＴ
装置など当業者に既知の、様々なタイプの異なる下層構造を有する高電圧薄層Ｓ
ＯＩ装置に組み込むことができる。
【００１８】 図１に関連して上記に説明した従来構造は一般に優れた動作特徴を有している
が、最大可能絶縁破壊定格電圧の点では限界がある。これは、最大可能絶縁破壊
電圧が、ＳＯＩ層の厚さと、埋め込み絶縁層および上層または「最上部」の絶縁
領域の厚さとによって異なるためである。約６００〜７００ボルトの範囲の公称
絶縁破壊電圧の場合、埋め込み絶縁層の厚さは約２〜３ミクロンとなり、これは
最適性能に対して、ほぼ同一厚さの上部（フィールド酸化）絶縁領域によってバ
ランスが取られることになる。しかし、更に高い絶縁破壊電圧が望まれる場合、
ＳＯＩ層の厚さを減少させるか、あるいは絶縁領域の厚さを増加させなければな
らない。ＳＯＩ層の厚さを減少させると装置のオン状態の特徴が低下するので、
実際問題として、絶縁破壊電圧を更に向上させるには絶縁領域の厚さを増加させ
なければならない。
【００１９】 埋め込み絶縁層の厚さは既知の技術によって約４〜５ミクロン増加させること
ができるが、費用の制約、問題の発生や熱の条件によって実際の厚さは現在おお
よそこの数値に制限されている。最適な性能のためには、埋め込み絶縁層の厚さ
は、ＳＯＩ層に沿ういずれかの横方向位置において絶縁材料（以下に説明するよ
うに、誘電層層および最上絶縁領域）の合計の厚さが、埋め込み絶縁層に隣接す
るＳＯＩ層の底部においてほぼ垂直電界以下であるＳＯＩ層の表面で垂直電界と
なるよう、最上絶縁領域によってバランスを合わせるかまたは調和させなければ
ならない。以下に述べるように、様々な絶縁および誘電層に従来の材料を使用す
ると、誘電層および最上絶縁領域の合計の厚さが埋め込み絶縁層の厚さにほぼ等
しくなる構造が得られる。しかし、最上絶縁領域は熱酸化によって生成されるの
で、この層で得られる厚さに対しては、約２ミクロンの実際的な上限が存在する
。これは、熱酸化を制御する化学過程の固有の物理的制限のためである。酸化厚
さが増加すると、漸減する戻り点に達し、酸化時間および／または温度が増加し
ても酸化厚さが著しく増加することはなくなってしまう。この現象はディールグ
ローブ酸化率の法則として知られ、また当業者に既知である。従って、より厚み
のある最上絶縁領域を得るためには、他の技術を使用しなければならない。
【００２０】 図２の装置構造において、このようなより厚みのある絶縁領域は、以下に説明
するように装置の上部表面の構造上の変化により、装置の関連部分、特にドリフ
ト領域のドレイン側領域の上にある部分において得られる。
【００２１】 図２に示す装置において、図１のフィールドプレートを形成する拡張ゲート電
極構造の部分３６Ａ、３６Ｂは横方向において短くなり、ドリフト領域３２の中
央部分の上を終端処理するので、ゲート電極は図１に示すように大部分のドリフ
ト領域上で延びるのではなく、ドリフト領域の約半分上を延びる。誘電層４２は
、酸化領域３８Ｂにおいて、ゲート電極と、最上絶縁領域の現在露出している部
分上に設けられている。誘電層４２は、例えばＴＥＯＳ（テトラエチルオルトシ
ラン）または窒化シリコンなどの沈着誘電体であってよい。
【００２２】 図１の従来の構造とは対照的に、図２の構造において、ゲート電極金属接触層
４４はゲート電極３６の前で止まるのではなく、ゲート電極３６の横方向終端部
を過ぎて図２に示す右のほうに水平方向に延び、ドリフト領域３２の右手側上の
最上絶縁領域３８Ｂの右側上の誘電層４２まで下方に達している。図２において
４４Ａで示す、ゲート電極金属接触層４４のこの拡張は、装置の高電圧性能を向
上させるフィールドプレート電極の形成に貢献している。
【００２３】 本発明によれば、誘電層４２を設けることにより、二重の目的が達せられる。
第一に従来例のようにゲート電極３６に上部絶縁層を設け、また第二にフィール
ドプレート電極部分４４Ａと下層のドリフト領域３２との間の絶縁材料の合計の
厚さを増加させるのに役立つ。これにより、下層の埋め込み絶縁層２４の厚さが
増加し、また同時にドリフト領域の下の絶縁材料の厚さにほぼ等しいドリフト領
域上部の絶縁材料の合計の厚さが得られ、それによって従来技術では不可能であ
った高電圧動作のための装置構造が最適化される。従来技術では、熱酸化物の厚
さのみによって決まる距離でドリフト領域の大部分上を延びるゲート電極３６の
拡張部３６Ａによってフィールドプレートが形成されていた。上記のように、こ
の熱酸化物はその最大実現可能厚さにおいて制限されているので、最も効果的な
物理的構造、すなわち合計の厚さが埋め込み絶縁層の厚さにほぼ等しいより厚い
埋め込み絶縁層および上部絶縁領域を得ることができない。
【００２４】 多数の異なる構造および他の構造が本発明の範囲内で意図されることが認識さ
れるが、埋め込み絶縁層の厚さおよび誘電層および絶縁領域の合計の厚さがそれ
ぞれ２ミクロンよりも大きく、好適には少なくとも約３ミクロンでなければなら
ない。現在利用可能な技術を使用し、費用の制約、問題点の生成、熱的条件を考
慮に入れることにより、ドリフト領域上部および下部の合計の絶縁部の厚さをそ
れぞれ現在の技術を用いて約４〜５ミクロンに増加させることができるが、最も
厚い部分３８Ｂでの絶縁領域３８は約２ミクロンの厚さにのみ形成できることが
認識され、また特定の用途に対して最上絶縁層の所望の合計の厚さを得るために
は、最上絶縁領域の所望の合計の厚さの残り部分を誘電層４２から形成する。
【００２５】 本発明の別の用途を、図３の簡略断面図に示す。図３に示す装置構造の下部部
分は図２に示す装置構造の下部部分とまったく同一であり、同様の構成部分を同
様の参照番号で示す。ここでは、装置のこの部分を詳細に説明しない。図３の構
造は、フィールドプレート電極４４が右側（４４Ａ）だけでなく左側（４４Ｂ）
にも延び、また上部の層における開口部を介してＳＯＩ層にまで延びて、ゲート
電極３６ではなくソース領域２８および表面接触領域４０に接触する。この構造
は構造のミラーキャパシタンスを減少させるという付加的な効果があり、ちなみ
にゲート電極とフィールドプレート電極が電気的に独立しているこの構造は図１
の従来構造では得ることができない。従来構造では、フィールドプレートがゲー
ト電極の一体拡張部であるため、電気的に独立することができない。
【００２６】 上記の方法では、本発明は、高電圧、高電流環境において高性能が可能であり
、動作パラメータ、特に絶縁破壊電圧を向上させるトランジスタ装置構造を提供
する。
【００２７】 本発明は特にその複数の好適な実施例を参照して図示および説明したが、本発
明の精神または範囲を逸脱することなく形状および細部における様々な変更が可
能であることが当業者に理解される。この用途においては、要素の先頭に付され
る「単一の」という語は、複数のこのような要素が存在することを除外すること
はなく、また「含む」という語は説明または特許請求項に記載されているもの以
外の要素または工程が存在することを除外することはない。
【図面の簡単な説明】
【図１】 従来の横型薄膜ＳＯＩ装置の簡略断面図を示す。
【図２】 本発明の好適な実施例による横型薄膜ＳＯＩ装置の簡略断面図を示す。
【図３】 本発明による横型薄膜ＳＯＩ装置の更に好適な実施例の簡略断面図を示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 テオドール、レタビック オランダ国5656、アーアー、アインドーフ ェン、プロフ．ホルストラーン、６ Ｆターム(参考） 5F110 AA07 AA11 AA12 AA13 BB12 CC02 DD05 DD13 EE22 EE28 EE50 FF12

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板と、前記基板上の埋め込み絶縁層と、前記埋め込み絶縁層上のＳＯ
    Ｉ層中の横型トランジスタ装置とを具備してなり、かつ第１伝導性タイプと反対
    の第２伝導性タイプのボディ領域に形成される第１伝導性タイプのソース領域と
    、前記ボディ領域に隣接する前記第１伝導性タイプの横型ドリフト領域と、前記
    第１伝導性タイプであり、前記横型ドリフト領域により前記ボディ領域から横方
    向に離れたドレイン領域と、動作中にチャネル領域が形成される前記ボディ領域
    の一部の上にあり、前記ボディ領域に隣接する前記横型ドリフト領域の一部の上
    部に延びるゲート電極とを有する横型薄膜シリコンオンインシュレータ（ＳＯＩ
    ）装置であって、前記ゲート電極が絶縁領域によって前記ボディ領域およびドリ
    フト領域からすくなくとも実質的に絶縁され、かつ前記絶縁領域および前記ゲー
    ト電極の少なくとも一部の上の誘電層と、前記絶縁領域と直接接触する前記誘電
    層のすくなくとも一部の上のフィールドプレート電極とを更に含み、前記フィー
    ルドプレート電極が前記横型トランジスタ装置の電極に接続されている、横型薄
    膜シリコンオンインシュレータ（ＳＯＩ）装置。
  2. 【請求項２】 前記誘電層および前記絶縁領域の合計の厚さが、前記埋め込み絶縁層の厚さに
    ほぼ等しい、請求項１に記載の横型薄膜シリコンオンインシュレータ（ＳＯＩ）
    装置。
  3. 【請求項３】 前記合計の厚さおよび前記厚さがそれぞれ少なくとも２ミクロンよりも大きい
    、請求項２に記載の横型薄膜シリコンオンインシュレータ（ＳＯＩ）装置。
  4. 【請求項４】 前記ゲート電極が前記横型ドリフト領域の約１／２を越えて延びる、請求項２
    に記載の横型薄膜シリコンオンインシュレータ（ＳＯＩ）装置。
  5. 【請求項５】 前記フィールドプレート電極が前記横型トランジスタ装置のゲート電極に接続
    されている、請求項２に記載の横型薄膜シリコンオンインシュレータ（ＳＯＩ）
    装置。
  6. 【請求項６】 前記フィールドプレート電極が前記横型トランジスタ装置のソース電極に接続
    されている、請求項２に記載の横型薄膜シリコンオンインシュレータ（ＳＯＩ）
    装置。
  7. 【請求項７】 前記ゲート電極がポリシリコンを含み、前記フィールドプレート電極が金属を
    含み、前記絶縁領域が熱酸化物を含み、また前記誘電層が沈着誘電体を含む、請
    求項２に記載の横型薄膜シリコンオンインシュレータ（ＳＯＩ）装置。
  8. 【請求項８】 前記横型トランジスタ装置がＬＤＭＯＳトランジスタを含む、請求項２に記載
    の横型薄膜シリコンオンインシュレータ（ＳＯＩ）装置。
  9. 【請求項９】 前記横型トランジスタ装置がＬＩＧＢトランジスタを含む、請求項２に記載の
    横型薄膜シリコンオンインシュレータ（ＳＯＩ）装置。
  10. 【請求項１０】 前記横型トランジスタ装置がＪＦＥＴを含む、請求項２に記載の横型薄膜シリ
    コンオンインシュレータ（ＳＯＩ）装置。
  11. 【請求項１１】 前記誘電層および前記絶縁領域の合計の厚さと、前記埋め込み絶縁層の厚さと
    が、ＳＯＩ層に沿ういずれかの横方向位置において、ＳＯＩ層の表面での垂直電
    界が埋め込み絶縁層に隣接するＳＯＩ層の底部での垂直電界以下となるよう選択
    されている、請求項１に記載の横型薄膜シリコンオンインシュレータ（ＳＯＩ）
    装置。
JP2001508512A 1999-06-30 2000-06-27 ゲート電極およびフィールドプレート電極を有する横型薄膜シリコン・オン・インシュレータ（ｓｏｉ）装置 Withdrawn JP2003504854A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/343,912 US6346451B1 (en) 1997-12-24 1999-06-30 Laterial thin-film silicon-on-insulator (SOI) device having a gate electrode and a field plate electrode
US09/343,912 1999-06-30
PCT/EP2000/005956 WO2001003201A1 (en) 1999-06-30 2000-06-27 Lateral thin-film silicon-on-insulator (soi) device having a gate electrode and a field plate electrode

Publications (1)

Publication Number Publication Date
JP2003504854A true JP2003504854A (ja) 2003-02-04

Family

ID=23348219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001508512A Withdrawn JP2003504854A (ja) 1999-06-30 2000-06-27 ゲート電極およびフィールドプレート電極を有する横型薄膜シリコン・オン・インシュレータ（ｓｏｉ）装置

Country Status (7)

Country Link
US (1) US6346451B1 (ja)
EP (1) EP1118125A1 (ja)
JP (1) JP2003504854A (ja)
KR (1) KR100719301B1 (ja)
CN (1) CN1175496C (ja)
TW (1) TW478015B (ja)
WO (1) WO2001003201A1 (ja)

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6310378B1 (en) * 1997-12-24 2001-10-30 Philips Electronics North American Corporation High voltage thin film transistor with improved on-state characteristics and method for making same
WO2003038905A2 (en) * 2001-11-01 2003-05-08 Koninklijke Philips Electronics N.V. Lateral soi field-effect transistor
JP2005507564A (ja) * 2001-11-01 2005-03-17 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 薄膜ラテラルｓｏｉパワーデバイス
US20030107050A1 (en) * 2001-12-10 2003-06-12 Koninklijke Philips Electronics N.V. High frequency high voltage silicon-on-insulator device with mask variable inversion channel and method for forming the same
ATE445254T1 (de) 2003-05-06 2009-10-15 Enecsys Ltd Stromversorgungsschaltungen
US8067855B2 (en) * 2003-05-06 2011-11-29 Enecsys Limited Power supply circuits
US7501669B2 (en) * 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
DE102004005948B4 (de) * 2004-02-02 2009-04-02 Atmel Germany Gmbh MOS-Transistor und Verfahren zur Herstellung einer MOS-Transistorstruktur
US7573078B2 (en) * 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
US7550783B2 (en) * 2004-05-11 2009-06-23 Cree, Inc. Wide bandgap HEMTs with source connected field plates
US9773877B2 (en) * 2004-05-13 2017-09-26 Cree, Inc. Wide bandgap field effect transistors with source connected field plates
WO2006048689A2 (en) * 2004-11-08 2006-05-11 Encesys Limited Integrated circuits and power supplies
JP2006245548A (ja) 2005-02-01 2006-09-14 Toshiba Corp 半導体装置
US11791385B2 (en) * 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
US11881814B2 (en) 2005-12-05 2024-01-23 Solaredge Technologies Ltd. Testing of a photovoltaic panel
US10693415B2 (en) 2007-12-05 2020-06-23 Solaredge Technologies Ltd. Testing of a photovoltaic panel
US8530355B2 (en) * 2005-12-23 2013-09-10 Infineon Technologies Ag Mixed orientation semiconductor device and method
US7592211B2 (en) * 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
US7709269B2 (en) 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
US8823057B2 (en) 2006-11-06 2014-09-02 Cree, Inc. Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices
JP5105160B2 (ja) * 2006-11-13 2012-12-19 クリー インコーポレイテッド トランジスタ
US7692263B2 (en) 2006-11-21 2010-04-06 Cree, Inc. High voltage GaN transistors
US11735910B2 (en) 2006-12-06 2023-08-22 Solaredge Technologies Ltd. Distributed power system using direct current power sources
US8384243B2 (en) 2007-12-04 2013-02-26 Solaredge Technologies Ltd. Distributed power harvesting systems using DC power sources
US8473250B2 (en) 2006-12-06 2013-06-25 Solaredge, Ltd. Monitoring of distributed power harvesting systems using DC power sources
US11855231B2 (en) 2006-12-06 2023-12-26 Solaredge Technologies Ltd. Distributed power harvesting systems using DC power sources
US8816535B2 (en) 2007-10-10 2014-08-26 Solaredge Technologies, Ltd. System and method for protection during inverter shutdown in distributed power installations
US8013472B2 (en) 2006-12-06 2011-09-06 Solaredge, Ltd. Method for distributed power harvesting using DC power sources
US9112379B2 (en) 2006-12-06 2015-08-18 Solaredge Technologies Ltd. Pairing of components in a direct current distributed power generation system
US8319483B2 (en) 2007-08-06 2012-11-27 Solaredge Technologies Ltd. Digital average input current control in power converter
US11728768B2 (en) 2006-12-06 2023-08-15 Solaredge Technologies Ltd. Pairing of components in a direct current distributed power generation system
US9088178B2 (en) 2006-12-06 2015-07-21 Solaredge Technologies Ltd Distributed power harvesting systems using DC power sources
US11569659B2 (en) 2006-12-06 2023-01-31 Solaredge Technologies Ltd. Distributed power harvesting systems using DC power sources
US11687112B2 (en) 2006-12-06 2023-06-27 Solaredge Technologies Ltd. Distributed power harvesting systems using DC power sources
US11296650B2 (en) 2006-12-06 2022-04-05 Solaredge Technologies Ltd. System and method for protection during inverter shutdown in distributed power installations
US11888387B2 (en) 2006-12-06 2024-01-30 Solaredge Technologies Ltd. Safety mechanisms, wake up and shutdown methods in distributed power installations
US8947194B2 (en) 2009-05-26 2015-02-03 Solaredge Technologies Ltd. Theft detection and prevention in a power generation system
US8963369B2 (en) 2007-12-04 2015-02-24 Solaredge Technologies Ltd. Distributed power harvesting systems using DC power sources
US9130401B2 (en) 2006-12-06 2015-09-08 Solaredge Technologies Ltd. Distributed power harvesting systems using DC power sources
US11309832B2 (en) 2006-12-06 2022-04-19 Solaredge Technologies Ltd. Distributed power harvesting systems using DC power sources
US8618692B2 (en) 2007-12-04 2013-12-31 Solaredge Technologies Ltd. Distributed power system using direct current power sources
US8319471B2 (en) 2006-12-06 2012-11-27 Solaredge, Ltd. Battery power delivery module
EP2232690B1 (en) 2007-12-05 2016-08-31 Solaredge Technologies Ltd. Parallel connected inverters
US9291696B2 (en) 2007-12-05 2016-03-22 Solaredge Technologies Ltd. Photovoltaic system power tracking method
US11264947B2 (en) 2007-12-05 2022-03-01 Solaredge Technologies Ltd. Testing of a photovoltaic panel
CN101933209B (zh) 2007-12-05 2015-10-21 太阳能安吉有限公司 分布式电力装置中的安全机构、醒来和关闭方法
US8049523B2 (en) 2007-12-05 2011-11-01 Solaredge Technologies Ltd. Current sensing on a MOSFET
CN101217162B (zh) * 2008-01-04 2010-06-16 东南大学 高压n型金属氧化物半导体管及其制备方法
WO2009118682A2 (en) 2008-03-24 2009-10-01 Solaredge Technolgies Ltd. Zero current switching
WO2009136358A1 (en) 2008-05-05 2009-11-12 Solaredge Technologies Ltd. Direct current power combiner
DE102008051245B4 (de) 2008-10-10 2015-04-02 Austriamicrosystems Ag Hochvolttransistor mit hoher Stromtragfähigkeit und Verfahren zur Herstellung
US20100117153A1 (en) * 2008-11-07 2010-05-13 Honeywell International Inc. High voltage soi cmos device and method of manufacture
JP5769915B2 (ja) * 2009-04-24 2015-08-26 ルネサスエレクトロニクス株式会社 半導体装置
US8274129B2 (en) * 2009-10-23 2012-09-25 National Semiconductor Corporation Power transistor with improved high-side operating characteristics and reduced resistance and related apparatus and method
CN101901830B (zh) * 2009-11-09 2012-02-22 苏州博创集成电路设计有限公司 绝缘体上硅的正反导通横向绝缘栅双极晶体管
CN105097903B (zh) * 2009-11-09 2020-07-03 苏州博创集成电路设计有限公司 绝缘体上硅的横向n型绝缘栅双极晶体管
CN101916727B (zh) * 2010-07-06 2012-05-09 中国科学院上海微系统与信息技术研究所 Soi高压功率器件的制备方法
GB2485527B (en) 2010-11-09 2012-12-19 Solaredge Technologies Ltd Arc detection and prevention in a power generation system
US10673229B2 (en) 2010-11-09 2020-06-02 Solaredge Technologies Ltd. Arc detection and prevention in a power generation system
US10673222B2 (en) 2010-11-09 2020-06-02 Solaredge Technologies Ltd. Arc detection and prevention in a power generation system
US10230310B2 (en) 2016-04-05 2019-03-12 Solaredge Technologies Ltd Safety switch for photovoltaic systems
GB2486408A (en) 2010-12-09 2012-06-20 Solaredge Technologies Ltd Disconnection of a string carrying direct current
GB2483317B (en) 2011-01-12 2012-08-22 Solaredge Technologies Ltd Serially connected inverters
US9450074B1 (en) * 2011-07-29 2016-09-20 Maxim Integrated Products, Inc. LDMOS with field plate connected to gate
US8570005B2 (en) 2011-09-12 2013-10-29 Solaredge Technologies Ltd. Direct current link circuit
GB2498365A (en) 2012-01-11 2013-07-17 Solaredge Technologies Ltd Photovoltaic module
GB2498790A (en) 2012-01-30 2013-07-31 Solaredge Technologies Ltd Maximising power in a photovoltaic distributed power system
US9853565B2 (en) 2012-01-30 2017-12-26 Solaredge Technologies Ltd. Maximized power in a photovoltaic distributed power system
GB2498791A (en) 2012-01-30 2013-07-31 Solaredge Technologies Ltd Photovoltaic panel circuitry
GB2499991A (en) 2012-03-05 2013-09-11 Solaredge Technologies Ltd DC link circuit for photovoltaic array
US10115841B2 (en) 2012-06-04 2018-10-30 Solaredge Technologies Ltd. Integrated photovoltaic panel circuitry
US8686505B2 (en) * 2012-07-27 2014-04-01 Infineon Technologies Dresden Gmbh Lateral semiconductor device and manufacturing method therefor
CN103035727B (zh) * 2012-11-09 2015-08-19 上海华虹宏力半导体制造有限公司 Rfldmos器件及制造方法
US9941813B2 (en) 2013-03-14 2018-04-10 Solaredge Technologies Ltd. High frequency multi-level inverter
US9548619B2 (en) 2013-03-14 2017-01-17 Solaredge Technologies Ltd. Method and apparatus for storing and depleting energy
EP3506370B1 (en) 2013-03-15 2023-12-20 Solaredge Technologies Ltd. Bypass mechanism
CN103325835B (zh) * 2013-05-28 2015-10-21 电子科技大学 一种具有结型场板的soi功率ldmos器件
CN103268890B (zh) * 2013-05-28 2015-08-19 电子科技大学 一种具有结型场板的功率ldmos器件
US9679981B2 (en) 2013-06-09 2017-06-13 Cree, Inc. Cascode structures for GaN HEMTs
US9755059B2 (en) 2013-06-09 2017-09-05 Cree, Inc. Cascode structures with GaN cap layers
US9847411B2 (en) 2013-06-09 2017-12-19 Cree, Inc. Recessed field plate transistor structures
US9570437B2 (en) 2014-01-09 2017-02-14 Nxp B.V. Semiconductor die, integrated circuits and driver circuits, and methods of maufacturing the same
US9318974B2 (en) 2014-03-26 2016-04-19 Solaredge Technologies Ltd. Multi-level inverter with flying capacitor topology
CN105097925A (zh) * 2014-05-22 2015-11-25 上海北京大学微电子研究院 一种新型功率器件结构
CN105489481B (zh) * 2016-01-13 2018-08-03 成都芯源系统有限公司 一种阶梯型厚栅氧化层的制作方法
US20170207177A1 (en) * 2016-01-18 2017-07-20 Silanna Asia Pte Ltd. Quasi-Lateral Diffusion Transistor with Diagonal Current Flow Direction
US11018623B2 (en) 2016-04-05 2021-05-25 Solaredge Technologies Ltd. Safety switch for photovoltaic systems
US11177663B2 (en) 2016-04-05 2021-11-16 Solaredge Technologies Ltd. Chain of power devices
CN111092123A (zh) * 2019-12-10 2020-05-01 杰华特微电子（杭州）有限公司 横向双扩散晶体管及其制造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8103218A (nl) * 1981-07-06 1983-02-01 Philips Nv Veldeffekttransistor met geisoleerde stuurelektrode.
US4394182A (en) 1981-10-14 1983-07-19 Rockwell International Corporation Microelectronic shadow masking process for reducing punchthrough
US5438220A (en) 1987-02-26 1995-08-01 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device
US5528397A (en) 1991-12-03 1996-06-18 Kopin Corporation Single crystal silicon transistors for display panels
US5246870A (en) 1991-02-01 1993-09-21 North American Philips Corporation Method for making an improved high voltage thin film transistor having a linear doping profile
US5362979A (en) 1991-02-01 1994-11-08 Philips Electronics North America Corporation SOI transistor with improved source-high performance
JP3207615B2 (ja) * 1992-06-24 2001-09-10 株式会社東芝 半導体装置
CN1052568C (zh) 1992-07-06 2000-05-17 株式会社半导体能源研究所 形成半导体器件的方法
US5705424A (en) 1992-09-11 1998-01-06 Kopin Corporation Process of fabricating active matrix pixel electrodes
TW403972B (en) 1993-01-18 2000-09-01 Semiconductor Energy Lab Method of fabricating mis semiconductor device
US5830787A (en) 1993-03-18 1998-11-03 Lg Semicon Co., Ltd. Method for fabricating a thin film transistor
DE69415987T2 (de) * 1994-11-08 1999-06-24 St Microelectronics Srl Integrierte Anordnung mit einer Struktur zum Schutz gegen hohe elektrische Felder
JPH09191111A (ja) 1995-11-07 1997-07-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TW360982B (en) 1996-01-26 1999-06-11 Matsushita Electric Works Ltd Thin film transistor of silicon-on-insulator type
JP3305961B2 (ja) 1996-09-26 2002-07-24 株式会社東芝 多結晶シリコン薄膜トランジスタの製造方法
JPH10233511A (ja) 1997-02-21 1998-09-02 Toshiba Corp 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法並びに液晶表示装置
KR19990006170A (ko) * 1997-06-30 1999-01-25 김영환 수평 바이폴라형 전계 효과 트랜지스터 및 그 제조 방법
WO1999034449A2 (en) 1997-12-24 1999-07-08 Koninklijke Philips Electronics N.V. A high voltage thin film transistor with improved on-state characteristics and method for making same
US5973341A (en) 1998-12-14 1999-10-26 Philips Electronics North America Corporation Lateral thin-film silicon-on-insulator (SOI) JFET device

Also Published As

Publication number Publication date
EP1118125A1 (en) 2001-07-25
KR100719301B1 (ko) 2007-05-17
KR20010073010A (ko) 2001-07-31
CN1318208A (zh) 2001-10-17
US6346451B1 (en) 2002-02-12
TW478015B (en) 2002-03-01
CN1175496C (zh) 2004-11-10
WO2001003201A1 (en) 2001-01-11

Similar Documents

Publication Publication Date Title
JP2003504854A (ja) ゲート電極およびフィールドプレート電極を有する横型薄膜シリコン・オン・インシュレータ（ｓｏｉ）装置
EP1133798B1 (en) Lateral thin-film silicon-on-insulator (soi) pmos device having a drain extension region
US5973341A (en) Lateral thin-film silicon-on-insulator (SOI) JFET device
EP0682811B1 (en) Lateral semiconductor-on-insulator (soi) semiconductor device having a buried diode
EP0652599B1 (en) Lateral Semiconductor-on-Insulator (SOI) semiconductor device having a lateral drift region
US5648671A (en) Lateral thin-film SOI devices with linearly-graded field oxide and linear doping profile
JP2003152179A (ja) 多層拡張ドレイン構造を有する高電圧ラテラルトランジスタ
JP2003514400A (ja) ラテラルドリフト領域を有する横型薄膜ｓｏｉデバイスおよびその製造方法
WO2002069408A2 (en) Soi ldmos transistor having a field plate and method of making the same
CN110875310B (zh) 高压cmos器件与共享隔离区的集成
US6028337A (en) Lateral thin-film silicon-on-insulator (SOI) device having lateral depletion means for depleting a portion of drift region
US5969387A (en) Lateral thin-film SOI devices with graded top oxide and graded drift region
US6232636B1 (en) Lateral thin-film silicon-on-insulator (SOI) device having multiple doping profile slopes in the drift region
WO2004030105A1 (en) Lateral insulated gate bipolar pmos device
JP2005011863A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070625

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080515

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090902