CN101916727B - Soi高压功率器件的制备方法 - Google Patents

Soi高压功率器件的制备方法 Download PDF

Info

Publication number
CN101916727B
CN101916727B CN2010102203708A CN201010220370A CN101916727B CN 101916727 B CN101916727 B CN 101916727B CN 2010102203708 A CN2010102203708 A CN 2010102203708A CN 201010220370 A CN201010220370 A CN 201010220370A CN 101916727 B CN101916727 B CN 101916727B
Authority
CN
China
Prior art keywords
oxide layer
voltage power
power device
area
soi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2010102203708A
Other languages
English (en)
Other versions
CN101916727A (zh
Inventor
程新红
王中健
俞跃辉
何大伟
徐大伟
夏超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN2010102203708A priority Critical patent/CN101916727B/zh
Priority to PCT/CN2010/076667 priority patent/WO2012003657A1/zh
Priority to US13/133,871 priority patent/US8460976B2/en
Publication of CN101916727A publication Critical patent/CN101916727A/zh
Application granted granted Critical
Publication of CN101916727B publication Critical patent/CN101916727B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0886—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供的SOI高压功率器件的制备方法，其首先在SOI基板表面的部分区域形成第一氧化层，再去除所述第一氧化层以便形成凹陷区，然后在凹陷区形成第二氧化层，以便使第二氧化层的表面与SOI基板表面保持平齐，再在已形成第二氧化层的结构上进行包括光刻、掺杂在内的处理以分别形成作为高压功率器件漏极和源极的P型区域和N型区域、以及作为栅极的栅极区域，随后在已形成P型区域和N型区域的结构的漂移区上方淀积第三氧化层，使第三氧化层和第二氧化层的厚度之和与SOI基板中的氧化夹层的厚度接近一致，最后再生成分别与P型区域、N型区域及栅极区域相接触的各金属子区域，由此形成耐高压的高压功率器件。

Description

SOI高压功率器件的制备方法
技术领域
本发明涉及一种SOI器件的制备方法，特别涉及一种SOI高压功率器件的制备方法。
背景技术
功率集成电路有时也称高压集成电路，是现代电子学的重要分支，可为各种功率变换和能源处理装置提供高速、高集成度、低功耗和抗辐照的新型电路，广泛应用于电力控制系统、汽车电子、显示器件驱动、通信和照明等日常消费领域以及国防、航天等诸多重要领域。其应用范围的迅速扩大，对其核心部分的高压器件也提出了更高的要求。
由于功率集成电路常常结合了高压功率晶体管、控制转换器以及单片逻辑功能器件等，因此高压器件和低压逻辑器件必须集成在一块芯片上。绝缘体上硅(SOI)作为一种理想的介质隔离材料，可以有效地实现高、低功率模块，以及高、低电压器件之间的隔离，彻底消除电干扰，简化器件的结构设计，而且SOI隔离区面积较结隔离小，大大节约了管芯面积，减小了寄生电容，可以方便地集成不同的电路和器件。因此，SOI技术应用于高压器件及功率集成电路具有明显的优势，有着广泛的应用前景。
集成600V以上SOI高压功率器件的IC产品广泛应用于荧光灯，开关电源控制等领域。与体硅SOI高压器件相比，常规SOI高压器件由于其介质埋层(BOX)的存在，阻止了耗尽层向衬底扩展，其纵向击穿电压较低。通常200V及其以下SOI高压器件的设计相对比较容易，而600V以上产品的设计难度较大。
考虑SOI顶层硅厚度对临界击穿电场的影响，当硅膜厚度较大时(通常大于1微米)，随其厚度增加，纵向击穿电压增大；当硅膜厚度较小时(通常小于1微米)，随其厚度减小，纵向击穿电压增大。目前采用超薄顶层硅(0.2～0.5微米)，利用缩短电离积分路径来提高硅的纵向临界击穿电场，并采用线性漂移区掺杂实现均匀分布电场，是制造600V以上SOI高压器件最有效方法。
然而，由于现有工艺的限制，SOI材料顶层硅厚度一般大于1微米，为实现0.2～0.5微米薄硅层，工艺上采用局部氧化减薄技术，即LOCOS工艺。目前的技术存在的问题是需要较长时间进行局部氧化以形成2微米左右的场氧化层，并且场氧化层形成后明显高出硅片顶部平面近1微米，如图1所示，在SOI基底(其包括底层硅11、氧化夹层12和顶层硅13)局部区域制作出的氧化层14，其明显高出SOI基底上表面。虽然可以在其上直接延长多晶硅栅以调控漂移区电场，但是高出部分对后续光刻过程的精度容易造成较大影响。因此，如何解决这一问题实已成为本领域技术人员亟待解决的技术课题。
发明内容
本发明的目的在于提供一种SOI高压功率器件的制备方法，以避免因氧化层高出SOI基底而导致光刻精度降低等问题。
为了达到上述目的及其他目的，本发明提供的SOI高压功率器件的制备方法，包括步骤：1)在包含底层、氧化夹层和顶层硅的SOI基板表面的部分区域形成第一氧化层以减薄SOI基板的相应部分的顶层硅厚度；2)去除所述第一氧化层以便使处于所述第一氧化层下方的顶层硅部分暴露，从而在所述SOI基板表面的相应部位形成凹陷区；3)在所述凹陷区形成第二氧化层，以便使所述第二氧化层的表面与所述SOI基板表面保持平齐；4)在已形成所述第二氧化层的结构上进行包括光刻、掺杂在内的处理以分别形成作为高压功率器件漏极和源极的P型区域和N型区域、以及作为栅极的栅极区域；5)在已形成P型区域和N型区域的结构的漂移区上方淀积第三氧化层，使所述第三氧化层和所述第二氧化层的厚度之和与所述SOI基板中的氧化夹层的厚度接近一致；以及6)在已形成第三氧化层的结构上生成分别与所述P型区域、N型区域及栅极区域相接触的各金属子区域，由此形成高压功率器件。
较佳的，与所述栅极区域相接触的金属子区域为金属场板，所述金属场板一端接近与所述漏极区域相接触的金属子区域；另一端与所述栅极区域接触。
其中，所述栅极区域的材料可为多晶硅。
较佳的，所形成的P型区域可包括：对所述SOI基板的顶层硅掺杂后依序形成的p阱体区、欧姆接触区和p型体接触区；所形成的N型区域可为欧姆接触区。
此外，上述方法所形成的高压功率器件为横向器件，例如为横向双扩散场效应管或横向绝缘栅双极晶体管等。
综上所述，本发明的SOI高压功率器件的制备方法通过两步局部氧化，可制作出与SOI基板顶部基本平齐的场氧化层，而且光刻后，再淀积一定厚度的氧化层在漂移区上方，使减薄后的SOI基板的顶层硅上方和下方的氧化层厚度大致相等，形成对称结构，可有效避免因顶部不平齐而影响光刻的精度等问题，同时可使所形成的高压功率器件能承受700V以上耐压。
附图说明
图1为现有LOCOS工艺示意图。
图2a-2d为本发明的SOI高压功率器件的制备方法的工艺流程示意图。
图3为本发明的SOI高压功率器件的制备方法所形成的器件等势线分布示意图。
具体实施方式
以下将结合附图对本发明的SOI高压功率器件的制备方法进行详细描述。
本发明的SOI高压功率器件的制备方法主要可包括以下步骤：
首先，在包含底层21、氧化夹层22和顶层硅23的SOI基板表面的部分区域形成第一氧化层24，以减薄SOI基板的相应部分的顶层硅厚度，如图2a所示，形成第一氧化层24的方法可采用热氧化法，当然，也可采用其他方法，此为本领域技术人员所知悉，故在此不再详述。此外，如果制备的SOI高压功率器件为横向双扩散场效应管，则底层21可以是n型重掺杂衬底，也可以是p型重掺杂衬底。
接着，去除所述第一氧化层24以便使处于所述第一氧化层24下方的顶层硅部分暴露，从而在所述SOI基板表面的相应部位形成凹陷区25，如图2b所示。
接着，在所述凹陷区25形成第二氧化层26，以便使所述第二氧化层26的表面与所述SOI基板表面保持平齐，如图2c所示。由于去除第一步氧化层24后，使顶层硅表面裸露出来，从而氧化速度相对加快，并且最终形成的第二氧化层顶部与顶层硅基本平齐。
接着，在已形成所述第二氧化层26的结构上进行包括光刻、掺杂、生长在内的处理以分别形成作为高压功率器件漏极和源极的P型区域和N型区域、以及作为栅极的栅极区域30。如图2d所示，在本实施例中，N型区域为欧姆接触区27，P型区域包括p阱体区281、欧姆接触区282和p型体接触区283，所述栅极区域30的材料可以为多晶硅。
接着，在已形成P型区域和N型区域的结构的漂移区上方淀积第三氧化层29，使所述第三氧化层29和所述第二氧化层26的厚度之和(即26+29的厚度)与所述SOI基板中的氧化夹层22的厚度接近一致。由于上述步骤所形成的结构(即LOCOS结构)厚度较薄，不能直接拉长多晶硅，否则会导致击穿电压较低，因此在完成几步重要光刻后，再在LOCOS上方淀积部分氧化层(即第三氧化层)，使其与第二氧化层26组合后形成和氧化夹层22的对称。
最后，在已形成第三氧化层的结构上生成分别与所述P型区域、N型区域及栅极区域30相接触的各金属子区域284、271和301，由此形成高压功率器件。如图2d所示，与所述栅极区域30相接触的金属子区域301为金属场板，所述金属场板一端接近与所述漏极区域27相接触的金属子区域271；另一端与所述栅极区域30接触。最终形成的高压功率器件的等势线分布如图3所示，50微米漂移区长度下即可承受700V(如本实施例所形成的器件能承受720V)以上耐压，并具备比传统器件更低的开态电阻。
采用上述步骤可以形成横向器件，例如横向双扩散场效应管(LDMOS)或横向绝缘栅双极晶体管(LIGBT)等。
需要说明的是，上述各步骤所采用的工艺手段及条件等都已为本领域技术人员所知悉，故在此不再详述。
综上所述，本发明的SOI高压功率器件的制备方法采用两步局部氧化法可制作出与SOI基片顶部基本平齐的氧化层，并在完成后续几步光刻过程后，再淀积一定厚度的氧化层在漂移区上方，使减薄后的顶层硅上方和下方的氧化层厚度大致相等，形成对称结构；为了对漂移区电荷进行有效调控，再在氧化层上方延展金属场板，由此可使所形成的高压功率器件能承受700V以上耐压，有效避免现有技术中因氧化层高出SOI基片顶部而影响后续光刻精度等问题。
上述实施例仅列示性说明本发明的原理及功效，而非用于限制本发明。任何熟悉此项技术的人员均可在不违背本发明的精神及范围下，对上述实施例进行修改。因此，本发明的权利保护范围，应如权利要求书所列。

Claims (7)

1.一种SOI高压功率器件的制备方法，其特征在于包括步骤：
1)在包含底层、氧化夹层和顶层硅的SOI基板表面的部分区域形成第一氧化层以减薄SOI基板的相应部分的顶层硅厚度；
2)去除所述第一氧化层以便使处于所述第一氧化层下方的顶层硅部分暴露，从而在所述SOI基板表面的相应部位形成凹陷区；
3)在所述凹陷区形成第二氧化层，以便使所述第二氧化层的表面与所述SOI基板表面保持平齐；
4)在已形成所述第二氧化层的结构上进行包括光刻、掺杂、生长在内的处理以分别形成作为高压功率器件漏极和源极的P型区域和N型区域、以及作为栅极的栅极区域；
5)在已形成P型区域和N型区域的结构的漂移区上方淀积第三氧化层，使所述第三氧化层和所述第二氧化层的厚度之和与所述SOI基板中的氧化夹层的厚度一致；
6)在已形成第三氧化层的结构上生成分别与所述P型区域、N型区域及栅极区域相接触的各金属子区域，由此形成高压功率器件。
2.如权利要求1所述的SOI高压功率器件的制备方法，其特征在于：与所述栅极区域相接触的金属子区域为金属场板，所述金属场板一端接近与所述漏极区域相接触的金属子区域；另一端与所述栅极区域接触。
3.如权利要求1所述的SOI高压功率器件的制备方法，其特征在于：所述栅极区域的材料为多晶硅。
4.如权利要求1所述的SOI高压功率器件的制备方法，其特征在于：所形成的P型区域包括：对所述SOI基板的顶层硅掺杂后依序形成的p阱体区、欧姆接触区和p型体接触区。
5.如权利要求1所述的SOI高压功率器件的制备方法，其特征在于：所形成的N型区域为欧姆接触区。
6.如权利要求1所述的SOI高压功率器件的制备方法，其特征在于：步骤6)所形成的高压功率器件为横向器件。
7.如权利要求6所述的SOI高压功率器件的制备方法，其特征在于：所述横向器件为横向双扩散场效应管和横向绝缘栅双极晶体管中的一种。
CN2010102203708A 2010-07-06 2010-07-06 Soi高压功率器件的制备方法 Expired - Fee Related CN101916727B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2010102203708A CN101916727B (zh) 2010-07-06 2010-07-06 Soi高压功率器件的制备方法
PCT/CN2010/076667 WO2012003657A1 (zh) 2010-07-06 2010-09-07 Soi高压功率器件的制备方法
US13/133,871 US8460976B2 (en) 2010-07-06 2010-09-07 Manufacturing method of SOI high-voltage power device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010102203708A CN101916727B (zh) 2010-07-06 2010-07-06 Soi高压功率器件的制备方法

Publications (2)

Publication Number Publication Date
CN101916727A CN101916727A (zh) 2010-12-15
CN101916727B true CN101916727B (zh) 2012-05-09

Family

ID=43324199

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102203708A Expired - Fee Related CN101916727B (zh) 2010-07-06 2010-07-06 Soi高压功率器件的制备方法

Country Status (3)

Country Link
US (1) US8460976B2 (zh)
CN (1) CN101916727B (zh)
WO (1) WO2012003657A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9570437B2 (en) * 2014-01-09 2017-02-14 Nxp B.V. Semiconductor die, integrated circuits and driver circuits, and methods of maufacturing the same
CN106876454A (zh) * 2017-02-27 2017-06-20 电子科技大学 低阻且可抑制负阻效应的soi‑ligbt器件及其制造方法
CN106684136A (zh) * 2017-02-27 2017-05-17 电子科技大学 一种soi横向绝缘栅双极晶体管
CN106847883A (zh) * 2017-02-27 2017-06-13 电子科技大学 可抑制Snapback现象的SOI‑LIGBT器件及其制造方法
CN106847882A (zh) * 2017-02-27 2017-06-13 电子科技大学 一种soi‑ligbt器件
CN107068736B (zh) * 2017-03-30 2020-07-10 电子科技大学 一种soi横向高压器件
CN106981518A (zh) * 2017-03-30 2017-07-25 电子科技大学 一种具有超结结构的soi横向高压器件
CN106981505A (zh) * 2017-03-30 2017-07-25 电子科技大学 一种半薄硅层结构的横向高压器件
US10522388B1 (en) 2018-08-24 2019-12-31 Tower Semiconductor Ltd. Method of forming high-voltage silicon-on-insulator device with diode connection to handle layer
CN111244178B (zh) * 2020-01-15 2020-10-16 合肥晶合集成电路有限公司 扩散型场效应晶体管的形成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5246870A (en) * 1991-02-01 1993-09-21 North American Philips Corporation Method for making an improved high voltage thin film transistor having a linear doping profile
US6346451B1 (en) * 1997-12-24 2002-02-12 Philips Electronics North America Corporation Laterial thin-film silicon-on-insulator (SOI) device having a gate electrode and a field plate electrode
JP5037766B2 (ja) * 2001-09-10 2012-10-03 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR100854077B1 (ko) * 2002-05-28 2008-08-25 페어차일드코리아반도체 주식회사 웨이퍼 본딩을 이용한 ｓｏｉ 기판 제조 방법과 이 ｓｏｉ기판을 사용한 상보형 고전압 바이폴라 트랜지스터 제조방법
US6661059B1 (en) * 2002-09-30 2003-12-09 Koninklijke Philips Electronics N.V. Lateral insulated gate bipolar PMOS device
CN100568534C (zh) * 2008-01-29 2009-12-09 电子科技大学 具有栅极场板的薄膜soi厚栅氧功率器件
CN101944505B (zh) * 2010-07-06 2012-06-27 中国科学院上海微系统与信息技术研究所 具有沟槽结构的soi高压功率器件芯片的制备方法

Also Published As

Publication number Publication date
WO2012003657A1 (zh) 2012-01-12
US8460976B2 (en) 2013-06-11
CN101916727A (zh) 2010-12-15
US20120021569A1 (en) 2012-01-26

Similar Documents

Publication Publication Date Title
CN101916727B (zh) Soi高压功率器件的制备方法
US8377755B2 (en) Method for fabricating SOI high voltage power chip with trenches
CN104040693B (zh) 一种金属氧化物tft器件及制造方法
US8754442B2 (en) Silicon on insulator integrated high-current N type combined semiconductor device
TWI673869B (zh) 高壓半導體裝置及其製造方法
CN110137248A (zh) 一种抗总剂量效应的ldmos器件
CN101916777A (zh) 横向扩散金属氧化物晶体管及静电保护架构
KR930020738A (ko) 고전압 전력 트랜지스터 및 그 제조 방법
CN101944505B (zh) 具有沟槽结构的soi高压功率器件芯片的制备方法
CN103745996A (zh) 带有部分绝缘埋层的横向功率器件及制作方法
CN109346525A (zh) 一种n型ldmos器件及其制作方法
US20140264585A1 (en) Semiconductor device including lateral double diffused metal oxide semiconductor
CN109698196B (zh) 功率半导体器件
CN103762237A (zh) 具有场板结构的横向功率器件
CN103700701B (zh) 基于soi工艺的背栅漏/源半浮前栅p-mosfet射频开关器件
Duan et al. Vertical double diffused MOSFET with step HK insulator improving electric field modulation
CN211455694U (zh) 一种平面vdmos器件
CN208923149U (zh) 一种n型ldmos器件
Wu et al. Split‐gate LDMOS with double vertical field plates
Xing et al. Analytical model of buried air partial SOI LDMOS
CN105428370A (zh) 液晶显示面板及液晶显示装置
Sun et al. Novel SOI LIGBT with fast‐switching by the electric field modulation
CN105336736A (zh) Bcd器件及其制造方法
Orouji et al. A novel LDMOS structure using P-trench for high performance applications
CN205039153U (zh) Bcd器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120509

Termination date: 20210706

CF01 Termination of patent right due to non-payment of annual fee