CN110137248A - 一种抗总剂量效应的ldmos器件 - Google Patents
一种抗总剂量效应的ldmos器件 Download PDFInfo
- Publication number
- CN110137248A CN110137248A CN201910455854.1A CN201910455854A CN110137248A CN 110137248 A CN110137248 A CN 110137248A CN 201910455854 A CN201910455854 A CN 201910455854A CN 110137248 A CN110137248 A CN 110137248A
- Authority
- CN
- China
- Prior art keywords
- grid
- oxide
- oxide layer
- ldmos device
- total dose
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000694 effects Effects 0.000 title claims abstract description 29
- 239000000463 material Substances 0.000 claims description 7
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 3
- 230000003071 parasitic effect Effects 0.000 claims description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 2
- 229910052799 carbon Inorganic materials 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 15
- 239000001301 oxygen Substances 0.000 abstract description 15
- 229910052760 oxygen Inorganic materials 0.000 abstract description 15
- 238000000034 method Methods 0.000 abstract description 10
- 230000005855 radiation Effects 0.000 abstract description 10
- 239000004065 semiconductor Substances 0.000 abstract description 8
- 238000005510 radiation hardening Methods 0.000 abstract description 5
- 230000002787 reinforcement Effects 0.000 abstract description 2
- 239000002253 acid Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 239000000758 substrate Substances 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000005524 hole trap Effects 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 101100492689 Arabidopsis thaliana ATE2 gene Proteins 0.000 description 1
- 102100039995 Arginyl-tRNA-protein transferase 1 Human genes 0.000 description 1
- 101000886906 Homo sapiens Arginyl-tRNA-protein transferase 1 Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007596 consolidation process Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明属于抗辐照半导体技术领域。本发明提出了一种新型的LDMOS功率器件结构，能够大幅度增强LDMOS器件的总剂量效应加固能力。LDMOS器件常常应用在高电压大功率领域，以耐受20V工作电压为例，其耐高压的栅氧化层厚度通常达到几十微米，本发明针对该厚栅氧化层的总剂量效应敏感的问题，提出在该厚栅氧化层靠近源极的区域内引入一个薄栅氧化层结构，形成具有双栅氧化层的新型LDMOS器件。该器件的效果是，在耐高压厚栅氧化层区域受到严重的空间辐射总剂量效应影响时，新引入的薄栅氧化层区域仍然使得整个LDMOS器件关断，由于薄氧化层介质的抗总剂量效应能力强于厚氧，能够抑制源漏间的漏电流，使得本发明的LDMOS器件能获得很好地总剂量加固效果，同时该结构不会引入面积增大、工艺不兼容等其它问题。
Description
技术领域
本发明涉及集成电路，特别涉及LDMOS器件。
背景技术
半导体功率器件是专用集成电路、半导体设备、集成电路设计仿真与设计软件三大产业之外半导体行业的又一技术高地。横向扩散金属氧化物半导体(LaterallyDiffused MOSFET,LDMOS)功率器件具有工作电压高、工艺兼容性好等特点，被广泛地应用于功率开关转换，微波/射频功率放大，高压输出等领域。
如图1所示的常规LDMOS器件剖面图，包括101P-衬底，102N-漂移区，103P阱，104P+区域，105N+源区，106源极，107栅氧化层，108栅极，109场氧，110漏极，111N+漏区。图1所示LDMOS器件使用了RESURF(Reduced SURface Field)技术和场板技术以提高耐压能力，该器件工作于辐射环境中时，其非常厚的耐高压绝缘氧化层中会不断累积氧化层陷阱电荷和界面态电荷，使得器件的性能参数逐渐退化失效，如反型层电子迁移率降低、漏电流增大和阈值电压漂移等，造成器件不能正常开启和关断，而且导致电路整体功耗的增加。
为了抑制器件总剂量失效的问题，通常采用的一种做法是减薄栅氧的厚度，但这也同时降低了栅氧的高压耐受能力，使栅介质层易击穿；赵清太等人提出了一种LDMOS器件结构，申请号201310505168.3，其采用介质隔离栅区域，形成多栅极的结构，同时在栅间隔内注入重掺杂的复合中心，这种器件在总剂量加固的同时大大增大了版图面积；此外，薛受斌等人提出在场氧区域靠近栅沟道区的侧面注入与漂移区反型的杂质，申请号201010280674.3，该方法固然能在一定程度上抑制场氧的总剂量辐射电荷影响，但实际上想要明显减小该区域的漏电水平，其所需高的掺杂浓度会大大影响器件性能。
直接通过尺寸缩小或者减薄绝缘栅氧化层厚度来抑制总剂量效应显然是不可行的，因此需要采用一种与当前LDMOS器件的工艺兼容且结构共存的方式对器件进行辐射加固，同时符合当前的耐高压工作方式。
发明内容
本发明所解决的关键技术问题是LDMOS器件的总剂量辐射效应问题，所发明的总剂量效应加固器件结构采用现有工艺技术，结构简单，无需牺牲多余面积，采用该LDMOS器件能有效提高电路的抗总剂量效应能力。
本发明所使用方案为：针对LDMOS器件中耐高压的厚栅氧化层其总剂量辐射效应问题，提出在该厚栅氧化层附近引入一个薄栅氧化层结构，形成具有双栅氧化层结构的LDMOS器件。
进一步的，该薄栅氧化层厚度可以减小到10纳米以内，可以将该氧化层置于原厚栅氧化层与源极之间。
进一步的，基于目前的工艺水平，通常可以先制备厚栅氧化层再制备薄栅氧化层，薄栅氧化层的栅电极和厚栅氧化层的栅电极可以一次形成，但这种唯一控制栅极严重限制了薄栅氧化层的总剂量加固能力。分两次形成多栅电极，并施加相应不同的工作电压来控制，能获得更好的加固效果。采用氧化物、氮化物或者采用可降低寄生电容的低介电常数材料的绝缘介质隔离两个栅电极，这样厚栅氧化层的控制电极与薄栅氧化层的控制电极在水平和垂直存在空间间隔，根据工艺流程，可以有前者交叠覆盖后者以及后者交叠覆盖前者两种结构，两种方式均能提高总剂量加固能力，减小版图面积，提高芯片集成度。
进一步的，为更好地实现对该抗总剂量效应辐射LDMOS器件的电路控制，提出采用电阻分压的结构；反偏的二极管串联分压结构；利用二极管正向导通电压的串联分压的结构；以及混合二极管和反偏的二极管连接MOS管来分压结构。高低两种电压来控制耐受电压不同的两种栅极，同时证明增加分压电路几乎不会影响版图的布局和面积。
本发明器件结构的效果是：能够在耐高压厚栅氧化层因空间辐射的总剂量效应影响积累电荷导致区域性能退化时，薄栅氧化层区域仍然使得整个LDMOS器件关断，所引入的薄栅氧化层区域可等效为一个与LDMOS串联的控制管，由于薄栅氧化层的抗总剂量效应能力强于厚栅氧，抑制了阈值电压漂移和漏电，所以能大大提高LDMOS器件的总剂量加固能力。
以下结合附图和具体实施方式对本发明作进一步的说明。
附图说明
图1现有LDMOS器件沿沟道方向的剖面图。
图2是本发明的LDMOS器件结构沿沟道方向的剖面图。
图3是图2所示器件的一种改进结构的剖面图。
图4是采用图3器件结构的原理图。
图5是图2所示器件的另一种改进结构的剖面图。
图6a为图1所示器件的一种版图实现示意图。
图6b为本发明如图3所示的器件的一种版图实现示意图。
图7a为采用电阻串联形式的器件栅控制电路。
图7b为采用若干个反偏的二极管串联控制电路。
图7c为采用若干个二极管串联取正偏连接形式的器件栅控制电路。
图7d为采用混合二极管和MOS管串联的器件栅控制电路。
图7e为所发明的被控LDMOS器件结构的原理图。
图8为采用图7a所示分压电路的LDMOS实际版图结构示意图。
图9为图8版图中沿CC线方向的器件的剖面图。
具体实施方式
本发明提出了一种具有总剂量效应加固能力的LDMOS器件结构，其具体结构如图2和图3所示。图2所示的器件具有薄栅氧化层(212)和厚栅氧化层(207)，总剂量辐射引起的晶体管阈值电压漂移量一般与栅氧化层的厚度的平方成正比，所以较薄栅氧化层的总剂量效应致阈值电压漂移就比较小。图3的器件可以视为包括薄氧化层栅极(313)和厚氧化层栅极(308)的双栅氧器件，对两个栅极施加适当的电压可以使得器件开启，只是任意一个器件单独打开时该LDMOS并不开启。
当图1所示的器件受到总剂量效应辐射时，其栅氧化层(107)的厚度远大于常见体硅MOSFET的栅氧化层厚度，前者在几十纳米左右，而后者甚至远小于10纳米，总剂量辐射下氧化层中所积累的氧化层陷阱电荷与其厚度成正比，而陷阱电荷感应产生沟道电荷，所以LDMOS器件极易出现阈值电压漂移和沟道泄漏电流增大的问题。与此同时，场氧区(109)厚度远大于栅氧化层(107)，更是增大了场氧区域的漏电风险，辐射后的器件容易无法保持工作在截止状态。但图2所示的N型LDMOS器件具有较薄的氧化层(212)，其栅极与场板是一个整体，器件开启时，栅极(208)接高电位，截止时接低电位。总剂量辐射在薄栅氧化层(212)和厚栅氧化层(207)以及场氧区(209)都会产生陷阱电荷和界面态电荷，设置薄栅氧化层(212)厚度远远小于厚栅氧化层(208)，该区域的沟道感应电荷也就大大减少，整个器件的漏电和阈值电压此时取决于该区域，漏电问题也就得到抑制，整个器件就能保持关断/截止状态。
如图2所示的LDMOS器件结构剖面图，漂移区(202)掺杂浓度较低，能够承受较高的电压，但薄栅氧化层耐压较小，只有一个栅电极可能带来严重的高电压栅击穿问题，大大限制了器件的应用。
图3是本发明的一种具体实施例，为图2的一种优化结构，解决了栅高电压工作的问题且兼顾面积基本不变，其包含以下多个特征：栅极(313)和栅极(308)之间的水平距离大于零，垂直方向上栅极(313)交叠覆盖栅极(308)，这种交叠一方面是便于工艺上实现对准，另一方面也能增加栅极对沟道的控制能力。栅极(313)和栅极(308)的交叠间隔范围内使用绝缘物质填充，如氧化物、氮化物，又或是使用低介电常数(低K)材料来降低交叠电容值，如氟掺杂氧化物、碳掺杂氧化物、氮氧化物等材料。栅极(313)和薄栅氧化层(312)边缘可与源区(305)形成自对准，也可以与源区(305)部分重叠。两个栅极连接到不同的电位控制，其中栅极(313)对应于低电位控制。薄栅氧化层(312)和厚栅氧化层(307)具有不同的厚度，靠近源区(305)的薄栅氧化层(312)厚度远小于栅氧化层(307)的厚度，栅氧化层(312)其厚度可以小于10纳米。
与此同时，通过一次氧化生长厚氧化层，然后沉积刻蚀出厚栅氧化层及其栅电极，栅电极材料宜采用耐熔的金属材料做电极，也可以使用多晶硅材料；栅电极(308)作自对准，使用干法刻蚀得到所需厚栅氧化层(307)，然后第二次氧化即可在旁边形成所需薄栅氧化层。之后沉积隔离两种栅电极的低K绝缘材料，然后再生长刻蚀出栅电极(313)，该栅极(313)交叠覆盖在栅极(308)之上。接下来源区(305)可以利用栅电极(313)的自对准注入形成。其余的步骤可以使用本领域已知的LDMOS工艺完成。LDMOS的沟道长度一般小于2μm，如果想在两个栅氧化层间注入N+区域显然工艺要求大大提高，本发明的交叠结构在解决上诉问题的同时还有利于减小版图面积，提高集成度。
图4是本发明图3器件工作时的原理图，图3的薄栅氧化层(312)和其上方的栅极(313)对应于晶体管Q1的栅极GATE1，图3的厚栅氧化层(307)和其上方的栅极(308)构成晶体管Q2的栅极GATE2。晶体管Q1具有较薄的氧化层厚度，可以是几纳米，所产生的空穴陷阱电荷和界面态电荷远小于晶体管Q2厚栅氧化层的空穴陷阱电荷和界面态电荷，即使是高剂量的总剂量辐射，晶体管Q1仍然能保持截止状态，由于两个晶体管串联，即使晶体管Q2漏电开启，整个LDMOS器件仍然保持截止状态，也就是说大大缓解了整个器件因总剂量效应致器件性能退化的问题。
图5为采用本发明的总剂量效应加固LDMOS器件的另一种实施结构，与图3所示器件结构相比较，图5中的栅极(508)同样与栅极(513)存在一定的水平距离，垂直方向上栅极(508)部分交叠覆盖栅极(513)，两种栅极的空间间隔内使用所述的绝缘物质隔离，采用低K材料可以降低栅极之间的交叠电容。图5和图3的结构均有利于减小版图面积，提高芯片集成度。
传统LDMOS器件的版图如图6a所示，图6b是本发明的图3所示LDMOS器件的版图实现，两者面积相差很小。其中栅(605)与源区(604)和漂移区(608)交叠，该掩模阻挡了栅下面有源区N+注入，610为薄栅氧栅极，值得注意的是图中未显示出栅(610)与栅(605)的交叠，该交叠的掩膜在对准光刻和器件结构实现上都是必要的。其余部分是：601衬底，602接触孔，603体接触环，604源区，605厚栅氧的栅极，606版图上沟道区与漂移区的分界线，607与栅605连接的场板区域，608漂移区，609漏区。
与此同时，为实现本发明的LDMOS器件栅极电位简单控制，可以使用图7a、图7b、图7c和图7d的电路结构，图7e为所发明的双栅极控制的抗总剂量效应LDMOS器件原理图。具体实施原理如下，图7a为电阻分压，其中Vg2为高电压侧，如一般的20V，用于控制厚栅氧化层上的栅极；Vg1为低电压侧，电压为1.2V，用于控制薄栅氧化层上的栅极，该结构简单易实现，但是增加静态功耗和器件延迟；图7b所示为反偏二极管串联实现的分压电路，由于二极管工作在反偏状态，该结构漏电流与功耗极小，可修改二极管结面积、调节串联个数m和n等方式实现高低电压控制，不仅限于所示的图例。
图7c为利用二极管正向导通压降串联实现的分压电路，可以串联k个二极管，利用其正向导通电压叠加作为电压Vg1，上方串联的一个反偏二极管同样减小了功耗；常见电阻分压带来额外的静态功耗，且会增大输入延时，但其优点是调节阻值即可灵活调节电压，图7d中一个反偏的二极管和一个反偏的MOSFET二极管连接形式混合串联的形式，这种方式的好处是器件反偏使得静态功耗极小，同时修改MOS管的宽长比能灵活地调节其等效阻抗从而调节Vg1节点的电压。上述分压结构中MOS管采用薄栅氧器件抑制总剂量效应，二极管则使用耐高压的器件。
图8为采用图7b所示分压电路控制的LDMOS版图结构示意图。虚线框801所示为本发明双栅LDMOS器件的形成区域，802为源区和体接触区，803为薄栅氧栅极(白线为交叠区)，804为厚栅氧栅极，805为漂移区和漏区，806为衬底上的N阱，807为P+/N阱Diode的阴极，808为P+/N阱Diode的阳极，809为N+/P衬底Diode的阴极，810为N+/P衬底Diode的阳极(接地)。该LDMOS版图使用封闭环形结构，可以消除侧壁寄生器件的漏电，沿CC方向的器件结构剖面如图9所示。
图8中LDMOS器件的版图实际非常大，分压电压的版图仅占有整个区域非常小的部分，其中A和B1实际中均为mm以上，A1和B2只在μm级，所以分压结构几乎不会影响版图布局和芯片的集成度。
以上所述为本发明的抗总剂量效应LDMOS器件的具体实施例。参照图示和描述，可以获得抗总剂量辐射能力高、版图面积较小、易于制造和设计使用的LDMOS器件。
Claims (4)
1.一种抗总剂量效应的LDMOS器件结构，其特征在于，在沟道区靠近源区的表面形成一个薄栅氧化层区域，其厚度小于靠近漂移区一侧的厚栅氧化层，薄栅氧化层和厚栅氧化层应当连在一起，同时薄栅氧化层的栅极与厚栅氧化层的栅极互相隔离并空间交叠，从而能使用两种不同电压分别进行控制，并提高面积利用率。
2.如权利要求书1所述的一种抗总剂量效应的LDMOS器件结构，其特征在于，薄栅氧化层的栅极与厚栅氧化层的栅极，两种栅极可以接触在形成同一个电极。
3.如权利要求书1所述的一种抗总剂量效应的LDMOS器件结构，其特征在于，在栅极间交叠的空间距离范围内使用低介电常数绝缘介质隔离，该绝缘介质可以是氟掺杂氧化物、碳掺杂氧化物、氮氧化物等材料，使薄栅氧化层栅极不与厚栅氧化层栅极相接并减小交叠寄生电容。
4.如权利要求书1或3所述的一种抗总剂量效应的LDMOS器件结构，还包括给薄栅氧化层栅极和厚栅氧化层栅极施加栅压的控制电路，该控制电路电阻串联形式、若干反偏二极管串联形式、反偏二极管和正偏二极管串联形式以及反偏二极管和二极管连接MOS晶体管串联形式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910455854.1A CN110137248A (zh) | 2019-05-29 | 2019-05-29 | 一种抗总剂量效应的ldmos器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910455854.1A CN110137248A (zh) | 2019-05-29 | 2019-05-29 | 一种抗总剂量效应的ldmos器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110137248A true CN110137248A (zh) | 2019-08-16 |
Family
ID=67582522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910455854.1A Pending CN110137248A (zh) | 2019-05-29 | 2019-05-29 | 一种抗总剂量效应的ldmos器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110137248A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111987152A (zh) * | 2020-09-09 | 2020-11-24 | 电子科技大学 | 一种抗辐照双栅ldmos器件结构 |
| CN112687716A (zh) * | 2020-12-28 | 2021-04-20 | 中国电子科技集团公司第四十四研究所 | 提高抗电离效应辐照能力的ccd放大器结构 |
| CN112786685A (zh) * | 2021-02-08 | 2021-05-11 | 成都芯源系统有限公司 | 一种具有多阶场板的横向双扩散晶体管及其制造方法 |
| CN113161422A (zh) * | 2021-05-19 | 2021-07-23 | 电子科技大学 | 低辐射漏电的高压ldmos器件结构 |
| CN113410306A (zh) * | 2021-06-15 | 2021-09-17 | 西安微电子技术研究所 | 一种抗总剂量辐射加固ldmos器件结构及制备方法 |
| CN113451216A (zh) * | 2021-06-28 | 2021-09-28 | 中国电子科技集团公司第二十四研究所 | 成套硅基抗辐射高压cmos器件集成结构及其制造方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6506641B1 (en) * | 2000-08-17 | 2003-01-14 | Agere Systems Inc. | Use of selective oxidation to improve LDMOS power transistors |
| EP1321985A1 (en) * | 2001-12-20 | 2003-06-25 | STMicroelectronics S.r.l. | Metal Oxide Semiconductor Field Effect Transistor |
| CN101218682A (zh) * | 2005-07-13 | 2008-07-09 | Nxp股份有限公司 | Ldmos晶体管 |
| US20100164021A1 (en) * | 2008-12-30 | 2010-07-01 | Yong-Soo Cho | Method of manufacturing semiconductor device |
| CN102709288A (zh) * | 2012-05-18 | 2012-10-03 | 电子科技大学 | 一种总剂量辐射加固的半导体存储器 |
| CN103579342A (zh) * | 2012-08-06 | 2014-02-12 | 美格纳半导体有限公司 | 半导体装置及其制造方法 |
| CN103594517A (zh) * | 2013-10-24 | 2014-02-19 | 中国科学院上海微系统与信息技术研究所 | 一种多栅soi-ldmos器件结构 |
| CN106601788A (zh) * | 2016-12-02 | 2017-04-26 | 杭州电子科技大学 | 一种抗总剂量辐射加固的z栅mos晶体管 |
-
2019
- 2019-05-29 CN CN201910455854.1A patent/CN110137248A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6506641B1 (en) * | 2000-08-17 | 2003-01-14 | Agere Systems Inc. | Use of selective oxidation to improve LDMOS power transistors |
| EP1321985A1 (en) * | 2001-12-20 | 2003-06-25 | STMicroelectronics S.r.l. | Metal Oxide Semiconductor Field Effect Transistor |
| CN101218682A (zh) * | 2005-07-13 | 2008-07-09 | Nxp股份有限公司 | Ldmos晶体管 |
| US20090218622A1 (en) * | 2005-07-13 | 2009-09-03 | Nxp B.V. | Ldmos transistor |
| US20100164021A1 (en) * | 2008-12-30 | 2010-07-01 | Yong-Soo Cho | Method of manufacturing semiconductor device |
| CN102709288A (zh) * | 2012-05-18 | 2012-10-03 | 电子科技大学 | 一种总剂量辐射加固的半导体存储器 |
| CN103579342A (zh) * | 2012-08-06 | 2014-02-12 | 美格纳半导体有限公司 | 半导体装置及其制造方法 |
| CN103594517A (zh) * | 2013-10-24 | 2014-02-19 | 中国科学院上海微系统与信息技术研究所 | 一种多栅soi-ldmos器件结构 |
| CN106601788A (zh) * | 2016-12-02 | 2017-04-26 | 杭州电子科技大学 | 一种抗总剂量辐射加固的z栅mos晶体管 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111987152A (zh) * | 2020-09-09 | 2020-11-24 | 电子科技大学 | 一种抗辐照双栅ldmos器件结构 |
| CN111987152B (zh) * | 2020-09-09 | 2024-01-26 | 电子科技大学 | 一种抗辐照双栅ldmos器件结构 |
| CN112687716A (zh) * | 2020-12-28 | 2021-04-20 | 中国电子科技集团公司第四十四研究所 | 提高抗电离效应辐照能力的ccd放大器结构 |
| CN112687716B (zh) * | 2020-12-28 | 2022-06-24 | 中国电子科技集团公司第四十四研究所 | 提高抗电离效应辐照能力的ccd放大器结构 |
| CN112786685A (zh) * | 2021-02-08 | 2021-05-11 | 成都芯源系统有限公司 | 一种具有多阶场板的横向双扩散晶体管及其制造方法 |
| CN112786685B (zh) * | 2021-02-08 | 2022-10-21 | 成都芯源系统有限公司 | 一种具有多阶场板的横向双扩散晶体管及其制造方法 |
| CN113161422A (zh) * | 2021-05-19 | 2021-07-23 | 电子科技大学 | 低辐射漏电的高压ldmos器件结构 |
| CN113410306A (zh) * | 2021-06-15 | 2021-09-17 | 西安微电子技术研究所 | 一种抗总剂量辐射加固ldmos器件结构及制备方法 |
| CN113410306B (zh) * | 2021-06-15 | 2023-06-30 | 西安微电子技术研究所 | 一种抗总剂量辐射加固ldmos器件结构及制备方法 |
| CN113451216A (zh) * | 2021-06-28 | 2021-09-28 | 中国电子科技集团公司第二十四研究所 | 成套硅基抗辐射高压cmos器件集成结构及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110137248A (zh) | 一种抗总剂量效应的ldmos器件 | |
| KR100869324B1 (ko) | 베이스 리치-쓰루를 방지하는 측면 확장 베이스 차폐영역을 구비한 전력 반도체 소자 및 그 제조방법 | |
| US9620583B2 (en) | Power semiconductor device with source trench and termination trench implants | |
| EP2860762B1 (en) | High voltage junction field effect transistor | |
| US9570404B2 (en) | Flexible Crss adjustment in a SGT MOSFET to smooth waveforms and to avoid EMI in DC-DC application | |
| CN114050187A (zh) | 一种低特征导通电阻的集成型沟槽栅功率半导体晶体管 | |
| WO2019157819A1 (zh) | 一种具有三维沟道的复合栅igbt芯片 | |
| CN105070756A (zh) | 超高压ldmos器件结构 | |
| JPS61154155A (ja) | 導電率を増した組合せ横形ｍｏｓ／バイポーラトランジスタを有する半導体デバイス | |
| CN114678277B (zh) | 中心注入p+屏蔽区的分裂栅平面mosfet及其制造方法 | |
| CN110473908A (zh) | 一种具有梯形氧化槽的绝缘层上硅ldmos晶体管 | |
| CN109698239A (zh) | Nldmos器件及其制造方法 | |
| CN104201204B (zh) | 横向对称dmos管制造方法 | |
| CN105789270A (zh) | 一种具有变k介质侧边的vdmos器件 | |
| CN102386227B (zh) | 双向表面电场减弱的漏极隔离dddmos晶体管及方法 | |
| CN106876450B (zh) | 低栅漏电容的纵向场效应晶体管及其制造方法 | |
| US20140322871A1 (en) | Partial soi on power device for breakdown voltage improvement | |
| CN113363322B (zh) | N沟道的沟槽型vdmos和沟槽型igbt | |
| CN108695384A (zh) | 高电子迁移率晶体管 | |
| CN102122666A (zh) | 使用高介电常数栅介质的耐压器件 | |
| CN111554748A (zh) | 一种具有低相对介电常数埋层的纵向高压功率半导体器件结构 | |
| CN111146280A (zh) | 一种提高功率器件耐压和开关时间性能的栅极构造 | |
| CN206490067U (zh) | 低栅漏电容的纵向场效应晶体管 | |
| CN204029815U (zh) | 横向对称dmos管 | |
| CN109817719A (zh) | Nldmos器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20190816 |
|
| WD01 | Invention patent application deemed withdrawn after publication |