CN112786685A - 一种具有多阶场板的横向双扩散晶体管及其制造方法 - Google Patents

一种具有多阶场板的横向双扩散晶体管及其制造方法 Download PDF

Info

Publication number
CN112786685A
CN112786685A CN202110173502.4A CN202110173502A CN112786685A CN 112786685 A CN112786685 A CN 112786685A CN 202110173502 A CN202110173502 A CN 202110173502A CN 112786685 A CN112786685 A CN 112786685A
Authority
CN
China
Prior art keywords
region
field plate
gate
semiconductor substrate
gate oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110173502.4A
Other languages
English (en)
Other versions
CN112786685B (zh
Inventor
连延杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Monolithic Power Systems Co Ltd
Original Assignee
Chengdu Monolithic Power Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Monolithic Power Systems Co Ltd filed Critical Chengdu Monolithic Power Systems Co Ltd
Priority to CN202110173502.4A priority Critical patent/CN112786685B/zh
Publication of CN112786685A publication Critical patent/CN112786685A/zh
Priority to US17/582,159 priority patent/US12002848B2/en
Application granted granted Critical
Publication of CN112786685B publication Critical patent/CN112786685B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

公开了一种制作LDMOS的方法，包括：在半导体衬底上同时形成第一栅氧化区和第二栅氧化区；在第二栅氧化区的上方形成栅极区；在第二栅氧化区远离第一栅氧化区的一侧的半导体衬底中形成体区；在第一栅氧化区远离第二栅氧化区的一侧的半导体衬底中形成漏区，在体区中形成源区；在第一栅氧化区的上方以及第一栅氧化区和第二栅氧化区之间的半导体衬底上形成场板氧化区；在场板氧化区上形成场板阻挡区；形成介质区；以及在第一栅氧化区上的介质区中形成第一场板，在第一栅氧化区和第二栅氧化区之间的介质区中形成第二场板。所述方法优化了LDMOS场板下氧化层的厚度分布，同时也不需要增加额外的工艺步骤，提高了横向双扩散晶体管的击穿电压。

Description

一种具有多阶场板的横向双扩散晶体管及其制造方法
技术领域
本发明涉及横向双扩散晶体管(LDMOS)，尤其涉及具有多阶场板的横向双扩散晶体管以及制造方法。
背景技术
LDMOS的击穿电压和LDMOS中的场板有关，改变场板的长度以及场板下氧化层的厚度都可以改变LDMOS中漂移区的电场分布，从而改变LDMOS的击穿电压。场板分布于LDMOS的漏区和栅极之间，通常希望场板下的氧化层厚度从栅极到漏区依次增加，而制造不同厚度的氧化层需要增加额外的掩膜版以及额外的工序步骤，成本增加。
因此，需要一种既不需要增加掩膜版的，又能优化场板下氧化层厚度的LDMOS。
发明内容
本发明一实施例提出了一种制作横向双扩散晶体管的方法，所述方法包括：在半导体衬底上同时形成第一栅氧化区和第二栅氧化区，所述第一栅氧化区和第二栅氧化区厚度相同，材质相同；在第二栅氧化区的上方形成栅极区；在第二栅氧化区远离第一栅氧化区的一侧的半导体衬底中形成体区；在第一栅氧化区远离第二栅氧化区的一侧的半导体衬底中形成漏区，在体区中形成源区；在第一栅氧化区的上方以及第一栅氧化区和第二栅氧化区之间的半导体衬底上形成场板氧化区；在场板氧化区上形成场板阻挡区；在场板阻挡区，源区，漏区以及栅极区的表面上形成介质区，所述介质区具有上表面；以及在第一栅氧化区上的介质区中形成第一场板，在第一栅氧化区和第二栅氧化区的之间的介质区中形成第二场板。
本发明一实施例提出了一种横向双扩散晶体管，包括：半导体衬底，具有阱区；第一栅氧化区和第二栅氧化区，分别位于半导体衬底上，所述第一栅氧化区和第二栅氧化区具有相同的材质和厚度；体区，第二栅氧化区远离第一栅氧化区一侧的半导体衬底中；栅极区，覆盖于第二栅氧化区以及体区的一部分；源区，位于体区中；漏区，位于第一栅氧化区远离第二栅氧化区一侧的半导体衬底中；场板氧化区，位于第一栅氧化区上方，以及第一栅氧化区和第二栅氧化区之间的半导体衬底的上方；场板阻挡区，位于场板氧化区的上方；介质区，覆盖在场板阻挡区的上方，所述介质区具有上表面；第一场板，位于第一栅氧化区上方的介质区，并且从场板阻挡区通过介质区延伸到介质区的上表面；以及第二场板，位于第一栅氧化区和第二栅氧化区之间的介质区，并且从场板阻挡区通过介质区延伸到介质区的上表面。
本发明一实施例提出了一种横向双扩散晶体管，包括：半导体衬底，所述半导体衬底具有上表面，半导体衬底中制作有源区和漏区；层间介质区，覆盖在半导体衬底的上表面，所述层间介质区具有上表面；栅导电区，位于源区和漏区之间的层间介质区中，包括场板区和沟道区，其中栅导电区的场板区到半导体衬底的上表面的高度大于栅导电区的沟道区到半导体衬底的上表面的高度；场板阻挡区，位于栅导电区场板区和漏区之间的层间介质区中；第一场板，位于层间介质区中，且从场板阻挡区通过层间介质区延伸到层间介质区的上表面，其中第一场板与场板阻挡区接触的表面为第一场板的下表面；以及第二场板，位于层间介质区中，且从场板阻挡区的沟道区通过层间介质区延伸到层间介质区的上表面，其中第二场板与场板阻挡区接触的表面为第二场板的下表面；其中第一场板的下表面到半导体衬底的上表面的高度大于第二场板的下表面到半导体衬底的上表面的高度，第二场板的下表面到半导体衬底的上表面的高度大于栅导电区的场板区到半导体衬底的上表面的高度。
根据本发明提供的LDMOS，一方面优化了场板下氧化层的厚度分布，同时也不需要增加额外的工艺步骤，提高了LDMOS的击穿电压。
附图说明
为了更好的理解本发明，将根据以下附图对本发明的实施例进行描述，这些附图仅用于示例。附图通常仅示出实施例中的部分特征，并且附图不一定是按比例绘制的。
图1给出了根据本发明一实施例的横向双扩散晶体管100的纵向剖面示意图。
图2给出了根据本发明一实施例的横向双扩散晶体管200的纵向剖面示意图。
图3给出了根据本发明一实施例的制造横向双扩散晶体管方法300的流程图。
图4a-4k给出了根据本发明一实施例的制造横向双扩散晶体管方法300中部分步骤的纵向剖面示意图。
不同示意图中的相同的附图标记表示相同或者相似的部分或特征。
具体实施方式
下面将详细描述本发明的具体实施例，应当注意，这里描述的实施例只用于举例说明，并不用于限制本发明。在以下描述中，为了提供对本发明的透彻理解，阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是，不必采用这些特定细节来实行本发明。在其它实施例中，为了避免混淆本发明，未具体描述公知的电路、材料或方法。
在本公开的说明书及权利要求书中，若采用了诸如“左、右、内、外、上、下、之上、之下”等一类词，均只是为了便于描述，而不表示组件/结构的必然或者永久的相对位置。本领域的技术人员应该理解这类词在合适的情况下是可以互换的，例如，以使的本公开的实施例可以在不同于本说明书描绘的方向下仍可以运作。在本公开的上下文中，将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者他们之间可以存在居中层/元件。此外“耦接”一词意味着以直接或者间接的电气的或者非电气的方式连接。“一个/这个/那个”并不用于特指单数，而可能涵盖复数形式。整个说明书的各个地方出现的短语“一个实施例”、“实施例”、“一个示例”、“示例”不一定都指同一个实施例或者示例。本领域普通技术人员应该理解，在本公开说明书的一个或者多个实施例中公开的各个具体特征、结构或者参数、步骤等可以以任何合适的方式组合。这里使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。
图1给出了根据本发明一实施例的横向双扩散晶体管100的纵向剖面示意图。该纵向剖面示意图在由互相垂直的x轴，y轴，z轴定义的三维坐标系中示出，并且可以认为是由平行于由x轴和y轴组成的平面对横向双扩散晶体管100进行切割所得的部分的纵向剖面示意图。在整个本公开中，横向是指平行于x轴的方向，垂直是指平行于y轴的方向。横向双扩散晶体管100可以包括：半导体衬底101，在图1所示的实施例中，半导体衬底101包括具有第一导电类型(在图1所示的实施例中，第一导电类型是P型)的初始衬底101a和具有第二导电类型(第二导电类型是N型)的漂移区101b；源区103，具有所述的第二导电类型，该源区103形成于所述漂移区101b中，并且由具有第一导电类型的体区105(例如图1中示意为P型的体区105)将该源区103和漂移区101b分开。该源区103具有比漂移区101b更重的掺杂浓度(例如图1中以N+表示源区103的掺杂类型和浓度)；体区接触区104，位于体区105中，并具有比体区105更重的掺杂浓度(例如图1中以P+表示体区105的掺杂类型和浓度)；以及漏区106，具有所述的第二导电类型，该漏区106形成于所述漂移区101b中并与所述源区103分离，具有比所述漂移区101b更重的掺杂浓度(例如图1中以N+表示漏区106区的掺杂类型和浓度)。
如图1所示的实施例，横向双扩散晶体管100还包括第一栅氧化区107a和第二栅氧化区107b，栅极区，场板氧化区110以及场板阻挡区111。第一栅氧化区107a和第二栅氧化区107b均位于漏区106与体区105之间的漂移区101b之上，第一栅氧化区107a靠近漏区106，第二栅氧化区107b靠近源区103，且第一栅氧化区107a和第二栅氧化区107b两者的间距为D107。其中第一栅氧化区107a和第二栅氧化区107b是采用相同工艺同时形成，此处采用相同工艺同时形成具体是指第一栅氧化区107a和第二栅氧化区107b采用同一个掩膜版在相同步骤中形成，第一栅氧化区107a和第二栅氧化区107b的厚度和材质相同。在一实施例中，第一栅氧化区107a和第二栅氧化区107b可以包括二氧化硅和\或者氮化硅。在另一实施例中，第一栅氧化区107a和第二栅氧化区107b可以包括SiO2，SOG，USG，BPSG，PSG，PETEOS以及流动性氧化材料中的一种或几种。在一实施例中，第一栅氧化区107a的厚度(此处定义为d1)为
Figure BDA0002939045950000061
应该知晓的是，若第一栅氧化区107a和第二栅氧化区107b之间的间距D107太短，不能有效的减小由于第二场板112b导致的在第二场板112b终端所形成的次级峰值电场，若两者间的间距D107太长会显著增加横向双扩散晶体管的尺寸，因此第一栅氧化区107a和第二栅氧化区107b两者的间距D107也需要精确设计和控制。在一实施例中，第一栅氧化区107a和第二栅氧化区107b两者的间距D107在0.5μm-1.5μm之间。在另一实施例中，第一栅氧化区107a和第二栅氧化区107b两者的间距D107与横向双扩散晶体管的耐压值相关。
栅极区包括栅绝缘区102和栅导电区109，其中栅导电区109从第二栅氧化区107b的上方延伸到源区103的上方。在一实施例中，栅导电区109包括多晶硅，在其它实施例中，栅导电区109可以包括除多晶硅之外的其它与器件制作工艺相兼容的半导体，金属及其组合等导电材料。在栅导电区109和半导体衬底101之间还有栅绝缘区102。应当明白的是，图1中栅绝缘区102和第一栅氧化区107a(第二栅氧化区107b)以不同的样式标识只是为了便于识别，在一些实施例中栅绝缘区102和第一栅氧化区107a(第二栅氧化区107b)的材质相同。栅绝缘区102的厚度变化会显著影响横向双扩散晶体管的阈值电压，因此在一个工艺流程中，栅绝缘区102的厚度是相对固定的，故无法通过调节栅绝缘区102的厚度调节场板下氧化层的厚度。
场板氧化区110，其位于第一栅氧化区107a之上，以及第一栅氧化区107a和第二栅氧化区107b之间的半导体衬底101之上。在一实施例中，场板氧化区110还位于栅导电区109的部分区域之上。在一实施例中，场板氧化区110的厚度d2既不能小于第一栅氧化区107a的厚度d1，也不能大于第一栅氧化区107a的厚度d1的10倍。在一实施例中，场板氧化区110包括二氧化硅和\或者氮化硅。在另一实施例中，场板氧化区110和第一栅氧化区107a，栅绝缘区102的材质均相同。
场板阻挡区111，其覆盖于场板氧化区110之上，并且从第一栅氧化区107a并延伸到第二厚氧化区107b上。图1所示实施例中，场板阻挡区111只延伸到第二厚氧化区107b上的场板氧化区110的一部分，以免影响栅导电区109后续的有效欧姆接触。在一实施例中场板阻挡区111可以包括氮化物或者其他半导体氮化物等非导电氮化物群组中的一种或多种。在另一实施例中，场板阻挡区111可以包括氮化硅(Si3N4)或者其它半导体碳化物等非导电碳化物群组中的一种或者多种。在又一实施例中，场板阻挡区111可以包括上述氮化物群组，碳化物群组以及氮氧化物群组中的一个或者多个化合物。
在图1所示的实施例中，横向双扩散晶体管100还包括侧墙114和金属硅化物115。在一实施例中，侧墙114包括氮化物，例如SiN。在另一实施例中，侧墙114包括氧化物，例如SiO2，SiOC等。侧墙114根据不同的目的可以采用绝缘材质或者与栅导电区109相同的材质。当用于防止金属硅化物115(金属硅化物115是通过在栅导电区109、源区、漏区、以及体区接触区等覆盖一薄层高电导材料，例如钨或者钛等形成)之间短路时，侧墙114采用绝缘材质。当用于注入时的阻挡时，侧墙114可以采用多晶硅，例如在制作低压横向双聚散晶体管时，利用多晶硅形成的侧墙114阻挡离子注入可以改善源区的沟道接触。
如图1所示的实施例，横向双扩散晶体管100还可以包括介质区113、第一场板112a、第二场板112b、源极接触112c和漏区接触112d。在图1所示实施例中，介质区113覆盖在场板阻挡区111、栅极区、源区103以及漏区106之上。第一场板112a位于第一栅氧化区107a之上的介质区113中，在纵向上从场板阻挡区111穿过介质区113延伸到介质区113的上表面S2。第二场板112b位于第一栅氧化区107a和第二栅氧化区107b之间的介质区113，在纵向上从场板阻挡区111穿过介质区113延伸到介质区113的上表面S2。源极接触112c形成于源区103之上的介质区113中，用于将源区103耦接到所需的电位端。漏区接触112d形成漏区106之上的介质区113中，用于将漏区106耦接到所需的电位端。在一实施例中，第一场板112a包括多晶硅或者金属。在另一实施例中，第一场板112a、第二场板112b、源极接触112c和漏区接触112d是相同的物质，并在同一个工艺步骤完成。
在图1所示实施例中，第一场板112a的下表面Sa到半导体衬底101上表面S1的高度等于第一栅氧化区107a的厚度d1和场板氧化区110的厚度d2两者的和(通常场氧化区108的厚度，场板阻挡区111的厚度d3因为比较薄，此处忽略不计)，第二场板112b的下表面Sb到半导体衬底101上表面S1的高度等于场板氧化区110的厚度d2，因此从图1所示的实施例可以看出，第一场板112a的下表面Sa至半导体衬底101上表面S1的高度和第二场板112b的下表面Sb至半导体衬底101上表面S1的高度，两者间的高度差等于第一栅氧化区107a的厚度d1。若第一栅氧化区107a的厚度d1太厚，不能有效减小在阱区101b和体区105形成的结附近由于曲率效应生成的峰值电场。若第一栅氧化区107a的厚度d1太薄，则第一场板112a到半导体衬底101上表面S1的高度和第二场板112b到半导体衬底101上表面S1的高度两者的高度差不明显，第一场板112a和第二场板112b下的漂移区101b的电场分布不好。因此合理的设置第一栅氧化区107a的厚度d1可以有效的优化第一场板112a和第二场板112b下漂移区101b的电场分布，降低峰值电场值，从而提高横向双扩散晶体管的击穿电压值。
本领域技术人员应该理解，上述列出的各个区，例如场板阻挡区111和介质区113的材质、材料或者组成仅仅是用于帮助更好地理解本发明的示例，并无意于进行限制。
图2给出了根据本发明一实施例的横向双扩散晶体管200的纵向剖面示意图。对图1所示的横向双扩散晶体管100描述时有说明第一栅氧化区107a，第二栅氧化区107b，栅绝缘区102，场氧化区108以及介质区113的材质可以是相同的，图2所示的横向双扩散晶体管200给出了这样的实施例，在图2中，由于第一栅氧化区107a，第二栅氧化区107b，栅绝缘区102，场氧化区108以及介质区113的材质均相同，故用一种样式作为标识，统称为层间介质区213，其它区域的描述参考图1的描述。
在图2中，横向双扩散晶体管200包括形成于半导体衬底101中的阱区101b，形成于阱区101b中体区105，源区103和漏区106。其中源区103形成于体区105中，所述半导体衬底101具有上表面S1。层间介质区213，覆盖在半导体衬底101的上表面S1，且具有上表面S2。在一实施例中，层间介质区213包括氧化物或者氮化物。横向双扩散晶体管200包括还包括栅导电区109，所述栅导电区109位于源区103和漏区106之间的层间介质区213中，栅导电区109包括场板区109a和沟道区109b，其中场板区109a到半导体衬底101的上表面S1的高度大于沟道区109b到半导体衬底101的上表面S1的高度，其中场板区109a到半导体衬底101的上表面S1的高度指的是场板区109a的下表面到半导体衬底101的上表面S1的高度H3，沟道区109b到半导体衬底101的上表面S1的高度指的是沟道区109b的下表面到半导体衬底101的上表面S1的高度。横向双扩散晶体管200还包括场板阻挡区111、第一场板112a和第二场板112b，其中场板阻挡区111位于场板区109a和漏区106之间的层间介质区213中。所述第一场板112a位于层间介质区213中，且和场板阻挡区111相接触，第一场板112a和场板阻挡区111接触的表面定义为第一场板112a的下表面Sa。第一场板112a从场板阻挡区111通过层间介质区213延伸到层间介质区213的上表面S2。第二场板112b，位于层间介质区213中，且和场板阻挡区111相接触，第二场板112b和场板阻挡区111接触的表面定义为第二场板112b的下表面Sb。第二场板112b从场板阻挡区111通过层间介质区213延伸到层间介质区213的上表面S2。在图2中，其中第一场板112a的下表面Sa到半导体衬底101的上表面S1的高度H1大于第二场板112b的下表面Sb到半导体衬底101的上表面S1的高度H2，第二场板112b的下表面Sb到半导体衬底101的上表面S1的高度H2大于场板区109a到半导体衬底101的上表面S1的高度H3。
图3给出了根据本发明一实施例的制造横向双扩散晶体管方法300的流程图。方法300包括步骤ST1-ST13。
步骤ST1：在半导体衬底上同时形成第一栅氧化区和第二栅氧化区；
步骤ST2：形成栅绝缘区；
步骤ST3：形成栅导电区；
步骤ST4：形成体区；在一实施例中，采用离子注入形成体区。
步骤ST5：形成场氧化区；
步骤ST6：形成侧墙；
步骤ST7：形成源区以及漏区；
步骤ST8：形成场板氧化区；
步骤ST9：形成场板阻挡区；
步骤ST10：形成金属硅化物；
步骤ST11：形成介质区；
步骤ST12：形成第一场板和第二场板；
步骤ST13：形成金属互联。
本领域技术人员应当知晓的是，图3只是示例出部分的步骤，为了提高横向双扩散晶体管的具体性能，可能需要一些额外的步骤，或者为了横向双扩散晶体管的源区、漏区的电位连接，还需要一些后续的步骤，例如多层的金属互联，此处不再详细介绍。
图4a-4k给出了根据本发明一实施例的制造横向双扩散晶体管的方法300中部分步骤的纵向剖面示意图。
参考图4a，对方法300中步骤ST1，在半导体衬底101上同时形成第一栅氧化区107a和第二栅氧化区107b进行描述。如图4a所示，半导体衬底101包括初始衬底101a，阱区101b和埋层101c，其中阱区101b也称作漂移区101b。在一实施例中，初始衬底101a可以是硅，锗或者任何合适的半导体材料。在一实施例中，埋层101c是N型，可以减小生成的横向双扩散晶体管的漏电流和寄生参数。需要说明的是，图4a只是用于示例说明半导体衬底101，当半导体衬底101需要集成例如PMOS器件时，半导体衬底101可以具有其它所需要的区域。
继续对图4a进行说明，在阱区101b的上方的部分区域同时形成第一栅氧化区107a和第二栅氧化区107b，其中第一栅氧化区107a和第二栅氧化区107b的厚度和材质均相同。在一实施例中，形成第一栅氧化区107a和第二栅氧化区107b包括通过化学气相淀积或者热生长形成栅氧化层，并对栅氧化层采用光刻工艺以及刻蚀工艺在需要的区域形成第一栅氧化区107a和第二栅氧化区107b，其中光刻工艺包括：在栅氧化层上涂光刻胶，对准栅氧化区掩膜版进行曝光以及刻蚀曝光后的光刻胶。在一实施例中，第一栅氧化区107a的厚度d1为
Figure BDA0002939045950000131
因为当第一栅氧化区107a的厚度d1太厚时，不能有效减小在漂移区101b和体区105(后续生成)形成的结附近由于曲率效应生成的峰值电场，当第一栅氧化区107a的厚度d1太薄时，则后续形成的第一场板112a到半导体衬底101上表面S1的高度和第二场板112b到半导体衬底101上表面S1的高度差不明显，第一场板112a和第二场板112b下漂移区101b的电场分布不好，因此第一栅氧化区107a的厚度d1(第二栅氧化区107b的厚度d1)需要精确控制和选择。应该知晓的是，若第一栅氧化区107a和第二栅氧化区107b两者的间距D107太短，不能有效的减小由于第二场板112b导致的在第二场板112b终端所形成的次级峰值电场，若两者的间距D107太长会显著增加横向双扩散晶体管的尺寸，因此第一栅氧化区107a和第二栅氧化区107b两者的间距D107也需要精确设计和控制。在一实施例中，第一栅氧化区107a和第二栅氧化区107b两者的间距D107在0.5μm-1.5μm之间。在另一实施例中，第一栅氧化区107a和第二栅氧化区107b两者的间距D107与横向双扩散晶体管的尺寸以及横向双扩散晶体管的耐压值相关。
在图4b至图4k中，为了清晰起见，N型埋层101c不再示意出，半导体衬底101只是选择性的示例出初始衬底101a和阱区101b。
参考图4b，对方法300中步骤ST3，形成栅导电区109进行描述。需要知晓的是，在形成栅导电区109之前，需要先进行步骤ST2，即形成栅绝缘区102。在一实施例中，通过热生长形成栅绝缘区102。在一实施例中，栅绝缘区102的厚度在
Figure BDA0002939045950000141
到
Figure BDA0002939045950000142
之间。在图4b所示的实施例中，形成栅导电区109包括采用化学气相淀积形成栅导电层，并对栅导电层采用光刻工艺和刻蚀工艺形成栅导电区109。
参考图4c，对方法300中步骤ST4，形成体区105进行描述。在一实施例中，形成体区105需要采用光刻工艺和离子注入。
参考图4d，对方法300中步骤ST5，形成场氧化区108进行描述。在一实施例中，采用热生长或者化学气相淀积形成场氧化区108。场氧化区108覆盖在栅导电区109的表面，用于保护栅导电区109。
参考图4e，对方法300中步骤ST6，形成侧墙114进行描述。在场氧化区108上淀积侧墙层，对侧墙层刻蚀后，在栅导电区109的侧面形成侧墙114。在一实施例中，侧墙114包括氮化物。在另一实施例中，侧墙114包括氧化物，例如SiO2，SiOC等。
因为通常场氧化区108和栅绝缘区102包括相同的材质，例如都是二氧化硅和氮化硅的混合物，为了清晰起见，在图4f至图4k中，栅绝缘区102和场氧化区108的部分不再分别区分示意，而只是示例出栅绝缘区102。
参考图4f，对方法300中步骤ST7，形成源区103和漏区106进行描述。在图4f所示实施例中，采用离子注入形成源区103和漏区106。在图4f所示的实施例中，在进行第二导电类型的离子注入形成源区103和漏区106后，再进行第一导电类型的离子注入形成体区接触区104。
参考图4g，对方法300中步骤ST8，形成场板氧化区110进行描述。在一实施例中，通过热生长或者化学气相淀积形成场板氧化区110。在一实施例中，场板氧化区110和场氧化区108、栅绝缘区102以及第一栅氧化区107a的材质相同。在一实施例中，场板氧化区110包括二氧化硅和氮化硅的混合物。在一实施例中，场板氧化区110的厚度d2在
Figure BDA0002939045950000151
之间。在一实施例中，通过改变场板氧化区110的厚度可以改变第二场板112b的下表面Sb(后续生成)到半导体衬底101上表面S1的高度，即第二场板112b到半导体衬底101上表面S1间氧化层的厚度，从而影响第二场板112b下阱区101b的电场分布，因此需要精确控制和设计。
参考图4h，对方法300中步骤ST9，形成场板阻挡区111进行描述。在图4h所示实施例中，形成场板阻挡区111包括采用化学气相淀积氮化物。需要注意的是，场板阻挡区111的厚度d3不可以太厚，以免影响栅导电区109后续形成有效的欧姆接触。在一实施例中，场板阻挡区111的厚度d3在
Figure BDA0002939045950000161
到
Figure BDA0002939045950000162
之间。
参考图4i，对方法300中步骤ST10，形成金属硅化物115进行描述。在一实施中，形成金属硅化物115可通过在栅导电区109和有源区(源区、漏区、体接触区等)的表面覆盖一薄层诸如硅化钛或者硅化钨等高电导材料形成。
参考图4j，对方法300中步骤ST11，形成介质区113进行描述。在一实施例中，通过化学气相淀积形成介质区113。在一实施例中，介质区113和场板氧化区110、场氧化区108以及栅绝缘区102的材质相同。在一实施例中，介质区113包括包括二氧化硅和氮化硅的混合物。
参考图4k，对方法300中步骤ST12，形成第一场板和第二场板进行描述。在一实施例中，形成第一场板112a和第二场板112b包括光刻工艺、刻蚀工艺和金属淀积，其中光刻工艺包括：涂抹光刻胶，用场板掩膜版进行紫外线曝光等。在一实施例中，刻蚀工艺包括在介质区113的纵向刻蚀穿过介质区113直至遇到场板阻挡区111停止。在一实施例中，通过淀积钨或者钛填充刻蚀形成的通孔。
采用本发明的N沟道横向双扩散晶体管具有第一场板112a和第二场板112b，且第一场板112a下氧化层比第二场板112b下的氧化层厚，优化了第一场板112a和第二场板112b下漂移区的电场分布，进一步的降低了电场的峰值，增加横向双扩散晶体管的击穿电压。
采用本发明的N沟道横向双扩散晶体管具有多阶场板，且通过使用同一张掩膜版同时形成第一栅氧化区107a和第二栅氧化区107b，在提高横向双扩散晶体管器件的同时不会增加制造成本。
虽然本说明书中以N沟道横向双扩散晶体管为例对根据本发明各实施例的横向双扩散晶体管进行了示意与描述，但这并不以为这对本发明的限定，本领域的技术人员应该理解这里给出的结构以及原理同样适用于P沟道横向双扩散晶体管及其它类型的半导体材料及半导体器件。
上述的一些特定实施例仅仅以示例性的方式对本发明实施例的高压期间及其制造方法进行了说明。这些实施例不是完全详尽的，并不用于限定本发明的范围。对于公开的实施例进行变化和修改都是可能的，其它可行的选择性实施例和对实施例中元件的等同变化可以被本技术领域的普通技术人员所了解。本发明所公开的实施例的其它变化和修改并不超出本发明的精神和权利要求限定的保护范围。

Claims (10)

1.一种制作横向双扩散晶体管的方法，所述方法包括：
在半导体衬底上同时形成第一栅氧化区和第二栅氧化区，所述第一栅氧化区和第二栅氧化区厚度相同，材质相同；
在第二栅氧化区的上方形成栅极区；
在第二栅氧化区远离第一栅氧化区的一侧的半导体衬底中形成体区；
在第一栅氧化区远离第二栅氧化区的一侧的半导体衬底中形成漏区，以及在体区中形成源区；
在第一栅氧化区的上方以及第一栅氧化区和第二栅氧化区之间的半导体衬底上形成场板氧化区；
在场板氧化区上形成场板阻挡区；
在场板阻挡区，源区，漏区以及栅极区的表面上形成介质区，所述介质区具有上表面；以及
在第一栅氧化区上的介质区中形成第一场板，在第一栅氧化区和第二栅氧化区之间的介质区中形成第二场板。
2.如权利要求1所述的方法，其中第一栅氧化区包括二氧化硅和\或氮化硅。
3.如权利要求1所述的方法，其中第一栅氧化区的厚度为
Figure FDA0002939045940000011
Figure FDA0002939045940000012
4.如权利要求1所述的方法，其中第一栅氧化区和第二栅氧化区两者的间距为0.5μm-1.5μm。
5.如权利要求1所述的方法，其中场板氧化区的厚度在
Figure FDA0002939045940000021
Figure FDA0002939045940000022
之间。
6.如权利要求1所述的方法，其中场板阻挡区包括氮化物。
7.如权利要求1所述的方法，其中第一场板和场板阻挡区相接触，并从场板阻挡区通过介质区延伸到介质区的上表面。
8.如权利要求1所述的方法，其中第二场板和场板阻挡区相接触，并从场板阻挡区通过介质区延伸到介质区的上表面。
9.一种横向双扩散晶体管，包括：
半导体衬底，具有阱区；
第一栅氧化区和第二栅氧化区，分别位于半导体衬底上，所述第一栅氧化区和第二栅氧化区具有相同的材质和厚度；
体区，位于第二栅氧化区远离第一栅氧化区一侧的半导体衬底中；
栅极区，覆盖于第二栅氧化区以及体区的一部分；
源区，位于体区中；
漏区，位于第一栅氧化区远离第二栅氧化区一侧的半导体衬底中；
场板氧化区，位于第一栅氧化区上方，以及第一栅氧化区和第二栅氧化区之间的半导体衬底的上方；
场板阻挡区，位于场板氧化区的上方；
介质区，覆盖在场板阻挡区的上方，所述介质区具有上表面；
第一场板，位于第一栅氧化区上方的介质区，并且从场板阻挡区通过介质区延伸到介质区的上表面；以及
第二场板，位于第一栅氧化区和第二栅氧化区之间的介质区，并且从场板阻挡区通过介质区延伸到介质区的上表面。
10.一种横向双扩散晶体管，包括：
半导体衬底，所述半导体衬底具有上表面，半导体衬底中制作有源区和漏区；
层间介质区，覆盖在半导体衬底的上表面，所述层间介质区具有上表面；
栅导电区，位于源区和漏区之间的层间介质区中，包括场板区和沟道区，其中场板区到半导体衬底的上表面的高度大于沟道区到半导体衬底的上表面的高度；
场板阻挡区，位于栅导电区的场板区和漏区之间的层间介质区中；
第一场板，位于层间介质区中，且从场板阻挡区通过层间介质区延伸到层间介质区的上表面，其中第一场板与场板阻挡区接触的表面为第一场板的下表面；以及
第二场板，位于层间介质区中，且从场板阻挡区的沟道区通过层间介质区延伸到层间介质区的上表面，其中第二场板与场板阻挡区接触的表面为第二场板的下表面；
其中第一场板的下表面到半导体衬底的上表面的高度大于第二场板的下表面到半导体衬底的上表面的高度，第二场板的下表面到半导体衬底的上表面的高度大于场板区到半导体衬底的上表面的高度。
CN202110173502.4A 2021-02-08 2021-02-08 一种具有多阶场板的横向双扩散晶体管及其制造方法 Active CN112786685B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110173502.4A CN112786685B (zh) 2021-02-08 2021-02-08 一种具有多阶场板的横向双扩散晶体管及其制造方法
US17/582,159 US12002848B2 (en) 2021-02-08 2022-01-24 LDMOS having multiple field plates and associated manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110173502.4A CN112786685B (zh) 2021-02-08 2021-02-08 一种具有多阶场板的横向双扩散晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN112786685A true CN112786685A (zh) 2021-05-11
CN112786685B CN112786685B (zh) 2022-10-21

Family

ID=75761259

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110173502.4A Active CN112786685B (zh) 2021-02-08 2021-02-08 一种具有多阶场板的横向双扩散晶体管及其制造方法

Country Status (2)

Country Link
US (1) US12002848B2 (zh)
CN (1) CN112786685B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023082071A1 (en) * 2021-11-10 2023-05-19 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11150273A (ja) * 1997-11-14 1999-06-02 Matsushita Electric Works Ltd 誘電体分離型半導体装置
US6218234B1 (en) * 1999-04-26 2001-04-17 Chartered Semiconductor Manufacturing, Ltd. Dual gate and double poly capacitor analog process integration
US6277675B1 (en) * 1999-10-28 2001-08-21 United Microelectronics Corp. Method of fabricating high voltage MOS device
US20030100165A1 (en) * 2000-08-17 2003-05-29 Pearce Charles Walter Use of selective oxidation to improve LDMOS power transistors
US20030107087A1 (en) * 2001-12-10 2003-06-12 Koninklijke Philips Electronics N.V. Dual gate oxide high-voltage semiconductor device
US20050017297A1 (en) * 2003-07-25 2005-01-27 Akira Shimizu Semiconductor device, method for manufacturing the semiconductor device, and integrated circuit including the semiconductor device
US20050156234A1 (en) * 2003-11-14 2005-07-21 Gammel Peter L. Control of hot carrier injection in a metal-oxide semiconductor device
CN101752418A (zh) * 2008-12-09 2010-06-23 上海华虹Nec电子有限公司 提高ldmos晶体管中的崩溃电压的方法
CN101777581A (zh) * 2009-12-18 2010-07-14 东南大学 P型超结横向双扩散半导体金属氧化物晶体管
CN102751195A (zh) * 2011-07-18 2012-10-24 成都芯源系统有限公司 横向晶体管及其制作方法
CN102790086A (zh) * 2012-07-10 2012-11-21 苏州远创达科技有限公司 具有阶梯式多重不连续场板的ldmos器件及制造方法
CN203481244U (zh) * 2013-09-26 2014-03-12 北大方正集团有限公司 横向高压半导体器件及其多阶场板
CN107768428A (zh) * 2016-10-04 2018-03-06 成都芯源系统有限公司 一种横向双扩散金属氧化物半导体(ldmos)器件及其制造方法
CN107887436A (zh) * 2016-09-30 2018-04-06 上海华虹宏力半导体制造有限公司 Pldmos结构及其制造方法
CN109346525A (zh) * 2018-11-21 2019-02-15 无锡市晶源微电子有限公司 一种n型ldmos器件及其制作方法
CN110137248A (zh) * 2019-05-29 2019-08-16 电子科技大学 一种抗总剂量效应的ldmos器件
CN110391293A (zh) * 2019-07-29 2019-10-29 上海华虹宏力半导体制造有限公司 Ldmosfet器件及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10971624B2 (en) * 2018-03-19 2021-04-06 Macronix International Co., Ltd. High-voltage transistor devices with two-step field plate structures
US10665712B2 (en) 2018-09-05 2020-05-26 Monolithic Power Systems, Inc. LDMOS device with a field plate contact metal layer with a sub-maximum size
US20210193805A1 (en) * 2019-12-18 2021-06-24 Monolithic Power Systems, Inc. Lateral transistor with lateral conductive field plate over a field plate positioning layer

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11150273A (ja) * 1997-11-14 1999-06-02 Matsushita Electric Works Ltd 誘電体分離型半導体装置
US6218234B1 (en) * 1999-04-26 2001-04-17 Chartered Semiconductor Manufacturing, Ltd. Dual gate and double poly capacitor analog process integration
US6277675B1 (en) * 1999-10-28 2001-08-21 United Microelectronics Corp. Method of fabricating high voltage MOS device
US20030100165A1 (en) * 2000-08-17 2003-05-29 Pearce Charles Walter Use of selective oxidation to improve LDMOS power transistors
US20030107087A1 (en) * 2001-12-10 2003-06-12 Koninklijke Philips Electronics N.V. Dual gate oxide high-voltage semiconductor device
US20050017297A1 (en) * 2003-07-25 2005-01-27 Akira Shimizu Semiconductor device, method for manufacturing the semiconductor device, and integrated circuit including the semiconductor device
US20050156234A1 (en) * 2003-11-14 2005-07-21 Gammel Peter L. Control of hot carrier injection in a metal-oxide semiconductor device
CN101752418A (zh) * 2008-12-09 2010-06-23 上海华虹Nec电子有限公司 提高ldmos晶体管中的崩溃电压的方法
CN101777581A (zh) * 2009-12-18 2010-07-14 东南大学 P型超结横向双扩散半导体金属氧化物晶体管
CN102751195A (zh) * 2011-07-18 2012-10-24 成都芯源系统有限公司 横向晶体管及其制作方法
CN102790086A (zh) * 2012-07-10 2012-11-21 苏州远创达科技有限公司 具有阶梯式多重不连续场板的ldmos器件及制造方法
CN203481244U (zh) * 2013-09-26 2014-03-12 北大方正集团有限公司 横向高压半导体器件及其多阶场板
CN107887436A (zh) * 2016-09-30 2018-04-06 上海华虹宏力半导体制造有限公司 Pldmos结构及其制造方法
CN107768428A (zh) * 2016-10-04 2018-03-06 成都芯源系统有限公司 一种横向双扩散金属氧化物半导体(ldmos)器件及其制造方法
CN109346525A (zh) * 2018-11-21 2019-02-15 无锡市晶源微电子有限公司 一种n型ldmos器件及其制作方法
CN110137248A (zh) * 2019-05-29 2019-08-16 电子科技大学 一种抗总剂量效应的ldmos器件
CN110391293A (zh) * 2019-07-29 2019-10-29 上海华虹宏力半导体制造有限公司 Ldmosfet器件及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023082071A1 (en) * 2021-11-10 2023-05-19 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
US20220254876A1 (en) 2022-08-11
CN112786685B (zh) 2022-10-21
US12002848B2 (en) 2024-06-04

Similar Documents

Publication Publication Date Title
US9373549B2 (en) Semiconductor device and method of forming the same
US7754572B2 (en) Semiconductor device and a method of manufacturing thereof
KR101575452B1 (ko) Finfet 디바이스 및 방법
US8946013B2 (en) Lateral diffusion field effect transistor with drain region self-aligned to gate electrode
EP3258498B1 (en) Ldmos design for a finfet device
CN111129123B (zh) 接触场板蚀刻的组合蚀刻停止层、集成芯片及其形成方法
KR20170015054A (ko) 다중-임계 전압 전계 효과 트랜지스터 및 그 제조 방법
KR20130042417A (ko) 고전압 디바이스
TWI748271B (zh) 積體晶片及其形成方法
EP3217434B1 (en) Semiconductor device capable of high-voltage operation
US20080272410A1 (en) Self-Aligned Spacer Contact
US11621347B2 (en) Drain extended transistor with trench gate
JP4586843B2 (ja) 半導体装置
CN110957370B (zh) 横向双扩散晶体管的制造方法
US10141415B2 (en) Combined gate and source trench formation and related structure
CN112786685B (zh) 一种具有多阶场板的横向双扩散晶体管及其制造方法
US20150102406A1 (en) Lateral double diffused metal-oxide-semiconductor device and method for fabricating the same
CN211700291U (zh) 自对准的沟槽式场效应晶体管
KR102435160B1 (ko) 반도체 디바이스 및 그 제조 방법
US20230282742A1 (en) Integrated circuit structure
TWI794969B (zh) 半導體元件及其製造方法
US20220238712A1 (en) Semiconductor device and method of forming the same
TWI768654B (zh) 半導體結構及其形成方法
US20220384608A1 (en) Semiconductor device and method of forming the same
TW202322390A (zh) 半導體裝置及其製作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant